TWI334646B - Electronic device including a selectively polable superlattice - Google Patents

Electronic device including a selectively polable superlattice Download PDF

Info

Publication number
TWI334646B
TWI334646B TW095148208A TW95148208A TWI334646B TW I334646 B TWI334646 B TW I334646B TW 095148208 A TW095148208 A TW 095148208A TW 95148208 A TW95148208 A TW 95148208A TW I334646 B TWI334646 B TW I334646B
Authority
TW
Taiwan
Prior art keywords
superlattice
polarized
layer
semiconductor
gate
Prior art date
Application number
TW095148208A
Other languages
English (en)
Other versions
TW200742059A (en
Inventor
Halilov Samed
Dukovski Ilija
Augustin Chan Sow Fook Yiptong Jean
J Mears Robert
Hytha Marek
John Stephenson Robert
Original Assignee
Mears Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mears Technologies Inc filed Critical Mears Technologies Inc
Publication of TW200742059A publication Critical patent/TW200742059A/zh
Application granted granted Critical
Publication of TWI334646B publication Critical patent/TWI334646B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/34—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using capacitors, e.g. pyroelectric capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N15/00—Thermoelectric devices without a junction of dissimilar materials; Thermomagnetic devices, e.g. using the Nernst-Ettingshausen effect
    • H10N15/10—Thermoelectric devices using thermal change of the dielectric constant, e.g. working above and below the Curie point
    • H10N15/15—Thermoelectric active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/852—Composite materials, e.g. having 1-3 or 2-2 type connectivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Description

1334646 九、發明說明： 【相關申請案】 本申請案主張2005年12月22日所申請之美國臨時申請6〇/753，141 號、60/753/143 號、60/752,990 號、60/753，120 號、60/753,142 號、 6〇/752,985號及60/752,984號之優先。上述各案之整體揭示内容在\ 列為本發明之參考資料。 【發明所屬之技術領域】 本發明係有關半導體之領域，尤其是關於包含超晶格之半導體元件及 其相關方法。 【先前技術】 壓電材料(piezoelectric materials)被應用於各種需要將機械能轉換成電 能或其相反狀況的元件之中。特定而言，在壓電材料之中，其所產生 的電荷係與機械應力成正比。壓電材料亦相反地可發生與所施加電場 成正比的幾何形變。此現象是基於材料之兩極化(亦即f表面電荷)對 形變之改變或其相反狀況之依賴性而定。 一種高效能壓電式材料的例子是為錘鈦酸鉛(ρΖΤ，lead ziramium titanate)陶瓷。然而，由於考慮到PZT陶瓷具有毒性的緣故(亦即：因 為其包含鉛）’因此ΡΖΤ陶瓷在許多商業應用和材料方面並不受喜 愛。在諸如壓力感測器、加速器'陀螺儀等元件方面，壓電材料需^ 有如下的特定數值： 八 a) 尚壓電形變張里d ’其決疋作為施加電場之函數五，"=從的誘 生形變η的強度； b) 同壓電電壓張量g ，其決定作為外部應力〇形變之函數 五=容σ之誘生電場的強度； c) 高機電叙合因子k，其描述施加電能和儲存機械能之間的轉換 率，或等效地描述儲存電能和輸入機械& = 之間的轉換率， 其中’ f表不介電張量，而S表示材料能量的依從張量 (compliance tensor)； 6 d) 高能量傳輪係數;以及 e) 低靜態介電常數£。 壓電感測H和振動陀螺儀歧職電晶體而將外部引起的壓力或加 2力轉變成電壓的裝置。表i列舉目前用於這種目的之 例子及其特徵： 表1
壓電材枓的另-觀賴是__面原聲波(SAW, surfaee _stic w㈣元件。SAW元件可用於許多裝置之巾，舉例來說，中間射頻职 intermediate frequency)滤波器(例如：用於行動電話、遠端控制元件、 腦能帶元件、WLAN元件、衛星電視、觀數據機等等）、有線電 視(CATV)和麟織(VCR)元件、合絲、分析齡導航猶。除了 上述之數值之外’躲SAW元件的壓紐料還需要-些額外的數值： a) 高機電轉合因子k，其描述施加電能和儲存機械能之間的轉換 率或等效地描述儲存電能和輪入機械hi//#間的錄拖車 其中，/表示介電張量，而S表示材料能量 (compliance tensor)； b) 高表面波麵合因+灸2,〇為，其表示所能獲得的最大能 帶寬’以及輸入和輸出之間的信號損失量，並決定分部能帶寬為 給予材料和濾波器之最小插入損失之函數；及 c) 低延遲溫度係數(TCD，temperature coefficient of delay)，其表示換 能器因溫度改變所產生預期之頻率飄移，且亦為切角和伸展方向 之函數。 壓電材料的另一種用途便是應用於變壓器，以及諸如振盪器、超音 波換此器、和波頻據波器之其他裝置。更精確地說，壓電材料可廣 用於低功率壓電變壓器而作& LCD顯示器的背光，也可用於像是^ 池充電β、電腦中之功率管理裝置、車輔之高強度放電前燈等的高 功率變Ms。此等用途之壓電材料需具有如下的特定數值： a)南機電耗合因子k ’其表示施加電能和儲存機械能之間的轉換 率，或等效地表示儲存電能和輸入機械之間的轉換率，k2 =(儲 存機械能/輸入電能）=(错存電能/輸入機械能卜一般來說， 此耦合因子是由材料的壓電形變常數d、彈性依量 性張量）、以及介電常數(零應力）/所決定。這些數^決定= 材料中的誘生形變；7和電置換D，其為施加電場E和應力 σ的函數，其係透過如下方程式所獲得： 7=必以及 D = άσ + Ε ； b) 高機械品質因子Q_m，其表示材料作為頻率共振器的品質， 且係由結晶構造的品質所決定。大多數現有工業用材料所具有 的品質因子約低於5〇〇，石英便是一種具有高心的壓電材 料’但其機電麵合因子k卻非常低；以及 c) 高電壓提昇t匕r (逐步提昇比），其在無負餘況下係由下列方程 式所決定 Γ = (4/π2)匕匕施咖咖][2记尤+ ，i 是由於高機電⑽數k—32、k_33入機以即 結晶品質)的緣故。 另一種類似的材料便是焦熱電物質(pyoeiectric)。焦熱電材料係 應用於溫度感測器和熱影像裝置中(例如：攝像管感測器）。用於 此類裝置之f、鱗材料的性質，可用絲概應來描述，亦即材 料對溫度改變所反應的電流或電壓，這種溫度改變可由連續加熱 或是吸收正弦波調變放射所造成。此現象的物理機制是基於材g 之極化(亦即：表面電荷)對溫度改變的依變性而定。這意味著焦 熱性材料必須在所需的溫度範圍内提供天然偏極，或是可短暫^ 極化。因此，便需要一種能提供上述特性之壓電性和焦熱性材 料，而不會具有和習知材料諸如毒性一樣的缺點。 1334646 _ 晶體結構。 在某些實施例中，該至少一電極可在該選擇性可極化超晶格的相對兩 ' 側包含第一和第二電極與之界定了 一電容。除此之外，該電子元件更 可包含至少一電晶體耦合於該電容之第一電極。除此之外，該電容之 第二電極可耦合一電壓參考。更精確地說，該至少一電晶體可為一金 屬氧化物半導體場效電晶體(MOSFET)，且該元件亦可包含一字元線 耦合於該至少一 MOSFET之一閘極，以及一位元線耦合於該至少一 MOSFET之一汲極。此外，該至少一 m〇SFET之一源極可耦人於該 第一電極。 〇 、以 舉例來說，母該基底半導體部份可包含由jy族(Gr0Up 半導體、 ® III-V族(Group ΠΙ·ν)半導體、以及ΙΙΛΊ族((^〇叩II VI)半導體所組 成之群組中選疋的一基底半導體，像是石夕。同樣地，非半導體單層可 包含由氧、氮、氟、和碳-氧所組成之群組中選定的一非半導體。 . 本發明亦提供一種記憶體元件，其可包含記憶胞的陣列，並界定了一 非依電性記憶體。更精確地說，該每一記憶胞各可包含如上所述之一 " 極化超晶格和至少一電極。 【實施方式】 現在將於下文中參照圖式對本發明做更精確的描述，並展現本發明之 較佳實施例。然而’本發明可使用許多不同形式實施，然而，本發明 ® 可以許多種不同形式具體實施，且不應限制於本文所提出的實施例 中。相對地’提供這些實施例只是使本發明之發明内容更為完整詳 盡，並可使熟習此技藝者更為瞭解本發明之範圍。全文中，相同的號 碼代表相同的元件’且撇號標記是用以指示不同實施例中類似的元 件。 本發明是關於在原子或分子層級上控制半導體材料的特性，以達到半 導體元件效能的改善。除此之外，本發明亦相關於改良材料的辨別、 製造和使用’以便將其應用於半導體元件的傳導路徑中。 本案申請人所提之理論顯示’在此所描述之特定超晶格可降低電荷載 體的等效質量’且因此可導致較高的電荷載體動性，但申請人同時聲 11 1334646 3本=，範缚不應限定於此理論上。本發0月所屬之技術領域的文獻 ’ 同的界定了招述等效質量，在改善等效質量的測量尺度 上’申言月人疋使用「導電性反等效質量張量」，<和<分別代表電 子和電洞，其電子界定了如下： Σ J(V^(k,Az)),. (vk^(k,n)) ¥SE^n^EF^ld^ E>ef B.z.____ ~ Q£ Σ \f(E(Kn),EF,T)d3k e>£f B.Z. 而電洞界定了如下：
~ Σ f (vk£(k,»))· (vk£：(k,«)). dfiE^n)^F,T)_ 2
Mim=_ ’心 dE_ e<ef b.z. 其中’ /為費米-狄拉克分佈(Fermi_Dirac distribution) , Ef為.費米能量 (Ferane^nergy) ’ T為溫度、£(1^11)為電子在對應波長向量k和η*能量 帶之狀L、中的此里’下標i和j係對應笛卡耳坐標(匸姐以姐⑺沉此汾防) 的X 和z ’積分係在「布里羅因」區^β.ζ.,ΒΓΐΐίουίηζοη^)進行， 而對電子和電洞而言，加總則分別在高於費米能量之能帶及低於費米 能量之能帶中進行。
申請亡對導電性反等效質量張量的界定了，係為該材料之導電性的張 量分量’大於該導電性反等效質量張量之對應分量的較大值。再一 次’申請人提出下列推論，但本發明之範疇不應限定於此理論上，在 本發明中所描述的超晶格可設定該導電性反等效質量張量的數值，以 便增強該材料的導電特性，典型地像是可使電荷載體傳輸具有較佳方 向。適當張量元素的倒數’在此可視為導電性等效質量。換句話說， 為了描述半導體材料結構的特性，上述之電子/電洞的導電性等效質 量以及在載體預定傳輸的方向上所計算的結果，皆可用以分辨其效能 已有改善的材料。 申請人已經確認一種改善以用於半導體元件的材料或結構。更精確地 12 1334646 :丄申請人已經確定一種具有能帶結構的材 钱洞導電性等效質量實質上小_的對/值:了 =具有動性轉性之外，其亦可峨健 ϋ 形成或使用，這些特性當應用於不同形^的元件中Ϊ 都有盃處，其將於下文中做更進一步的討論。 形式為超晶格25之材料或結構，其結構係於 ί昭ΐ=5ίΓ,以堆細配置的堆疊層組曰群伽^^^^ 參照圖1的截面圖或許最容易理解。 的，-超晶格層組群45a_45n，③含複數個堆疊基底半導 ί界定了一個別基底半導體部份46a_46n，以及在其上之一能 雜‘ίίΓ示為了清楚說明之緣故，該能帶修改層50在圖1中係以 能帶50 &含一非半導體單層，其限制在相鄰基底半 —些來自相對基底半導體 的=導體原子，以化學方式鍵結在—起，麟及於料導 _術，控制 r於全部或_覆蓋)的可用===並導=有子(: …’此將於下文巾做更深人的討論,此，#進— 導 mm下之剩1^未被侧料導體軒鍵結區域。 實^ t ’多於-_雜料雜單層錢可行ι 思的疋’在輯提_非半導體單層妓半導體單層 ^ 體内形成，卿以形成該單層的材料可為非半導體 即，熟習此技藝者當瞭解，諸如矽之類的星一 :半導體亦 現出與在本體内或是在相對較厚層⑽成者一 並不必麵 申請人聲明本發明之範料舰定雜所獅之 改層50和相鄰基底半導體部份46a_46n，可使該超晶格 13 ，較之無此安排者，具有更低的電荷載體之適當導電性 攸質里。換-種方向思考’此平行方向即正交於該堆疊方向。 帶修改層50亦可使該超晶格25具有一般常見的能帶結構 ^ ，層5〇可使該超晶格25具有-般常見的能雜構，同時亦可^ 直於該超晶格之上和之下的層間或區間的絕緣體。 除此之外，此結構亦可作為垂直於該超晶格25之上和之下 摻雜物及/或材料滲出(material bleed)的屏蔽。這些特性因^伟 該超晶格25提供-種高κ介電介面，其不僅可減少滲人 首 技材降低多餘的散射效應並改善元件動性為 ^明之猶鶴示，包含_晶格25醉導航件，基於 =效質# ’姐無此鋪者享紐高的電荷健祕 此 =中，亦由於本發明所達成之能帶工程的成果，該超辦25、g -實質的直接能帶間隙，舉例來說，其對光電元件而士 處，此將在稍後做更進一步的描述。 。又虿& ，示的超晶格25亦包含-蓋層52，其位於一上層組群祝上。 個複Ϊ個t·底半導體單層46，該蓋層52可具有2至100 個基底丰導體早層，較佳為具有1〇至5〇個單層。 f每-基底半導體部分46a.46n可包含ώ IV _Gfrcup 族(Group m_V)半導體、以及㈣族(伽叩n ΐίΪΚ，的—基底半導體°#_習此技藝者當瞭解，二 底半導體^含1體中。之^細地說’舉例而言’該每一基 ”丄該每-能帶修改層50可包含由氧、氮、敗、或碳_氧所植 ϋ群組中選定的一非半導體，該非半導體需要在沈積下一層』呈 進行。在其他實_巾，翻此㈣者當i ίΐ:竺詳細地說，舉例而言’該基底半導體可包含矽和鍺至： 應予注意的是，單層-詞在此應包含—單原子紅及單分子層。另亦 1334646 J所層所提供的能帶修改層50亦應包含其層中並 未力王佔，所有可成原子位置的單 例來說，參照圖2的原子_ 於王。p^100/o覆盍）舉
At ^ g. ' ^ /中作為基底半導體材料的石夕以及作 氧，係為4/1㈣複結構，其中氧僅齡據一半的 巧:者二2，在其他實施例及/或不同材料的情況中，並非- ===亦可看出’在—特定單層中，氧的個別原子並非 填滿氧的可能位置的八分之一至_八夕=牧，的佔據·應該疋 可使用其他範圍。 —刀之―’然而在特定的實施例中亦 導體製程中’最廣泛使用的便祕和氧，因此製 單Μ藤;^本發明中所插述的材料。由於目前也廣泛使用原 技藝者也得以立即採用和實施整合本 範封應限定於其所提出之理論，其顯示對諸如 曰晶格而言’料層的數量應為七層或更少，以使該超 範圍内為共通或相對均質，以便達成所要的優點。 ’為4/1的重複結構，其模型指出電子和電洞 ίΐίίίίίίί性。舉例來說，其電子(與主財等向)經計算過 的導電ί·生等效質置為.0.26，而4/1 Si〇超晶格在乂方向上則為〇12， j的例為〇_46。同樣地’主體硬的電洞經計算所產生的值為〇 %， 而4/1 SiO超晶格則為〇 16，兩者比例為〇 44。 儘管在特定的半導體元件中可能需要此種方向 導體元射，絲在任何平行歸好面之方向上更均^增3 性，則可能會更為有利。熟習此技藝者當瞭解，不管是同時增加電子 和電洞的雛，或是僅有增加-種電荷韻的紐，亦皆有^好處。 該超晶格25之4/1 Si/O實施例中，其較低的導電性等效質量可能 =以此配置之導電性等效質量的三分之二值還來得低，且此情形對 於電子和電洞而言皆然。當然，如熟習此技藝者所瞭解，該超晶格25 15 1334646
可更包含至少一形式的導電性雜質於其中。 現在參麵3 ’在此隸縣_具有不同雛之超晶格25，的另一 ^施例。在此實施例中所顯示為3/1/5/1的重複模式，更精確地說， 取底下的基底半導體部份46a，具有三個單層，而次底的基底半導體部 份46b則具有五個單層，此種模式在整個超晶格π中不斷重複。該 每-能帶修改層5G’可包含-單—單層。對包含si/◦的此種超晶格 而言’電荷載體動性的增強無關於該層平面的方位。圖3未提及的其 他元件與圖1所描述之元件相似’故在此不再贅述。
在某些7C件實補巾，超晶格的所有基辭導辦份，其厚度可為相 同數量的單層所疊合的厚度4其他實施例中，超晶格的至少某些基 底半導體部份，其厚度可為不同數量醉層所疊合的厚度。在另外一 些實施例巾，超晶格的所有基底半導體部份，其厚度 單層所疊合轉度。 在圖4A至圖4C巾，顯示使用密度功能理論pft，Density Functi〇nai Theory)所計算的能帶結構。本技藝中所廣為習知的是，dft通常低 估能帶間_絕對值’因此所有在該能帶瞻以上的錄可利用一種 ，當的「,剪刀^更正(scissors correcti〇n)」方式進行位移。然而已知 月b帶的开>狀可罪許多，在此觀點下應該加以考量縱轴的能帶。 圖4A所示為主體石夕(以實線表示），以及圖1所示之4/1 Si/O超晶格
25(以點線表示），兩者分別由迦瑪點(G)計算所得的能帶結構曲線圖。 儘管圖中的(001)方向確實與習知的Si單位晶元的(〇〇1)方向相符，然 其^向係指4/1 Si/O結構的單位晶元而非習知的Si單位晶元，並因而 顯不出Si傳導能帶最小值的預期位置。圖式中該(1〇〇)和(〇1〇)方向對 應習知Si單位晶元的(110)和(·11〇)方向，熟習此技藝者當瞭解圖示 的si能帶係經過折疊，以便顯示其在4/1 si/0結構之適當的反晶格方 向。 由圖中可看出，與主體矽(Si)相比，該4/1 si/〇結構的傳導能帶最小 值乃位於該避瑪點’反之該鍵結能帶最小值則發生在「布里羅因」區 邊緣的(001)方向上，在此將其視為Z點。另亦可注意到，該4/1 si/〇 結構的傳導能帶曲率遠大於Si的傳導能帶曲率，這是因為額外氧層 16 1334646 所引起的擾動而造成能帶分裂的緣故。 主體雜^實絲示），以及4/1齡超晶格25(以點線表 w結構_。_明該鍵結 ，4C所示為主體梦(以實線表示)，以及圖11所示之5/1/3/1 Si/O結構
罄tii5’(以點絲示），兩者分別由迦瑪點和Z點計算所得的能 °由於5/1/3/1 _結構的對稱性，在_和_方向 计异所付的能帶結構是相等的。因此在平行於該層的平面上，亦即 垂直於堆疊的_)方肖，可預期該傳導度有效質量和動性是等向性 ^。請注意在5/髓Si/o結構關子中，該傳導能帶最小值和 結能帶最大值皆位於或靠近z點。 ，管曲，的增加顯示出有效質量的減少，但經由導電性反等效質量張 置的計算，依然可適度的比較和區別。這使得申請人更進一步推論， 該5/1/3/1超晶格25’實質上應該是直接能帶間隙。如熟習此技藝者所 瞭解，可縣轉移的適當辦單元是區分直接和間接鮮間隙行 的另一種指標。
現在參照圖5A至5B，將上述的超晶格結構應用於一焦熱電感測器 54中將會更有益處，該焦熱電感測器包含一層超晶格材料膜55，超 晶格材料如同前述一般。一般說來，前述超晶格材料可因其具有淨電 雙極矩(net electrical dipole moment)而極化，其可給予材料有益的壓電 及/或焦熱電特性’此將於下文中做更進一步的描述。該焦熱電感測器 54與一電容CL和一電阻RL並聯連接。在圖6的等效電路圖中，感 測器54視為電流來源I，其並聯連接至一電阻及電容Cx。 在圖5A和圖5B所示的實施例中，超晶格材料層55同時具備半導體 特性和極性兩種性質’因此可作為焦熱電感測器，亦即將光/熱能轉換 為電能的感測器，此當為熟習該技藝者所瞭解❶換個方式來說，極化 超晶格層55會依據傳入極化超晶格之熱能，而在與其連接之電極56 上產生電動勢。當然’如果該層55能以相反方式使用，而提供相對 於感測器之焦熱電致動器的話則更佳。 超晶格材料層55提供一種相對較進步的焦熱電式活動材料，對矽_氧 17 1334646 超晶格結構而言，其具有約30.0的p/Cp值。當超晶格膜被應用作為 焦熱電感測器裝置中的感測器時，如圖6A和6B所示之焦熱電光導 攝像管系統80，根據第一理論計算原理，據信會具有高焦熱電響應。 在圖示的攝像管系統實施例中，其目標包含焦熱電感測器元件54:超 晶格膜55較佳地提供一單晶無毒的焦熱電感測器結構，且同時具有 半導體特性和極性兩種性質，其符合焦熱電感測器的許多高效能和操 作需求，且在現存的半導體晶圓上也較好生長，此當為熟習此技蓺者 所瞭解。 β
焦熱電光導攝像管系統80的熱來源為陰極8丨，其產生射至目標的一 電子束82。與陰極81相鄰的是一網格83和第一陽極84。除此之外， 圖示的攝像管系統80亦包含一陽極牆(wau 84以及聚焦和掃描 線圈85’其與攝像管相鄰。在目標上則放置與陰極81相對的網筛 而一信號線(亦即電極）87亦連接至目標。一鍺窗88則以相鄰著目標 並相對置於陰極81的方式配置，其後連接一斷路器89和鍺燈9〇,此 當為熟習此技藝者所瞭解。在圖8所示的等效電侧巾，包含焦 超晶格感· 54之目標係以電容Cl表示，阻抗元件z則表示ϋ 阻抗’而輸入電容則由電容Cl表示。 ，熱電感湘的品質是以高電壓献電流反應 SI電T ’其描述根據溫度的變化所產生的雙=
i電常低比熱e;歸量密度^;以及低靜態 隹i 提出下列推論，即，與現今所使用的焦熱電材 電感測11中使用上述的超晶格材料，會使這些數量值 反應率’或可能遠優於現在所使 器更多的二：, i5之一焦罐測器50 ’具有比習知的感測 率βίί车ϋ=大焦熱電係數和低比熱所得之高焦熱電反應 有盥曰'圓相鬥的:體曰曰圓的整合度’這是由於所使用的超晶格材料具 結構和類似的化學組成；藉由使用與材料相同的 使用的材散為雜；巾請人聲明本伽之料猶=^== 18 之理論，整合該超晶格膜之餘電元件， 對較低的製造成本 的感測器材簡基礎醜似元件概，在μ 1讀包含錯 姑ΛΑ在丨，1，、. J輕上2倍，以及相 現在參照圖9和圖10,在許多產生電動勢的 方面’使用上述的超㈣作為壓電材料^ 電極 :時，超晶格25較佳地具有所 性），且在現存的半導體晶圓上相對地較容易生長。藉 3電材料比較，上述的魏超晶格結構已被認定“表这° 所列的特性，其係根據第一理論計算原理所得： 中 表2 d33, pC/N 35
ii"〇超晶格 因此’與現存的壓電材料概，整合上述之超晶格膜或層25的壓 讀’可提供相雜高的壓電效能，或可能超越現在所使用的隹 材料。更精確地說，此種超晶格壓電元件所具有的特性約為如下 不：電壓常數g=270;機電耦合k=0.68;機械品質因子Qm>1〇〇〇〇; 以及鐵電和順電相之間的相轉換之居里溫度T-C=600 e相對較高的 居里溫度意味著該超晶格材料對於「疲乏」有較高的抗性，因此g材 料的結構穩定度可涵蓋較大範圍的溫度變化。 一種應用包含一超晶格膜或層95的壓電感測器的例子，便是圖7所 示的加速計/陀螺儀90。一般來說，在此配置下，一超晶格層95是置 於一基底97和一團塊(mass) 96之間，且在超晶格層上測量一電壓， 其表示由該團塊所給予其上的機械應力。圖10所示為另一種實施方 式，其為包含一雙極化超晶格層105之靜電雙壓電形式的應力感測器 100。圖示的感測器100包含一黃銅盒1〇1、一丙稀酸基底1〇2、以及 由該黃銅盒所帶有之一應力感測桿103。圖示的感測器1〇〇之電路圖 包含一振盪器106(例如：1 KHz)、一差分放大器1〇7、以及一峰值/ 伏特計108。 超晶格壓電材料亦可用於其他多種類似的應用上。舉例來說，超晶格 材料可用於：壓電壓力感測器/致動器；拋射導引系統；武器、攝影機、 1334646 ，線等的平台穩定系統；全球定位系統(GPS)或其他衛星導航系統； 汽車行駛穩定系統；水中交通工具的穩定和導航系統等，此當 此技藝者所瞭解》 … f 使超晶格i電材料相當顧於壓力感、加速計、関儀等的許多 不同特性和優點，包含如下所述：相對較高的形變張量d，其決定 作為;^加電場e之函數的誘生形變7之強度；_較高的壓電電 壓張罝g，其決定作為外部應力形變σ之函數的誘生電場之強 度；相對較高的機電輕合因子k，其表示施加電能和儲存機械能之 間Hf/%’或等效地表示儲存電能和輸入機械能之間的轉換率，亦 即1 /，其申，£為介電張量，而s是材料的順從張量；相 對較低的雜介電常數f ;姆較高的施加_應力和輪出電 比’其係由大壓電電壓係數而來；相對較高的晶體生長品質，其供 相對較高的機械品質因子Qm ;相對較高的居里溫度，其提供^ 在較大範_溫度變化中魏高的材料敎度，且對「疲乏」製 較低的敏献，與許乡贿㈣材料相比相·^輕，這是盆 相對較低的質量密度；其可使壓力制^和振触職裝置微型/化， 此乃因其具有較高的結構品質、較高的熱穩定性(高TS)、較高的 和較高的壓電電壓係數§ ;其包含不帶電的成份，因而g 境較好；以及相對較低的製造成本。 現在參照圖U ’上述的超晶格材料較佳地可用於 (SAW)渡波器元件11〇。更精確地今 _ ^衣® 件包含-M 轉110的機電元 ^ ^ f輸數位間化電極(interdigitatedele_de) 底的相對兩端、以及由基板所帶有之-超晶格 膜或層II5，其位於輸入和輸出電極之間，可為SAW應用方 =需的壓電特性。在圖示的實施例中，輸人和輸㈣極‘丨13 ^ 2間化的，然而關崎财式忖可使科 ，向SAW濾波器裝置(亦即變換器）11〇從其 技術所產生的線尺寸具有相=== 、、又β α尺寸的底材上完成，此當為熟習此技藝者所 20 ^34646 瞭解。除此之外，聲波可使用電聲(electro-acoustically)存取，且可分 接至底材表面上，且其速度約比電磁聲慢上1〇〇〇〇倍。 上述的壓電超晶格材料如此適用於上述所提之SAW應巧，可歸因於 如下因素：相對較高的機電耦合係數k ;相對較高的結晶生長品質， Ί日成相對較尚的機械品質因子Qm,且適合將傳播損失降到最低 (這是決定裝置之插入損失的-個重要因素，且其係由聲波在晶體缺 陷和表面不規則處散射所造成）；申請人聲明本發明之範疇不應限定 於其所提出其顯$該壓電超晶格材料提供相對較高的表面聲 巧合因子卜2(V/-K)/V/，其巾，v，是自轉面較速度，而^ ，在金屬化表面上的速度(此係用以短路與該聲波通過該表面有關的 壓電場）；申請人再次聲明本發明之範疇不應限定於此所提出之理 論，f顯示壓電超晶格材料提供相對較小的延遲溫度係數(TCD);相 ，較=居里溫度’其提供壓電超晶格材料在較大的溫度範圍内有較 向的穩定度’且對「疲乏」有較低的敏感度；壓電超晶格材料可比許 多傳統的壓電材料輕，這是因為其具有相對較低的質量密度；盆^吏 壓力感測器和，動陀螺儀裝置微型化，此乃因其具有相對較高的材料 尨構質、較尚的熱穩定性(高T—C)、較高的機電耗合k和較高麼 電電壓係數g ;其包含不帶電的成份，因而對環境較好，且與以敍 為基礎的Μ材料概不具有毒性；以及相對較㈣製造成本。、° 現在參照圖10 ’上述的超晶格結構亦可較佳地用於—壓電 120。更精雜說，壓電變壓器125是一種羅森形雄嶋加 電變壓器，其包含-雙轴雙極化超晶格層或膜125，其連接至古 ，輸^ 122、⑵，如圖所示。在圖示的實施例中，箭頭指示電= 極在該壓電超晶格層125中不同部份之方向。 壓電超晶格層125較佳地提似述所需_作雛，其不含 無毒性）’且在現存的半導體晶圓上較容易生長。再—次，根 理論計算原理，據信壓電超晶格層125具有械較高賴電效能 上所述，據錢轴雙極化超晶格層125具有如下壓電特性： 常數g=270 ;機電輕合常數k’_33 = 〇 91 (縱向長度延伸模式） 電和順電相之間的相轉換的居里ί 度約為600 C，其表不對「疲乏」有相對較高的抗性，因而材料在較 21 1334646 大的溫度變彳bt具树料騎構穩定度。 使超晶格電材料尤其翻於力髓 所述：相對較高的機係Μ 會造成相對較高的機械品質因子Qm;相=沾:日日長。〇貝，八 該材料在較大範圍的溫度變化内有較高的穩定g 乏其g 低的敏感度;比許多傳統的壓電材料輕‘且相^二 質量密度；其可使振動器/趙立德处哭上疋四马其具有相對較低的 7^因其且古㈣_^ 超曰，皮器和定形記憶體元件微型化，此 f因有相對較南的材料結構品質、較高的熱穩 尚的機電耦合k和合理的壓電形變當赵d .:(间-）較 因而「對環境友善」 以及相對較低的製造成本。 ㈣電材科相比不具有毒性， 現在，”’、圖11，上述的超晶格結構亦可較佳 古 ° _地說，圖示的換能請=== 厂t h. V 5 ’其置於一背層伽咖8 layer) 131和一匹配層 當馳f此祕者所雜。根據第一= 外°，超曰格居It曰格層135可提供上述所需的壓電特性。除此之 過改ί:ϊ:而不含鉛(亦即無毒性)、相對較穩定(低疲乏)、透 ϊΐίΪΓ 高的調整性、且其在現存的半導體晶圓上 料尤其適用於壓電振動器、超音波換能器(例如超音 相^ : Α ί等)頻率能量捕捉紐器等的其他因素，包含如下所述： 機電麵合係數k;相對較高的結晶生長品質，其會造成 在機械品質因子Qm;相對較高的居里溫度，其提供該材料 ，大=的溫度變仙擔高的穩定度，且對「疲乏」有較低的敏 統的壓電材料輕，這是因為其具有相對較㈣質量密度； Γ if振動盗/超音波換能器和定形記憶體元件微型化，此乃因並且有 ϊ 的材料結構品質、較高的熱穩定性(高T-c)、較高的機電耦 2和&理的壓電形變常數d;其包含不帶電的成份，因而對環境 製造成為基礎_電材料相比不具有毒性；以及相對較低的 上述的壓電和焦熱電實施例皆使用-種極化的超晶格材料，像是在製 22 4)4646 ： r- 格膜的實施方式，其中^熱電超晶 放置一加熱器14卜錢用以支撐14G。在沈積室内將 底或支撑請熱輕合^更^處^圓(例如：石夕晶圓）⑷之-基 iim製超晶_的製程中，在所需的時間點增如： 晶格25加熱至相對較高的溫度。更詳細地說&义 近或南於其居里溫度，且接著會暴露在經由—電壓 ί:ίί=^6:形成的電壓場中。舉例來說，-個具有約默 kV/mm t t格’其處理參數可包含暴露在―約為1至100 =ΓΐΙ，ΐ溫度約為600°c至1000〇c，且暴露時間約為1〇 然而，亦可在其他實施例中㈣其他不在此細内的處理 &數。除此之外，在某些實施例中，於沈積超晶格層乃之 % ’亦可能發生電子極化現象。 然而’在冑些實關+，超晶格25可有選擇性地在裝置的操作過程 中择化，而不是提前進行永久的極化處理(像是在製造期間），以提供 -鐵電材料。現在參照圖13A_13B，上述的超晶格結構較佳地可用於 非依電性鐵電s己憶體元件或晶圓150。一般來說，在一記憶體元件實 施例中，超晶格層是與一或多個電極輕合，以便在操作過程中，視需 要有選擇性地極化超晶格，此當為熟習此技藝者所瞭解。在本實施例 中，圖示的記憶體元件150包含一 MOSFET 15卜其具有一間極連接 至一字元線156、一汲極連接至一位元線157、以及一源;^。圖示的 記憶體元件150更包含一電容152，其連接在一固定電壓參考和 MOSFET 151的源極之間。電容152包含一超晶格層或膜155，其位 於導電板(conductive plate) 153a、153b之間。超晶格膜155具有鐵電 特性和一方形-環形磁滯曲線(square-loop hysteresis curve)(圖13B)，其 特別是用於記憶體元件150之文本(context)，此當為熟習此技藝者所 瞭解。 更詳細地說，超晶格膜155提供一鐵電材料，其可降低氧佔據空間之 敏感度’如上所述，這是由於其結構和化學組成的緣故，以及其緩和 23 料力。舉例來說，在癸氧實施例方面，超晶格層155較 化下列特徵：約為600°c的較高居理溫度；較高的殘留雙極性 錄㈣=c/m2;—彳形極性磁滞迴路，藉由超晶格組成的改變調整 ϊϊίΐΓ磁滯形狀的調魏力；相職低等㈣離子擴散；以及相 十較低專級的氧佔據空間之移動的敏感性。 記憶體元件i5G中使用超晶格鐵電材㈣155，可提供下 〇3=^ _ _°c峨純理溫度；麟賊雜極化p= 赫心/以及—方形極性磁滯迴路；藉由超晶格層組成的改變，調 殘留=、高壓場和磁滞形狀的調整能力；相對較低等級的離子擴 ί卷朗氧雖郎之移朗敏紐；與贿的料體晶 占:甘令，’因為超晶格結構具有相同的晶體結構和類似的化學組 ，格12=種半導體；晶體生長的品f並非非常要求’這表示超 性:可藉由使用相同材料的基礎化學成份， 又受化于冱成以進仃調整；以及相對較低的製造成本。 、圖i4a_i4d ’上述的超晶格材料較佳地亦可作為mfsfet 刻φ =電材料’舉例來說’鹏贈可用於一非依電性記憶胞陣 更相地說，圖示的MFSFET16G包含N形式半導體底材，其 ’ϋ隔開的p和!>+的源極和汲極區162、163形成於其上，並界定 /、間之一通道區。圖示的實施例是一半導體或絕緣矽(soi， ==-〇n-mSulator)實補，其包含一絕緣層(例如_) i64置於該底 ί仙3二超晶格層165置於該絕緣層164之上，且-閘極層166 ' 曰之上。圖不的MFSFET〗6〇更包含側壁隔絕層167a、 ^和祕翻168a、168b和—難觸169，此當為熟 習此技藝者所瞭解。 ，擇，可極化職超晶格165健崎低氧雜娜雜感度，這是 =於1特的結構和化學組成，及其緩_子擴散效應之故。更詳細 地說，备一超晶格材料165之膜或層用於該MPSFET 16〇中時，没極 電流將發展成-磁滯迴路(S 14B)，其為施加閘極電麼之函數。較低 1電fi:雙極化的其中一個方向，而較高的值則表示在該膜中極性 的相反方向。 用於MFSFET⑽中_晶格膜165，_•氧結構而言其具有約為 24 1334646
600°C的較尚居理溫度；較高的殘留雙極化p = 〇3〇c/m2，以及一方 雜性磁胸路。除此之外’藉域域敝變，該超晶格膜165亦 可調整殘留極性和該汲極電流對閘極電壓的磁滯形狀。除此之外，其 尚提供相雜低魏的料紐，以及姆較低雜的氧 移動的敏感性。
使用超bb格膜165作為非依電性記憶體元件中的鐵電材料所帶來的其 他優點，乃是超晶格層與現存的半導體晶圓具有較高的整合度，因£ 超晶格具有一晶體結構和類似的化學組成。除此之外，晶體生長的品 質並非特游求，使得超晶格獅的爾和介轉性，可藉由改變g 晶格的化學組成崎行調整。在此應財式巾制超晶格膜亦且 對較低的製造成本》 〃 參照圖14C’其中所示為與上述類似的mfsfet 16〇，，但其並非為s〇i 實施方式。亦即，由於更早之前已描述超晶格層165，之較佳的絕緣特 性，因此在本實施例中便省略閘極絕緣層(上述實施例中的s〇i絕緣 層164)，且超晶格層165,不僅可作為閘極鐵電，亦可作為間極絕緣 層，此當為熟習此技藝者所瞭解。在此實施例中，超晶格層較佳地可 直接形成在該底材161，之上，且具有與其相同的晶體結構，舉例 說’像是單晶發。
在上述的SOI實施例中，超晶格層165可形成在不同的半導體底材 上，且接著轉移至該S0I底材161上，此當為熟習此技藝者所瞭解❹ 在SOI配置中實施上述之超晶格材料的更詳細細節，列於同時未決的 ，國申請第11/381，835號和第11/428，G15號中，其已讓渡給本發明之 受讓人，且在此將兩申請案之整體揭示内容列為本發明之參考資料。 圖HD所示為mfSFET16〇，，之浮動閘極實施例。在此，閘極堆疊包 含一絕緣層164”置於該底材161，’之通道區上、一浮動閘極層fo” 置於絕緣層之上、超晶格層165，，置於浮動閘極層之上、以及閘極層 166”(亦即控制閘極層)置於超晶格層之上。#然，在不同的實施例可 使用不同於上述的配置方式。除此之外，亦可使肖不酸上述所提供 的導電开>式和濃度，此當為熟習此技藝者所瞭解。 上述的超晶格材料及其壓電、焦熱電和鐵電特性，在此將從於下文參 25 丄扣4646
::::而4到t盤的瞭解。-般來說，決定聲子或振動頻 走立從零度計算的材料相圖(或至少基本 :;特徵在於該包含氧化物的系統在居里溫度tc之 熱力行為衫雜，包含綠祕_轉移或置 區域神氧⑼職健胁度，轉結軌道的 曰f 多U層。構’一（Sl〇m)/Sm超晶格於其原形順電相具有正斜方
曰曰_i〇rh0mbic)系統的Pmna對稱，其振動模式可在r點降至2二維 =可，的表示。根據總能量對稱限制計算，圖15Α所示的結構相對 =穩定。Si位置上力sp3_形軌道和在有空隙氧位置上的實際純ρ· 軌道間的重疊’會產生相對較強的共價σ_鍵結，意味著在第一位置 士有長度約為1·6〇 Α的穩定Si-Ο鍵結，而母體菱形的沿_別鍵結長 又約為2.75A。因此，如果Si-〇-Si單元的彎曲角度限制在18〇。内， 則f單ί將在原始的菱形體上產生一定程度的内部伸張應力，這是因 為彎直單元的總長度3.2 Α遠超過未受擾動的si-Si鍵結長度。另一 方面，沿著X-軸壓縮會有顯著的效應，此在我們所選擇的座標框上是 垂直於Pmna鏡面。
在(z-y)鏡面所施加的伸張應力，其程度已足以大到將該Si_〇_Si單元 的角度彎曲至138。，如圖15B所示。在此狀態下，超晶格係於(〇〇i)si 底材上生長’其目前為X -z平面’藉此便可最佳化晶格的表現。由 於伸張應力沿著鏡像施加的緣故，因此穿過Si-Si鍵結的橫斷壓縮便 強到足以降低正斜方晶非中心Pnm21超晶格結構的超晶格平衡體 積，與底材相比可降低將近10%。此等相當大的形變效應會轉為與鐵 電模式搞合，如同貝利相計算第一原理(first-principles Berry’s phase calculations)所證明。在此，我們展示晶格振動特徵模式(eigemn〇de) 的詳盡分析，以便說明鐵電物質因晶格扭曲/形變所產生的置換 (displacive)特性》將氧放置在Si-Si鍵結的中間可使矽的聲子頻譜增加 一組光學分支，且在原始的Si聲波分支上具有相當大的異向效應， 這點由圖16便可輕易看出，其所示為純Si和Si0(14)超晶格的聲子頻 26 1334646 ，。光學分支具有顯著的低分舰，這表示其相當區域的特性，與原 j圓的尺寸纽絲的長度有财。軒注制是，該si 〇_si光 :ίϊ„性，已經由計算在具有不同涵蓋氧的超晶格系統中的 聲子證實，在所有的例子令保護其非分散性。
壤繞在γ·闕扭結可由聲子分支之非分析性行為轉，其由垂直可 極化置換與-巨觀的極化場搞合所引起。應予注意的是，在區域中心 的垂，和?斷光學模式_分裂，具有最大值約為心㈤的振動， 伴隨著最高的能量’其對應Si_〇鍵結的極性輻射震i，其具有約_7 〇 的有效模式電荷。現在我們將藉由比較pmn21結構及假設之高溫 Pmna相的晶格動力，轉而討論相_議題^由於有效動力電荷減少 的對稱性和其異向性，在Si〇⑽超晶格的橫斷聲波分支間亦有額外 的分裂，在純石夕中並不會出現這種狀態，其聲波頻譜如圖17所示。
為了想像有限溫度相圖，而不需要執行大規模統計蒙地卡羅 (Monte Carlo)模擬’超晶格會在其假想施加對稱限制之中心對 稱相上釋力’再-:欠解㈣於μ平面上。假想p晒超晶格之晶 格動力的線性響應計算’據信可模擬石夕系統的高溫非雙極化相，里展 現出超晶格建立自動極化的雜。在無應力釋力的較少關的實^狀 況下同樣也有這種傾向’亦即’無_魏配的狀況下。在四種不穩 定區域中d學模式中，其中兩種錢於氧陰離子之紅外線致動震盈 的Blu和交錯安排，其分別沿著z和y軸極化。B3u鐵曲 解模式(ferrodistortive mode)具有引起以巨觀沿著χ軸極化轉移至鐵 電相的動勢，亦即’在Si〇(14)超晶格_晶平面卜僅Au模式的 特徵是dyloxy dimers的反鐵曲解旋轉，其可導致磊晶平面中巨觀的 極性和顯微的反鐵曲解順序的消失。 為了展現不穩定置換·置換關聯的空間特性，分析在整個布 中之，互空間散佈是有意義的，如圖18所示。在蠢:平= 不穩定的鐵電置換的強健大範圍關聯，其heps是在區域中心的 =lu和Bm ’是以對應模式的高分散強調，相對於反鐵曲解置換(第 ^低能量)的區域特性，其係根據個別聲子分支的平坦度。由於其短 予圍關聯’ A„AF置換是最有可能在現實祕巾_止使用的，這 是因為其所具有的缺陷和雜質，其將聚合物由旋轉緩合成發展反鐵電 27 1334646 配^ °由於相似的論點，對稱的鐵電扭曲，強制巨觀 沿著垂直贼錯平面進行’其亦可纖具有倾大範 是在上升的溫度t。 π 尤其
尚對稱相無，量崎稱雜，可*料敎赋之置雜局來進行。 將其視為向量序參數，特徵根決定空間群的集合，其必須為p咖I的 子群，且可分配給超晶格的可能低溫相。超晶格相的空間群對稱性和 預期的雙極化配置會發展成四個不穩定的聲子模式，其係以内部能量 的順序列於下表(零度無能量）。Pmna的空間群(SG)對稱性崩解，根據 該不穩定模式的置換格局，係以對應總能量的順序放置。^示 反鐵曲解模式凝結。磊晶平面晶格參數a=c=14 462948 矽匹配，堆疊參數b則為釋力。 斗（〇hr)為 表3 SG ibtai energy, eV/eell b/bsi Bohr ^olarkation state Pnum (N 53) o.(moo 1.04516 centro-symmelric Pnc2 (N 30) -0.22402 1.03641 ΑΊΙ* Ρ222ι (N 17) -0.28361 1.03532 AhU 11 Pma2 (N 28) -1.2449 1.00863 P l| y Pmn2i (N 31) -1.3501 U301T7 ~ PiU —
值得注意的是’兩個最低的能量晶格配置是Pmn2l和pma2，皆表 不分別在磊晶平面或是平面外的自發雙極化是高度衰退的，其每^元 晶圓僅有lOmeV的分離能量。然而，此種類衰退並不表示^個不 f化相之間的方向轉換動力。從一 Si_〇_Si緊扣聚合物之3維旋轉能 量圖來看，在區域雙極矩的ζ-y異向強度方面，可推論每聚合物^ 50 meV的一個實質上的動勢屏蔽，其亦需要重新定向該巨觀p。除 了動勢屏蔽的區域效應之外，亦有長範圍的聲子形變耦合效應，其^ 為具有非零調變向量之不同鐵電配置的貢獻。 〜
Si-Ο超晶格的靜態壓電和鐵電模擬細節，將在下文中詳細描述。由理 論群的觀點得知，在矽中氧的高覆蓋率、在矽上磊晶生長，會導致形 成區域雙極的dyloxy dimers的顯著交錯扭曲，反之在磊晶平面上建 立巨觀雙極化，會在堆疊方向引起近5%的實質形變，因而在 度中會較適合動力學。 开^ 現在將更進一步时論Pmn21 SiO(14)超晶格的鍵結特性和電子結構。 28 1334646 丁叼八夕默荷徽：。Si-0-Si聚 由石夕的立方體中央對稱同形 合物的形成機制可粗略地如下描述 (symmoirphic) 空間群，對稱減 央非同形Pmn2l群。 磊晶性地富含氧之石夕的電子構造，只要氧的濃度低到足以僅鍵社1中 一個石夕sP3-軌道，便保留了純石夕在光學中的大多數特徵。沿·⑽、 對稱減至SiO(14)超晶格之正斜方非中 根據Is核心等級在相鄰氧的石夕位置飄移，由沿和氧之間的電荷轉換 所產生的靜電場，是_足以推下在電絲盡之雜電子狀態、 亦即’具有約0.6 eV的增強遮蔽核心。該遮蔽效應大到足以使電荷 ，盡，i的3d狀態的位置，麟Si具有。le的有效佔據轉至低於 費来等電荷轉換效應的偏壓會出現在電負氧離子中，電荷密度分 佈具有高度的層壓結構舰，其m該自發雙滅向量(具有 使電子移位張量的最大分量(ΓαΓβ)。 在。SiO(14)超晶格中的直接能量間隙比純矽中的直接能量間隙大 30%’且預計約為i.5eV，此係由其丨〇eV的LDA值適度推斷而來， 但其典型地會餘絕緣嶋:的強度紐5G%。在原傾和導電狀態間 質增加的距離’是因為石夕居中的sp3軌道在更多帶負電的氧出現 苦耗盡電子，且因此在矽核降低庫倫屏蔽之處會有更多的收縮。軌 ^的收縮會使鍵結和反鍵結軌道之間的動勢屏蔽增加，因而在電子頻 "曰中會有較大的能量卩摘。眾所皆知，_氧與♦鍵結以達到飽和， 2即在Si〇2的化學組成巾，該能量赚的大小約為6 eV，其明顯地 中心2p執道頻譜中的鍵結_反鍵結分離相關，其與包含節點的矽 中心3p執道相比’為無節點且實f上具有較高的空間收縮。 =、點集巾在第二級機制上會更有幫助，其穩定岭紐所限制之一 、膜根據角動量投射狀態(姐职丨肛m〇mentum_pr〇j ecte(j states)的部 數量’_在石夕本體出現的氧會造成矽SP3軌道與其3d執道混成， =著會在氧和矽之間建造分子dp_n_鍵結。這是因與氧鍵結的矽位 耗盡所引起之靜電動勢的結果，其舍將所右狀熊一捸註下加。力谂
29 1334646 如上所述，由於此鍵結的關係，Si和〇之間的相關晶體場效和電荷轉 移’可作為一單一聚合物内部趨勢的驅動機制，以降低si_〇_Si角度 並減少Si-〇鍵結長度。因此，被分離之聚合物的區域雙極矩，會傾 向猎由增加該聚合物陰離子漢陽離子的有效電荷所帶來降低Si_〇_si 的效應’而使其本身達到最大化。此種發展一分子雙極矩的内部趨 勢’尤其可用於控制該Sio膜或超晶格在有外部電場狀況下的生長。 現在將討論在（Si〇)m/Sin超晶格中的因應雙極化反轉之壓電響應的 计算第一原理。在一絕緣晶體所施加之三種擾動方式，像是原子置 換、均質形變、以及均質電場，可決定下列的響應函數：力常數矩陣； 介電磁化率，彈性常數；波恩有效電荷^〇m eg>ect^ve冰紅职）；以及壓 電張量。有兩種方法在使用第一原理計算該響應函數上具有幾近相同 的效率和精確度，一種是根據幾何貝利相逼近法(詳見M.V. Berry,
Pr〇C.R.S〇c.L〇nd〇n Ser.A 392, 45 (1984)和 R.D. King-Smith et al.，’
Phys.Rev. B 47, 1651 (1993))，另-種方法則是使用絲梯度演算’ 助的線性«勸朗（詳見X G_，phys.Rev ϊ^^ίϋΡηΠΐ21 Si〇〇4)、電介電張量喵（甜合離子)和 釋力離子;I電張量〜、卡式標記法。 表4 1 2 3 1 13.77 -0.00 ο.δο 2 -0.00 11.10 -0.00 Λ υ.ϋϋ -υ.ϋϋ 10.62 1 2 3 I 15.33 -om -0.00 2 -0.00 13.65 -0.00 a -υ.οο •0.00 13.94
=此’週期性維持的在區域中央的聲子或原子置換、均 形變 的點置換，以及認定為第二維度對稱變形張量的均J 30 1334646 ，•陰+警） πη 其描述在一主體之線性元素dl於變形後的長度改變，亦即： 1 Idefooned ~ I <11 lundeformsd— 2dl?)dlT. 一般來說’該形變張量的對稱特性可僅用六個變數界定了 ’其為 m m ηιι, η2 Ξ ^731 + ??13, V22, r/3 s 7733, m 16 = ηΐ2 + η2\ ?
其為佛格特(Voigt)標記法(均質電場所有的洛動可視為組合向量 的分量。下面表5提供佛格特標記的Pmn21 Si0(14)、在釋力離子上 的彈性張量cij[l〇2GP] 表5
_ I ctj 1 2 3 4 5 6 I i.67 0.58 0.39 0.00 0.00 0.00 2 0.58 1.37 υ.νι 0.00 0.00 0ΌΠ ό υ.39 0.71 0.84 0.00 0.00 0.00 4 υ.οο 0.00 0.00 0.65 0.00 ο.οη b υ.οο 0.00 0.00 0.00 0.32 0.00 6 u.uo 0.00 0.00 0.00 0.00 0.62
X Ξ (<5R;?7i,E) α.3Ί =而^個0非變形單元晶圓體積Q〇之焓Αχ) = ^[έ：〇-βΕΡ|， 目1丨=母日日圓的零場孔恩-沈能量(zero_field Kohn_sham enersy) ’ 、疋擾動晶81體積’其可寫為下列展開式 ^(x) ==£*〇 + Αχτ + -χ_βχΓ. (ΙΑ) 表 [i〇-2gp 胃記的Pmn21 Si〇(14)、在釋力離子上_從張量 cij 表6 31
4 5 6 〇.00 0.00 0.00 0.00 〇.〇〇 0 00 -〇.〇〇 0.00 0.00 1.52 0.00 0.00 〇.〇〇 U.00 3.05 0.00 0,00 1.58 其他標記法則如^: Α^(-Ρ/β〇!σΐ,-Ρ) 簡;力ϊ|=包=加於-主體 πσ. ίίίϊ加純ΐ社體元件dv之1面單元的力S ，其具有垂 3該盒:„ 與形變類似，在一般是僅由六個分量σί界 疋了其中卜<1...6)，其係為佛格特標記法。 電雙，化Ρ =-也7扼·第二級衍生物 於一 一矩陣 Β = ( C/Ωο. c, i- 1,-Λ/Ωο, -Ζ/Ω〇 -e) Ay ^ ^ Λ e , .& 一 s & )中，廷些都是線性響應量，像是力 常，其紅日日格振動模式；彈性⑽6 x 6矩陣 〜,（ f·結離子）；介電磁化率矩陣 Γ，Λ=0 (;東結離子）；「内部形變」張量 t /為；^恩一動態電荷張量Zaa，3，目前僅能處理單一離 子等_气2>://5以，三維度的壓電張量（束結離子） "i5R=。’其通常以佛格特標記法寫成6 χ 3矩陣 βίΎ = 心’。表7提供佛格特標記的Pmn21 Si0(14)、釋力離 子適當的壓電張量順從張量eij[C/m2] 表7 dij 1 2 3 1 0.00 -0.00 0.07 2 -0.00 -0.00 0.15 3 -0.00 -0.00 1.72 4 0.00 0.16 -0.00 5 -0.04 -0.00 0.00 6 -0.00 0.00 0.00 32 定的i變和上發生。藉由根據在一給 電荷後以量便可獲取額外物’其係 子響摩張晉的數矩陣及内部形變」矩陣表示。釋力離 從ίίίί _f值結果’包含雙極化P域lSiO(14) *晶格的彈力順 電ΐ列於表4·8 + °在實際應用上比e用得還多的 非1的a，則在控制場E *應力σ的狀態下決定，而 非e的％和形變所決定，其界定了為
|s=0, η .7) ί二?順從張量所度量之壓電張* s，亦即
Si ti2 V16.14 fpC/N1，如=3515 _，其強度等級相同於鈣 。雜高壓電響應錢會聽出大波恩 實’其在氧沿著極财面高達_49e，其無si_asi雙 耦合柔軟度以對抗由雙極在強度和方向上改變所產生的角 變形。表8所列為Pmrd SiO(14)、有效波恩電荷巧,ttS [C!。
atom 〇\β X y z 0 X -1.25 3.77E-08 1.31E-07 .. y 1.08E-07 -3.70 -9.56E-01 z 1.09E-0T -L.36 -4.89 Si(l) X L37 7.01B-09 2.32E-09 y -2.08E-08 L75 0.18E-01 z 7.37E-08 9.53E-02 7.66E-01 Si(2) X 1.18 1.03E-07 1.49E-07 y 9.14E-08 2.09 5.14E-02 z 1.03E-08 -1.83E-01 3.26 ^>»(3) X -6.51E-01 -1.22E-01 3.40E-01 y 9.15E-03 「-7.02&02 1.07E*01 z -2.45E-01 -1.27E-0L 4.31E-01 一般來說’在零場的壓電形變常數d和彈性順從張量§E，以及在 ^應力的介電常數6，可決定所誘生的形變η和電置 D = enE + P，其中，e〇是自由空間的介電常數，在壓電材 ' 過如下方程式獲得： 返 ή = dE + sE(T^〇 π.δ'» α.^ 1334646 Ώ = άσ + εσΕ 廢電電壓常數g描述由外部應力所誘生的電場，其係、界定了為 α.ι〇Ί 則器和變麼器的應用方面為另一個重要的優勢转料* 著自發雙極化方向所誘二場=J 電壓*數成-27010 [V^]大於相同強度級數的ρζτ材料。。該 合係數k，其係在高對稱系統中，且界定 “ 4合$sr理性通道之間的機 子k描述施加電能和句話說’機電輕合因 械能)/(輸入電能)=(儲存電能亦即’儲存機 ί^ίϊΐίίίΓ特财侧賴靖稱性，如此界定了張 k = rl^dc-^2 run 其反應該結構的異向性《>在Si〇(14)超晶 ΐ 絲超晶格齡電雜麟乡而姑電場屏蔽的降 補述應付意暇，該場和職會被視為無限小，以便使 依據擾動方法的線性響應逼近法有效 包含具 62791 ^發明的額外特徵可於下列同時未決中請案中找到，標題為… 極化超曰曰曰格的電子元件」，事務所案件編號為第62791 2t妨含具有淨電奴極化超晶格之奸元件的方 」，事務所案件編號為第62792號；以及標題為「製造包含選擇性 超自格之f子树的綠」，事務所詩職絲62794號， 上述申§t案的整體揭軸容冑顺本發明之參考資料。 熟％此技藝者可藉由教所述及圖示的教導，而對本發賴出許多修 ，和其他實财式。因此，調瞭本發明並非受限於特定揭露的實施 列，且可在本發明之保護範圍内做出修改和其他實施方式。 34 【圖式簡單說明】 圖1為本發關於半導體元件之超晶格的放大截面圖。 圖2為圖1所示之超晶格的原子構造透視圖。 圖3為本剌之另—超晶格實施例的放大截面圖。 知技術之主體石夕’以及圖1至圖2所示之4/1 Si/0超晶格， 刀別由迦碼點(G)計算所得的能帶結構曲線圖。 H為習知技術之主體石夕，以及圖丄至圖2所示之4八謂超晶格， 为別由Z點計算所得的能帶結構曲線圖。
圖4C為習知技術之主體石夕，以及圖3所示之超晶格，分 別由迦碼和Z點計算所得的能帶結構曲線圖。 圖5A為本發明之焦熱電感測器的電路圖。 圖5B為圖5之焦熱電感測II之等效電路的電路圖。 圖6A為本發明之焦熱電光導攝像管咖加此⑽加⑽系統示意圖。 圖6B為圖7之攝像管系統之等效電路圖。 圖7為本發明包含一超晶格的壓電加速計①士Μ。aCceier〇meter) 方塊圖。
圖8為本發明包含一超晶格及其電子元件相關電路的壓力感測器透視 圖。 圖9為本發明包含之超晶格的SAW元件方塊圖。 圖10為本發明包含之超晶格的壓電變壓器示意圖。 圖11為本發明包含一超晶格的聲波變換器示意圖。 圖12為本發明用以形成極化超晶格之沈積室方塊圖。 圖13A為本發明之非依電性鐵電記憶元件示意圖。 圖13B為圖13A之非依電性鐵電記憶元件之磁滞曲線圖。 圖14A為本發明包含一超晶格之MFSFET用於非依電性記憶體元件 35 1334646 85 聚焦和掃描線圈 86 網篩 87 信號線(亦即電極） 88 鍺窗 89 斷路器 90 鍺燈；加速計/陀螺儀 Z 阻抗元件 95 超晶格膜或層 96 團塊 97 基底 100 應力感測器 101 黃銅盒 102 丙烯酸基底
103 應力感測桿 105 雙極化超晶格層 106 振盪器 .110 雙向SAW濾波器裝置(亦即變換器) 112 輸入電極 113 輸出電極 115 超晶格層 120、125 壓電變壓器 122 低電壓輸入 123 高電壓輸入 130 換能器 131 背層
132 匹配層 135 雙極化超晶格層或膜 140 材料沈積室 141 加熱器 142 基底或支撐器 143 晶 0 144 電壓來源 145、146 電極 150 記憶體元件或晶圓
151 MOSFET 156 字元線 157 位元線 152 電容 153a、153b導電板 37 1334646 155 超晶格膜
160 MFSFET 161、 161’、161” 底材 162、 163 源極和汲極區 164、 164” 絕緣層 165、 165’、165” 超晶格層 166、 166” 閘極層 167a、167b側壁隔絕層 168a、168b源極和没極接觸 169 閘極接觸 170” 浮動閘極層
38

Claims (1)

1334646
第95148208號專利申請案 申請專利範圍補充修正本 2〇1〇年4月修訂 十、申請專利範圍：
1· 一種電子元件，其包含： 厂極化超晶格，其包含複數個堆疊層群組； 該極化超晶格之每一層群組各包含界 之複數個堆疊半導料層，以及其上之至少气气。陪 該至少一非半導體單層係被限定在相鄰於一’ 其間之至少-非料體單層而化學鍵結14巧原子’係透過 至少一電極，其轉合至該極化之超晶格。 2.、如申請專利範圍第！項之電子元件，其 亦用以決定該極化超晶格之極化。 〆電 i半圍第1項之電子元件，其更包含： 間之在-m射之分隔齡綱0祕區，其並界定了其 之—閘極’其並包含柳於該極化超晶格之 ® 如申，專利範圍第3項之電子元件，其中該至少一閘極 1包严一洋動閘極層和一控制閘極層，其位於該極化超晶格之相 對兩側。 r i如申請專利範圍第3項之電子元件’其中該極化超晶格 ，覆於通道區之上，且該至少一閘極層置係覆於該極化超晶格之 上0 6.如申請專利範圍第3項之電子元件，其中，該閘極更包 έ一閘極絕緣層’其係介於該半導體底材和該至少一閘極層之 間。 7_如申請專利範圍第3項之電子元件，其中該極化超晶格 包含與該半導體底材相同之晶體結構。 39 ^34646 IS圍=⑵許仰少修(纽替換頁 2〇1〇年4月修訂 ------- 结5申‘月範圍¥ 1項之電子元件，其中該至少一電極 之在定了_!|忑，極，其位於該極化超晶格之相對兩側，其並與 體9電子元件’更包含至少-電晶 電二-ΐίίίίΙ圍第9項之電子元件，其中該電容之第二 專利範圍第8項之電子元件’其中該至少-電晶 一 tif化物半導體場效電晶體(mosfet);且更包含盘 閘她合之一字元線，以及與^^二 之一、、择炻在命‘^耦*3之一位兀線；且其中該至少一 MOSFET 之源極係與該第一電極叙合。 體部1ί皆專利範圍第1項之電子元件’其中每一基底半導 13.如申請專利範圍第！項之電子元件，苴 體部份皆包含由iv族半導體、m_v族半導/體= 半導體所組成之群纽中選定的一基底半導體。 矢 單1狀電，其中每一非半導體 15. 如申請專利範圍第丨項之電子元件，並 ϊίίΙ包含錄、氮、氟、和魏所組成之、二中選it 16. —種記憶體元件，其包含： 包含-記憶胞陣列’其界定了 一非依電性記憶體，每一記憶胞各 極化超晶格，其包含複數個堆疊層群組， 該極化超晶格之每一層群組各包含複數個界 體基底部份之堆疊半導體單層，以及其上之至少一非半% 40 1334646 第95148208號專利申請案 申請專利範圍補充修正本 2010年4月修訂 年^月 修(更)正替換頁 單層， §玄至少一非半導體單層係被限定在相鄰石夕部份之一晶體 晶格内，而來自相對置基底半導體部份之至少某些半導體肩 子，係透過其間之至少一非半導體單層而化學在一起7 及 至少一電極，用以耦合至該極化超晶格。 17.如申請專利範圍第16項之記憶體元件，其中該至少一電 極亦用以決定該極化超晶格之極化。
如申請專利範圍第16項之記憶體元件，其中每一記憶胞 更包含： 一半導體底材； 在該半導體底材上之分隔開的源極和没極區，其並界定了其 間之一通道區；及 ’ ，、 該通道區上之—閘極’其包含至少層相鄰於該極 化趙旦抵。 19.如申請專利範圍第18項之記憶體元件，其中該至少一閘 ，層包含一浮動閘極層和一控制閘極層，其位於該極化超晶格之 相對兩側。
專利範®第18項之記碰元件，其巾該極化超晶 巧覆於通道區之上，且該至少—雜層置係覆於該極化超晶格 Γ 〇 21.如申請專利範圍第18項之記憶體元件，其中該閘極更包 3—閘極絕緣層，其係介於該半導體底材和該至少一閉極層之 間0 恢專利範圍第16項之記憶體元件’其中該極化超晶 格包含與該半導體底材相同之晶體結構。 23.如申請專利範圍第％項之記憶體元件，其中該至少一電 ^包含第一和第二電極，其位於該極化超晶格之^目 直 與之界定了一電容。 ^ 41 1334646
第95148208號專利申請案pf年曰，彡（、)正替換頁 申請專利範圍補充修正‘' 2010年4月修訂 24_如申請專利範圍第23項之記憶體元件，其中該 一 憶胞更包含至少一電晶體，其與該電容之該第一電。° 25. 如申請專利範圍第24項之記憶體元件，i中矽恭六 第二電極與一電壓參考耦合。 〒千該电令之5亥 26. 如申請專利範圍第24項之記憶體元件，其中該至 晶體包含一金屬氧化物半導體場效電晶體(m〇sf^t); 與έ亥至少一 MOSFET之一閘極耗合之一字元線，及血 = - MOSFET之-没極耗合之一位元線；且^該至^ MOSFET之一源極係與該第一電極輕合。
27. 如申請專利範圍第16項之記憶體元 i 一 半導體部份皆包含石夕，且其中每一該非半導含t基底
42 1334646
圖15A 圖15B
6 1X 圖 57
TW095148208A 2005-12-22 2006-12-21 Electronic device including a selectively polable superlattice TWI334646B (en)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US75314105P 2005-12-22 2005-12-22
US75314305P 2005-12-22 2005-12-22
US75298405P 2005-12-22 2005-12-22
US75298505P 2005-12-22 2005-12-22
US75312005P 2005-12-22 2005-12-22
US75299005P 2005-12-22 2005-12-22
US75314205P 2005-12-22 2005-12-22

Publications (2)

Publication Number Publication Date
TW200742059A TW200742059A (en) 2007-11-01
TWI334646B true TWI334646B (en) 2010-12-11

Family

ID=38093051

Family Applications (4)

Application Number Title Priority Date Filing Date
TW095148202A TW200746237A (en) 2005-12-22 2006-12-21 Method for making an electronic device including a poled superlattice having a net electrical dipole moment
TW095148211A TWI316294B (en) 2005-12-22 2006-12-21 Method for making an electronic device including a selectively polable superlattice
TW095148208A TWI334646B (en) 2005-12-22 2006-12-21 Electronic device including a selectively polable superlattice
TW095148199A TW200733379A (en) 2005-12-22 2006-12-21 Electronic device including a poled superlattice having a net electrical dipole moment

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW095148202A TW200746237A (en) 2005-12-22 2006-12-21 Method for making an electronic device including a poled superlattice having a net electrical dipole moment
TW095148211A TWI316294B (en) 2005-12-22 2006-12-21 Method for making an electronic device including a selectively polable superlattice

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW095148199A TW200733379A (en) 2005-12-22 2006-12-21 Electronic device including a poled superlattice having a net electrical dipole moment

Country Status (3)

Country Link
US (4) US20070158640A1 (zh)
TW (4) TW200746237A (zh)
WO (2) WO2007075942A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI793302B (zh) * 2018-04-16 2023-02-21 南韓商三星電子股份有限公司 半導體記憶體裝置及提供所述半導體記憶體裝置的方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200746237A (en) * 2005-12-22 2007-12-16 Mears R J Llc Method for making an electronic device including a poled superlattice having a net electrical dipole moment
US7517702B2 (en) * 2005-12-22 2009-04-14 Mears Technologies, Inc. Method for making an electronic device including a poled superlattice having a net electrical dipole moment
JP2010287744A (ja) * 2009-06-11 2010-12-24 Elpida Memory Inc 固体メモリ、データ処理システム及びデータ処理装置
US8324783B1 (en) 2012-04-24 2012-12-04 UltraSolar Technology, Inc. Non-decaying electric power generation from pyroelectric materials
WO2015077595A1 (en) 2013-11-22 2015-05-28 Mears Technologies, Inc. Vertical semiconductor devices including superlattice punch through stop layer and related methods
CN105900241B (zh) 2013-11-22 2020-07-24 阿托梅拉公司 包括超晶格耗尽层堆叠的半导体装置和相关方法
WO2015181648A1 (en) 2014-05-27 2015-12-03 The Silanna Group Pty Limited An optoelectronic device
CN106537617B (zh) 2014-05-27 2019-04-16 斯兰纳Uv科技有限公司 使用半导体结构和超晶格的高级电子装置结构
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
CN106415854B (zh) 2014-05-27 2019-10-01 斯兰纳Uv科技有限公司 包括n型和p型超晶格的电子装置
WO2015191561A1 (en) 2014-06-09 2015-12-17 Mears Technologies, Inc. Semiconductor devices with enhanced deterministic doping and related methods
DE102014109147A1 (de) * 2014-06-30 2015-12-31 Infineon Technologies Ag Feldeffekthalbleiter-Bauelement sowie Verfahren zu dessen Betrieb und Herstellung
US9722046B2 (en) 2014-11-25 2017-08-01 Atomera Incorporated Semiconductor device including a superlattice and replacement metal gate structure and related methods
EP3281231B1 (en) 2015-05-15 2021-11-03 Atomera Incorporated Method of fabricating semiconductor devices with superlattice and punch-through stop (pts) layers at different depths
US9721790B2 (en) 2015-06-02 2017-08-01 Atomera Incorporated Method for making enhanced semiconductor structures in single wafer processing chamber with desired uniformity control
US9558939B1 (en) 2016-01-15 2017-01-31 Atomera Incorporated Methods for making a semiconductor device including atomic layer structures using N2O as an oxygen source
KR20180097377A (ko) * 2017-02-23 2018-08-31 에스케이하이닉스 주식회사 강유전성 메모리 장치 및 그 제조 방법
US11848356B2 (en) 2020-07-02 2023-12-19 Atomera Incorporated Method for making semiconductor device including superlattice with oxygen and carbon monolayers
TWI803219B (zh) * 2021-03-03 2023-05-21 美商安托梅拉公司 包含具超晶格之接地面層之射頻半導體元件及相關方法

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4485128A (en) * 1981-11-20 1984-11-27 Chronar Corporation Bandgap control in amorphous semiconductors
JPH0656887B2 (ja) * 1982-02-03 1994-07-27 株式会社日立製作所 半導体装置およびその製法
US4594603A (en) * 1982-04-22 1986-06-10 Board Of Trustees Of The University Of Illinois Semiconductor device with disordered active region
DE3431164A1 (de) * 1984-02-08 1985-08-14 Gerhard 7262 Althengstett Kurz Staubsauger
US4590399A (en) * 1984-02-28 1986-05-20 Exxon Research And Engineering Co. Superlattice piezoelectric devices
US4882609A (en) * 1984-11-19 1989-11-21 Max-Planck Gesellschaft Zur Forderung Der Wissenschafter E.V. Semiconductor devices with at least one monoatomic layer of doping atoms
JPS61210679A (ja) * 1985-03-15 1986-09-18 Sony Corp 半導体装置
US5281518A (en) * 1986-05-01 1994-01-25 Washington Research Foundation Detection of a unique chlamydia strain associated with acute respiratory disease
US4908678A (en) * 1986-10-08 1990-03-13 Semiconductor Energy Laboratory Co., Ltd. FET with a super lattice channel
US4733430A (en) * 1986-12-09 1988-03-29 Whirlpool Corporation Vacuum cleaner with operating condition indicator system
US4733431A (en) * 1986-12-09 1988-03-29 Whirlpool Corporation Vacuum cleaner with performance monitoring system
JPH0824652B2 (ja) * 1988-12-06 1996-03-13 松下電器産業株式会社 電気掃除機
US5081513A (en) * 1991-02-28 1992-01-14 Xerox Corporation Electronic device with recovery layer proximate to active layer
KR930005714B1 (ko) * 1991-06-25 1993-06-24 주식회사 금성사 진공 청소기의 흡입력 제어방법 및 장치
JPH05198293A (ja) * 1992-01-20 1993-08-06 Sanyo Electric Co Ltd 電池パック
US5216262A (en) * 1992-03-02 1993-06-01 Raphael Tsu Quantum well structures useful for semiconductor devices
JPH0643482A (ja) * 1992-07-24 1994-02-18 Matsushita Electric Ind Co Ltd 空間光変調素子およびその製造方法
US20030152813A1 (en) * 1992-10-23 2003-08-14 Symetrix Corporation Lanthanide series layered superlattice materials for integrated circuit appalications
US6310373B1 (en) * 1992-10-23 2001-10-30 Symetrix Corporation Metal insulator semiconductor structure with polarization-compatible buffer layer
US5955754A (en) * 1992-10-23 1999-09-21 Symetrix Corporation Integrated circuits having mixed layered superlattice materials and precursor solutions for use in a process of making the same
US5357119A (en) * 1993-02-19 1994-10-18 Board Of Regents Of The University Of California Field effect devices having short period superlattice structures using Si and Ge
US5606177A (en) * 1993-10-29 1997-02-25 Texas Instruments Incorporated Silicon oxide resonant tunneling diode structure
US5507067A (en) * 1994-05-12 1996-04-16 Newtronics Pty Ltd. Electronic vacuum cleaner control system
US5466949A (en) * 1994-08-04 1995-11-14 Texas Instruments Incorporated Silicon oxide germanium resonant tunneling
US5627386A (en) * 1994-08-11 1997-05-06 The United States Of America As Represented By The Secretary Of The Army Silicon nanostructure light-emitting diode
US5561302A (en) * 1994-09-26 1996-10-01 Motorola, Inc. Enhanced mobility MOSFET device and method
US5577061A (en) * 1994-12-16 1996-11-19 Hughes Aircraft Company Superlattice cladding layers for mid-infrared lasers
FR2734097B1 (fr) * 1995-05-12 1997-06-06 Thomson Csf Laser a semiconducteurs
US5608944A (en) * 1995-06-05 1997-03-11 The Hoover Company Vacuum cleaner with dirt detection
DE69631098D1 (de) * 1995-08-03 2004-01-29 Hitachi Europ Ltd Halbleiterstrukturen
US6344271B1 (en) * 1998-11-06 2002-02-05 Nanoenergy Corporation Materials and products using nanostructured non-stoichiometric substances
US5815884A (en) * 1996-11-27 1998-10-06 Yashima Electric Co., Ltd. Dust indication system for vacuum cleaner
JPH10173177A (ja) * 1996-12-10 1998-06-26 Mitsubishi Electric Corp Ｍｉｓトランジスタの製造方法
WO1998026316A1 (en) * 1996-12-13 1998-06-18 Massachusetts Institute Of Technology Tunable microcavity using nonlinear materials in a photonic crystal
US5994164A (en) * 1997-03-18 1999-11-30 The Penn State Research Foundation Nanostructure tailoring of material properties using controlled crystallization
US6255150B1 (en) * 1997-10-23 2001-07-03 Texas Instruments Incorporated Use of crystalline SiOx barriers for Si-based resonant tunneling diodes
US6376337B1 (en) * 1997-11-10 2002-04-23 Nanodynamics, Inc. Epitaxial SiOx barrier/insulation layer
JP3443343B2 (ja) * 1997-12-03 2003-09-02 松下電器産業株式会社 半導体装置
JP3547037B2 (ja) * 1997-12-04 2004-07-28 株式会社リコー 半導体積層構造及び半導体発光素子
US6608327B1 (en) * 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
JP3854731B2 (ja) * 1998-03-30 2006-12-06 シャープ株式会社 微細構造の製造方法
RU2142665C1 (ru) * 1998-08-10 1999-12-10 Швейкин Василий Иванович Инжекционный лазер
US6586835B1 (en) * 1998-08-31 2003-07-01 Micron Technology, Inc. Compact system module with built-in thermoelectric cooling
JP3592981B2 (ja) * 1999-01-14 2004-11-24 松下電器産業株式会社 半導体装置及びその製造方法
DE60043536D1 (de) * 1999-03-04 2010-01-28 Nichia Corp Nitridhalbleiterlaserelement
US6350993B1 (en) * 1999-03-12 2002-02-26 International Business Machines Corporation High speed composite p-channel Si/SiGe heterostructure for field effect devices
US6151241A (en) * 1999-05-19 2000-11-21 Symetrix Corporation Ferroelectric memory with disturb protection
US6281532B1 (en) * 1999-06-28 2001-08-28 Intel Corporation Technique to obtain increased channel mobilities in NMOS transistors by gate electrode engineering
US6570898B2 (en) * 1999-09-29 2003-05-27 Xerox Corporation Structure and method for index-guided buried heterostructure AlGalnN laser diodes
US6501092B1 (en) * 1999-10-25 2002-12-31 Intel Corporation Integrated semiconductor superlattice optical modulator
RU2173003C2 (ru) * 1999-11-25 2001-08-27 Септре Электроникс Лимитед Способ образования кремниевой наноструктуры, решетки кремниевых квантовых проводков и основанных на них устройств
WO2001071816A1 (en) * 2000-03-23 2001-09-27 Symetrix Corporation Ferroelectric fet with polycrystalline crystallographically oriented ferroelectric material
US6956348B2 (en) * 2004-01-28 2005-10-18 Irobot Corporation Debris sensor for cleaning apparatus
DE10025264A1 (de) * 2000-05-22 2001-11-29 Max Planck Gesellschaft Feldeffekt-Transistor auf der Basis von eingebetteten Clusterstrukturen und Verfahren zu seiner Herstellung
US6571422B1 (en) * 2000-08-01 2003-06-03 The Hoover Company Vacuum cleaner with a microprocessor-based dirt detection circuit
US7902546B2 (en) * 2000-08-08 2011-03-08 Translucent, Inc. Rare earth-oxides, rare earth -nitrides, rare earth -phosphides and ternary alloys with silicon
US7301199B2 (en) * 2000-08-22 2007-11-27 President And Fellows Of Harvard College Nanoscale wires and related devices
US6638838B1 (en) * 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US20020100942A1 (en) * 2000-12-04 2002-08-01 Fitzgerald Eugene A. CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US6673646B2 (en) * 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US6690699B2 (en) * 2001-03-02 2004-02-10 Lucent Technologies Inc Quantum cascade laser with relaxation-stabilized injection
US6646293B2 (en) * 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
JP2005504436A (ja) * 2001-09-21 2005-02-10 アンバーウェーブ システムズ コーポレイション 画定された不純物勾配を有するひずみ材料層を使用する半導体構造、およびその構造を製作するための方法。
WO2003079415A2 (en) * 2002-03-14 2003-09-25 Amberwave Systems Corporation Methods for fabricating strained layers on semiconductor substrates
US6816530B2 (en) * 2002-09-30 2004-11-09 Lucent Technologies Inc. Nonlinear semiconductor light sources
US7023010B2 (en) * 2003-04-21 2006-04-04 Nanodynamics, Inc. Si/C superlattice useful for semiconductor devices
US6897472B2 (en) * 2003-06-26 2005-05-24 Rj Mears, Llc Semiconductor device including MOSFET having band-engineered superlattice
US7586165B2 (en) * 2003-06-26 2009-09-08 Mears Technologies, Inc. Microelectromechanical systems (MEMS) device including a superlattice
US20060223215A1 (en) * 2003-06-26 2006-10-05 Rj Mears, Llc Method for Making a Microelectromechanical Systems (MEMS) Device Including a Superlattice
ATE386340T1 (de) * 2003-07-02 2008-03-15 Nxp Bv Halbleiterbauelement, verfahren zur herstellung einer quantentopfstruktur und halbleiterbauelement eine solche quantentopfstruktur beinhaltend
US20070108502A1 (en) * 2005-11-17 2007-05-17 Sharp Laboratories Of America, Inc. Nanocrystal silicon quantum dot memory device
TW200746237A (en) * 2005-12-22 2007-12-16 Mears R J Llc Method for making an electronic device including a poled superlattice having a net electrical dipole moment
US7517702B2 (en) * 2005-12-22 2009-04-14 Mears Technologies, Inc. Method for making an electronic device including a poled superlattice having a net electrical dipole moment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI793302B (zh) * 2018-04-16 2023-02-21 南韓商三星電子股份有限公司 半導體記憶體裝置及提供所述半導體記憶體裝置的方法

Also Published As

Publication number Publication date
US20070187667A1 (en) 2007-08-16
TW200746237A (en) 2007-12-16
WO2007075942A3 (en) 2007-09-13
US20070158640A1 (en) 2007-07-12
WO2007075942A2 (en) 2007-07-05
US20100270535A1 (en) 2010-10-28
US20070166928A1 (en) 2007-07-19
WO2007076008A3 (en) 2007-09-20
TW200733379A (en) 2007-09-01
TWI316294B (en) 2009-10-21
WO2007076008A2 (en) 2007-07-05
TW200742060A (en) 2007-11-01
TW200742059A (en) 2007-11-01

Similar Documents

Publication Publication Date Title
TWI334646B (en) Electronic device including a selectively polable superlattice
US7517702B2 (en) Method for making an electronic device including a poled superlattice having a net electrical dipole moment
Li et al. Defect engineering in lead zirconate titanate ferroelectric ceramic for enhanced electromechanical transducer efficiency
Li et al. Ultrahigh piezoelectricity in ferroelectric ceramics by design
Liu et al. Effects of growth orientations and epitaxial strains on phase stability of HfO 2 thin films
Wang et al. BP5 monolayer with multiferroicity and negative Poisson’s ratio: a prediction by global optimization method
Fan et al. Origin of the intrinsic ferroelectricity of HfO2 from ab initio molecular dynamics
Yan et al. Superconductivity in predicted two dimensional XB 6 (X= Ga, In)
Pan et al. Large negative thermal expansion induced by synergistic effects of ferroelectrostriction and spin crossover in PbTiO3-based perovskites
Chen et al. Large tunable Rashba spin splitting and piezoelectric response in Janus chromium dichalcogenide monolayers
Gao et al. The role of average atomic volume in predicting negative thermal expansion: The case of REFe (CN) 6
Tang et al. Enabling room-temperature triferroic coupling in dual transition-metal dichalcogenide monolayers via electronic asymmetry
Chen et al. Design of high performance MoS2-based non-volatile memory via ion beam defect engineering
Noor-A-Alam et al. Large piezoelectric response in ferroelectric/multiferroelectric metal oxyhalide MOX 2 (M= Ti, V and X= F, Cl and Br) monolayers
Scott Searching for new ferroelectrics and multiferroics: a user’s point of view
Kim et al. Structural transition and dielectric response of an epitaxially strained Ba Ti O 3∕ Sr Ti O 3 superlattice: A first-principles study
Kanas et al. Tuning the thermoelectric performance of CaMnO3-based ceramics by controlled exsolution and microstructuring
Qiu et al. Highly adjustable piezoelectric properties in two-dimensional LiAlTe2 by strain and stacking
Peng et al. Flexoelectric polarizing and control of a ferromagnetic metal
Liminga et al. Absolute sign of piezoelectric and pyroelectric coefficients and spontaneous polarization temperature dependence in α-Cu (IO3) 2, Nd (IO3) 3. H2O and LiIO3
Javed et al. First-principles investigations on the structural stability, thermophysical and half-metallic properties of the half-Heusler CrMnS alloy
Sun et al. Stacking dependent ferroelectricity and antiferroelectricity in quasi-one-dimensional oxyhalides NbO X 3
Li et al. Origin of insulating weak-ferromagnetic phase in ultra-thin La0. 67Sr0. 33MnO3 films on SrTiO3 substrate
Bhattarai et al. Ferroelectric 2D antimony oxides with wide bandgaps
Goul et al. Investigation of in vacuo atomic layer deposition of ultrathin MgAl2O4 using scanning tunneling spectroscopy