TWI325155B - Metal reduction in wafer scribe area - Google Patents

Metal reduction in wafer scribe area Download PDF

Info

Publication number
TWI325155B
TWI325155B TW093100911A TW93100911A TWI325155B TW I325155 B TWI325155 B TW I325155B TW 093100911 A TW093100911 A TW 093100911A TW 93100911 A TW93100911 A TW 93100911A TW I325155 B TWI325155 B TW I325155B
Authority
TW
Taiwan
Prior art keywords
layer
metal
saw blade
exposed
wafer
Prior art date
Application number
TW093100911A
Other languages
English (en)
Other versions
TW200416857A (en
Inventor
Scott K Pozder
Trent S Uehling
Lakshmin Ramanathan
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of TW200416857A publication Critical patent/TW200416857A/zh
Application granted granted Critical
Publication of TWI325155B publication Critical patent/TWI325155B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043Making grooves, e.g. cutting

Description

1325155 玖、發明說明: 【發明所屬之技術領域】 本發明係大致有關半導體裝置之製造,尤係有關晶圓的 各半導體晶粒間之切割區中之金屬減少。 【先前技術】 在一半導體晶圓的各切割區連接層中,係將銅用於諸如 測試結構及對準鍵(alignment key)。在切割一晶圓的晶粒區 期間,該切割區連接層中之銅可能會積聚在一鋸片上。積 聚在該鋸片上的銅會造成晶圓的碎裂(cracking)及崩裂 (chipping)。此種碎裂及崩裂可能導致晶粒於其應用期間的 機械性故障。 可將多個鑛片用於切割一切割區,以便減少因積聚在一 鑛片上的銅而對晶圓的基材所造成的損壞。係將一第一鑛 片用來切割該連接層。因該連接層而積聚的銅將會累積在 該第一鋸片上。一第二鋸片將依照相同路徑來切割下方的 基材因為該第一鑛片將不會切割任何銅’所以若有的話 也只有很少的銅將會積聚在該鋸片。然而,使用兩個鑛片 時,可能因鋸片未對準而引發其他的問題。此外,可能因 該第一鑛片上積聚的銅而在晶粒邊緣中產生突出物這是 因為積聚有銅的該鑛片可能比該第二錯片寬。 可將位於晶粒邊緣上的碎裂停止溝槽用來避免晶粒的碎 裂。然而’這些溝槽可能需要產生圖樣、蝕刻圖樣、去除 罩幕層、及蝕刻之一些額外製程。此外,碎裂可能在該溝 槽之下延伸到晶粒的主動區(active area)。此外,由於在該
O:\90\90573.DOC ,接層中使用了具有低介電常數的低密度介質材料,所以 η·中之溝槽可迠使該晶粒易於受到溼氣的侵襲。因此, 最好是減少晶圓製造時的碎裂起因。 目刖尚要g可減少鋸片路徑中之銅或其他金屬的量之 改良式方法,此種方法必須避免金屬在鋸片或其他類型的 曰曰圓切割裝置上的積聚,以便減少碎裂、崩裂、或對晶圓 的其他損壞。 【發明内容】 本發月揭示種自一半導體晶圓(1 〇 1)的一切割區(i〇3) 去除金屬之程序。被去除的金屬可包括該切割區的一鋸片 路徑(ill)中之露出的金屬、以及該切割區的一碎裂停止溝 槽中之金屬。纟-例子中,係對該晶圓執行澄式钱刻而 自該切割區去除銅。在一例子中,係在去除該晶圓表面上 的一路出的障壁黏著層(2〇3)之後,才執行該溼式蝕刻製 程。去除鋸片路徑(111)中之金屬可減少一晶圓的晶粒區 (1007)之切割期間在一鋸片(9〇3)上的金屬積聚量。 【實施方式】 下文中述及了用來實施本發明的一模式之一詳細說明。 該說明係用來解說本發明,且並非對本發明加以限制。 圖1是根據本發明而製造一半導體晶圓期間的該半導體 晶圓的一實施例之一部分橫斷面圖。圖丨示出在形成銲球之 前(或者在其他實施例中為在形成其他晶粒至構裝的外部 導電連接結構之前)的一晶圓(1 0 1 )之一部分。晶圓(丨〇丨)的 晶粒區(105)是晶圓(101)中用來形成一半導體晶粒(圖中未
O:\90W)573.DOC 1325155 示出)的-部分。晶圓(UH)包括由若干切割區隔離的多個晶 粒區(圖中未示出)。圖1示出切割區⑽)中鄰近晶粒區(ι〇5) 的一部分…第二晶粒區(圖中未示出)係位於圖_示圖式 的切割區(i 0 3)之左方。在-實施例中,係將由晶粒區(i 〇 5) 製成的一晶粒用於一半導體構裝中之一覆晶配置。 晶圓(101)包含位於基材(109)上方的一連接堆疊層 (107)。在圖丨中,堆疊層(107)包含多層的介質材料、以及 諸如通孔及線路層等的連接導電結構。係由金屬(例如銅、 鋁、銀、或金)以及在基材(109)中以諸如銲球等的外部導電 連接結構形成之電耦合裝置(圖中未示出)構成這些連接導 電結構。在-實施例中,係以雙嵌人(dualinlaid)金屬化製 程形成該等多層的連接堆疊層(1〇7),但是在其他實施例 中,可以諸如單嵌入金屬化製程形成該等多層的連接堆疊 層(107)。 為了切割一晶圓的晶粒,在製造的後期階段中(請參閱圖 9),係使用一鋸片或其搭的切割裝置將該等晶粒區(例如1〇5) 相互分開。在圖丨中,一鋸片沿著一鋸片路徑(111)而切割該 晶圓。在一實施例中係由銅製成的各導電結構(ιΐ2)係位於 鑛片路徑(1U)上。這些導電結構係於製造㈣被用於測試 及對準導引’但通常不在電氣上被輕合到晶粒區(1〇5)的基 材(109)中形成之各裝置,而且這些導電結構於一晶粒的最 終使用之作業期間不會被使用。 在切割該晶粒的期間,鋸片路徑(111)中之這些導電結構 (112)的銅可能積聚在該鋸片上,因而於切割期間會引發問
O:\90\90573.DOC 1325155 題。如將於下文中說明的,鋸片路徑(111)中之金屬部分被 去除’以便減少鋸片上積聚的金屬。 一保護層(121)係位於連接堆疊層(1〇7)上。係由諸如氮化 矽等的鈍態介質材料構成保護層(121)。係在晶圓(1〇1)的晶 粒區(例如105)之上形成保護層(121 ),且係將保護層(丨2 j) 用來作為晶粒區的保護層。保護層(121)包含若干開孔,用 以將外部導電連接結構(例如銲球)輕合到連接堆疊層(1 〇7) 中之導電墊(例如131)。在所示實施例中,係於晶粒區(丨〇5) 之上形成一聚醯亞胺層(124),且係將該聚醯亞胺層(124) 用於應力消除及晶粒保護。聚醯亞胺層(124)包含若干開 孔’用以將外部導電連接結構(例如銲球)搞合到連接堆疊層 (107)中之導電墊(例如13 1)。在某些實施例中,可將保護層 (121)設於該切割區中並未包含將要被去除的鑛片路徑中之 材料的各部分之上。 一邊緣封環(119)及碎裂停止環(117)沿著晶粒區(105)的 周圍而延伸。係由若干金屬線路以及位於該等金屬線路間 之若干溝槽通孔構成這些結構。邊緣封環(119)及碎裂停止 環(117)的接觸通孔(120)可由諸如鶴等的一不同金屬所構 成。 導電結構(113)及(11 5)是位於堆疊層(107)中之鋸片路徑 (111)的邊緣上之環形結構,且圍繞住晶粒區(105)。在該据 片的寬度為50微米且該切割區的寬度為100微米之一實施 例中,結構(113)及(115)係分別位於距離碎裂停止環(117)20 微米及15微米處。如將於後文中示出的,在後期的製程中,
O:\9Q\90S73.DOC 1325155 導電結構(113)及(115)被去除,以便形成該切割區中之碎裂 停止溝槽。 圖2示出在施加一障壁黏著層(203)及在障壁黏著層(2〇3) 上的一電匯流排層(205)之後的晶圓(1〇1)的一部分之一部 分橫斷面圖。在一實施例中,層(203)是以一物理汽相沈積 製程形成的一鈦鎢(TiW)層,且其厚度為2700埃。在其他實 施例中’層(203)可包含鎳。仍然在其他實施例中,層(2〇3) 可以是一氮化鈦(TiN)、钽、鎳、或鎢層。層(2〇5)包含銅, 且在一實施例中,也是以一物理汽相沈積製程在整個晶圓 之上施加層(205)。在其他實施例中,可以諸如無電鍍 (electroless plating)或化學汽相沈積等的其他製程來施加 層(205)。層(205)係用來作為進行進一步的電鍍之一電匯流 排’以便形成諸如銅柱(307)(請參閱圖3)等的其他結構。在 一實施例中,層(205)的厚度為5300埃。 圖3示出在形成銅柱(例如3〇7)及銲料蓋(例如3〇9)以便形 成用來在外部耦合基材(1 〇9)中之一晶粒的各裝置的外部導 電連接結構之後的晶圓(1 〇 1)的一部分之一部分橫斷面圖。 首先在具有開孔的的層(2〇5)上將一光阻層(3〇3)產生圖 樣使該光阻層(3〇3)具有在各導電塾(例如131)之上的位置 上路出層(205)的若干開孔。然後以電鍍製程在該光阻層的 該等開孔中形成銅柱(例如307)。然後也以電鍍製程形成銲 料蓋(諸如309)。 圖4不出在去除光阻(303)之後的晶圓(1〇1)的一部分之一 部分橫斷面圖。在去除光阻(3〇3)之後,然後對該晶圓的表 1325155 面進行溼式蝕刻,以便選擇性地去除銅層(205)。在一實施 例中’係使用諸如MACDERMID CORPORATION(位於 Connecticut)所出售的METEX FA及METEX FB等的氨蝕刻 劑來執行該溼式蝕刻。在該製程期間,也去除銅柱(例如3〇7) 的侧壁之一部分。所去除的側壁之該部分的厚度大約與層 (205)的厚度相同。 圖5示出在去除層(2〇5)之後的晶圓(1〇1)的一部分之一部 分杈斷面圖。然後在一化學清洗槽中使用諸如過氧化氫來 去除層(203)中不在一銅柱(307)之下的部分β所形成的結構 係示於圖6。 圖6示出在去除層(2〇3)的該等部分之後的晶圓(丨之一 部分橫斷面圖。在去除層(203)的該等部分之後,露出了堆 豎層(107)中並非位於保護層(121)及(或)銲料蓋(3〇9)之下 的各部分。此時,然後對晶圓(1〇1)進行溼式蝕刻,以便去 除測試結構(112)以及導電結構(113)及(115)中露出來的 銅。由該溼式蝕刻製程形成的結構係示於圖7。 如圖7所示,溼式蝕刻製程已去除了上連接層(7〇3)中之測 »式結構(112)、導電結構⑴3)、及導電結構(U5)的露出之 鋼’而分別留下開孔⑽)、(713)、及(717)。因為係以雙嵌 入金屬化製程形成該連接層(1〇7),所以也去除層(7〇4)的通 孔(711)、(715)、及(721)中之銅。在所示之實施例中,並未 去除堆疊層(705)中之測試結構(112)、導電結構(113)、及導 電結構(115)的銅’這是因為通孔堆疊層(7()4)的導電結構 (圖7中示為已被去除)與堆疊層(7〇5)中的導電結構(例如
O:\90\90573.DOC -11 · 1325155 720)之間設有一導電障壁黏著層(圖中未示出)。該障壁黏著 層包含鈦、鈕、及鎢的至少其中之一。 對堆疊層(703)及(704)的露出金屬進行溼式蝕刻時,也去 除了來自下方的銅柱(例如307)及銅層(2〇5)的侧壁之銅,而 露出了層(203)的頂部之一部分、及銲料蓋(3〇9)的底部之一 部分。此外,用來去除堆疊層(703)及(7〇4)的露出鋼的溼式 蝕刻之銨離子也可能去除位於露出的保護層〇21)及聚醯亞 胺層(124)的微量之鉛錯合物。 在用來去除堆疊層(703)及(704)中之露出金屬的該溼式 蝕刻製程之後,在另一化學清洗槽中使用諸如過氧化氫來 清洗晶圓(ίο 1),以便去除堆疊層(705)的導電金屬(例如72〇) 上之障壁黏著層(圖中未示出)。該化學液也去除層(2〇3)中 露出的一部分。然後對晶圓(1〇1)進行另一溼式蝕刻製程’ 以便去除堆疊層(705)及(706)中露出之銅(例如72〇)。藉由重 複用來去除導電障壁黏著層的化學清洗製程及接續的用來 去除下面兩個堆叠層之溼式蝕刻製程,即可去除導電結構 (113)及(115)之所有的銅、以及鋸片路徑(U1)中任何露出的 銅。 圖8示出當去除了導電結構(113)及(115)的所有的銅而分 別形成碎裂停止溝槽(807)及(809)時的晶圓(101)之一部分 橫斷面圖。也已去除了鋸片路徑(111)中之露出的銅。雖然 可旎有位於鋸片路徑(111)的下層中之銅,但是在某些實施 例中,下堆疊層中之銅能無法在鋸片上產生積聚物,這是 因為層(703)上的鋸片路徑中之銅的量因下層上的金屬線路
〇:\90\90573.D〇C •12- ,窄且為鑛片寬度的一較小之分數而大於在下層上的鋼的 在該等重複的化學清洗及溼式蝕刻製程期間,銅柱(例如 3〇7)的直徑以及層(205)及(203)的露出部分都減小了。 圖9示出細鑛片(903)沿著鑛片路徑⑴⑽割晶圓(叫 時的晶圓(101)之一部分橫斷面侧視圖。在所示之實施例 中,鋸片(903)正在切割堆疊層(107)及基材(1〇9)。在該實施 例中,可使用一單一的鑛片(例如903)來切割整個晶圓,使 來自鋸片路徑的銅積聚物已因去除了該鋸片路徑中露出的 銅而減至最少。因此,可縮短切割製程的時間。此外,也 可消除使用多個鋸片所發生的對準問題。然而,在其他實 施例中’可使用多個鋸片來切割晶圓。 此外,用來作為碎裂停止溝槽的結構(113)及(115)可使因 沿著鋸片路徑(111)切割的鋸片(903)而產生的碎裂不會延 伸到晶粒區(105)。 在切割了該晶粒之後,在一氫氣爐管中使銲料蓋(309)的 銲料迴熔,以便在銅柱(例如307)上形成一銲球。在其他實 施例中’係在蝕刻層(205)之後且在去除層(203)之前,使該 等銲料蓋的銲料迴溶。 圖10示出晶圓(101)的一頂部部分。晶圓包含多個晶 粒區’而圖ίο中示出了晶粒區(1005)、(1006)、(1〇〇7)、及 (1008)。該等晶粒區之間示出了切割區(1〇〇3)及(1〇〇4)。鋸 片路徑(1009)及(1010)係分別位於切割區(1〇〇3)及(1〇〇4) 中。切割區(1004)具有一寬度(1〇23),而該寬度(1〇23)在一 O:\90\90573.DOC -13- 1325155 實施例中為100微米。鋸片路徑(1〇1〇)具有一寬度(1〇21), 而該寬度(1021)在一實施例中為5〇_55微米。在一實施例 中,鋸片路徑(1〇1〇)的寬度是一鋸片(例如9〇3)的寬度加上 對準及配置的公差,這些公差是5微米。為 了將各晶粒區(1 G05-1 _)切割成晶粒,—鑛片(例如9〇3)沿 著鋸片路徑(1010)及(10〇9)切割晶圓(1〇1)。 在其他實施例中,在切割晶粒區之前,並非先去除導電 結構(113)及(115)的所有金屬、以及鋸片路徑(U1)中所有露 出的金屬。例如,可對圖7所示之晶圓結構執行切割,其中 只去除位於堆疊層(703)及(704)中之銅(或者在某些實施例 中,只去除層(703)中之銅)。在其他實施例中,亦可去除某 些下層上的導電金屬。在另一例子中,可去除鋸片路徑 中之露出的銅、以及堆疊層(703)、(7〇4)、(7〇5)、及 上的導電結構(113)及(115)中之銅,而將保留堆疊層(7〇7) 及下方層中之銅。 在其他實施例中,係由諸如金、銀、或鋁等其他類型的 金屬製成切割區的導電結構。此外,可將去除來自—切割 區的金屬之方法用於其他類型及(或)組態的晶粒結構。例 如,可將去除來自一切割區的金屬之方法用於不具有任何 聚醯亞胺層(124)的晶粒結構》此外,可將去除來自—士判 區的金屬之方法用於具有其他類型的外部導電連接社構之 晶粒結構,例如用於並不採用銲料蓋(例如3〇9)而是將銲線 連接到銅柱(例如307)的晶粒。在一實施例中,一 鮮線晶圓 的切割區見度可以是80微米,其中該晶圓的厚度為ο”毫 1325155 米’且係將寬度為30 — 3 5微米的一鋸片用於切割。此外,在 其他實施例中,可在並未設有碎裂停止溝槽(8〇7)及(8〇9) 的晶粒中進行自一鋸片路徑中去除露出的金屬之步驟。在 其他實施例中’可以鎳製成層(203)及(205)、以及柱(307)。 在本發明的一方面中,一種形成一半導體晶粒的方法包 3¼供一晶圓。該晶圓包含一基材及一堆疊層,該堆疊層 包含具有在該基材之上的連接金屬之複數個層。該堆疊層 在用來隔離複數個晶粒的一切割區内之一鋸片路徑的表面 之邛为上包含露出的金屬。某些該等露出的金屬延伸到 · 複數個介質層。該方法進一步包含下列步驟:形成用來選 擇性地覆蓋該堆疊層的一介質保護層;以及將露出的金屬 去除到該切割區的一鑛片路徑中之至少一第一深度,以便 在該鋸片路徑中形成若干凹下區。 在本發明的另一方面中,一半導體晶圓包含一基材及一 堆疊層。該堆疊層包含在基材之上的複數個層,且包含連 接金屬。該晶圓包含由一切割區隔離的一第一晶粒區及一 第二晶粒區《該晶圓進一步包含用來選擇性地覆蓋該堆疊 層的一介質保護層、及該切割區内的一鋸片路徑。該鋸片 路徑具有該堆疊層中已經去除金屬的至少一個凹下區。 在另一方面中,一種形成一半導體晶粒的方法包含下列 步驟:在-晶圓上提供-基材’該晶圓具有在實體上被複 數個切割區隔離的多個晶粒區,而每一切割區具有一鋸片 路徑。該方法亦包含下列步驟:形成在該基材之上的一堆 疊層’且該堆疊層具有介質材料及連接金屬。該堆疊層包 -15· 1325155 含該等複數個切割區的一鋸片路徑表面的一部分上之露出 的金屬。該方法進一步包含下列步驟:將該露出的金屬蝕 刻到至少一第一深度,以便在該鋸片路徑中形成一凹下 區’而處理該切割區内的該鋸片路徑。 雖然已示出並說明了本發明的一些特定實施例,但是熟 習此項技術者當可了解,可根據本發明的揭示事項,而在 不脫離本發明及其廣義觀點的情形下,作出進一步的改變 及修改,因此,最後的申請專利範圍在其範圍内將包含在 本發明的真實精神及範圍内之所有此種改變及修改。 【圖式簡單說明】 熟習此項技術者在參閱各附圖之後,將可更易於了解本 發明及其諸多目的、特徵、及優點。 圖1是根據本發明而製造一半導體晶圓期間的該半導體 晶圓的一實施例之一部分橫斷面圖。 圖2疋根據本發明而製造一半導體晶圓期間的另一階段 中之該半導體晶圓的一實施例之一部分橫斷面圖。 圖3是根據本發明而製造一半導體晶圓期間的另一階段 中之該半導體晶圓的一實施例之一部分橫斷面圖。 圖4疋根據本發明而製造一半導體晶圓期間的另一階段 中之該半導體晶圓的一實施例之一部分橫斷面圖。 圖5疋根據本發明而製造一半導體晶圓期間的另一階段 中之S亥半導體晶圓的一實施例之一部分橫斷面圖。 圖6是根據本發明而製造一半導體晶圓期間的另一階段 中之該半導體晶圓的一實施例之一部分橫斷面圖。 1325155 圖7是根據本發明而製造一半導體晶圓期間的另一階段 中之該半導體晶圓的一實施例之一部分橫斷面圖。 圖8是根據本發明而製造一半導體晶圓期間的另一階段 中之該半導體晶圓的一實施例之一部分橫斷面圖。 圖9是根據本發明而製造一半導體晶圓期間的另一階段 中之該半導體晶圓的一實施例之一部分橫斷面圖。 圖10是根據本發明的半導體晶圓的一實施例之一部分俯 視圖。 除非另有註明,否則係將相同的代號用於不同的圖式, 以標示相同的項目。 【圖式代表符號說明】 101 晶圓 103 切割區 105 晶粒區 107 層 109 基材 111 鋸片路徑 112 結構 113 結構 115 結構 117 碎裂停止環 119 邊緣封環 120 接觸通孔 121 保護層 O:\90\90573.DOC -17- 1325155 124 聚醯亞胺層 203 障壁黏著層 205 層 303 光阻層 307 銅柱 703 層 704 層 705 堆疊層 706 堆疊層 707 堆疊層 708 留下開孔 711 通孔 713 留下開孔 715 通孔 717 留下開孔 721 通孔 807 碎裂停止溝槽 809 碎裂停止溝槽 903 鋸片 1003 切割區 1004 切割區 1005 晶粒區 1006 晶粒區 1007 晶粒區 O:\90\90573.DOC •18 1325155 1008 晶粒區 1009 鋸片路徑 1010 鋸片路徑 O:\90\90573.DOC -19

Claims (1)

1325155 拾、申請專利範圍: 種形成半導體晶粒之方法,包含下列步驟·· 提供一晶圓,該晶圓包含一基材及一堆疊層,該堆疊 層包含具有在該基材之上的連接金屬之複數個層,該堆 疊層在用來隔離複數個晶粒的一切割區内之一鋸片路徑 的一表面之一部分上包含露出的金屬,而某些露出的金 屬延伸到該等複數個層; 形成用來選擇性地覆蓋該堆疊層的一介質保護層·以 及 a ' 將露出的金屬去除至該切害的一雜片路徑中之至少 第一冰度,以便在該鋸片路徑中形成若干凹下區。 :如申請專利範圍第!項之方法,進一步包含下列步驟: 在該晶圓之上形成一連續的導電障壁層; 在該連續的導電障壁層之上形成—連續的金屬層; 在該晶圓之上的光阻中產生圖樣,以便露出需要有外 部接點的各區域; 在需要有外部接點的區域中形成—接點柱; 在需要有外部接點的區域中之接點柱之上形成鲜料; 去除該光阻; 去除並無任何接點柱的所有區域中之連續的金屬層; 以及 之連續的導電障壁 去除並無任何接點柱的所有區域中 層0 其·中去除該切割區的鋸片 3.如申請專利範圍第1項之方法 O:\90\90S73.DOC 1325155 路l中之路出的金屬之步驟進一步包含下列步驟: 去除該鑛片路徑中所有露出的金屬。 4.如申請專利範圍第1項之方法’其中該堆疊層包含-頂部 層’其t將露出的金屬至少去除至_[深度之步驟包 3下列步驟.去除該切割區的鋸片路徑中之頂部層中露 出的金屬。 5·如申請專利範圍第丨項之方法,其中: 該堆豐層包含一頂部層、位於該頂部層之下的一通孔 層、以及位於該通孔層之下的另一層; 該另一層包含該鋸片路徑中之一金屬結構,且係由該 通孔層中之一金屬通孔將該另一層在電氣上耦合至該鋸 片路徑中之頂部層中之露出的金屬之一金屬結構;以及 將露出的金屬至少去除至一第一深度之步驟包含下列 步驟:去除該露出的金屬之金屬結構、該金屬通孔、及 該另一層的金屬結構。 6· —種半導體晶圓,包含:
一基材; 一堆疊層’該堆疊層包含在該基材之上的複數個層, 且包含連接金屬,該晶圓包含由一切割區隔離的一第一 晶粒區及一第二晶粒區; 選擇性地覆蓋該堆疊層的一介質保護層;以及 該切割區内的一雜片路徑,該据片路徑具有該堆疊層 中已經去除金屬的至少一凹下區。 7- 一種形成一半導體晶粒之方法,包含下列步驟: O:\90\90573.DOC -2- 1325155 於一晶圓上提供一基材, 個切割區隔離的多個晶粒區 徑; 該晶圓具有在實體上被複數 ,而各切割區具有-鋸片路 取取隹琢丞材之上的一堆疊層,且該堆疊層具有介質 材料及連接金屬,該堆疊層包含該等複數個切割區 鋸片路徑的一表面的一部分上之露出的金屬; 將該露出的金屬㈣至至少一第一深度,以便在該鑛 片路徑中形成-凹下區’而處理該切割區内的鑛片路卜 如申請專利範圍第7項之方法,其中該堆疊層包含—頂工部 層’其中將露出的金屬至少蝕刻至一第一深度之步驟包 含下列步驟:去除該切割區的鋸片路徑中之 出的金屬。 曰r硌 9. 如申請專利範圍第7項之方法,其中: 該堆疊層包含一 的一通孔堆疊層、 疊層; 頂部堆疊層、位於該頂部堆疊層之下 以及位於該通孔堆疊層之下的另—堆 禮包含該W路徑中之—金屬結構, 通孔堆疊層中之一金 f由該 屬孔將該另一層在電氣上耦合到 該鑛片路; 嫂. +頂°卩堆疊層中之露出的金屬之-金屬社 構,以及 /蜀、 將露出的金屬至 步驟:去除該露出 該另一層的金屬結 少蝕刻至一第—深度之步驟包含下列 的金屬之金屬結構、該金屬通孔、及 構0 10.如申請專利範圍第7項之方法,其中 O:\90\90573.DOC 1325155 該堆疊層包含-頂部層、位於該頂部層之下的一通孔 層、以及位於該通孔層之下的另一層; 該另-層包含位於該鋸片路徑中之一金屬結構,且係 由該通孔層中之至少一金屬通孔將該另一層在電氣上耦 合至該頂部層t之露出的金屬之—金屬結構;以及 將路出的金屬至少蝕刻至一第一深度之步驟包含下列 步驟.去除该露出的金屬之金屬結構,但並不去除該另 一層的金屬結構。 11. 如申請專利範圍笛1_ 孝固第7項之方法,其中該露出的金屬包含 銅。 O:\90\90573.DOC
TW093100911A 2003-01-27 2004-01-14 Metal reduction in wafer scribe area TWI325155B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/351,798 US6951801B2 (en) 2003-01-27 2003-01-27 Metal reduction in wafer scribe area

Publications (2)

Publication Number Publication Date
TW200416857A TW200416857A (en) 2004-09-01
TWI325155B true TWI325155B (en) 2010-05-21

Family

ID=32735850

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093100911A TWI325155B (en) 2003-01-27 2004-01-14 Metal reduction in wafer scribe area

Country Status (6)

Country Link
US (1) US6951801B2 (zh)
JP (1) JP2006516824A (zh)
KR (1) KR101001530B1 (zh)
CN (1) CN1777978B (zh)
TW (1) TWI325155B (zh)
WO (1) WO2004073014A2 (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040232448A1 (en) * 2003-05-23 2004-11-25 Taiwan Semiconductor Manufacturing Co. Layout style in the interface between input/output (I/O) cell and bond pad
CN100370580C (zh) * 2004-03-29 2008-02-20 雅马哈株式会社 半导体晶片及其制造方法
US7553700B2 (en) * 2004-05-11 2009-06-30 Gem Services, Inc. Chemical-enhanced package singulation process
US7223673B2 (en) * 2004-07-15 2007-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor device with crack prevention ring
JP4288229B2 (ja) * 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
JP4471852B2 (ja) * 2005-01-21 2010-06-02 パナソニック株式会社 半導体ウェハ及びそれを用いた製造方法ならびに半導体装置
US7572738B2 (en) * 2005-05-23 2009-08-11 Sony Corporation Crack stop trenches in multi-layered low-k semiconductor devices
US7582556B2 (en) * 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
KR100672728B1 (ko) * 2005-07-12 2007-01-22 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
US7250670B2 (en) * 2005-09-27 2007-07-31 United Microelectronics Corp. Semiconductor structure and fabricating method thereof
CN100481455C (zh) * 2005-12-22 2009-04-22 中芯国际集成电路制造(上海)有限公司 具有不全接触通孔栈的密封环结构
US7511379B1 (en) * 2006-03-23 2009-03-31 National Semiconductor Corporation Surface mountable direct chip attach device and method including integral integrated circuit
US7732897B2 (en) * 2006-06-15 2010-06-08 Taiwan Semiconductor Manufacturing Co., Ltd Methods of die sawing and structures formed thereby
US7679195B2 (en) * 2006-06-20 2010-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. PAD structure and method of testing
JP2008066716A (ja) * 2006-08-10 2008-03-21 Matsushita Electric Ind Co Ltd 半導体装置
US7622364B2 (en) * 2006-08-18 2009-11-24 International Business Machines Corporation Bond pad for wafer and package for CMOS imager
US7566915B2 (en) * 2006-12-29 2009-07-28 Intel Corporation Guard ring extension to prevent reliability failures
US9601443B2 (en) * 2007-02-13 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Test structure for seal ring quality monitor
US7829998B2 (en) * 2007-05-04 2010-11-09 Stats Chippac, Ltd. Semiconductor wafer having through-hole vias on saw streets with backside redistribution layer
US7674689B2 (en) * 2007-09-20 2010-03-09 Infineon Technologies Ag Method of making an integrated circuit including singulating a semiconductor wafer
KR20090046993A (ko) * 2007-11-07 2009-05-12 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
JP5583320B2 (ja) * 2007-12-05 2014-09-03 ピーエスフォー ルクスコ エスエイアールエル 半導体ウエハ及びその製造方法
US8013425B2 (en) 2008-05-13 2011-09-06 United Microelectronics Corp. Scribe line structure for wafer dicing and method of making the same
US7821104B2 (en) * 2008-08-29 2010-10-26 Freescale Semiconductor, Inc. Package device having crack arrest feature and method of forming
US8022509B2 (en) * 2008-11-28 2011-09-20 United Microelectronics Corp. Crack stopping structure and method for fabricating the same
CN102272903A (zh) * 2009-01-30 2011-12-07 松下电器产业株式会社 半导体装置及其制造方法
US8237246B2 (en) * 2009-02-12 2012-08-07 International Business Machines Corporation Deep trench crackstops under contacts
US8748295B2 (en) 2009-06-15 2014-06-10 Infineon Technologies Ag Pads with different width in a scribe line region and method for manufacturing these pads
JP5175803B2 (ja) * 2009-07-01 2013-04-03 新光電気工業株式会社 半導体装置の製造方法
US8357996B2 (en) * 2009-11-17 2013-01-22 Cree, Inc. Devices with crack stops
JP4649531B1 (ja) * 2009-12-08 2011-03-09 新光電気工業株式会社 電子装置の切断方法
JP2011134824A (ja) * 2009-12-24 2011-07-07 Elpida Memory Inc 半導体ウエハ、半導体ウエハの製造方法、および半導体装置
JP2011199123A (ja) * 2010-03-23 2011-10-06 Elpida Memory Inc 半導体装置およびその製造方法
US8531008B2 (en) * 2010-11-23 2013-09-10 Infineon Technologies Ag Material structure in scribe line and method of separating chips
US9331019B2 (en) 2012-11-29 2016-05-03 Infineon Technologies Ag Device comprising a ductile layer and method of making the same
US8659173B1 (en) * 2013-01-04 2014-02-25 International Business Machines Corporation Isolated wire structures with reduced stress, methods of manufacturing and design structures
US8937009B2 (en) 2013-04-25 2015-01-20 International Business Machines Corporation Far back end of the line metallization method and structures
US9490173B2 (en) * 2013-10-30 2016-11-08 Infineon Technologies Ag Method for processing wafer
CN104701271A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10553508B2 (en) 2014-01-13 2020-02-04 Nxp Usa, Inc. Semiconductor manufacturing using disposable test circuitry within scribe lanes
CN105025480B (zh) * 2014-04-29 2019-04-05 中国电信股份有限公司 用户卡数字签名验证的方法与系统
US9601354B2 (en) 2014-08-27 2017-03-21 Nxp Usa, Inc. Semiconductor manufacturing for forming bond pads and seal rings
JP6571344B2 (ja) * 2015-02-19 2019-09-04 株式会社Screenホールディングス 基板処理装置
DE102017123846B4 (de) * 2017-10-13 2020-03-12 Infineon Technologies Austria Ag Leistungshalbleiter-Die und Halbleiterwafer umfassend einen Oxid-Peeling Stopper und Verfahren zum Verarbeiten eines Halbleiterwafers
US10734304B2 (en) * 2018-11-16 2020-08-04 Texas Instruments Incorporated Plating for thermal management
CN111785686B (zh) * 2019-04-03 2023-08-15 华邦电子股份有限公司 切割晶圆的方法及晶粒

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60246647A (ja) * 1984-05-22 1985-12-06 Nec Corp 半導体装置
US5136354A (en) * 1989-04-13 1992-08-04 Seiko Epson Corporation Semiconductor device wafer with interlayer insulating film covering the scribe lines
JPH05326697A (ja) * 1992-05-23 1993-12-10 Sony Corp 半導体装置の製造方法
JP2776457B2 (ja) * 1992-12-29 1998-07-16 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体デバイスのクラックストップ形成方法及び半導体デバイス
US5596226A (en) * 1994-09-06 1997-01-21 International Business Machines Corporation Semiconductor chip having a chip metal layer and a transfer metal and corresponding electronic module
JPH08162456A (ja) * 1994-12-07 1996-06-21 Kawasaki Steel Corp バンプの製造方法
JP3493531B2 (ja) * 1995-02-03 2004-02-03 カシオ計算機株式会社 半導体装置の製造方法
JPH09306913A (ja) * 1996-05-15 1997-11-28 Citizen Watch Co Ltd 半導体装置およびその製造方法
JPH10154670A (ja) * 1996-11-26 1998-06-09 Toshiba Corp 半導体装置の製造方法
US5789302A (en) * 1997-03-24 1998-08-04 Siemens Aktiengesellschaft Crack stops
US6075280A (en) * 1997-12-31 2000-06-13 Winbond Electronics Corporation Precision breaking of semiconductor wafer into chips by applying an etch process
JPH11204525A (ja) * 1998-01-14 1999-07-30 Seiko Epson Corp 半導体装置の製造方法
JP2000252236A (ja) * 1999-03-03 2000-09-14 Toshiba Corp 半導体装置及びその製造方法
CN1138305C (zh) * 1999-05-27 2004-02-11 国际商业机器公司 含有导电熔丝的半导体结构及其制造方法
US6362524B1 (en) * 2000-07-26 2002-03-26 Advanced Micro Devices, Inc. Edge seal ring for copper damascene process and method for fabrication thereof
JP2002217196A (ja) * 2001-01-17 2002-08-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6784556B2 (en) * 2002-04-19 2004-08-31 Kulicke & Soffa Investments, Inc. Design of interconnection pads with separated probing and wire bonding regions
KR100598245B1 (ko) 2002-12-30 2006-07-07 동부일렉트로닉스 주식회사 반도체 금속 배선 형성 방법
US6881610B2 (en) * 2003-01-02 2005-04-19 Intel Corporation Method and apparatus for preparing a plurality of dice in wafers

Also Published As

Publication number Publication date
JP2006516824A (ja) 2006-07-06
CN1777978A (zh) 2006-05-24
WO2004073014A3 (en) 2005-04-21
US6951801B2 (en) 2005-10-04
WO2004073014A2 (en) 2004-08-26
KR101001530B1 (ko) 2010-12-16
TW200416857A (en) 2004-09-01
KR20050095630A (ko) 2005-09-29
CN1777978B (zh) 2010-07-21
US20040147097A1 (en) 2004-07-29

Similar Documents

Publication Publication Date Title
TWI325155B (en) Metal reduction in wafer scribe area
TWI588950B (zh) 封裝半導體裝置以及形成封裝半導體裝置之方法
US6727590B2 (en) Semiconductor device with internal bonding pad
US10074584B2 (en) Method of forming a semiconductor component comprising a second passivation layer having a first opening exposing a bond pad and a plurality of second openings exposing a top surface of an underlying first passivation layer
EP1564810B1 (en) Semiconductor device and manufacturing method thereof
US9437563B2 (en) Bump structures in semiconductor packages and methods of fabricating the same
US8587119B2 (en) Conductive feature for semiconductor substrate and method of manufacture
KR101167441B1 (ko) Ubm 에칭 방법
EP1701379A2 (en) Semiconductor device and manufacturing method of the same
US20080303154A1 (en) Through-silicon via interconnection formed with a cap layer
JP5627835B2 (ja) 半導体装置および半導体装置の製造方法
JP2002025948A (ja) ウエハーの分割方法、半導体デバイス、および半導体デバイスの製造方法
US6130149A (en) Approach for aluminum bump process
JP2007005401A (ja) 半導体装置およびその製造方法
US7871857B1 (en) Methods of forming multi-chip semiconductor substrates
JP2006041512A (ja) マルチチップパッケージ用集積回路チップの製造方法及びその方法により形成されたウエハ及びチップ
US11710661B2 (en) Semiconductor packages and methods of packaging semiconductor devices
US20030166334A1 (en) Bond pad and process for fabricating the same
JP2003332417A (ja) 半導体チップの製造方法
US7696615B2 (en) Semiconductor device having pillar-shaped terminal
US11430669B2 (en) Forming a lock structure in a semiconductor chip pad
US20230317613A1 (en) Semiconductor package and method of forming the same
US11670549B2 (en) Semiconductor packages without debris
KR20110130214A (ko) 관통 전극을 포함하는 반도체 칩의 제조 방법
JP2823046B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees