KR101001530B1 - 웨이퍼 스크라이브 영역 내의 금속 감소 - Google Patents

웨이퍼 스크라이브 영역 내의 금속 감소 Download PDF

Info

Publication number
KR101001530B1
KR101001530B1 KR1020057013873A KR20057013873A KR101001530B1 KR 101001530 B1 KR101001530 B1 KR 101001530B1 KR 1020057013873 A KR1020057013873 A KR 1020057013873A KR 20057013873 A KR20057013873 A KR 20057013873A KR 101001530 B1 KR101001530 B1 KR 101001530B1
Authority
KR
South Korea
Prior art keywords
delete delete
wafer
metal
scribe
layer
Prior art date
Application number
KR1020057013873A
Other languages
English (en)
Other versions
KR20050095630A (ko
Inventor
스캇 케이. 포즈덜
트렌트 에스. 윌링
라크시미 엔. 라마나싼
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20050095630A publication Critical patent/KR20050095630A/ko
Application granted granted Critical
Publication of KR101001530B1 publication Critical patent/KR101001530B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting

Abstract

반도체 웨이퍼(101)의 스크라이브 영역(103)으로부터 금속을 제거하는 처리를 개시한다. 제거된 금속은 스크라이브 영역의 톱 경로(saw path; 111) 내의 노출된 금속 및 스크라이브 영역의 크랙 정지 트렌치(crack stop trench) 내의 금속을 포함할 수 있다. 일례에서, 구리는 웨이퍼를 습식 에칭함으로써 스크라이브 영역으로부터 제거된다. 일례에서, 습식 에칭 처리는 웨이퍼 표면상의 노출된 장벽 응착층(exposed barrier adhesion layer; 203)의 제거 이후 수행된다. 톱 경로(111)에서의 금속 제거는, 웨이퍼의 다이 영역들(die areas; 1007)의 싱귤레이션(singulation) 동안 톱날(903) 상에 축적된 금속의 양을 감소시킬 수 있다.
Figure R1020057013873
반도체, 웨이퍼, 금속, 스크라이브, 다이, 싱귤레이션

Description

웨이퍼 스크라이브 영역 내의 금속 감소{Metal reduction in wafer scribe area}
본 발명은 일반적으로 반도체 디바이스들의 제작에 관한 것으로, 특히 웨이퍼의 반도체 다이 영역들 사이의 스크라이브 영역에서의 금속의 감소에 관한 것이다.
구리는 반도체 웨이퍼의 스크라이브 영역 상호접속층들에서 예컨대, 테스트 구조들 및 정렬 키들을 위해 사용된다. 웨이퍼의 다이 영역들의 싱귤레이션(singulation) 동안, 스크라이브 영역 상호접속층의 구리는 톱날(saw blade) 상에 축적될 수 있다. 톱날 상에 축적된 상기 구리는 웨이퍼의 크래킹(cracking) 및 칩핑(chipping)을 야기한다. 크랙들 및 칩들은 그 응용 동안 다이의 기계적 실패를 초래할 수 있다.
톱날 상에 축적된 구리로 인한 웨이퍼 기판의 손상을 감소시키기 위해, 다중 톱날들이 스크라이브 영역을 절삭하는데 사용될 수 있다. 제 1 톱날은 상호접속층을 절삭하기 위해 사용된다. 상호접속층으로부터 축적된 구리는 제 1 톱날 상에 누적된다. 제 2 톱날은 아래에 놓인 기판을 절삭하도록 동일한 톱 경로를 따른다. 상기 제 2 톱날은 어떠한 구리도 절삭하지 않기 때문에, 상기 톱날 상에는 구리가 거의 축적되지 않는다. 그러나, 두 개의 톱날들을 사용하는 것은 톱 부정합(misalignment)으로 인한 다른 문제들을 야기할 수 있다. 또한, 다이 에지의 레지들(ledges)은, 제 2 톱날보다 더 폭이 넓은, 축적된 구리를 갖는 톱날인, 제 1 톱날 상에 축적된 구리로 인해 생성될 수 있다.
다이 에지에 위치하는 크랙 정지 트렌치들(crack stop trenches)은 다이의 크래킹을 방지하기 위해 사용될 수 있다. 그러나, 이러한 트렌치들은 패턴화, 패턴의 에칭, 마스크의 제거, 및 에칭을 위한 부가적 처리들을 필요로 할 수 있다. 더욱이, 크랙들은 트렌치 밑에 다이의 활성 영역으로 확산될 수 있다. 부가하여, 상호접속층에서 낮은 유전율을 갖는 저밀도의 유전 물질들의 사용으로, 다이의 트렌치들은 다이를 습기에 노출시킬 수 있다. 따라서, 웨이퍼 제작에서 크래킹의 원인을 감소시키는 것이 바람직하다.
크래킹, 칩핑, 또는 웨이퍼에 대한 다른 손상들을 감소시키도록, 웨이퍼 절삭 디바이스의 톱날 또는 다른 형태 상의 금속의 누적을 방지하기 위해 톱 경로 내의 구리 또는 다른 물질들의 양을 감소시키는 개선된 방법이 요구된다.
본 발명은 첨부 도면들을 참조함으로써 당업자들에게 더욱 잘 이해되고, 그 새로운 대상들, 특징들, 및 이점들이 명백해질 수 있다.
도 1은 본 발명에 따른 제조 동안의 단계에서 반도체 웨이퍼의 일 실시예의 부분 단면도.
도 2는 본 발명에 따른 제조 동안의 다른 단계에서 반도체 웨이퍼의 일 실시예의 부분 단면도.
도 3은 본 발명에 따른 제조 동안의 다른 단계에서 반도체 웨이퍼의 일 실시예의 부분 단면도.
도 4는 본 발명에 따른 제조 동안의 다른 단계에서 반도체 웨이퍼의 일 실시예의 부분 단면도.
도 5는 본 발명에 따른 제조 동안의 다른 단계에서 반도체 웨이퍼의 일 실시예의 부분 단면도.
도 6은 본 발명에 따른 제조 동안의 다른 단계에서 반도체 웨이퍼의 일 실시예의 부분 단면도.
도 7은 본 발명에 따른 제조 동안의 다른 단계에서 반도체 웨이퍼의 일 실시예의 부분 단면도.
도 8은 본 발명에 따른 제조 동안의 다른 단계에서 반도체 웨이퍼의 일 실시예의 부분 단면도.
도 9는 본 발명에 따른 제조 동안의 다른 단계에서 반도체 웨이퍼의 일 실시예의 부분 단면도.
도 10은 본 발명에 따른 반도체 웨이퍼의 일 실시예의 부분 상단도.
다른 도면들에서의 동일한 참조 기호들의 사용은 명시되지 않는 한 동일한 항목들을 나타낸다.
다음은 본 발명을 수행하는 모드의 상세 설명을 기술한다. 설명은 제한하는 것이 아닌 본 발명을 설명하는 것으로 의도된다.
도 1은 본 발명에 따른 제조 동안 반도체 웨이퍼의 일 실시예의 부분 단면도이다. 도 1은 솔더 볼들의 형성(또는 다른 실시예들에서 외부 도전성 연결 구조들을 패키징하는 다른 다이(die-to-package)의 형성) 이전의 웨이퍼(101) 부분을 도시한다. 웨이퍼(101)의 다이 영역(105)은 반도체 다이(도시되지 않음)가 형성되는 웨이퍼(101)의 일부이다. 웨이퍼(101)는 스크라이브 영역들(도시되지 않음)에 의해 분리된 다수의 다이 영역들(도시되지 않음)을 포함한다. 도 1은 다이 영역(105)에 인접하여 위치하는 스크라이브 영역(103) 부분을 도시한다. 제 2 다이 영역(도시되지 않음)은 도 1에 도시된 뷰에 상대적으로 스크라이브 영역(103)의 왼쪽에 위치한다. 일 실시예에서, 다이 영역(105)으로부터 형성된 다이는 반도체 패키지의 플립 칩 구성에 사용된다.
웨이퍼(101)는 기판(109) 상부에 위치된 상호접속 스택층(107)을 포함한다. 도 1에서, 스택층(107)은 유전체 물질의 복수의 층들 및 비아들(vias) 및 트레이스(trace) 층들과 같은 상호접속 전기 도전성 구조들을 포함한다. 이러한 상호접속 전기적 도전성 구조들은 예컨대 솔더 볼들과 같은 외부 도전성 연결 구조들을 갖는 기판(109)에 형성된 전기적 결합 디바이스들(도시되지 않음) 및 금속(예컨대, 구리, 알루미늄, 은, 또는 금)으로 만들어진다. 상호접속 스택층(107)의 복수의 층들은 일 실시예에서 듀얼 상감 처리에 의해 형성되지만, 다른 실시예들에서는 예컨대 단일 상감 처리와 같은 다른 처리들에 의해 형성된다.
웨이퍼의 다이를 싱귤레이트하기 위해, 톱날 또는 다른 절삭 디바이스들이 이후의 제조 단계들 동안 다이 영역들(예컨대 105)을 서로 분리하기 위해 사용된다(도 9 참조). 도 1에서, 톱날은 톱 경로(111)에서 웨이퍼를 절삭한다. 일 실시예에서 구리로 만들어진 도전성 구조들(112)은 톱 경로(111)에 위치된다. 이러한 도전성 구조들은 제조 동안 테스트 및 정합 가이드들을 위해 사용되지만, 일반적으로 다이 영역(105)의 기판(109)에 형성된 디바이스들에 전기적으로 결합되지 않고, 그 최종 사용에서 다이의 동작 동안 이용되지 않는다.
다이의 싱귤레이션 동안, 톱 경로(111)의 이러한 도전성 구조들(112)의 구리는 톱날 상에 축적될 수 있고, 그에 따라 싱귤레이션 동안 문제들을 야기할 수 있다. 다음에 기술되는 바와 같이, 톱 경로(111)의 금속 부분들은 톱날 상에 축적된 금속을 감소시키기 위해 제거된다.
패시베이션층(passivation layer; 121)은 상호접속층(107) 상에 위치된다. 패시베이션층(121)은 예컨대 질화 실리콘과 같은 유전체 패시베이션 물질로 만들어진다. 패시베이션층(121)은 웨이퍼(101)의 다이 영역들, 예컨대 105 상에 형성되고, 다이 영역의 보호 층으로서 사용된다. 패시베이션층(121)은 외부 도전성 결합 구조들(예컨대, 솔더 볼들)을 상호접속 스택층(107)의 전기적 도전성 패드들(예컨대, 131)에 결합하기 위한 개구부들(openings)을 포함한다. 도시되는 실시예에서, 폴리이미드 층(124)은 다이 영역(105) 상에 형성되고, 스트레스 경감(stress relief) 및 다이 보호를 위해 사용된다. 폴리이미드 층(124)은 외부 도전성 연결 구조들을 상호접속 스택층(107)의 전기적 도전성 패드들(예컨대, 131)에 결합하기 위한 개구부들을 포함한다. 일부 실시예들에서 패시베이션층(121)은, 톱 경로에 제거될 금속들을 포함하지 않는 스크라이브 영역 부분들 상에 위치될 수 있다.
에지 실 링(edge seal ring; 119) 및 크랙 정지 링(117)은 다이 영역(105)의 경계 둘레로 확장되었다. 이러한 구조들은 트레이스들 사이에 위치된 트렌치 비아들과 함께 금속 트레이스들로 만들어졌다. 실 링(119) 및 크랙 정지 링(117)의 접촉 비아들(120)은 텅스텐과 같은 다른 물질로 만들어질 수 있다.
도전성 구조들(113 및 115)은 다이 영역(105) 주변 및 스택층(107)의 톱 경로(111)의 에지 상에 위치된 링 구조들이다. 톱날의 폭이 50 마이크론이고 스크라이브 영역의 폭이 100 마이크론인 일 실시예에서, 구조들(113 및 115)은 각각 크랙 정지(117)로부터 20 및 15 마이크론의 위치에 있게 된다. 도시되는 바와 같이, 이후 처리들에서, 도전성 구조들(113 및 115)은 스크라이브 영역의 크랙 정지 트렌치들로부터 제거된다.
도 2는 장벽 응착층(barrier adhesion layer; 203) 및 장벽 응착층(203) 상의 전기적 버스층(205)의 응용 이후 웨이퍼(101) 부분의 부분 단면도를 도시한다. 일 실시예에서, 층(203)은 물리적 증기 증착 처리에 의해 형성된 티타늄 텅스텐(TiW) 층이고, 2700 옹스트롬이다. 다른 실시예들에서, 층(203)은 니켈을 포함할 수 있다. 또 다른 실시예들에서, 층(203)은 질화 티타늄(Tin), 탄탈륨(Ta), 니켈(N), 또는 텅스텐(W)의 층일 수 있다. 층(205)은 구리를 포함하고, 또한 일 실시예에서, 물리적 증기 증착 처리에 의해 전체 웨이퍼 상에 적용된다. 다른 실시예들에서, 층(205)은 예컨대, 무전해도금(electroless plating) 또는 화학적 증기 증착과 같은 다른 처리들에 의해 적용될 수 있다. 층(205)은 구리 스터드(copper stud; 307)와 같은 다른 구조들을 형성하는 다른 전해도금(electroplating)을 위한 전기적 버스로서 작용한다(도 3 참조). 일 실시예에서, 층(205)은 5300 옹스트롬의 두께이다.
도 3은 기판(109)의 다이의 디바이스들을 외부에 결합하기 위한 외부 도전성 접합 구조들을 형성하기 위한 구리 스터드들(예컨대, 307) 및 솔더 캡들(예컨대, 309)의 형성 이후의 웨이퍼(101)의 부분 단면도를 도시한다. 먼저 포토 레지스트층(303)은 도전성 패드들(예컨대, 131) 상의 위치들에 개구부 노출 층(205)을 갖는 층(205) 상에 패턴화된다. 이후, 구리 스터드들(예컨대, 307)은 전해도금에 의해 포토 레지스트의 개구부들에 형성된다. 다음으로, 솔더 캡들(예컨대, 309)이 또한 전해도금에 의해 형성된다.
도 4는 포토 레지스트(303)가 제거된 웨이퍼(101)의 부분 단면도를 도시한다. 포토 레지스트(303)의 제거 이후, 웨이퍼의 표면은 구리층(205)을 선택적으로 제거하기 위해 습식 에칭된다. 일 실시예에서, 습식 에칭은 코네티컷의 MACDERMID 사에 의한 METEX FA 및 METEX FB 솔더와 같은 암모니아성 인챈트(ammonical enchant)를 사용하여 수행된다. 또한, 상기 처리 동안 제거된 것은 구리 스터드들(예컨대, 307)의 측벽 부분이다. 제거된 측벽들의 부분은 대략 층(205)의 두께와 동일한 폭을 갖는다.
도 5는 층(205)의 제거 이후의 웨이퍼(101)의 부분 단면도를 도시한다. 이후 스터드(307) 하부에 있지 않은 층(203)의 부분은 예컨대, 과산화수소를 사용한 화학 용액(chemical bath)으로 제거된다. 결과적 구조가 도 6에 도시된다.
도 6은 층(203) 부분의 제거 이후의 웨이퍼(101)의 부분 단면도를 도시한다. 층(203) 부분의 제거 이후, 패시베이션층(121) 및/또는 솔더 캡(309) 하부에 위치하지 않는 스택층(107) 부분들이 노출된다. 이 경우, 웨이퍼(101)는 테스트 구조(112) 및 도전성 구조들(113 및 115)에서 노출된 구리를 제거하도록 습식 에칭된다. 상기 습식 에칭 처리 이후의 결과적 구조가 도 7에 도시된다.
도 7에 도시되는 바와 같이, 상호접속층(703) 상부의 테스트 구조(112), 도전성 구조(113) 및 도전성 구조(115)의 노출된 구리는 개구부들(708, 713, 및 717)을 남기도록 습식 에칭 처리에 의해 각각 제거된다. 상호접속층(107)이 듀얼 상감 처리로 형성되었기 때문에, 층(704)의 비아들(711, 715, 및 721)의 구리 또한 제거된다. 도시되는 본 실시예에서, 스택층(705)의 테스트 구조(112), 도전성 구조(113) 및 도전성 구조(115)의 구리는, 비아 스택층(704)의 도전성 구조들(도 7에서 제거된 것으로 도시됨)과 스택층(705)의 도전성 구조들(예컨대 720) 사이에 위치된 도전성 장벽 응착층(도시되지 않음)이 존재하는 곳에서 제거되지 않는다. 장벽 응착층은 티타늄, 탄탈륨, 및 텅스텐 중 적어도 하나를 포함한다.
스택층들(703 및 704)의 노출된 금속의 습식 에칭은 또한, 층(203)의 상부 및 솔더 캡(309)의 하부를 노출시키는, 아래에 위치된 구리층(205) 및 구리 스터드들(예컨대 307)의 측벽들로부터 구리를 제거한다. 더욱이, 스택층들(703 및 704)에서 노출된 금속을 제거하기 위해 사용되는 습식 에칭의 암모늄 이온들은 또한 노출된 패시베이션층(121) 및 폴리이미드층(124) 상에 위치된 리드(lead)의 복합 트레이스 양을 제거할 수 있다.
습식 에칭이 스택층들(703 및 704)에서 노출된 금속을 제거한 이후, 웨이퍼(101)는 스택층(705)의 도전성 금속(예컨대, 720) 상의 장벽 응착층(도시되지 않음)을 제거하기 위해 예컨대, 과산화수소를 사용하는 다른 화학 용액으로 처리된다. 상기 용액은 또한 층(203)의 노출된 부분을 제거한다. 그 후, 웨이퍼(101)는 스택층들(705 및 706)에서 노출된 구리 예컨대, 720을 제거하도록 다른 습식 에칭 처리된다. 다음 두 스택층들에서 노출된 구리를 제거하기 위한 습식 에칭에 앞서는 도전성 장벽 응착층을 제거하기 위한 화학 용액 처리를 반복함으로써, 도전성 구조(113 및 115)의 모든 구리뿐만 아니라 톱 경로(111)의 어떠한 노출된 구리도 제거될 수 있다.
도 8은 크랙 정지 트렌치들(807 및 809)을 각각 형성하도록 도전성 구조들(113 및 115)의 모든 구리들이 제거되는 웨이퍼(101)의 부분 단면도를 도시한다. 톱 경로(111)의 노출된 구리 또한 제거된다. 톱 경로(111)의 낮은 레벨들에 위치된 구리들이 존재할 수 있을지라도, 일부 실시예들에서 낮은 스택층들의 구리는 금속 트레이스들이 낮은 레벨들에서 더욱 제한적이고 톱날 폭의 더 작은 프랙션 인해, 층(703)의 톱날 경로의 구리의 양이 낮은 레벨들에서 보다 더 큰, 톱 상에 축적을 발생하지 않을 수 있다.
반복되는 화학 용액 및 습식 에칭 처리들 동안, 구리 스터드(예컨대 307)뿐만 아니라 층들(205 및 203)의 노출된 부분들의 직경 또한 감소된다.
도 9는 톱 경로(111)를 따라 톱날(903)로 절삭되는 웨이퍼(101)의 부분 단면 도를 도시한다. 도시되는 본 실시예에서, 톱날(903)은 스택층(107) 및 기판(109) 양측 모두를 절삭한다. 본 실시예와 함께, 단일 톱날(예컨대 903)은, 톱 경로로부터 축적된 구리가 톱 경로의 노출된 구리의 제거로 인해 최소화되는, 전체 웨이퍼를 통해 절삭하도록 사용될 수 있다. 따라서, 싱귤레이션 처리를 위한 시간이 감소될 수 있다. 부가하여, 다중 톱날들을 사용하는 정합 문제들이 마찬가지로 제거될 수 있다. 그러나, 다른 실시예들에서, 다중 톱날들은 웨이퍼를 절삭하기 위해 사용될 수 있다.
또한, 톱 경로(111)를 통해 절삭하는 톱날(903)로 인한 크래킹은 크랙 정지 트렌치들로서 작용하는 구조들(113 및 115)에 의해 다이 영역(105)으로 확산되는 것이 억제될 수 있다.
다이가 싱귤레이트된 이후, 캡(예컨대 309)의 솔더는 구리 스터들(예컨대 307) 상에 솔더 볼을 형성하도록 수소 퍼니스(hydrogen furnace)로 환류(reflow)된다. 다른 실시예들에서, 캡들의 솔더는 싱귤레이션 이전에 환류된다. 다른 실시예들에서, 캡들의 솔더는 층(205)의 에칭 이후, 층(203)의 제거 이전에 환류된다.
도 10은 웨이퍼(101)의 상부를 도시한다. 웨이퍼(101)는 도 10에 도시되는 다이 영역들(1005, 1006, 1007, 및 1008)을 갖는 다수의 다이 영역들을 포함한다. 다이 영역들 사이에 도시되는 것은 스크라이브 영역들(1003 및 1004)이다. 스크라이브 영역들(1003 및 1004) 내에 위치되는 것은 각각 톱 경로들(1009 및 1010)이다. 스크라이브 영역(1004)은 일 실시예에서 100 마이크론인 1023의 폭을 갖는다. 톱 경로(1010)는 일 실시예에서 50 내지 55 마이크론인 1021의 폭을 갖는다. 일 실시예에서, 톱 경로(1010)의 폭은 정합 및 배치를 위한 톱날(예컨대 903)의 폭 더하기 허용한계이다. 일 실시예에서, 상기 허용한계는 5 마이크론이다. 다이 영역들(1005 내지 1008)을 다이 내에 싱귤레이트하기 위해, 톱날(예컨대 903)은 톱 경로(1010 및 1009)를 따라 웨이퍼(101)를 통해 절삭된다.
다른 실시예들에서, 도전성 구조들(113 및 115)의 모든 금속 및 톱 경로(111)의 모든 노출된 금속이 다이 영역들의 싱귤레이션 이전에 제거되는 것은 아니다. 예를 들어, 싱귤레이션은, 스택층들(703 및 704)(또는 일부 실시예들에서는, 층(703))에 위치된 구리만이 제거되는, 도 7에 도시되는 바와 같이 웨이퍼 구조 상에서 수행될 수 있다. 다른 실시예들에서, 일부 낮은 층들의 도전성 물질은 원활히 제거될 수 있다. 다른 예에서, 톱 경로(111)의 노출된 구리 및 스택층들(703, 704, 705 및 706)의 도전성 구조들(113 및 115) 내의 구리는 제거될 수 있고, 스택층들(707) 및 그 하부의 구리는 잔존할 것이다.
다른 실시예들에서, 스크라이브 영역의 도전성 구조들은 금, 은, 또는 알루미늄과 같은 다른 금속 유형들로 만들어질 수 있다. 또한, 스크라이브 영역으로부터의 금속의 제거는 다른 유형들 및/또는 구성들의 다이 구조들이 사용될 수 있다. 예를 들어, 스크라이브 영역으로부터의 금속의 제거는 폴리이미드층(124)을 갖지 않는 다이 구조를 위해 사용될 수 있다. 또한, 스크라이브 영역으로부터의 금속의 제거는 예컨대, 와이어 본드가 구리 스터드들(예컨대 307)에 부착된 솔더 캡(예컨대 309)을 사용하지 않는 다이와 같이 외부 도전성 연결 구조들의 다른 유형들을 갖는 다이 구조와 함께 사용될 수 있다. 일 실시예에서, 와이어 본드 웨이퍼의 스 크라이브 영역 폭은 80 μm이 될 수 있고, 웨이퍼는 0.35 mm 두께이고, 30 내지 35 μm의 톱날이 싱귤레이션을 위해 사용된다. 또한 다른 실시예들에서, 톱 경로로부터의 노출된 금속의 제거는 크랙 정지 트렌치들(807 및 809)을 구현하지 않는 다이에서 만들어질 수 있다. 다른 실시예들에서, 층들(203 및 205) 및 스터드(307)는 니켈로 만들어질 수 있다.
본 발명의 일 양상에서, 반도체 다이를 형성하는 방법은 웨이퍼를 제공하는 단계를 포함한다. 웨이퍼는 기판을 덮는 상호접속 금속과 함께 복수의 층들을 포함하는 스택층 및 기판을 포함한다. 스택층은 복수의 다이를 분리하는 스크라이브 영역 내의 톱 경로의 표면 부분에 노출된 금속을 포함한다. 노출된 금속의 일부는 다수의 유전체 층들로 확장한다. 방법은 스택층을 선택적으로 덮는 유전체 패시베이션층을 형성하는 단계 및 톱 경로에 리세스된 영역들(recessed regions)을 형성하도록 상기 스크라이브 영역의 톱 경로에 적어도 제 1 깊이로 노출된 금속을 제거하는 단계를 더 포함한다.
본 발명의 다른 양상에서, 반도체 웨이퍼는 기판 및 스택층을 포함한다. 스택층은 기판을 덮는 복수의 층들을 포함하고 상호접속 금속을 포함한다. 웨이퍼는 스크라이브 영역에 의해 분리된 제 1 다이 영역 및 제 2 다이 영역을 포함한다. 웨이퍼는 스크라이브 영역 내의 톱 경로 및 스택층을 선택적으로 덮는 유전체 패시베이션층을 더 포함한다. 톱 경로는 금속이 제거된 스택층에 적어도 하나의 리세스된 영역을 갖는다.
다른 양상에서, 반도체 다이의 형성 방법은 각각 톱 경로를 갖는 복수의 스크라이브 영역들로 물리적으로 분리되는 다수의 다이 영역들을 갖는 웨이퍼 상에 기판을 제공하는 단계를 포함한다. 방법은 또한 기판을 덮고 유전체 물질 및 상호접속 금속을 갖는 스택층을 형성하는 단계를 포함한다. 스택층은 복수의 스크라이브 영역의 톱 경로의 표면부에 노출된 금속을 포함한다. 방법은 또한 톱 경로에 리세스된 영역을 형성하도록 적어도 제 1 깊이로, 노출된 금속을 에칭함으로써 스크라이브 영역 내의 톱 경로를 처리하는 단계를 포함한다.
본 발명의 특정 실시예들이 도시되고 설명되는 동안, 본 명세서의 설명들에 기초하여 당업자들에게 이해될 것이고, 다른 변화들 및 변경들이 본 발명 및 그 광범위한 양상들을 벗어나지 않고 이루어지며, 그에 따라 청구범위가 본 발명의 실제 정신 및 범위 내의 모든 상기 변화들 및 변경들에 포함된다.

Claims (27)

  1. 반도체 다이를 형성하는 방법에 있어서:
    웨이퍼를 제공하는 단계로서, 상기 웨이퍼는 기판 및 스택층을 포함하고, 상기 스택층은 상기 기판을 덮는 상호접속 금속을 가진 복수의 층들을 포함하고, 상기 스택층은, 복수의 다이를 분리하는 스크라이브 영역(scribe area) 내의 톱 경로(saw path)의 표면의 일부에 노출된 금속을 포함하고, 상기 노출된 금속의 일부는 상기 복수의 층들로 확장하는, 상기 웨이퍼 제공 단계;
    상기 스택층을 선택적으로 덮는 유전체 패시베이션층(dielectric passivation layer)을 형성하는 단계; 및
    상기 톱 경로에 리세스된 영역들(recessed regions)을 형성하기 위해, 상기 스크라이브 영역의 톱 경로에서 상기 노출된 금속을 적어도 제 1 깊이로 제거하는 단계를 포함하는, 반도체 다이 형성 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 반도체 웨이퍼에 있어서:
    기판;
    스택층으로서, 상기 스택층은 상기 기판을 덮고 상호접속 금속을 포함하는 복수의 층들을 포함하고, 상기 웨이퍼는 스크라이브 영역에 의해 분리된 제 1 다이 영역 및 제 2 다이 영역을 포함하는, 상기 스택층;
    상기 스택층을 선택적으로 덮는 유전체 패시베이션층; 및
    상기 스크라이브 영역내의 톱 경로로서, 상기 톱 경로는 금속이 제거된 상기 스택층에 적어도 하나의 리세스된 영역을 갖는, 상기 톱 경로를 포함하는, 반도체 웨이퍼.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 반도체 다이를 형성하는 방법에 있어서:
    각각 톱 경로를 갖는 복수의 스크라이브 영역들에 의해 물리적으로 분리된 다수의 다이 영역들을 갖는 웨이퍼 상에 기판을 제공하는 단계;
    상기 기판을 덮고 유전체 물질 및 상호접속 금속을 갖는 스택층을 형성하는 단계로서, 상기 스택층은 복수의 스크라이브 영역의 톱 경로의 표면의 일부에 노출된 금속을 포함하는, 상기 스택층 형성 단계; 및
    상기 톱 경로에 리세스된 영역을 형성하기 위해 상기 노출된 금속을 적어도 제 1 깊이로 에칭함으로써 상기 스크라이브 영역 내의 상기 톱 경로를 처리하는 단계를 포함하는, 반도체 다이 형성 방법.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
KR1020057013873A 2003-01-27 2004-01-23 웨이퍼 스크라이브 영역 내의 금속 감소 KR101001530B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/351,798 US6951801B2 (en) 2003-01-27 2003-01-27 Metal reduction in wafer scribe area
US10/351,798 2003-01-27

Publications (2)

Publication Number Publication Date
KR20050095630A KR20050095630A (ko) 2005-09-29
KR101001530B1 true KR101001530B1 (ko) 2010-12-16

Family

ID=32735850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057013873A KR101001530B1 (ko) 2003-01-27 2004-01-23 웨이퍼 스크라이브 영역 내의 금속 감소

Country Status (6)

Country Link
US (1) US6951801B2 (ko)
JP (1) JP2006516824A (ko)
KR (1) KR101001530B1 (ko)
CN (1) CN1777978B (ko)
TW (1) TWI325155B (ko)
WO (1) WO2004073014A2 (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040232448A1 (en) * 2003-05-23 2004-11-25 Taiwan Semiconductor Manufacturing Co. Layout style in the interface between input/output (I/O) cell and bond pad
CN100370580C (zh) * 2004-03-29 2008-02-20 雅马哈株式会社 半导体晶片及其制造方法
US7553700B2 (en) * 2004-05-11 2009-06-30 Gem Services, Inc. Chemical-enhanced package singulation process
US7223673B2 (en) * 2004-07-15 2007-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor device with crack prevention ring
JP4288229B2 (ja) * 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
JP4471852B2 (ja) * 2005-01-21 2010-06-02 パナソニック株式会社 半導体ウェハ及びそれを用いた製造方法ならびに半導体装置
US7572738B2 (en) * 2005-05-23 2009-08-11 Sony Corporation Crack stop trenches in multi-layered low-k semiconductor devices
US7582556B2 (en) * 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
KR100672728B1 (ko) * 2005-07-12 2007-01-22 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
US7250670B2 (en) * 2005-09-27 2007-07-31 United Microelectronics Corp. Semiconductor structure and fabricating method thereof
CN100481455C (zh) * 2005-12-22 2009-04-22 中芯国际集成电路制造(上海)有限公司 具有不全接触通孔栈的密封环结构
US7511379B1 (en) * 2006-03-23 2009-03-31 National Semiconductor Corporation Surface mountable direct chip attach device and method including integral integrated circuit
US7732897B2 (en) * 2006-06-15 2010-06-08 Taiwan Semiconductor Manufacturing Co., Ltd Methods of die sawing and structures formed thereby
US7679195B2 (en) * 2006-06-20 2010-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. PAD structure and method of testing
JP2008066716A (ja) * 2006-08-10 2008-03-21 Matsushita Electric Ind Co Ltd 半導体装置
US7622364B2 (en) * 2006-08-18 2009-11-24 International Business Machines Corporation Bond pad for wafer and package for CMOS imager
US7566915B2 (en) * 2006-12-29 2009-07-28 Intel Corporation Guard ring extension to prevent reliability failures
US9601443B2 (en) * 2007-02-13 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Test structure for seal ring quality monitor
US7829998B2 (en) * 2007-05-04 2010-11-09 Stats Chippac, Ltd. Semiconductor wafer having through-hole vias on saw streets with backside redistribution layer
US7674689B2 (en) * 2007-09-20 2010-03-09 Infineon Technologies Ag Method of making an integrated circuit including singulating a semiconductor wafer
KR20090046993A (ko) * 2007-11-07 2009-05-12 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
JP5583320B2 (ja) * 2007-12-05 2014-09-03 ピーエスフォー ルクスコ エスエイアールエル 半導体ウエハ及びその製造方法
US8013425B2 (en) * 2008-05-13 2011-09-06 United Microelectronics Corp. Scribe line structure for wafer dicing and method of making the same
US7821104B2 (en) * 2008-08-29 2010-10-26 Freescale Semiconductor, Inc. Package device having crack arrest feature and method of forming
US8022509B2 (en) * 2008-11-28 2011-09-20 United Microelectronics Corp. Crack stopping structure and method for fabricating the same
CN102272903A (zh) * 2009-01-30 2011-12-07 松下电器产业株式会社 半导体装置及其制造方法
US8237246B2 (en) * 2009-02-12 2012-08-07 International Business Machines Corporation Deep trench crackstops under contacts
US8748295B2 (en) 2009-06-15 2014-06-10 Infineon Technologies Ag Pads with different width in a scribe line region and method for manufacturing these pads
JP5175803B2 (ja) * 2009-07-01 2013-04-03 新光電気工業株式会社 半導体装置の製造方法
US8357996B2 (en) 2009-11-17 2013-01-22 Cree, Inc. Devices with crack stops
JP4649531B1 (ja) * 2009-12-08 2011-03-09 新光電気工業株式会社 電子装置の切断方法
JP2011134824A (ja) * 2009-12-24 2011-07-07 Elpida Memory Inc 半導体ウエハ、半導体ウエハの製造方法、および半導体装置
JP2011199123A (ja) * 2010-03-23 2011-10-06 Elpida Memory Inc 半導体装置およびその製造方法
US8531008B2 (en) * 2010-11-23 2013-09-10 Infineon Technologies Ag Material structure in scribe line and method of separating chips
US9331019B2 (en) 2012-11-29 2016-05-03 Infineon Technologies Ag Device comprising a ductile layer and method of making the same
US8659173B1 (en) * 2013-01-04 2014-02-25 International Business Machines Corporation Isolated wire structures with reduced stress, methods of manufacturing and design structures
US8937009B2 (en) 2013-04-25 2015-01-20 International Business Machines Corporation Far back end of the line metallization method and structures
US9490173B2 (en) * 2013-10-30 2016-11-08 Infineon Technologies Ag Method for processing wafer
CN104701271A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10553508B2 (en) 2014-01-13 2020-02-04 Nxp Usa, Inc. Semiconductor manufacturing using disposable test circuitry within scribe lanes
CN105025480B (zh) * 2014-04-29 2019-04-05 中国电信股份有限公司 用户卡数字签名验证的方法与系统
US9601354B2 (en) 2014-08-27 2017-03-21 Nxp Usa, Inc. Semiconductor manufacturing for forming bond pads and seal rings
JP6571344B2 (ja) * 2015-02-19 2019-09-04 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置
DE102017123846B4 (de) * 2017-10-13 2020-03-12 Infineon Technologies Austria Ag Leistungshalbleiter-Die und Halbleiterwafer umfassend einen Oxid-Peeling Stopper und Verfahren zum Verarbeiten eines Halbleiterwafers
US10734304B2 (en) * 2018-11-16 2020-08-04 Texas Instruments Incorporated Plating for thermal management
CN111785686B (zh) * 2019-04-03 2023-08-15 华邦电子股份有限公司 切割晶圆的方法及晶粒

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030197289A1 (en) 2002-04-19 2003-10-23 Kulicke & Soffa Investments, Inc. Design of interconnection pads with separated probing and wire bonding regions
US20040219776A1 (en) 2002-12-30 2004-11-04 Cheolsoo Park Method for forming metal lines in a semiconductor device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60246647A (ja) * 1984-05-22 1985-12-06 Nec Corp 半導体装置
US5136354A (en) * 1989-04-13 1992-08-04 Seiko Epson Corporation Semiconductor device wafer with interlayer insulating film covering the scribe lines
JPH05326697A (ja) * 1992-05-23 1993-12-10 Sony Corp 半導体装置の製造方法
JP2776457B2 (ja) * 1992-12-29 1998-07-16 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体デバイスのクラックストップ形成方法及び半導体デバイス
US5596226A (en) * 1994-09-06 1997-01-21 International Business Machines Corporation Semiconductor chip having a chip metal layer and a transfer metal and corresponding electronic module
JPH08162456A (ja) * 1994-12-07 1996-06-21 Kawasaki Steel Corp バンプの製造方法
JP3493531B2 (ja) * 1995-02-03 2004-02-03 カシオ計算機株式会社 半導体装置の製造方法
JPH09306913A (ja) * 1996-05-15 1997-11-28 Citizen Watch Co Ltd 半導体装置およびその製造方法
JPH10154670A (ja) * 1996-11-26 1998-06-09 Toshiba Corp 半導体装置の製造方法
US5789302A (en) * 1997-03-24 1998-08-04 Siemens Aktiengesellschaft Crack stops
US6075280A (en) * 1997-12-31 2000-06-13 Winbond Electronics Corporation Precision breaking of semiconductor wafer into chips by applying an etch process
JPH11204525A (ja) * 1998-01-14 1999-07-30 Seiko Epson Corp 半導体装置の製造方法
JP2000252236A (ja) * 1999-03-03 2000-09-14 Toshiba Corp 半導体装置及びその製造方法
CN1138305C (zh) * 1999-05-27 2004-02-11 国际商业机器公司 含有导电熔丝的半导体结构及其制造方法
US6362524B1 (en) * 2000-07-26 2002-03-26 Advanced Micro Devices, Inc. Edge seal ring for copper damascene process and method for fabrication thereof
JP2002217196A (ja) * 2001-01-17 2002-08-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6881610B2 (en) * 2003-01-02 2005-04-19 Intel Corporation Method and apparatus for preparing a plurality of dice in wafers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030197289A1 (en) 2002-04-19 2003-10-23 Kulicke & Soffa Investments, Inc. Design of interconnection pads with separated probing and wire bonding regions
US20040219776A1 (en) 2002-12-30 2004-11-04 Cheolsoo Park Method for forming metal lines in a semiconductor device

Also Published As

Publication number Publication date
TW200416857A (en) 2004-09-01
JP2006516824A (ja) 2006-07-06
CN1777978A (zh) 2006-05-24
KR20050095630A (ko) 2005-09-29
WO2004073014A2 (en) 2004-08-26
TWI325155B (en) 2010-05-21
US20040147097A1 (en) 2004-07-29
US6951801B2 (en) 2005-10-04
CN1777978B (zh) 2010-07-21
WO2004073014A3 (en) 2005-04-21

Similar Documents

Publication Publication Date Title
KR101001530B1 (ko) 웨이퍼 스크라이브 영역 내의 금속 감소
KR100725565B1 (ko) 반도체 장치의 제조 방법
US7838424B2 (en) Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
JP4580867B2 (ja) 半導体装置の製造方法、半導体ウエハおよび半導体装置
JP4307284B2 (ja) 半導体装置の製造方法
KR100679572B1 (ko) 반도체 장치의 제조 방법
KR100682434B1 (ko) 반도체 장치 및 그 제조 방법
KR101167441B1 (ko) Ｕｂｍ 에칭 방법
US8178421B2 (en) Method of fabricating semiconductor device
US9230885B2 (en) Semiconductor structure and method for making same
US20080099913A1 (en) Metallization layer stack without a terminal aluminum metal layer
CN112086435A (zh) 半导体元件及其制备方法
KR20090075883A (ko) 알루미늄 단자 금속층이 없는 금속화층 스택
US11710661B2 (en) Semiconductor packages and methods of packaging semiconductor devices
US7439161B2 (en) Semiconductor device and method for manufacturing the same
US7696615B2 (en) Semiconductor device having pillar-shaped terminal
JP4845986B2 (ja) 半導体装置
US20230317613A1 (en) Semiconductor package and method of forming the same
US10796956B2 (en) Contact fabrication to mitigate undercut
KR100891522B1 (ko) 웨이퍼 레벨 패키지의 제조방법
CN117219601A (zh) 一种重新布线层、封装结构以及相应的制备方法
KR20050059617A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131125

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151124

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee