TWI324813B - Devices and methods for integrated circuit manufacturing - Google Patents

Description

九、發明說明： 【發^明所屬^^技彳軒領滅^】 發明領域 本發明係關於一種供積體電路製造之裝置與方法。 C先前】 發明背景 許多現代化的裝置皆含有電子構件，該等電子構件係 使用由多數膜層沈積在一基材上所製成的積體電路。該等 膜層結合該基材的正常半導電性質，將會形成不同的電性 ί物理|±質’ j_匕們之相對定向會構成電路邏輯。 製成-多層積體電路的製程會包含許多的步驟。通 常’一半導性料塊或“晶粒，，會被作為起始點。該晶粒通常 為石夕晶體’但有時為砰化鎵、錯或其它的半導性材料’將 會被“掺雜”少量的雜質來增加電導。該晶粒的不同表面區 域係可被相反地摻雜(分別為施予或接受電荷_们，而來 形成-電晶體的下層元件。其表面上之摻雜區的空間配置 乃可糟由摻雜_罩蔽或晶粒表層之摻雜後則來完成。 各種其它的膜層亦會被使用於該等積體電路，包括可 供激活電晶體的閉極電極層’傳送電信號的導電層，用來 隔離構件或提供電_絕緣層，可化學邮護構㈣純化 層’及實體層等可使一電路賦具所需的機械性質。該等膜 2會具有不同的水平配置，且通常可經由沈積、罩蔽及/或 钱刻的製程來添設。 但有時候’製造—多層積體電路的某些步驟會被在其 1324813 它步驟中製成的構件所干擾。舉例而言，化學蝕刻步驟可 能會使用電化學反應，而影響其它膜層的電性質，或致使 其它膜層產生化學分解。這些副作用很難以設計來規避， 故需有其它不必要的製程步驟而通常會增加成本。該等副 5 作用的起源時常係尚未得知的。 I：發明内容3 發明概要 本發明之一實施例係關於一種含有一蔽護元件的積體 • 電路。本發明之其它實施例將可由以下說明，包括申請專 10 利範圍等而來清楚瞭解。 圖式簡單說明 本發明係藉舉例來說明，而不限於所附圖式，各圖式 中相同的標號代表類似的元件；其中： 15 第1圖為一可用於一喷墨列印頭之積體電路實施例的 截面圖； ® 第2圖為一積體電路實施例的水平截面； 第3圖為一饋隙列印頭實施例的截面圖； 第4圖為一饋隙列印頭實施例的部份平面圖； 20 第5圖為一饋隙列印頭實施例在一預開孔矽蝕刻之 後，但在開設該槽隙之前，穿過該槽隙區域的截面圖； 第6圖為一饋隙列印頭實施例600在一預開孔矽蝕刻之 後，但在開設該槽隙之前，穿過該槽隙區域的截面圖；及 第7圖為一饋隙列印頭實施例的部份平面圖。 6 【實施方式】 較佳貫知例之詳細說明 正體而。，數個改良的積體電路及其製造方法將會被 描述在以下^述中，為了解釋說明許多的具體細節會 被述出俾使月匕對所舉實施例徹底瞭解。但在某些例子中， 專業人士將輕易可知本發醫能用料特定細節以外的方 式來實施。 本發明之該等半導體元件及其製造方法，係可使用於 -板級技術和轉。以下說⑽係使㈣基材來作舉例， 但並非欲限制於使时紐的裝置和方法㈣可適用於 -匕可被用來製成積體電路的材料，包括但非限制於坤化 錄化鍺等。又’雖本發明之某些裝置實_被示出係包含 特疋的η及p魏等，惟應可義於此所揭者㈣樣能使用 於該各區域之導·相反的半導财置中，來形成兩種類 型的所述裝置。 此外，有些圖式會被刻意誇大俾用來傳達所需的資 訊。惟此並非不正常的，例如，對將被製設在一基材上的 多層積體電路而言，該基材會比設於其上的膜層更厚許多 倍。該等膜層若相對於該基材或互相之間按正確比例來繪 出，則可能會太薄而致不能在該電路中被看到，因此有時 會不按比例地示出。又，雖該等裝置實施例於此係以二維 方式來示出，惟應可瞭解該等圖式乃僅表示構成該裴置之 —三維結構的一部份而已。參閱各圖中的積體電路元件， 所謂的“上”方(up)，（以及其它的介系詞“ab〇Ve’，、“up〇n”、 1324813 “over”等），皆係指各層沈積物正常產生的方向（遠離該基材 晶粒），雖此可能並非一積體電路實際使用的最終定向。 有許多類型的積體電路會被製成來供各種用途。許多 該等電路需要多層處理，其會在一層中覆設一物質於該基 5 材上，而使該物質藉由一罩蔽或蝕刻程序來被立體地配 置。該等沈積、罩蔽及/或蝕刻步驟當在製設一完整的積體 電路時，可能會重複多次。 通常，一積體電路之一層在處理時，將會影響在該被 • 處理層之前或者之後被沈積的其它層。例如，在某些電路 10 中，蝕刻程序會被用來一次切穿數層，而使其接觸到該製 程中的多種化學物質以及電環境。又另例如，在底下各層 中設置具有特殊化學或電性質的材料，將會影響嗣後沈積 於其上之一料層的沈積特性、接合或電特性等。 本發明的實施例等係欲藉使用蔽護元件來儘量減少該 15 等問題，該等蔽護元件可在製程中將各層之間或在膜層内 的交互作用減至最小。預期該等蔽護元件將能被使用於各 ^ 種需要許多製程步驟來形成一積體電路的場合中。 多層式積體電路的應用之例亦可常見於流體噴出裝置 的領域中。某些流體喷出裝置的實施例乃可被整合成一單 20 獨的電路。該等實施例，包括許多形式的喷墨列印頭等， 通常會被設計成多層積體電路，而在各底下層中設有邏輯 電路來控制在上層中的噴墨機構。因此，喷墨列印頭可代 表所述之多層積體電路中的蔽護元件之使用例系統。噴墨 列印頭典型可見於噴墨匣中，而可被使用於電腦系統的印 8 表機中，尤其適用於一般家庭使用者，或需要便宜的色彩 或特殊用途之列印等。 第1圖為一使用於喷墨列印頭的積體電路10 0之例的截 面圖。第1圖之裝置具有一晶粒104，其上設有一閘極108， 可操作於源極區112與汲極區116之間。該電路100具有一閘 極氧化物層118，一閘極電極層119其在第1圖的實施例中最 好為一多晶石夕層（或“Poly”層），一介電層120，一電阻性/導 電性層124，一導電層126，一鈍化層128，一空穴層132， 一流體阻隔層136，及一孔板140等。在某些實施例中，該 流體阻隔層136會與孔板140整合成一層。該積體電路1〇〇亦 具有一噴發室144及一激發元件148。如第1圖所示的積體電 路100通常會具有另一導電層設在該空穴層132上方，但該 層並未示於第1圖中。 如第1圖所示’該積體電路1〇〇包含一N-MOS電晶體， 其係由p型矽晶粒1〇4 ’ η型摻雜的源極區112和汲極區116， 與該閘極108等之間的交互作用而來形成。該閘極1〇8係由 设在一閘極電極層119底下的閘極氧化物層118所構成。 該電路100的邏輯元件會控制一激發元件148，其包含 直接設在純化層148底下的一部份電阻性/導電性層124，在 該處未設有導電層126。該激發元件丨48的加熱會使喷發室 144中的墨汁迅速膨脹，而在列印過程中由該等噴發室144 喷出。 當在列印時，會有數膜層可用來提供該積體電路1〇〇的 物理性保護。鈍化層128係可化學性地隔離構件與在噴發室 144中的腐蝕性墨汁，以及部份的流體阻隔層136。該鈍化 層通常是，但不一定要，由氧化矽、碳化矽或該二者的組 合物所構成。該空穴層132最好係由一較為惰性且在噴發時 對墨汁氣泡之崩破衝震有良好吸收能力的彈性材料所製 成。鋁時常被用來在一空穴層中提供該衝震吸收特性，雖 然其它具有類似性質的材料亦能被有效地使用。介電層12〇 係被用來熱隔絕該激發元件148，而最好具有至少2000 A的 厚度’典型約為6000至12000 A。 如第1圖中的積體電路1〇〇並沒有一較厚的場氧化物 層’其係時常被用來構建多層式積體電路者。如該技術領 域中所習知’構建一電晶體係可藉首先摻雜該基材，嗣使 用一“島罩”來形成一場氧化物層，再使用一“多晶矽/閘極” 罩幕來生成一閘極氧化物層並沈積一多晶矽閘極電極層， 而來製成電晶體閘極’然後相反地摻雜該等未被場氧化物 區所覆蓋的區域而形成口及〇摻雜區等，即可完成。在該等 製程中的場氧化物會形如一種罩護劑，及一種電絕緣體可 在必要時將各邏輯構件互相隔絕。但，在第i圖中，該積體 電路100並未被以該島罩製程及該附隨的場氧化物層來製 成。 為能省掉該場氧化物層，在一積體電路中的隔離構件 乃可使用它們本身的電晶體閘極來分開。第2圖為一未經島 罩製程來製成之-電晶體的平面佈局之例。第2圖為一積體 電路20G的水平截面，其中具有二電晶體2()2與2()4…源極 電位區212 ’汲極電位區216等(以相同標號來表示，雖並未 1324813 和閘極電極層區219等。在第2圖中，該源極電位 區與祕電位區216等皆被示為η摻雜區。該閘極電極層 區训等會覆蓋-錢極氧化純（未示出）， 該晶粒的ρ型石夕。 後盈 5 料電晶體2〇2與綱會被供至閘極電極區219的作號

所激發，故會在該閘極電極層區219的緊下方之ρ型區中造 成邊界電導的增加，而有效地連接該源極區212與對應的沒 極區216。該源極區212㈣雜區）會延伸遍及該積體電路綱 此層的大部份表面，而形成一帶電通道。但，該等電晶體 Η) 202與204會被該閘極電極層區219與底下的閘極氧化物和ρ 型基材區（未示出）的盒狀結構來互相隔絕。 在第2圖中的電晶體佈局具有一優點係，在其製程中並 不需要一島罩步驟，故能減少成本及簡化其製程。但在 第2圖中的佈局會造成一大面積的帶電摻雜區（源極區 15 212) ’忒處本來會被設置一層場氧化物（或其它絕緣體)者。

故將會致使該積體電路2〇〇的許多下層面被電連接。 可以發現此等電連接將會干擾到一供用於饋隙列印頭 之積體電路中的膜層之後續處理。一饋隙列印頭係為一種 列印頭’其會利用一穿經該基材的槽隙來將墨汁饋送至其 20噴墨激發機構中，而使墨汁能由一墨槽流入該喷發室内 者。第3圖為一饋隙列印頭3〇〇之例的截面圖。其中具有一 基材或晶粒304，多數膜層330(其功能類似於第1圖中所述 者）’ 一流體阻隔層336，一孔板340，喷發室344，激發元 件348，一供墨部352，一貯墨槽354，及一饋墨隙356等。 11 1324813 該供墨部352可經由饋墨隙356來將墨汁提供至貯墨槽 354内。墨汁(通常係在壓力下）會流入貯墨槽354中，並藉著 激發元件348的加熱，而穿出孔板340來被喷塗於一（通常為 紙)承接基材上。 5 該饋墨隙356會延伸貫穿該基材304及構成該積體電路 300的電構件之該多層複合體330的整個厚度。該饋隙係能 以多種方法來製成，但一般係藉微粒開孔來完成。此方法 係在該晶粒304的底侧來使研磨顆粒加速，而將該基材3〇4 • 的材料部份磨除，直到一完整的槽隙被形成為止。 10 第4圖係為一饋隙列印頭400之一例的部份平面圖。該 部份列印頭400具有一饋墨隙456被各喷發室444所包圍。一 孔板未示出，將會正常地覆蓋該饋墨隙及周邊區域等，而 來防止墨汁在由喷發室444被喷出之前逸出。該饋墨隙456 的粗糙邊緣係因開孔製程所造成，在該製程中所使用的研 15磨顆粒會衝擊該列印頭400,並磨掉其一小部份。該饋墨隙 456可谷墨汁由一筆體(未示出）流出，再側向地流入各噴發 • 冑444中’而被如第i圖中所述的機構來激發喷出。 在製造-饋墨隙456時，時常會事先來預關該基材， 以將該研磨顆粒流導至正確的喷出點。因該開孔製程一般 2〇係由該基材的底側（即正常未設有料各膜層的一面）來進 行，而其喷出點，及靠近該等精密膜層之喷出孔的形狀， 75為考量的重要因素。為促成正確的開孔結構故該晶粒 的預先⑽時常會被進行。預先姓刻可被執行而沿所形成 的晶體平面切入該基材，俾可造成較平整的邊緣，並使該 12 列印頭在開孔過程中能減少損害。 該預先蝕刻能採用許多形式。通常，在要形成開隙的 區域於該疊層罩蔽處理時會被保留曝現，即當一列印頭在 準備開隙預先蝕刻時，所有已被沈積而該隙縫會延伸貫穿 5的各層，將會被罩蔽及/或蝕刻。通常，該隙縫的區域已被 蓋住，因此該基材在此區域係經由其上層來保持曝露。 第5圖為一饋槽列印頭5〇〇之例，在一預開隙之矽蝕刻 已完成之後，而在該隙缝開孔之前，穿過該開隙區域的截 面圖。列印頭500具有一基材晶粒504，源極區512，一介電 10層520，一鈍化層528，一空穴層532，及一墨隙預開孔蝕刻 區 560 〇 一預開孔矽蝕刻將會切入該源極區512與基材504的某 些部份。此將會在該基材本身留下一或多個凹槽56〇 ,其在 開孔時將有助於導引所出現的開孔噴流。在第5圖所示的列 15 印頭實施例中’該墨隙預開孔蝕刻區560會伸入該基材中4〇 〜60微米的深度’或達該基材總厚度的大約10%。 石夕餘刻可藉多種在該領域中習知的方法來進行。有__ 種方法包括使用氮化石夕或氧化物作為罩蔽物，而將四曱基 氫氧化銨(TMAH)施加於曝現的矽晶圓上。可配合 20 添加物例如石夕酸鹽來使用。TMAH會沿著特定的晶體平面 來蝕刻矽晶體，而造成較可預測的蝕刻圖案。其蝕刻深度、 溫度與時間等之關係亦為相當公知的特性。 但已發現，在一具有如第1圖所示之疊層的積體電路上 進行矽蝕刻時’將會造成先前所沈積各層之間的分解剝 13 離。更具言之，在^穴層532與底下各層之間的接觸將會被 破壞，而造成該空穴層532的部份剝離。該層532的剥離， 在重複喷發(喷墨）的應力之下，將會造成不良的產品性能。 雖該剝離的原因尚未能正確得知，據推測應是石夕餘刻 的電化學反應會使電荷集結於摻雜矽中所致。因為（如第2 圖所示)在該基材上之重雜區m係包含該基材的大部份 表面，故該矽蝕刻反應的電作用會傳導至該系統中位於較 咼膜層底下的其它基材區域中。有些該等膜層及/或摻雜區 將會與高導電性的接地匯流線接觸，而進一步傳導該作用。 又已發現不論該空穴層532是否本身接觸該接地匯流 線，皆會出現該剝離現象。而在直接位於該摻雜基材與接 地匯流線接觸的區域上方處，該作用顯現最強烈。該剝離 現象亦會於一整批蝕刻過程中，在一批晶圓最外側部份的 晶圓出現最強烈。該等剝離的原因尚未確知。 於此所稱之蔽護元件，係由較低電導材料或設有高電 導的材料所形成的障壁，乃可被用來隔絕一基材中的某些 區域及在一電路中的膜層或結構，而來保護該基材、膜層 或結構，俾免受製程的副作用所損壞者。雖一蔽護元件可 被添加於一電路的功能結構中，惟其目的亦在於製造時用 來保護該電路的某些區域。 第6圖為一類似於第5圖的截面圖，其乃示出一饋隙列 印頭600穿過該開隙區域，在一預先開孔石夕姓刻之後，但在 開隙完成之前的狀態。該列印頭600具有一基材晶粒604， 外部源極區612，一閘極電極層619，一純化層628，一空穴 1324813 層632 ’ 一墨隙預開孔蝕刻區660，閘極氧化物（GOX)區 618，介電區620，及内部n摻雜矽區664等。該空穴層632較 好係由Ta所製成’但其它的材料包括SiC及TiN等亦可使 用。該剥離問題已知會發生於Ta空穴層，亦相信會發生於 5其它空穴層材料例如TiN等。 該預開隙蝕刻會如前述來進行。但是，在本實施例中 該等閘極氧化物區618會結合底下的p型矽來有效地將該外 部源極區612(由η摻雜矽構成）與内部!!摻雜矽區664隔離。雖 未不於第6圖的二維截面圖中，但該等閘極氧化物區618係 10如一障壁延伸圍繞整個預開隙蝕刻區660。故，矽蝕刻反應 能在此區域内發生，而該内部η摻雜矽區664將不會與外部 源極區612電接觸。已發現以此方式使用一蔽護元件，將能 減少含有Ta之上覆空穴層632大約99%的剝離現象。 在第6圖的實施例中，其閘極氧化物區618係被示出部 15份位於該P型矽基材的深度中，並設在一閘極電極層619底 下。於本實施例中，一多晶矽/閘極罩蔽步驟會被用來形成 一蔽護元件。此製程步驟首先係生成—薄氧化物層618，其 將會形成一部份的電晶體閘極❶該閘極氧化物618會由該晶 粒基材604的表面處開始生成，而同時生長進入該基材中及 2 0其上方。該氧化物層618形成之後，嗣會沈積一閘極電極(最 好為多晶矽)層619，再續以一多晶矽/閘極罩蔽程序，而來 將不需要電晶體閘極的閘極氧化物和多晶矽層蝕刻除去。 該氧化物618會電隔離該多晶矽區619與下方的口型矽基材 6〇4。該基材604未被多晶矽/閘極層所覆蓋的區域將會接受 15 摻雜而形成N_M〇s電晶體中的汲極和源極區等。當然， 相反的成果(P-M0S電晶體）亦同樣地可行，而能被使用於這 些實施例申。 應可看出在本實施例中之閘極氧化物和多晶石夕的選擇 5係有點隨意的任何能電隔離構件的系統皆可被使用。 在本例中將多晶石夕添加於該蔽護元件係基於其所用的 製程因閑極氧化物(二氧化石夕)係為一種可用於該列印頭之 電絕緣區的自然材料，而由閘極氧化物區618及底下的p型 矽所形成的蔽護元件，亦使用與該等電晶體問極本身相同 1〇的钱刻及罩蔽程序，在同時來被製成。應可瞭解當實施本 發明時，將因此而不必添加多晶石夕於該罩蔽元件中。 ★添加該多晶碎層619，如第6圖所示，亦會較為複雜。 如第6圖所不’電晶體係可由外部源極區612，内部n推雜石夕 區664(即該沒極區），及由間極氧化物區618和多晶石夕區⑽ 15組成的閘極等來構成。若有足夠的電荷集結於該多晶石夕區 619中貞j該電郎體將會被激活，而增加在該閘極氧化物障 壁618底下之基材6〇4的電荷電導，此將會喪失該蔽護元件 的優點。若該多晶石夕區619被電隔離，致使電荷被累積卻無 法消散，則上述情況將會發生。此問題乃可藉簡單地將該 20多晶石夕區619連接於一電荷消除部，例如接地，而來解決。 第7圖為-饋隙列印頭彻之例的部份平面圖。該部份 的列印頭700具有-墨隙預開孔餘刻區760被各嘴發室744 所包圍’―多晶如閘極氧化物蔽護元件768,及—電荷消 散元件772等。該列印頭彻係處於第⑻圖中之實施例的 16 1324813 階段，即在矽預蝕刻已完成，但在開孔之前的狀態。 該饋矽列印頭700係類似於第4圖中所示者，惟其係示 出開孔之前的狀態，且有一蔽護元件768會被設入。該蔽護 元件768係包圍整個矽預開孔蝕刻區76〇，因此該區域會在 5該基材中被電隔離。一電荷消散元件772亦會被設置，其僅 為一簡單的多晶矽線，而閘極氧化物會連接該多晶矽環去 接地以避免電晶體激發。 在一實施例中，如第7圖的蔽護元件768在製程中除了 電隔離預開孔蝕刻區760以外並沒有其它的目的，故是否後 10續的間隙操作會破開部份的蔽護元件76 8，致使較具導電性 的墨汁填注於破裂的空隙中，是較沒有關係的。在此情況 下，該蔽護元件於製成該列印頭700之後，將會僅大致地封 圍該預開孔#刻區760，但在矽蝕刻過程中則會完全地封閉 s亥列印頭700。但’若該蔽護元件768亦在該饋槽列印頭768 15中有其邏輯目的’則在該開孔過程中的破裂可就不能被接 受。 對應於第7圖之一較佳實施例係使用一多晶矽及閘極 氧化物環大約有25微米寬’而該多晶矽具有約3600A的厚 度，且該閘極氧化物具有約700A的厚度。該蔽護元件768 2〇的寬度可被改變。通常，該蔽護元件愈寬，且在底下的電 阻性基材(輕微或未摻雜基材)層愈寬，則所提供的電隔離區 愈大。最小的有效寬度尚未得知，但傳統的處理技術典型 具有一最小的x-y解析度，並非能被輕易縮減的。該閘極氧 化物的厚度亦可改變。相反地，該問極氧化物愈薄，則其 17 1324813 效果愈低。當然，若該蔽護元件亦被作為該邏輯電路之一 功能性元件’則除了電隔離以外的其它考量亦須被採納於 有關閘極氧化物之厚度的決定中。

理論上，任何材料皆可被用來電隔離一有問題的區 5域’假使該材料能夠阻止在該問題區域中的較具導電性材 料“接近”於(指電性導接)該基材其餘部份的較具導電性材 料即可。例如，I化;6夕，删磷石夕酸鹽玻璃（BPSG)，及鱗石夕 酸鹽玻璃(PSG)皆為通常被使用的介電材料，而可被用來製 成一蔽護元件，只要它們能在一其它導電層或結構的路徑 10中來造成一開放電路，或形成一高電阻元件即可。

由上揭露乃可瞭解，有許多不同的處理方式可被用來 以一蔽護元件隔離一敏感或有問題的區域，而該敏感或有 問題區域會由於各種製程的相關原因而發生。為隔離該等 區域，典型之多層積體電路的製程順序亦可被改變，只要 15其結果係一問題區域能被與周邊區域電隔離即可。電隔離 亦可包括絕緣材料的直接插入’導電材料的去除，或阻止 導電材料的形成等等。 20 為達成本發明的優點，在某些情况下亦不必使用如第7 圖所示的環。例如，一蔽護元件亦可為一簡單的線來封閉 一帶有電荷的半島，一水平層可屏蔽垂向的電荷電導，1 甚至一可影響多數層的圓形三維結構。該蔽護元件亦可$ 合其它造型的其它蔽護元件來使用’並亦能在最終的積題 電路中理想地達成功能性目的。 本發明已藉由實施例以舉例的方式來說明，各實施例 18 將可由所揭内容來容易地瞭解。惟此並非意指本發明受限 於該等實施例。而是，本發明的實質和裝置係可被使用於 任何在積體電路巾之一元件或一層若被電化學地隔離，將 會有助於其它元件或各層的製造之情況。本發明並不受限 於所揭露的舉例描述，而僅由下列巾請專利範圍來界定。 【囷式簡單説明】 第1圖為一可用於一喷墨列印頭之積體電路實施例的 截面圖； 第2圖為一積體電路實施例的水平截面； 第3圖為一饋隙列印頭實施例的戴面圖； 第4圖為一饋隙列印頭實施例的部份平面圖； 第5圖為一饋隙列印頭實施例在-預開孔石夕姓刻之 後’但在開設_隙之前，穿麟槽魅域賴面圖； 第6圖為-饋隙列印頭實施例6〇〇在一預開孔石夕姓刻之 後，但在開設該槽隙之前，穿過該槽隙區域的截面圖；及 第7圖為一饋隙列印頭實施例的部份平面圖。 【主要穴*件符號明】 100、200…繼電路 104、304、504、604…晶粒 11閘極區 112、512、612...源極區 116…沒極區 118、 618...閘極氡彳咖層 119、 619...閘極電極^ 120、520、620…介魏 124···電限性/導電性層 126…導驗 128、528、628·..·^ 132、532、632…空雜 136、336··.流體阻 140、340..·孔板 1324813

144、344、444、744…喷發室 148、348…激發元件 202、204...電晶體 212…源極電位區 216…沒極電位區 219...閘極電極層區 300'400 > 500'6ω'700 …饋隙列印頭 330…麟 352…供墨部 354…貯雜 356、456···饋墨隙 560、660、760...預開孔姓刻區 664". η摻雜石夕區 768…蔽護元件 772...電荷消散元件

20

Claims (1)

1324813

第96133040號申請案申請專利範圍修正本 99.01.29.

10 15 20 十、申請專利範圍： 1. 一種流體喷出裝置，包含： 用以喷出一流體之一或更多個激發機構； 包括一蔽護元件之一積體電路，其中該積體電路包括 用以控制該一或更多個激發機構之邏輯組件； 其中該蔽護元件使該積體電路的一敏感區部電氣地隔 離，以防止一製造程序之損害性副作用；以及 一半導性晶粒，該半導性晶粒具有貫穿該半導性晶粒 配置之一開孔槽隙，以供允許墨水流至該一或更多個激發 機構，其中該敏感區部包含在該開孔槽隙周圍之該半導性 晶粒的一推雜層内的一區域。 2. —種流體喷出裝置，其包含有包括一蔽護元件的一積體電 路，其中該積體電路係包含貫穿至少一摻雜矽層的一開孔 槽隙之一多層積體電路，其中該摻雜矽層係至少被該蔽護 元件實質上分隔成一包圍該開孔槽隙的第一區部、及一第 二區部。 3. 如申請專利範圍第1項之流體噴出裝置，其中該蔽護元件包 含配置在一低傳導半導體區上方之一介電層。 4. 如申請專利範圍第3項之流體喷出裝置，其中該介電層包含 閘極氧化物。 5. 如申請專利範圍第4項之流體喷出裝置，其中該蔽護元件更 包含配置在該閘極氧化物層上方之一閘極電極層。 6. 如申請專利範圍第2項之流體喷出裝置，其中： 該蔽護元件包括一閘極氧化物層；該積體電路更包括： 21 1324813 5

10 15

20 配置在該閘極氧化物層上方之一閘極電極層；以及 將該閘極電極層連接到地端之一電荷消散元件。 7. 如申請專利範圍第6項之流體噴出裝置，其中該蔽護元件會 將一第一摻雜矽區與一第二摻雜矽區電氣地隔離。 8. 如申請專利範圍第7項之流體喷出裝置，其中該第一摻雜矽 區係藉由曝現於一矽蝕刻處理來形成。 9. 如申請專利範圍第8項之流體喷出裝置，其中該矽蝕刻係用 來預製該開孔槽隙。 10. 如申請專利範圍第2項之流體噴出裝置，其中該蔽護元件包 含配置在一低傳導矽層上方之一閘極氧化物層。 11. 一種列印頭，其包含： 一多層積體電路，更包含用以將該電路之一敏感區部 電氣地隔離以防止一製造程序的損害性副作用之裝置；以 及 一半導性晶粒，有一開孔槽隙貫穿該晶粒配置而允許 墨水流動，其中該敏感區部包含在該開孔槽隙周圍之該半 導性晶粒的一摻雜層内的一區域。 12. —種喷墨列印匣，其包含： 一列印頭，其更包含一多層積體電路，後者含有一蔽 護元件及貫穿至少一摻雜半導體層的一開孔槽隙； 其中該摻雜半導體層係至少由該蔽護元件實質分隔成 一包圍該開孔槽隙的一第一區部、及一第二區部。 13. —種用於喷墨印表機的饋隙列印頭，其包含： 一多層積體電路，該電路更包含至少一矽晶粒及一空 22 1324813 • 穴層；貫穿該矽晶粒配置的一開孔槽隙；在該矽晶粒之表 面處包圍該開孔槽隙之一摻雜矽區；一閘極氧化物圍封 .體，其實質上圍住該包圍著該開孔槽隙的摻雜矽區，且直 接配置在低傳導矽晶粒上方；以及 5 直接配置在該閘極氧化物圍封體上方之一多晶矽層， 該多晶矽層包含將該多晶矽層連接至地之一消散元件。 14. 一種列印頭，其包含： 用以喷出一流體之一或更多個激發機構； • 一多層積體電路，其更包含用以將該電路之一敏感區 10 部電氣地隔離以防止一製造程序的損害性副作用之裝置； 其中該多層積體電路被組配來控制用以喷出該流體之 該一或更多個激發機構；以及 一半導性晶粒，有一開孔槽隙貫穿該晶粒配置而允許 墨水流動，其中該敏感區部包含在該開孔槽隙周圍之該半 15 導性晶粒的一摻雜層内的一區域。

23