JP2003218353A - 集積回路を製造するための装置および方法 - Google Patents

Abstract

(57)【要約】 【課題】多層集積回路を作成するための段階の一部が、
他の段階で生成される構成要素に支障をきたすことがあ
る。そのような副作用は、全体の設計を難しくし、普通
なら不要な製造段階を必要とし、一般にコストを高くす
る。その問題を解決するための手段が必要となる。 【解決手段】集積回路と、それを製造する方法が提供さ
れる。特に、遮蔽要素を含む集積回路が提供される。

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は集積回路に関し、よ
り詳しくは遮蔽要素を含む集積回路に関する。 【０００２】 【従来の技術】多くの最新の装置は、基板上に配置され
た多数の層からなる集積回路を使用する電子部品を含
む。この多数の層は、基板の通常は表面的な半導体特性
と組み合わされて、様々な電気的および物理的特性を提
供し、それらの特性の互いの方向性によって、回路論理
が提供される。 【０００３】多層集積回路を構成する方法は、多数の段
階を含むことができる。出発点として半導体のバルクま
たは「ダイ」が使用されることがある。このダイは、シ
リコン結晶のこともあるが、ガリウム・ヒ素、ゲルマニ
ウム、その他の半導体物質のこともあり、コンダクタン
スを高めるために少量の不純物が「ドープ」される。ダ
イの様々な表面領域を、反対に（電荷供与不純物または
電荷受容不純物の意味で）ドープして、トランジスタの
基本要素を作成することができる。表面上のドープ領域
の空間的な配置は、ドープ剤のマスキングと、ドープ後
のダイ表面層のエッチングによって行うことができる。 【０００４】 【発明が解決しようとする課題】そのような集積回路
に、トランジスタ動作用のゲート電極層、電気信号を伝
える導電層、構成要素を絶縁したり抵抗を提供したりす
る絶縁層と、構成要素を化学的に保護するパッシベーシ
ョン層、および回路に所望の機械的特性を与える物理層
を含む、他の多くの層を付着させることがある。このよ
うな層は、様々な水平配置をとることができ、一般に、
付着、マスキングおよび／またはエッチングの工程によ
って追加することができる。 【０００５】しかしながら、多層集積回路を作成するた
めの段階の一部が、他の段階で生成される構成要素に支
障をきたすことがある。例えば、化学的エッチング段階
は、他の層の電気的特性に支障をきたしたり他の層の化
学的分解を引き起こしたりする電気化学反応を使用する
ことがある。そのような副作用は、全体の設計を難しく
し、普通なら不要な製造段階を必要とし、一般にコスト
を高くする。このような副作用の原因は、知られていな
い場合がある。 【０００６】 【課題を解決するための手段】本発明の１つの実施形態
は、遮蔽要素を含む集積回路に関する。本発明のその他
の実施形態は、特許請求の範囲を含む本明細書から明ら
かになるであろう。 【０００７】本発明は、類似の参照番号が類似の要素を
示す添付図面において、限定ではなく例として示され
る。 【０００８】 【発明の実施の形態】全般的に、改良した集積回路とそ
の集積回路の製造方法について説明する。以下の説明で
は、説明のため、例示的な実施形態を完全に理解できる
ように多数の具体的な詳細を説明する。しかしながら、
当業者は、いくつかの例において、本発明が、そのよう
な特定の詳細なしに実施できることを理解されよう。 【０００９】本発明の半導体の実施形態とその作成方法
は、幅広い種類の技術および材料に適用可能である。こ
の説明は、シリコン基板を使用する例を利用するが、シ
リコン基板を使用する装置または方法に限定されるよう
に意図されておらず、集積回路を形成するために使用す
ることができるガリウム・ヒ素やゲルマニウムを含むが
それらに限定されない他の材料にも適用可能である。さ
らに、本発明の装置の実施形態のいくつかは、特定のｎ
型領域とｐ型領域を含むように示されているが、本明細
書における教示は、示した装置の対になるものを提供す
るために、様々な領域の導電性を逆にした半導体素子に
等しく適用可能であることをよく理解されたい。 【００１０】さらに、図のいくつかは、適切な情報を有
効に伝えるために誇張されている。例えば、多層集積回
路が、基板上に配置される層の何倍も厚い基板上に構成
されることもまれではない。そのような上側の層は、下
にある基板に対してまたは互いに対して実寸で描かれて
いると、回路内で薄すぎて見えない可能性があり、した
がって異なる比率で表示されている。さらに、装置の実
施形態は、本明細書では、２次元で示されているが、こ
れらの図は、装置を構成する３次元構造の一部分だけを
表していることを理解されたい。図の集積回路の実施形
態に関して、「上」、「上側」、「上層」などで示した
方向は、層の付着が通常行われる方向（基板ダイから遠
ざかる方向）を指すが、これは、集積回路が現実に使用
される最終的な方向でないことがある。 【００１１】様々な用途に多くのタイプの集積回路が製
造される。そのような回路の多くは、基板に物質を層で
塗布する段階を含む積層処理を必要とし、塗布される物
質は、マスキング工程またはエッチング工程によって空
間的に構成される。付着、マスキングおよび／またはエ
ッチングの段階は、完全な集積回路を作成している間に
数回繰り返されることがある。 【００１２】集積回路の層の処理は、その層を処理する
前または後に付着させた層に悪影響を及ぼすことがあ
る。例えば、いくつかの回路では、エッチング工程が、
いくつかの層を一度に切除するために使用され、そのプ
ロセスで多数の化学物質と電気的環境に接する。もう１
つの例として、下の方の層に特定の化学的または電気的
特性を有する物質を配置すると、後でその上に付着させ
た層の付着、ボンディングまたは電気的特性に影響する
ことがある。 【００１３】本発明の実施形態は、処理中の層間または
層内の相互作用を最小にする遮蔽要素を使用することに
よって、そのような問題を最小にしようとするものであ
る。そのような遮蔽要素は、集積回路を構成するために
多くの工程段階を必要とする様々な用途に有効であるこ
とが予想される。 【００１４】多層集積回路の応用例を、流体放出装置の
分野に見ることができる。流体放出装置のいくつかの実
施形態を１つの回路に統合することができる。多くの形
態のインクジェット印字ヘッドを含むそのような実施形
態は、下層の回路論理が上層のインクジェット発射機構
を制御する多層集積回路として設計されることがある。
その点で、インクジェット印字ヘッドは、多層集積回路
内の遮蔽要素を考察するのに有用なシステム例である。
インクジェット印字ヘッドは、一般に、インクジェット
・カートリッジ内に見られ、特に家庭ユーザによってあ
るいは特に安価なカラー印刷または特殊印刷が必要な場
合に、コンピュータ・システムにおいて使用可能なプリ
ンタに有用である。 【００１５】図１は、インクジェット印字ヘッドにおい
て使用可能な例示的な集積回路１００の断面である。図
１は、ダイ１０４を有し、その上に、ソース領域１１２
とドレイン領域１１６の間で作動するゲート１０８があ
る。回路１００は、ゲート酸化物層１１８と、図１の実
施形態のような多結晶シリコンまたは「ポリシリコン」
層であることが好ましいゲート電極層１１９と、誘電体
層１２０と、抵抗／導電体層１２４と、導電体層１２６
と、パッシベーション層１２８と、キャビテーション層
１３２と、流体障壁層１３６と、オリフィス板１４０と
を有する。いくつかの実施形態において、流体障壁層１
３６は、オリフィス板１４０と共に一体化層を形成す
る。また、集積回路１００は、放出室１４４と発射要素
１４８を有する。図１のような集積回路１００は、通
常、キャビテーション層１３２の上に配置されたさらに
他の導電体層を有するが、そのような層は、図１に示し
ていない。 【００１６】図１において、集積回路１００は、ｐ型シ
リコン・ダイ１０４と、ｎドープ・ソース領域１１２お
よびドレイン領域１１６と、ゲート１０８との間の相互
作用によって形成されたＮ−ＭＯＳトランジスタを含
む。ゲート１０８は、ゲート電極層１１９の下に配置さ
れたゲート酸化物層１１８からなる。 【００１７】回路１００の論理要素は、パッシベーショ
ン層１２８のすぐ下に配置された抵抗／導電体層１２４
の断片を含み、導電体層１２６のない、発射要素１４８
を制御する。印刷プロセスにおいて、発射要素１４８の
加熱によって、放出室１４４内のインクが、急激に膨張
し、放出室１４４から出る。 【００１８】いくつかの層は、印刷中に集積回路１００
の物理的保護を提供する。パッシベーション層１２８
は、構成要素を放出室１４４内の腐食性インクと流体障
壁層１３６の一部分から化学的に分離するはたらきをす
る。パッシベーション層は、窒化ケイ素、炭化ケイ素、
またはこの２つの組み合せからなる場合があるが必須で
はない。キャビテーション層１３２は、発射する際にイ
ンク泡をつぶす衝撃を吸収する優れた能力を有する比較
的不活性でかつ弾性を持つ物質からなることが好まし
い。キャビテーション層にそのような衝撃吸収特性を提
供するために、タンタルを使用することがあるが、類似
の特性を有する他の物質を有効に使用することができ
る。誘電体層１２０は、発射要素１４８を熱的に分離
し、したがって少なくとも２００ナノメートルの厚さを
有することが好ましく、より典型的には６００〜１,２
００ナノメートルである。 【００１９】図１の集積回路１００は、多層集積回路を
構成するのに使用されることが多い比較的厚いフィール
ド酸化物層がない。当技術分野において知られているよ
うに、最初に基板をドープし、次に「アイランド・マス
ク」を使ってフィールド酸化物層を設け、さらにゲート
酸化物層を成長させることによってトランジスタ・ゲー
トを設け、「ポリシリコン／ゲート」マスクを使ってポ
リシリコン・ゲート電極層を付着させ、次にフィールド
酸化物領域で覆われていない領域を反対の導電型にドー
プし、それによりｐ型とｎ型のドープ領域を定義するこ
とによって、トランジスタを構成することができる。し
たがって、そのようなプロセスにおけるフィールド酸化
物は、必要に応じて、マスキング材と論理構成要素を互
いに分離する電気絶縁体としてはたらく。しかしなが
ら、図１において、集積回路１００は、アイランド・マ
スク・プロセスおよび付随するフィールド酸化物層なし
に構成される。 【００２０】フィールド酸化物層を無しで済ませるため
に、集積回路内の絶縁されている構成要素は、その集積
回路自体のトランジスタ・ゲートを使用して分離するこ
とができる。図２は、アイランド・マスク・プロセスな
しで構成されたトランジスタの例示的なレイアウトの平
面図である。図２は、集積回路２００、２つのトランジ
スタ２０２および２０４と、ソース電位領域２１２と、
ドレイン電位領域２１６（同じ参照番号で示されている
が、電気的に接続されていない）と、ゲート電極層領域
２１９との水平断面である。図２では、ソース電位領域
２１２とドレイン電位領域２１６は両方とも、ｎドープ
領域として描かれている。ゲート電極層領域２１９は、
薄いゲート酸化物領域（図示せず）を覆い、ゲート酸化
物領域は、ダイのｐ型シリコンを覆っている。 【００２１】トランジスタ２０２および２０４は、ゲー
ト電極領域２１９への信号によって作動し、ゲート電極
層領域２１９のすぐ下のｐ型領域の境界コンダクタンス
が増大し、ソース領域２１２がそれぞれのドレイン領域
２１６と実質的に接続される。ソース領域２１２（ｎド
ープ領域）は、集積回路２００のこの層の表面のほとん
どに拡がっており、それにより電荷輸送路が提供され
る。しかしながら、トランジスタ２０２と２０４は、箱
型構造のゲート電極層領域２１９とその下にあるゲート
酸化物およびｐ型ダイ領域（図示せず）によって互いに
絶縁されている。 【００２２】図２のトランジスタ・レイアウトは、製造
工程においてアイランド・マスク段階が必要なく、した
がってコストが下がり、製造工程が単純化されるという
利点を有する。しかしながら、図２のレイアウトで、普
通ならばフィールド酸化物（または他の絶縁体）層があ
る電荷輸送ドープ領域（ソース領域２１２）の大きな領
域ができる。これにより、集積回路２００の下側面の多
くが電気的に接続されてしまう。 【００２３】この電気接続は、スロット供給印字ヘッド
の集積回路設計における後の方の層の処理に支障をきた
すことがあることが分かった。スロット供給印字ヘッド
とは、ダイに穴開けされたスロットによってインクをイ
ンクジェット発射機構に送り、インクをインク井戸から
インクジェット発射室に流す印字ヘッドのことを指す。
図３は、例示的なスロット供給印字ヘッド３００の断面
である。図３は、基板またはダイ３０４と、多数の層３
３０（図１に関して説明したものと類似の機能を有す
る）と、流体障壁層３３６と、オリフィス板３４０と、
インク発射室３４４と、発射要素３４８と、インク供給
源３５２と、インク・リザーバ３５４と、インク・スロ
ット３５６を示している。 【００２４】インク供給源３５２は、インク・スロット
３５６によってインクをインク・リザーバ３５４に提供
する。インクは、（一般に加圧されて）インク・リザー
バ３５４に流れ、発射要素３４８の加熱によって、オリ
フィス板３４０を介して、（通常は）紙受け基板上に放
出される。 【００２５】インク・スロット３５６は、基板３０４な
らびに集積回路３００の電気的構成要素を構成する多層
複合物３３０の厚さを貫通する。スロットは、様々な方
法で作成することができるが、通常は、粒子穿孔（ｐａ
ｒｔｉｃｕｌａｔｅ ｄｒｉｌｌｉｎｇ）によって行わ
れる。この方法は、ダイ３０４の下面で研磨剤を加速
し、完全なスロットが作成されるまでダイ３０４を少し
ずつ削り取る。 【００２６】図４は、例示的なスロット供給印字ヘッド
４００の一部分の平面図である。印字ヘッド４００の一
部分は、インクジェット発射室４４４と隣り合うインク
・スロット４５６を有する。通常、発射室４４４からイ
ンクが放出される前にインクが漏れるのを防ぐために、
オリフィス板（図示せず）がインク・スロット領域とそ
のまわりの領域を覆っている。インク・スロット４５６
のぎざぎざの縁は、このプロセスで使用される研磨剤
が、印字ヘッド４００にぶつかって少しずつ削るような
穴あけプロセスによってできる。インク・スロット４５
６は、インクをペン本体（表示されていない）から発射
室４４４内に横方向に流し、図１に関連して前に説明し
た機構によって放出するようにする。 【００２７】インク・スロット４５６を形成する際に、
研磨剤の流れを目的の出口まで導くために基板をあらか
じめエッチングすると有利なことがある。ドリルは、通
常、ダイの下面（通常は、反対側の精密層がない）の方
から進むので、出口の場所とそのような精密層近くの出
口の形状は、考慮すべき重要な要素である。出口の形状
をより正確にするために、ダイの事前エッチングが行わ
れることがある。プレエッチングを行って、定義した結
晶面に沿って基板を切削することができ、その結果、縁
がきれいになり、ドリルの浮上による印字ヘッドの損傷
が少なくなる。 【００２８】プレエッチングは、いくつかの形態をとる
ことができる。一般に、スロットが形成される領域は、
多層マスクキング工程の間露出したままであり、すなわ
ち、印字ヘッドがプレドリル・エッチングの準備ができ
たとき、スロットが貫通する層はすべて、付着され、マ
スクされかつ／またはエッチングされている。通常、ス
ロットの領域は、マスクされており、したがって、基板
は、この領域で上側層から露出したままである。 【００２９】図５は、プレドリル・シリコン・エッチン
グを行った後でスロットを穴あけする前のスロット領域
の例示的なスロット供給印字ヘッド５００の断面であ
る。印字ヘッド５００は、基板ダイ５０４と、ソース領
域５１２と、誘電体層５２０と、パッシベーション層５
２８と、キャビテーション層５３２と、インク・スロッ
ト・プレドリル・エッチング領域５６０とを有する。 【００３０】プレドリル・シリコン・エッチングは、ソ
ース領域５１２と基板ダイ５０４の特定部分を切削す
る。これにより、基板自体に１つまたは複数のトラフ５
６０が残り、このトラフは、穴あけ中に現れるドリル・
ストリームを導くのに役立つ。図５の印字ヘッドの実施
形態において、インク・スロット・プレドリル・エッチ
ング領域５６０は、基板の４０〜６０ミクロンの深さ、
すなわち基板の厚さ全体の１０％まで拡がる。 【００３１】シリコン・エッチングは、当技術分野にお
いて既知の様々な手段で行うことができる。１つの方法
は、マスキング剤として窒化ケイ素または酸化ケイ素を
使用して、露出したシリコン・ウェハへの水酸化テトラ
メチルアンモニウム（ＴＭＡＨ）の塗布を含む。ＴＭＡ
Ｈは、ケイ酸塩のような添加剤といっしょに使うことが
できる。ＴＭＡＨは、シリコン結晶を定義された結晶面
に沿ってエッチングし、比較的予測可能なエッチング・
パターンを作成する。また、エッチングの深さ、温度、
および時間の関係は、かなり適切に特徴づけられる。 【００３２】しかしながら、図１のような層スタックを
有する集積回路にシリコン・エッチングを適用すること
により、以前に付着されていた層の層剥離が生じること
があることが分かっている。より具体的には、タンタル
・キャビテーション層５３２とその下の層の接触が損な
われ、タンタル層の部分的な層剥離が生じる。タンタル
（キャビテーション）層５３２の層剥離は、繰り返され
る発射（インク放出）のストレスのもとで製品性能の低
下の原因となることがある。 【００３３】タンタルの層剥離の原因は正確に分かって
いないが、シリコン・エッチング反応によって、ドープ
されたシリコン内に電荷が電気化学的に蓄積されるとい
う仮説が立てられている。なぜなら（図２に示したよう
に）基板の高濃度ドープ領域２１２が、基板の表面の大
部分を構成しているので、シリコン・エッチング反応の
電気的影響は、システム内のさらに上層の基礎となる基
板領域に及ぶ。そのような層および／またはドープ領域
のいくつかは、高導電性のグランド・バスと接触してお
り、さらにこの影響が広がる。 【００３４】タンタル層剥離は、タンタル自体がグラン
ド・バスと接していてもいなくても存在し得ることが分
かっている。この影響は、ドープされた基板がグランド
・バスと接触している領域に直接重なっている領域で最
も強く表れる。また、層剥離は、バッチ・エッチング工
程において、ウェハ・ロット内の最も外側のウェハに最
も強く生じる。タンタル層剥離の正確な理由は分かって
いない。 【００３５】遮蔽要素は、この用語が本明細書で使用さ
れるとき、基板、層または構造を作成時の副作用から守
ると同時に、回路内の基板、層または構造の特定領域を
電気的に絶縁するために使用される比較的低コンダクタ
ンスの材料または高コンダクタンスでない材料からなる
障壁である。遮蔽要素は、回路の機能を高めることがで
きるが、また、その目的は、製造中に回路の特定領域を
保護することである。 【００３６】図６は、図５と同類のの断面でプレドリル
・シリコン・エッチングを行った後スロットを穴あけす
る前のスロット領域の例示的なスロット供給印字ヘッド
６００の断面である。印字ヘッド６００は、基板ダイ６
０４と、外部ソース領域６１２と、ゲート電極層６１９
と、パッシベーション層６２８と、キャビテーション層
６３２と、インク・スロット・プレドリル・エッチング
領域６６０と、ゲート酸化物（ＧＯＸ）領域６１８と、
誘電体領域６２０と、内部のｎ型ドープ・シリコン領域
６６４を有する。 【００３７】前と同じようにプレドリル・スロット・エ
ッチングを行う。しかしながら、本実施形態では、下の
ｐ型シリコンと組み合わされたゲート酸化物領域６１８
が、外部ソース領域６１２（ｎ型ドープ・シリコン）を
内部のｎ型ドープ・シリコン領域６６４から有効に遮蔽
する。図６の２次元断面には示してないが、ゲート酸化
物領域６１８は、プレドリル・エッチング領域６６０全
体を囲む障壁として拡がっている。これにより、この領
域において、内部のｎ型ドープ・シリコン領域６６４が
外部ソース領域６１２と電気的に接触することなく、シ
リコン・エッチング反応を行うことができる。遮蔽要素
を使用することにより、上に重なっているタンタル層の
層剥離が、約９９％減少することが分かった。 【００３８】図６の実施形態において、ゲート酸化物領
域６１８は、ｐ型シリコン基板の深さ内に部分的に示さ
れ、ゲート電極層６１９の下に配置されている。この実
施形態において、ポリシリコン／ゲート・マスク段階
は、遮蔽要素を定義するために使用されている。この工
程段階は、最初に、トランジスタ・ゲートの一部として
はたらく薄い酸化物層６１８の成長を含む。ゲート酸化
物６１８の成長は、ダイ６０４の表面から始まり、基板
の中とその上の両方に発達する。酸化物層６１８の成長
の次に、ゲート電極（好ましくはポリシリコン）層６１
９が付着され、次にトランジスタ・ゲートを必要としな
い所のポリシリコン層とゲート酸化物層のエッチングを
可能にするポリシリコン／ゲート・マスクが付着され
る。酸化物６１８は、その下のｐ型シリコン基板６０４
からポリシリコン領域６１９を電気的に絶縁する。ダイ
６０４のポリシリコン／ゲート酸化物層で覆われていな
い領域は、ｎ型ドープされ、Ｎ−ＭＯＳトランジスタの
ドレインおよびソース領域としてはたらく。当然なが
ら、逆の成果（Ｐ−ＭＯＳトランジスタ）が、同じよう
に可能であり、このような実施形態で使用することがで
きる。 【００３９】本実施形態におけるゲート酸化物とポリシ
リコンの選択がある程度任意であり、構成要素を電気的
に絶縁する任意のシステムを使用できることが分かる。 【００４０】この事例での遮蔽要素へのポリシリコンの
追加は、使用される製造工程による。ゲート酸化物（酸
化シリコン）は印字ヘッドの領域を電気的に絶縁する自
然の材料なので、ゲート酸化物（酸化シリコン）なの
で、ゲート酸化物領域６１８とその下のｐ型シリコンで
構成された遮蔽要素は、トランジスタ・ゲート自体と同
じエッチングおよびマスキング工程を使用して同時に作
成されている。したがって、本発明を実施するために遮
蔽要素にポリシリコンを追加する必要はないことを理解
されよう。 【００４１】図６のようにポリシリコン層６１９を加え
ると、複雑になる可能性がある。図６のように、トラン
ジスタは、外部ソース領域６１２と、内部のｎ型ドープ
・シリコン領域６６４（ここではドレイン領域）と、ゲ
ート酸化物領域６１８およびポリシリコン領域６１９に
よって定義されたゲートとによって定義することができ
る。ポリシリコン領域６１９に十分な電荷が溜まると、
トランジスタが作動することができ、ゲート酸化物障壁
６１８の下のダイ６０４の電荷コンダクタンスが高ま
り、遮蔽要素の利点がなくなる。これは、電荷が放散せ
ずに溜まるようにポリシリコン領域６１９が電気的に絶
縁されている場合に起こることがある。この問題は、ポ
リシリコン領域６１９をグランドなどの電荷シンクに接
続するだけで改善されることがある。 【００４２】図７は、例示的なスロット供給印字ヘッド
７００の一部分の平面図である。印字ヘッド７００の一
部分は、インクジェット発射室７４４と、ポリシリコン
＋ゲート酸化物遮蔽要素７６８と、電荷放散要素７７２
とに隣接するインク・スロット・プレドリル・エッチン
グ領域７６０を有する。したがって、印字ヘッド７００
は、シリコン・プレエッチングを行った後で穴あけする
前の図５と図６の実施形態の段階にある。 【００４３】スロット供給印字ヘッド７００は、穴あけ
前の図であり遮蔽要素７６８が導入されているという点
以外は、図４に関して説明したものと類似している。遮
蔽要素７６８は、シリコン・プレドリル・エッチング７
６０の領域がダイ内で電気的に絶縁されるようにその領
域全体を取り囲んでいる。また、電荷放散要素７７２も
提供され、この、電荷放散要素７７２は、トランジスタ
の発火を防ぐためにポリシリコン・リングをアースに接
続するポリシリコンとゲート酸化物の単なる線である。 【００４４】図７の遮蔽要素７６８が、処理の間にスロ
ット・プレドリル・エッチング領域７６０を電気的に絶
縁するだけの役割りをしている実施形態では、後のスロ
ットの穴あけによって遮蔽要素７６８の一部が破壊さ
れ、破壊された空隙に比較的導電性の高いインクを満た
されるかどうかは重要ではない。そのような事例におい
て、遮蔽要素は、スロット供給印字ヘッド７００の構成
後に、唯一実質的にスロット・プレドリル・エッチング
領域７６０を取り囲んでいるが、シリコン・エッチング
段階ではスロット供給印字ヘッド７００を完全に取り囲
んでいる。しかしながら、遮蔽要素７６８に、スロット
供給印字ヘッド７００の論理機構の役割りがある場合に
は、穴あけ段階におけるそのような破壊は許容できない
ことがある。 【００４５】図７においてそれを示す好ましい実施形態
は、幅が約２５ミクロンのポリシリコンとゲート酸化物
のリングを使用し、ポリシリコンは厚さが約３６０ナノ
メートル、ゲート酸化物は厚さが約７０ナノメートルで
ある。遮蔽要素７６８の幅は変更することができる。通
常、遮蔽要素の幅が広いほど、その下の抵抗性基板（低
濃度または無ドープ基板）層の幅が広くなり、得られる
電気的分離が大きくなる。最小有効幅は分かっていない
が、従来の処理技術は、一般に、容易に縮小できない最
小ｘ−ｙ距離を有する。ゲート酸化物の厚さを変更する
ことができる。逆に言うと、ゲート酸化物が薄いほど効
果が小さくなる。当然ながら、遮蔽要素が回路論理の機
能要素としても使用される場合は、ゲート酸化物の厚さ
を決定するために電気的分離以外の検討事項がある。 【００４６】基本的には、問題のある領域を電気的に絶
縁するために任意の材料を使用することができ、それ
は、その材料が、問題のある領域内の比較的導電性の高
い材料が、ダイの他の部分の比較的導電性の高い材料の
「近く」（電気的な意味で）に来るのを防ぐ場合であ
る。普通なら導電性の層または構造の経路に開回路を作
成したり高抵抗要素を導入したりできるのであれば、例
えば、窒化ケイ素、ホウ素−リン−ケイ酸塩ガラス（Ｂ
ＰＳＧ）、リン−ケイ酸塩ガラス（ＰＳＧ）を、誘電体
材料として一般に使用し、遮蔽要素を作成するために使
用することができる。 【００４７】この開示から、遮蔽要素を使用して敏感な
領域または問題のある領域を絶縁するために、多くの様
々な処理手法を使用することができ、敏感な領域または
問題のある領域が、処理と関連した様々な理由のために
存在していることがあることは明らかであろう。そのよ
うな領域を絶縁するために、最終的な結果が、問題のあ
る領域が周囲領域から電気的に絶縁されるのであれば、
代表的な多層集積回路の処理順序を変更することができ
る。電気的な絶縁には、例えば、絶縁材料の直接挿入、
導電体材料の除去、または導電体材料の作成の阻止があ
る。 【００４８】本発明の利点を達成するために、特定の環
境において図７のようなリング形状を使用する必要はな
い。例えば、遮蔽要素は、電荷輸送半島を囲む単純な
線、垂直方向の電荷コンダクタンスを遮蔽する水平層、
または複数層に影響を及ぼす曲線的な３次元構造でよ
い。遮蔽要素は、他の形状の他の遮蔽要素と共に使用す
ることができ、最終的な集積回路内の機能にも役立つこ
とができることが理想的である。 【００４９】本発明は、本開示の教示によって容易に理
解することができる実施形態によって例示的に示され
た。これは、本発明をそのような実施形態に限定するこ
とを意味しない。より正確に言うと、本発明の技法およ
び装置は、集積回路の１つの要素または層の電気化学的
分離が、他の要素または層を製造する際に役立つ場合に
有用であると想像される。本発明は、開示の例示的な説
明によって限定されるようには意図されておらず、併記
の特許請求の範囲によってのみ限定される。以下におい
ては、本発明の種々の構成要件の組み合わせからなる例
示的な実施形態を示す。 １．遮蔽要素を含む集積回路。 ２．前記遮蔽要素が、低コンダクタンス半導体領域の上
に配置された誘電体層を含む上項１に記載の集積回路。 ３．前記誘電体層が、ゲート酸化物を含む上項２に記載
の集積回路。 ４．前記遮蔽要素が、さらに、前記ゲート酸化物層の上
に配置されたゲート電極層を含む上項３に記載の集積回
路。 ５．前記ゲート電極層をグランドに接続する電荷放散要
素をさらに含む上項４に記載の集積回路。 ６．前記遮蔽要素が、第２のドープ・シリコン領域から
第１のドープ・シリコン領域を電気的に分離する上項５
に記載の集積回路。 ７．前記第１のドープ・シリコン領域が、シリコン・エ
ッチング処理にかけられる上項６に記載の集積回路。 ８．前記シリコン・エッチングが、ドリル・スロットを
事前に定義するために使用される上項７に記載の集積回
路。 ９．遮蔽要素を含む集積回路を含む流体放出装置。 １０．前記集積回路が、少なくとも１つのドープ・シリ
コン層を貫通するドリル・スロットと、前記１つのドー
プ・シリコン層とを含み、前記１つのドープ・シリコン
層が、前記遮蔽要素によって前記ドリル・スロットを囲
む第１の部分と第２の部分とに少なくとも実質的に分割
された上項９に記載の流体放出装置。 １１．前記遮蔽要素が、低コンダクタンス・シリコン層
の上に配置されたゲート酸化物層を含む上項１０に記載
の流体放出装置。 １２．多層集積回路を含み、さらに、製造工程の破壊的
な副作用を防ぐために前記回路の敏感な部分を電気的に
絶縁する手段を含む印字ヘッド。 １３．半導体のダイと、前記インクの流れを可能にする
前記ダイの全体にわたって配置されたドリル・スロット
とをさらに含み、前記敏感な部分が、前記ドリル・スロ
ットを囲む半導体ダイのドープ層内に領域を含む上項１
２に記載の印字ヘッド。 １４．多層集積回路の作成方法であって、半導体ダイの
前記表面に、少なくとも１つの絶縁層を形成する段階
と、少なくとも前記絶縁層をエッチングし、それによ
り、半導体領域と絶縁領域の両方を有する表面を形成す
る段階と、前記表面を、前記表面が絶縁領域とドープ半
導体領域からなるようにドープする段階と、前記表面
が、前記半導体ダイの上に配置された無傷の絶縁体領域
によって第２のドープ半導体領域から分離されたドープ
半導体領域を有する方法。 １５．前記第１のドープ半導体層上に少なくとも１つの
絶縁層を形成する段階が、ゲート酸化物層を成長させる
段階を含む上項１４に記載の方法。 １６．前記第１のドープ半導体層上に少なくとも１つの
絶縁層を形成する段階が、さらに、ゲート電極層を付着
させる段階を含む上項１５に記載の方法。 １７．タンタル・キャビテーション層を付着させる段階
をさらに含む上項１６に記載の方法。 １８．前記第１のドープ半導体領域を少なくともＴＭＡ
Ｈで処理する段階をさらに含む上項１６に記載の方法。 １９．多層集積回路の製造方法であって、１つまたは複
数の導電体層を形成する段階と、前記の１つまたは複数
の導電体層の少なくとも一部分を絶縁する少なくとも１
つの遮蔽要素を形成する段階と、前記１つまたは複数の
導電体層をさらに処理する段階とを含む方法。 ２０．少なくとも１つの遮蔽要素を形成する段階が、さ
らに、ゲート酸化物層を成長させる段階と、多結晶シリ
コン層を付着させる段階と、マスクを使用して前記ゲー
ト酸化物および多結晶シリコン層をエッチングする段階
と、露出した半導体のコンダクタンスを高めるためにド
ープする段階とをさらに含む上項１９に記載の方法。 ２１．遮蔽要素と少なくとも１つのドープ半導体層を貫
通するドリル・スロットとを含む多層集積回路をさらに
含む印字ヘッドを含み、前記１つのドープ半導体層が、
前記遮蔽要素によって前記ドリル・スロットを囲む第１
の部分と第２の部分とに少なくとも実質的に分割された
インクジェット・プリント用カートリッジ。 ２２．インクジェット・プリンタに有用なスロット供給
印字ヘッドであって、少なくとも１つのシリコン・ダイ
とタンタル・キャビテーション層とをさらに含む多層集
積回路と、前記シリコン・ダイの中に配置されたドリル
・スロットと、前記シリコン・ダイの前記表面にある前
記ドリル・スロットを囲むドープ・シリコン領域と、前
記ドリル・スロットを囲み、低コンダクタンス・シリコ
ン・ダイのすぐ上に配置された前記ドープ・シリコン領
域を実質的に囲むゲート酸化物の囲いと、前記ゲート酸
化物の囲いのすぐ上に配置された多結晶シリコン層とを
含み、前記多結晶シリコンが、前記多結晶シリコン層を
アースに接続する放散要素を含むスロット供給印字ヘッ
ド。 【発明の効果】多層集積回路の製造において、ある工程
が、他の段階で生成される構成要素に支障をきたすこと
がある。そのような副作用を、遮蔽要素を設けることで
防ぐ効果がある。

【図面の簡単な説明】 【図１】インクジェット印字ヘッドに使用可能な例示的
な集積回路の断面の１つの実施形態を示す図である。 【図２】集積回路の水平断面の１つの実施形態の図であ
る。 【図３】例示的なスロット供給印字ヘッドの断面の１つ
の実施形態の図である。 【図４】例示的なスロット供給印字ヘッドの１つの実施
形態の一部分の平面図である。 【図５】プレドリル・シリコン・エッチングを行った後
でかつスロットを穴あけする前のスロット領域を通る例
示的なスロット供給印字ヘッドの１つの実施形態を示す
断面図である。 【図６】プレドリル・シリコン・エッチングを行った後
でかつスロットを穴あけする前のスロット領域を通る例
示的なスロット供給印字ヘッド６００の１つの実施形態
の断面図である。 【図７】例示的なスロット供給印字ヘッドの１つの実施
形態の一部分の平面図である。 【符号の説明】 １００ 集積回路 １０４ ダイ １０８ ゲート領域 １１２ ソース領域 １１６ ドレイン領域 １１８ ゲート酸化物層 １１９ ゲート電極層 １２０ 誘電体層 １２４ 抵抗／導電体層 １２６ 導電体層 １２８ パッシベーション層 １３２ キャビテーション層 １３６ 流体障壁層 １４０ オリフィス板 １４４ 放出室 １４８ 発射要素

───────────────────────────────────────────────────── フロントページの続き (72)発明者 フランク・ランドルフ・ブライアント アメリカ合衆国テキサス州76209，デント ン，クレストウッド・プレイス・2125 (72)発明者 ポール・アイ・ミクラン アメリカ合衆国テキサス州75234，ファー マーズブランチ，ガーデンブルック・ドラ イブ・ナンバー7100・3635 Ｆターム(参考） 2C057 AF93 AG12 AG83 AP02 AP22 AP34 AP56 AQ02 5F048 AC01 BA01 BB05 BF11 CB03 CB04 5F140 AA26 AB01 BA01 BA03 BA07 BF01 BF04 CB01 CC01 CC02 CC05 CC07 CC08 CD10

Claims (1)

1. 【特許請求の範囲】 【請求項１】遮蔽要素を含む集積回路。