CN1442901A - 器件和制造集成电路的方法 - Google Patents

Abstract

提供了集成电路和制造它们的方法。特别是，提供了具有屏蔽单元的集成电路。

Description

器件和制造集成电路的方法

                         背景

许多现代器件都有在一衬底上淀积多层集成电路的电子元件。这些层通常是结合衬底的表面半导电性，具有不同的电子和物理特性，且由它们彼此关联的定位组合成逻辑电路。

建立多层集成电路的工艺包括多道工序。通常，用一个半导体特性块或“模(die)”作为开始点。这个模，通常是硅晶体，但是有时也是砷化镓，锗或其它有半导体特性的物质，“掺”以少量杂质用来提高导电性。模的不同表面区可以被反相(是从提供电荷的杂质或接受电荷的杂质方面来讲)掺杂，以产生最基本的晶体管元件。可以通过掺杂介质掩模或模表面层的后掺杂刻蚀来实现表面掺杂区的空间排布。

多个其它层可以加到这样的一个集成电路上：它包括有源晶体管的栅电极层，用于传输电子信号的导电层，用于隔离元件或提供电阻的绝缘层，用于化学上保护元件的钝化层，和用于给出所需机械特性电路的物理层。这些层可以有不同的水平布置，并且通常能够通过淀积，掩模和/或刻蚀增加。

然而，有时制作多层集成电路的一些工序会受到在其它工序中生成的元件的干扰。例如，化学刻蚀工序利用了电化学反应，这些反应会受到其它层的电特性的干扰，或在其它层里引起化学分解。这些副作用使周围的设计变得困难，另外还会要求一些不必要的制造工序且通常会增加成本。这些副作用的来源经常是未知的。

                       发明概述

本发明的一个实施例与具有屏蔽单元的集成电路有关。本发明的其他实施例可以从说明书中，包括权利要求书，清楚地看到。

                       附图简述

通过实例且不局限它，利用附图阐述本发明，附图中相同标号表示相同部分且其中：

图1是一个可用于喷墨打印头典型集成电路剖面图的实施例；

图2是一个集成电路水平剖面图的实施例；

图3是一个典型槽馈打印头剖面图的实施例；

图4是一个典型槽馈打印头一部分平面图的实施例；

图5是一个在钻前硅刻蚀发生之后，钻槽之前穿过槽区的典型槽馈打印头的剖面图的实施例；

图6是一个在钻前硅刻蚀发生之后，钻槽之前穿过槽区的典型槽馈打印头600的剖面图的实施例；和

图7是一个典型槽馈打印头一部分平面图的实施例。

                       发明详述

总的来说，所描述的是改进的集成电路和制造它们的方法。在下面的描述中，出于说明目的，为全面理解典型的实施例，阐述了许多具体细节。然而，在特定的境况下，可以无需这些具体细节实现本发明，这一点是本领域的技术人员都可以明白的。

基于本发明的半导体实施例和生产他们的方法可应用于种类广泛的技术和材料。尽管本说明用硅衬底为例，但它并不局限于采用硅衬底的器件或方法，还可以用于用来生成集成电路的其它材料，包括砷化镓和锗但并不局限于它们。而且，尽管基于本发明实施例的一些器件示为包括了一些具体n和p型区，但是应该清楚的知道，这里的技术同样适用于各种区的导电性反相的半导体器件，用以提供所阐述器件的同类器件。

另外，为有效地绘出合适的信息，一些图已经被扩大。例如，在一个衬底上建立多层集成电路，而此衬底比在其顶部布置的层厚几倍并非是异常。这些顶层，假如与下面的衬底或彼此之间按比例画出，可能太薄以至在电路里看不见，因此有时就没有按比例示出。而且，尽管其中器件的实施例以二维示出，但应该理解，这些图例仅仅表示了组成器件三维结构的一部分。关于集成电路实施例图，方向“上”，意味着“上方”、“向上”、“上面”等，是指通常出现淀积层(远离衬底模)的方向，尽管这可以不是集成电路实际使用的最终方向。

为多种应用制造了多种类型的集成电路。这些电路有许多需要多层加工，包括将在一层里的物质加到衬底上，其中通过掩模或刻蚀工艺空间排布所加的物质。淀积、掩模和/或刻蚀工序在完成集成电路结构的过程中可以多次重复进行。

通常，对集成电路的一层的加工能够影响到在加工这层之前或之后经淀积的层。例如，在一些电路里，用刻蚀工序一次切割数层，此过程中触及多种化学物质和电环境。作为另一例子，在较低层里具有特殊化学或电子特性的物质排布能够影响在上面淀积的后一层的淀积特性、粘结性或电特性。

从本发明的实施例可以看出通过使用屏蔽单元尽量减小这些困难，在加工过程中屏蔽单元可以使层与层之间或在层内部的干扰最小。可以预料，这些屏蔽单元可以使用在各种要求多道加工工序建立集成电路的应用中。

在液体喷射器件领域能够发现多层集成电路应用的例子。液体喷射器件的一些实施例能够被集成为一个单一电路。这种包括许多形式的喷墨打印头的实施例，经常设计成多层集成电路，较低层里的集成电路控制较高层里的喷墨点火机构。在这方面，喷墨打印头为多层集成电路里屏蔽单元的论述提供了一个有效的典型系统。喷墨打印头通常应用在喷墨盒里，且也可以应用在计算机系统应用的打印机中，特别是家庭使用者或者对颜色要求不高或要求特殊打印应用的地方。

图1是用于喷墨打印头的典型集成电路100的剖面图。图1有一个模104，模上是一个在源区112和漏区116之间工作的栅108。电路100有一个栅氧化层118，一个栅电极层119，它在图1的实施例里优先选用多晶硅或“多晶”层，一个绝缘层120，一个电阻/导电层124，一个导电层126，一个钝化层128，一个空化层132，一个液体阻挡层136，和一个喷口板140。在一些实施例中，液体阻挡层136与喷口板140形成一个集成层。集成电路100还有一个喷射腔144和一个点火单元148。如图1所示的集成电路100通常还有另一个布置在空化层132上面的导电层，但是这一层在图1里没有示出。

如图1所示，集成电路100包括由于p型硅模104，n掺杂的源区112和漏区116，和栅108之间的相互作用而形成的N-MOS晶体管。栅108包括布置在栅电极层119下面的栅氧化层118。

电路100的逻辑单元控制点火单元148，它包括一段电阻/导电层124，其直接布置在钝化层128的下面，那里导电层126不存在。在打印处理过程中，点火单元148的加热引起喷射腔144里的墨水快速膨胀，并离开喷射腔144。

多个层在打印期间为集成电路100提供了物理保护。钝化层128用来实现元件与喷射腔144里的腐蚀性墨水和部分液体阻挡层136之间的化学隔离。这些钝化层经常是，但不是必需是，由氮化硅，碳化硅或者是由这两者的组合构成的。空化层132最好由较为惰性的弹性物质组成，此物质具有很好的可以吸收点火时墨水气泡崩裂的冲击的能力。在空化层里通常用钽提供这种冲击吸收特性，尽管也可以有效的使用有类似特性的其它物质。绝缘层120用来热隔离点火单元148，因此优先考虑的厚度至少是2000埃，6000至12000埃更典型。

如图1所示的集成电路100缺少比较厚的场氧化层，场氧化层经常用来构成多层集成电路。众所周知，经过首先对衬底掺杂，随后用“岛掩模”提供场氧化层，接着通过生长栅氧化层和用“多晶/栅”掩模淀积多晶硅栅电极层设置晶体管栅极，然后对那些未被场氧化层覆盖的区域反相掺杂，从而确定p和n掺杂区这样的一个过程，构成晶体管是可行的。在这样的一个过程里，场氧化层起着掩模介质和使逻辑元件在需要的地方彼此隔离的电隔离层的作用。然而，在图1中，集成电路100是在没有岛掩模工艺和衍生的场氧化层的境况下构成的。

为了舍弃场氧化层，在集成电路内被隔离的元件可以使用他们自身的晶体管栅极进行隔离。图2是一个典型的在没有岛掩模工艺的情况下构成的晶体管的平面版图。图2是一个水平剖面图，图示了一个集成电路200，两个晶体管202和204，一个源电势区212，漏电势区216(标为相同标号，但没有电连接)，和栅电极层区219。图2中，源电势区212和漏电势区216都是示为n掺杂区。栅电极层区219覆盖在薄栅氧化区(未示出)上，而薄栅氧化区覆盖在模的p型硅上。

由加在栅电极区219的信号触发晶体管202和204，这就使得在栅电极层区219下面的p型区内的边界导电率增加，有效地使源区212和相应的漏区216连接。源区212(n掺杂区)在集成电路200这一层表面的绝大部分上延伸，因此提供了一条电荷传输管道。然而，通过栅电极层区219的匣结构和下面的栅氧化层和p型模区(未示出)，使晶体管202和204彼此隔离。

图2所示的晶体管版图有这样的优点：在制造工艺中并不要求岛掩模工序，因此可以降低成本并且简化制造工艺。然而，图2所示的版图产生了大面积的电荷传输掺杂区(源区212)，而在这个区里本来将要布置一层场氧化层(或其它绝缘层)。这使集成电路200的较低表面有很多被电连接。

已经知道，在为槽馈打印头进行的集成电路设计中，这种电连接会干扰后面的层处理。槽馈打印头涉及到这样一个打印头，它借助钻通模使墨水可以从墨水孔流进喷墨腔的钻槽给喷墨点火机构馈送墨水。图3是一个典型的槽馈打印头300的剖面图。图3包括一个衬底或模304，多个层330(功能与图1所描述的相似)，一个液体阻挡层336，一个喷口板340，一个喷墨腔344，一个点火单元348，一个墨源352，一个贮墨器354，一个墨槽356。

墨源352通过墨槽356给贮墨器354提供墨水。墨水流进(通常在加压下)贮墨器354，由点火单元348加热，穿过喷口板340喷到接受底层的纸上(通常)。

墨槽356延伸贯穿了整个衬底304和多层合成体330，合成体330构成了集成电路300的电子元件。可以用多方法产生槽，但通常是采用粒子钻孔完成。这种方法在模304的下侧加速研磨粒子，成片削去模304，直至开出一个完整的槽。

图4是一个典型槽馈打印头400一部分的平面图。打印头400部分有一个与喷墨腔444邻接的墨槽456。喷口板，这里未示出，通常要覆盖墨槽和周围的区域以防止墨水在喷出前从喷墨腔444流出。墨槽456的粗糙边缘是由于钻孔加工引起的，因为在这个过程中使用的研磨粒子撞击打印头400并且削掉很小的部分。墨槽456使墨水从笔体(未示出)流出，随后横向流进喷墨腔444，通过前面结合图1所述的机构喷出。

在形成墨槽456的过程中，通常最好是预刻蚀衬底，以便将研磨粒子流导向正确的出口点。通常从模的下侧(在这里通常不存在相对侧的细致分层)进行钻孔，因此出口点和在这样细致分层附近的出口孔外形是要考虑的重要因素。为了得到正确的出口，通常需要对模进行预刻蚀。进行预刻蚀，使沿确定的晶体平面切割衬底，这会产生整洁的边并且减少由于钻孔显露对打印头的损伤。

预刻蚀可以有多种方式。通常，在多层掩模处理过程中将要形成槽的区域保持露出，这意味着当打印头为钻前刻蚀做好准备时，槽穿过的所有的层都已经完成淀积、掩模和/或刻蚀。通常，槽区已经被掩模起来，这样衬底经过表面层在这些区域里留下暴露部分。

图5是一个在钻前硅刻蚀发生之后，钻槽之前穿过槽区的典型槽馈打印头500的剖面图。打印头500包括一个衬底模504，一个源区512，一个绝缘层520，一个钝化层528，一个空化层532，和一个墨槽钻前刻蚀区560。

钻前硅刻蚀将要切掉穿源区512和衬底模504的一定部分。这将在衬底本身留下一个或多个槽560，这些槽将帮助引导在钻孔期间出现的钻孔流。图5所示的打印头实施例中，墨槽钻前刻蚀区560延伸入衬底40-60微米深，或约为整个衬底厚度的10％。

可以通过本领域内所知道的多种方法完成硅刻蚀。一种方法包括对露出的硅片应用氢氧化四甲基铵(TMAH)，用氮化硅或氧化硅作为掩模介质。TMAH可以结合添加剂如硅酸盐使用。TMAH沿确定的晶体平面刻蚀硅晶体，产生相应的预定刻蚀图形。刻蚀的深度、温度和时间之间的关系也是众所周知的。

然而，已经知道，对具有如图1所示层堆的集成电路上用硅刻蚀可以在先前淀积的层之间引起脱层。更准确地说，打乱了在空化层532和下面的层之间的接触，导致了空化层532的部分脱层。空化层532的脱层在重复点火(墨水喷射)的应力下导致了不良的产品性能。

尽管脱层的缘由还没能确切知道，但可以猜测，这是硅刻蚀的电化学反应引起电荷在掺杂的硅内部积累的结果。因为(如图2所示)衬底上的重掺杂区212包含了衬底的许多表面，硅刻蚀反应的电效应传到位于系统内更高层的下面的其他衬底区。这些层中的一些和/或掺杂区与有很高导电性的地线接触，进一步增强了此效应。

已经发现，不管空化层532本身是否与地线接触，都能够出现脱层。在直接位于掺杂衬底与地线接触区上面的区内，这种效应显得最强烈。在一批刻蚀加工期间位于晶片组的最外面的那些晶片内，脱层也显得最强。对于脱层的确切原因还没能知道。

屏蔽单元，当这一术语在这里使用时，是一道屏障，它由比较低的导电材料或缺少高导电的材料组成，用来电隔离衬底、层或电路内部结构的一定区域，目的在于保护衬底，层或结构以免受到生产时的副作用损伤。当屏蔽单元增加了电路功能，其目的也是为了在生产过程中保护电路的一定区域。

图6是与图5类似的剖面图，示出了在钻前硅刻蚀发生之后，钻槽之前穿过槽区的典型槽馈打印头600。打印头600包括一个衬底模604，外部源区612，一个栅电极层619，一个钝化层628，一个空化层632，一个墨槽钻前刻蚀区660，栅氧化(GOX)区618，绝缘区620，和内部n掺杂硅区664。优先选用钽构成空化层632，然而也可使用其他材料，包括SiC和TiN。已经知道钽空化层会发生脱层问题，相信使用其他材料例如TiN的空化层也会发生脱层问题。

与前面一样进行槽钻前刻蚀。然而，在这个实施例中，栅氧化区618与下面的p型硅结合有效的防止了外部源区612(包括n掺杂硅)和内部n掺杂硅区664的连接。虽然栅氧化区618在图6的二维剖面图中未示出，但它作为一道屏障在整个钻前刻蚀区660周围延伸。因此，可以在这个区里发生硅刻蚀反应，而不需要在内部n掺杂硅区664与外部源区612有电接触。已经知道，以这种方式应用屏蔽单元使上覆的由钽构成的空化层632的脱层减少了近99％。

在图6的实施例中，栅氧化区618有一部分深入p型硅衬底，一部分在栅电极层619的下面。在这实施例中，多晶/栅掩模工序用来确定屏蔽单元。这一处理工序首先涉及生长一层薄氧化层618作为晶体管栅极的一部分。栅氧化层618在模604的表面处开始生长，同时在衬底内和衬底上生长。在氧化层618生长之后是淀积栅电极(优先选择多晶硅)层619，接着是多晶/栅掩模，它使晶体管栅极不需要的栅氧化层和多晶硅层被刻蚀掉。氧化层618使得多晶硅区619与下面的p型硅衬底604电隔离。对模604区没有被多晶硅/栅氧化层覆盖的区进行n掺杂，作为N-MOS晶体管的源区和漏区。当然，相反的结果(P-MOS晶体管)同样是可能的，是可以在此实施例中应用。

可以看到，本实施例中，选择栅氧化层和多晶硅是用于电隔离元件的任意选用方式。

这样，根据制造工艺，可以在屏蔽单元上附加多晶硅。因为栅氧化层(二氧化硅)是一种用作使打印头的一些区电绝缘的天然材料，与晶体管栅极本身一样使用相同的刻蚀和掩模工序，通过栅氧化区618和下面的p型硅形成的屏蔽单元同时产生。因此可以认识到，在屏蔽单元上附加多晶硅对于实现本发明并非是必不可少的。

如图6所示，附加多晶硅层619也可以引起复杂化。如图6所示，可以通过外部源区612，内部n掺杂硅区664(现在是漏区)和由栅氧区618和多晶硅区619确定的栅，确定晶体管。假如足够的电荷在多晶硅区619内积累，晶体管就会触发，增加位于栅氧化层屏障618下面的模604内的电荷传导率，这使得屏蔽单元的优势化为零。假如电隔离多晶硅区619，使得电荷积累而没有耗散，就会发生这种情况。利用多晶硅区619直接连接电荷井，如地，就可以缓和这个问题。

图7是一个典型槽馈打印头700一部分的平面图。这部分打印头700包括与一个喷墨腔744邻接的墨槽钻前刻蚀区760，一个多晶硅+栅氧化物屏蔽单元768，和一个电荷耗散单元772。因此，打印头700处于图5和图6实施例阶段，硅预刻蚀发生之后，钻槽之前。

槽馈打印头700与结合图4所作的说明相似，但所示出的是在钻槽之前的情况，其中屏蔽单元768已经形成了。屏蔽单元768围住了硅钻前刻蚀760的整个区，使得这个区在模内被电隔离。还设置了电荷耗散单元772，它就是一条多晶硅和栅氧化物的线，使多晶硅环和地连接，防止晶体管触发。

在一个实施例中，图7所示的屏蔽单元768只用来在处理期间电隔离槽钻前刻蚀区760，与后面的钻槽是否会破坏部分屏蔽单元768使较为导电的墨水充满破裂的空隙没有关系。在这种情况下，屏蔽单元仅是在槽馈打印头700建立之后大体上围住槽钻前刻蚀区760，而不是在硅刻蚀阶段完全围住槽馈打印头700。然而，假如屏蔽单元768在槽馈打印头768的逻辑单元里有用途，在钻槽阶段的这种破损就是不可接受的。

图7所示的优选实施例使用了约25微米宽的多晶硅和栅氧化层环，多晶硅的厚度约3600埃，栅氧化层的厚度约700埃。屏蔽单元768的宽度是可变的。通常，屏蔽单元越宽，电阻性衬底(轻掺杂或没有掺杂的衬底)层底部就越宽，且提供的电隔离越大。虽然不知道最小有效宽度，但典型的常规工艺技术具有最小x-y分辨率，此分辨率不容易减小。栅氧化层的厚度也是可变的。相反，栅氧化层越薄，它的有效性就越小。当然，假如屏蔽单元也被用作逻辑电路的功能单元，除了电隔离外，将要考虑栅氧化层的厚度。

原则上，任何材料都可以用来电隔离有问题的区，如果这种材料能够防止在有问题的区内的较为导电的材料“靠近”(在电学意义上)其他模内的较为导电的材料。例如，氮化硅，硼磷硅化玻璃(BPSG)，和磷硅玻璃(PSG)通常用作绝缘材料，并且用来形成屏蔽单元，只要它们在通向其他导电层或导电结构路径上形成开路或引入高阻单元。

从本说明可见，许多不同的工艺方法都可以用屏蔽单元来隔离敏感的或是有问题的区，那些敏感的或是有问题的区会因为多种与加工有关的原因而出现。为了隔离这样的区，只要最终结果是使得有问题的区与周围的区电隔离，可以考虑改变典型的多层集成电路的加工顺序。电隔离包括直接插入绝缘材料，去掉导电材料，或者阻止产生导电材料。

为了得到本发明的优点，在一定的条件中不一定要用图7所示的环的形式。例如，屏蔽单元可以是一条封闭电荷传输岛的简单的线，一个水平的阻止垂直电荷传导的层，甚至是一个影响多个层的圆形三维结构。屏蔽单元可以和其他形状的屏蔽单元连接，最好也能够在最后的集成电路里起作用。

以上的典型方式对本发明作了说明，通过一些实施例可以很容易的理解本发明公布的技术。这并不意味着本发明将局限于这些实施例。相反，可以预见，在一个集成电路的一个单元或层的电化学隔离对形成其他单元或层的帮助中，本发明的技术和器件都是有用的。本发明将不受公布的典型说明的限制，而是根据权利要求书限定。

Claims (28)

1.一种集成电路，保括一个屏蔽单元。

2.根据权利要求1的集成电路，其中屏蔽单元包括一个布置在一个有低导电率的半导体区的上面的绝缘层。

3.根据权利要求2的集成电路，其中绝缘层包括栅氧化层。

4.根据权利要求3的集成电路，其中屏蔽单元还包括一个布置在栅氧化层上的栅电极层。

5.根据权利要求4的集成电路，其中还包括一个使栅电极层和地连接的电荷耗散单元。

6.根据权利要求5的集成电路，其中屏蔽单元使第一掺杂的硅区和第二掺杂的硅区电隔离。

7.根据权利要求6的集成电路，其中第一掺杂的硅区对于硅刻蚀加工处理是暴露的。

8.根据权利要求7的集成电路，其中硅刻蚀用来预先确定一个钻槽。

9.一种液体喷射器件，包括一个具有一个屏蔽单元的集成电路。

10.根据权利要求9的液体喷射器件，其中所述的集成电路是多层集成电路，它包括一个穿过至少一层掺杂的硅层的钻槽，这层掺杂的硅层基本上被屏蔽单元至少分成一包围钻槽的第一部分和一个第二部分。

11.根据权利要求10的液体喷射器件，其中屏蔽单元包括一个布置在有低导电率硅层上面的栅氧化层。

12.一种打印头，包括一个多层集成电路，还包括用来电隔离所述电路的一个敏感部分以防止制造过程的有害副作用的装置。

13.根据权利要求12的打印头，还包括一个半导体模，一个贯穿模布置的允许墨水流动的钻槽，其中所述敏感部分包括在半导体模的一个掺杂层内一个围绕钻槽的区。

14.制造多层集成电路的过程，包括下列步骤：

在一个半导体模的表面形成至少一层绝缘层；

刻蚀至少是所述绝缘层从而形成包括了半导体区和绝缘区的一个表面；

对所述表面掺杂，这样在绝缘区和掺杂的半导体区形成所述的表面；

其中所述表面包括一个掺杂的半导体区，这个半导体区通过布置在半导体模上的完整绝缘区与一个第二掺杂半导体区隔开。

15.根据权利要求14的过程，其中在所述第一掺杂的半导体层上形成至少一层绝缘层的步骤包括生长一层栅氧化层。

16.根据权利要求15的过程，其中在所述第一掺杂的半导体层上形成至少一层绝缘层的步骤进一步包括淀积一层栅电极层。

17.根据权利要求16的过程，进一步包括淀积一层空化层。

18.根据权利要求16的过程，进一步包括用至少是TMAH加工处理所述第一掺杂半导体区的步骤。

19.根据权利要求17的过程，其中空化层包括从钽，SiC，和TiN构成的组中选择的一种材料。

20.一种制造多层集成电路的过程，包括：

形成一层或多层导电层；

形成至少一个与所述一层或多层导电层的至少一部分绝缘的屏蔽单元；

进一步处理所述的一层或多层导电层。

21.根据权利20所要求的过程，其中形成至少一个屏蔽单元的步骤进一步包括：

生长一层栅氧化层；

淀积一层多晶硅层；

使用掩模方法刻蚀栅氧化层和多晶硅层；和

掺杂，以便提高半导体导电率。

22.一种喷墨打印盒，包括：

一个打印头，还包括一个多层集成电路，所述集成电路包括一个屏蔽单元和一个穿过至少一层掺杂的半导体层的钻槽；

其中这层掺杂的半导体层基本上被屏蔽单元至少分成一个包围钻槽的第一部分和一个第二部分。

23.一种可用于喷墨打印机的槽馈打印头，包括：

一个多层集成电路，所述集成电路进一步包括至少一个半导体模和一个空化层；

一个穿过硅模布置的钻槽；

一个在硅模表面包围钻槽的掺杂硅区；

一个基本上包围了掺杂硅区的栅氧化壳，这个掺杂硅区包围钻槽并且直接淀积在低导电率的硅模上；和

一个直接布置在栅氧化壳上的多晶硅层，这个多晶硅层包括一个使多晶硅层和地连接的耗散单元。

24.一种在多层集成电路中禁止空化层脱层的方法，包括以下步骤：

形成一层空化层；

用一个屏蔽单元使导电层的第一部分与它的第二部分电绝缘；和

在第一部分和第二部分的上面并且包括在屏蔽单元上面淀积空化层。

25.根据权利要求24的方法，其中电绝缘的步骤包括在导电层的一部分内生长一层场氧化层。

26.根据权利要求25的方法，进一步包括在场氧化层上淀积一层多晶硅。

27.根据权利要求24的方法，其中空化层包括从钽，SiC，和TiN构成的组中选择的一种材料。

28.根据权利要求24的方法，其中导电层包括一个在衬底内经掺杂的区。

Images