TWI321365B - - Google Patents

Description

1321365 九、發明說明： [發明所屬之技術領域】 本發明係有關於一種用於封裝發光二極體晶片（led ehip)之模具結構、及發光二極體晶片之封裝方法，尤指一 棘町避免封裝膠溢流（overflow)至發光二極體（LED)的 基板背部之模具結構及封裝方法。 【先前技術】 請茶閱第一圖及第二圖所示，其分別為習知用於封裝 發光二極體晶片之模具結構之側視分解示意圖、及習知下 模具^俯視®。由®1中可知，習知之模具結構m係包括有： 一上核具1，、及—與該上模具1 a相互配合之下模具2 a /、中13玄下杈具2 a係具有複數個大尺寸之容置空間 2 0 3 ° 圖所示，其係為習知設置發光二極體晶片 '^ 上之上視圖。由圖中可知，習知藉由蝕刻 ec ing :、方，將—基板3 a蝕刻出複數個載晶 正、負極接腳3 ο 0 a、3 0工a。 υ aEDcMps) 4a^ 線的方式’將每—個發光二曰a。之:吏，，由打 未示）透過導線4 〇 a以上片4 a之正、負極端（圖 對應正、負極接腳;3 〇 〇刀、1電性連接於該基板3 a之相 a 3 Q 1 a。此外，習知之該 5 1321365 等發光二極體晶片4 a係區分成複數個發光二極體晶片區 '域，每一個發光二極體晶片區域係具有複數個依矩陣排列 、 並對應該容置空間2 0 a大小之發光二極體晶片4 a (如 第三圖所示，該發光二極體晶片區域將會安裝5木5個發 光二極體晶片4 a於該等載晶區3 0 a上）。 請參閱第四圖所示，其係為習知上模具與下模具配合 前之示意圖。由圖中可知，該基板3 a在設置於該上模具 0 1 a之前係將一層自黏性膠帶5 a貼附於該基板3 a的背 面。 請參閱第五圖所示，其係為習知上模具與下模具配合 後，封裝膠溢流至膠帶背面之示意圖。由圖中可知，當該 上模具1 a與該下模具2 a相互配合，並將封裝膠6 a灌 入該等容置空間2 0 a後，因為熱膨脹及該容置空間2 0 a的尺寸較大而產生壓力集中在中央區的關係，所以不但 使得該基板3 a產生變形，更使得該封裝膠6 a過度溢膠 至該自黏性膠帶5 a的背面（箭頭所指之處係為溢流之封 籲 裝膠），而不致於造成封裝膠之浪費及無法清除之缺點。 然而，上述習知之模具結構m仍具有下列之缺點： 1、該自黏性膠帶5 a不但成本高，而且貼附於該基板3 - a的背部之方式也需要透過精密的黏貼設備。 • 2、由於習知之該等發光二極體晶片4 a過於緊靠，而造 成強度不足的現象。 3、由於該等容置空間2 0 a的尺寸過大，而造成該等封 裝完成後之發光二極體晶片4 a不易進行脫模，進而 6 1321365 造成模具脫模良率降低。 是以，由上可知，目前習知用於封裝發光二 之模具結構，顯然具有不便無失存在，^ 緣是，本發明人有感上述缺失之可改善，且：攄= 來從事此方面之相關經驗，悉心觀察且研究之，創己^ 理之運用’而提出—種設計合理衫效改善 = 發明。 、六大心不 【發明内容】 本發明所要解決的技術問題，在於提供—種用於封褒 發光二極體晶片（LED ehip)之模具結構、及發光二極體晶片 之封裝方法’而此模具結構及封裝方法係可避免封裝膠溢 流（overflow)至發光二極體（LED)的基板之背部。 為了解決上述技術問題，根據本發明之其中一種方 案，提供一種用於封裝發光二極體晶片之模具結構，其包 括.一上模具及一下模具。其中，該下模具係與該上模具 相互配合’並且該下模具係具有一主要流道（main flow channel)、複數個形成於該主要流道的側邊之容置空間、複 數個橫向地（transversely )使每一個容置空間彼此相連通 之次要流道（secondary flow channels)、以及複數個穿透該 下模具之脫模頂腳（pins)。 為了解決上述技術問題，根據本發明之其中一種方 案’提供一種發光二極體晶片之封裝方法，其包括：首先’ 提供兩個相互配合之上模具與下模具，其中該下模具係具 7 1321365 有一主要流道（main flow channel)、複數個形成於該主要 流道的侧邊之容置空間、複數個橫向地（transversely )使 母一個谷置空間彼此相連通之次要流道（sec〇ndary flow channels)、以及複數個穿透該下模具之脫模頂腳（pins); 然後，透過該上模具，將已打線完成之複數個發光二極體 晶片（wire-bonded LED chips )’以相對應該等容置空間的 方式壓合該下模具。 接下來，將封裝膠從該主要流道灌入，以使得該封裝 膠經過該等次要流道而流入每一個容置空間内，並填充滿 每一個容置空間，以封裝該等已打線完成之發光二極體晶 片（wire-bonded LED chips);然後，向上移除該上模具， 以使得該上模具脫離該等封裝完成後之發光二極禮晶片 L packaged LED chips);最後，透過該等脫模頂腳，以頂出 邊等封裝完成後之發光二極體晶片（packagedLEDchips)。 因此，本發明之模具結構及封裝方法係具有下例之優 黑占· 1、 透過小面積之容置空間及切㈣配合，以增加基板 之結構強度’因而可避免封裝膠溢流（Gverfl()w)至發 光二極體（LED)的基板之背部。 2、 本發明不需使用自純膠帶，進而達到節 點。 3、 透過小面積之容置空間及支揮架的配合，以使得該等 封裝完成後之發光二極體晶片容易進行脫模，因此增 加了模具脫模之良率。 8 為了能更進 牛 技術、手段：步=發明為達成預定 目的所採取之 附圖，相信本發明之J =閱以下有關本發明之詳細說明與 入且具體之瞭解，然的、特徵與特點，當可由此得一深 非用來對本發明加^限圖式僅提供參考與說明用，並 【實施方式】 請參閱第六圖至第 裝發光二極體晶片之模且2所示，其分別為本發明用於封 用於封裝發光二極體曰結構之側視分解示意圖、本發明 圖、及本發明用於封;:：拉具結構的第-實施例之上視 實施例之上視圖。由^ :極體晶片之模具結構的第二 封裴發光二極體知，本發明係提供—種用於 及—轉上in具結構M’其包括：一上模具丄、 1係且t目互配合之下模具2。其中，該上模具 工〇/。、—面向該下模具2 ’且與該下模具2配合之平面 f配合第七圖所示，以第一實施例之下模具2而言， “下模具2係包括有：-主要流道（mainflQwehannel) 2 〇複數個谷置空間2 1、複數個次要流道（seconclary打〇w channels) 2 2、以及複數個脫模頂腳（pins) 2 3。 其中’該等容置空間2 1係以矩陣的方式排列，並且 該等容置空間2 1係分別形成於該主要流道2 〇的兩相對 側，。再者’該等次要流道2 2係可以交替的方式，設置 於母個各置空間21彼此間的一側邊，以使得該等次要 1321365 流道2 2係松向地（transversely)使每一個容置空間2 1 彼此相連通。此外’該等脫模頂腳2 3係分別穿透該下模 具2並且母個脫模頂腳2 3係可伸縮地（expansibly) 凸出於相對應之容置空間2 1。 請配合第八圖所示，以第二實施例之下模具2,而言， 該下模具2係包括有：一主要流道（main flow channel) 2 〇 ’、衩數個谷置空間2 1 ’、複數個次要流道（secon(jary f]ow channels) 2 2’、以及複數個脫模頂腳（pins) 2 3，。 其中’該等容置空間2 1'係以矩陣的方式排列，並且 該等容置空間2 1'係分別形成於該主要流道2 〇'的兩相 對側邊。再者，每兩個次要流道2 2,係設置於每一個容置 空間21'彼此間的兩相對側邊，以使得該等次要流道2 2, 係横甸地（transversely)使每一個容置空間2 1，彼此相連 通。此外’該等脫模頂腳2 3,係分別穿透該下模具2,，並 且每〆個脫模頂腳2 3 ’係可伸縮地（expansibly )凸出於一 部分容置空間2 1 '之間之支撐架2 4，。 然而’上述所揭露之下模具（2、2，）的結構係非用 以限定本發明’例如··該等容置空間（2 1、2 1，）亦可 皆設4於δ玄主要流道（2 0、2 0 ’）的同一側邊。 .請參閱第九圖所示’其係為本發明設置發光二極體晶 片於基板（料片）上之上視圖。由圖中可知，首先，本發 明係吁遂過飯刻（etching)或相關的成形方式，將一基板 3钱刻出衩數個載晶區（chip carry area ) 3 0、及複數個 相對應該等載晶區3 0之正、負極接腳3 0 0、3 〇 1 ; 1321365 然後，將複數個發光二極體晶片（led chips) 4分別設置 在该荨相對應之载晶區3 Q上；最後，再藉由打線的方式， 將母一個發光一極體晶片4之正、負極端（圖未示）透過 導線4 0以分別電性連接於該基板3之相對應正、負極接 腳 3 0 0、3 0 1。 ' 請參閱第十圖、及第十一A圖至第十一E圖所示，其 分別為本發明發光二極體晶片之封装方法之流程圖、及本 發明發光二極體晶片之封裝方法之流程示意圖。首先，請 配合第十一A圖所示，提供兩個相互配合之上模具丄與下 模具2，其中該下模具2係具有一主要流道（'mdn；j〇w channel) 2 0(如第六圖所示）、複數個形成於該主要流道2 0的側k之谷置空間2 1、複數個橫向地（transversely ) 使每一個容置空間2 1彼此相連通之次要流道（sec0ndary flow channels) 2 2、以及複數個穿透該下模具2之脫模頂 腳（pins) 2 3 (S100) 〇

然後，睛配合第十一 B圖所示，透過該上模具1，將 已打線完成之複數個發光二極體晶片（wire_b〇nded LED chips) 4，以相對應該等容置空間2 1的方式壓合該下模 具 2 (S102)〇 接下來，請配合第十一 C圖所示，將封裝膠5從該主 要流道2◦灌入，以使得該封裝膠5經過該等次要流道2 2而流入每一個容置空間2 1内，並填充滿每一個容置空 間2 1，以封裝該等已打線完成之發光二極體晶片 (wire-bonded LED chips ) 4 (Sl〇4)〇 1321365 然後，請配合第H D圖所示，向上移除該上模具1 (此時該上模具1向上脫離下模具2 )，以使得該上模具1 .脫離該等封裝完成後之發光二極體晶片（packaged LED chips) 4 (S106)。 此外，以本發明之第一實施例而言，請配合第十—E 圖所示，透過該等脫模頂腳2 3，以頂出該等封裴完成後 之發光二極體晶片（packaged LED chips) 4 (S108)。其 鲁 中’母個脫模頂腳2 3係可伸縮地（expansibly )凸出於 相對應之容置空間2 1。 另外，以本發明之第二實施例而言，請參閱第十二圖 所不，其係為本發明另一種透過脫模頂腳頂出封裴後之發 光二極體晶片之示意圖。由圖中可知，透過該等脫模頂腳 2 3’’以頂出該等封裝完成後之發光二極體晶片（packagd LED chips) 4 (S108)。其中，每一個脫模頂腳2 3 '係可 伸縮地（expansibly)凸出於一部分容置空間2 1，之間之支 撐架2 4'。 鲁 料閱第十三圖及第十四圖所示，其分別為本發明第 一實施，之封裝膠灌入該下模具之容置空間之示意圖、及 本發明第二實施例之封裳膠灌入該下模具之容置空間之示 . 意圖。 其中，由第十三圖所示之第一實施例而言，藉由該等 -人要流道2 2係以交替的方式，設置於每一個容置空間2 1彼此間的—侧邊，以使得該等容置空間2 1與該等次要 流暹2 2組合成-連續s型流道（如第十三圖中之箭頭§ 12

封装膠5較容易完全填充滿該等容置空間 、’而造成封骏之缺陷。 ί内之角落C產生空 個Α再者，由第十四圖所示之第"·麻4 個次要流道22、卜置於每列而言，藉由每兩 的兩相對— 置 固容置空間2 r彼此間 伯対側邊。同理可知，該封 丄攸此間

2容置空間21'而填充滿 之角產生空障，而造成封=置空間2广内 之優=所述’本發明之料結構域裝方法係具有下例 、逯過小面積之容置空間（2 1 、9 1 —、 丄 Δ ^ 丄 J丄）及支撐架2 4 的配合，以增加基板3之έ士媸％存 m 〈、，、°構強度，因而可避免 封裒膠溢流（overflow )至發弁-搞蝴Γ τ 乂九一極體（LED)的基板 〈月部。

2、本發明不需使用自黏性膠帶，進而達到節省成本之優 點。 、透過小面積之容置空間（2i、21 /)及支撐架2 4的配合，以使得該等封装完成後之發光二極體晶 片4容易進行脫模，因此增加了模具脫模之良率。 …惟，以上所述，僅為本發明最佳之一的具體實施例之 砰細說明與圖式，惟本發明之特徵並不侷限於此，並非用 以限制本發明，本發明之所有範圍應以下述之申請專利範 圍為準，凡合於本發明申請專利範圍之精神與其類似變化 之實施例’皆應包含於本發明之範疇中，任何熟悉該項技 13 1321365 藝者在本發明之領域内，可輕易思及之變化或修飾皆可涵 ‘ 蓋在以下本案之專利範圍。 【圖式簡單說明】 ' 第一圖係為習知用於封裝發光二極體晶片之模具結構之侧 視分解示意圖； 第二圖係為習知下模具之俯視圖； _ 第三圖係為習知設置發光二極體晶片於基板（料片）上之 上視圖， 第四圖係為習知上模具與下模具配合前之示意圖； 第五圖係為習知上模具與下模具配合後，封裝膠溢流至膠 帶背面之示意圖； 第六圖係為本發明用於封裝發光二極體晶片之模具結構之 側視分解示意圖； 第七圖係為本發明用於封裝發光二極體晶片之模具結構的 第一實施例之上視圖； • 第八圖係為本發明用於封裝發光二極體晶片之模具結構的 第二實施例之上視圖； 第九圖係為本發明設置發光二極體晶片於基板（料片）上 之上視圖， • 第十圖係為本發明發光二極體晶片之封裝方法之流程圖； 第十一A圖至第十一E圖係為本發明發光二極體晶片之封 裝方法之流程示意圖； 第十二圖係為本發明另一種透過脫模頂腳頂出封裝後之發 14 光二極體晶片之示意圖. 弟十三圖係為本發明第一實5; … 容置空e 1之封裝膠灌人該下模具之 第 工叫又不忍圖；以及 四圖係為本發明第二實施例之封裝膠灌入該下模且之 容置空間之示意圖。 [習主知Γ件符號說明】 模具結構 上模具 下模具 基板 發光一極體晶片 自黏性 •封裝膠 [本發明] 模具結構 • 上模具 下模具 m la 2 a 容置空間 3 a 載晶區 正極接腳 負極接腳 4 a 導線 5 a 6 a 2 0a 3 0a 3 0 0 a 3 0 1a 4 0a Μ 1 平面 2 主要流道 容置空間 次要流道 脫模頂腳 10 2 0 1 15 3 1321365 下模具 2' 主要流道 容置空間 次要流道 脫模頂腳 支撐架

基板 3 載晶區 正極接腳 負極接腳 發光二極體晶片 4 導線 封裝膠 5 16

Claims (1)

1321365 十、申請專利範圍： 1、 一種用於封裝發光二極體晶片之模具結構，其包括： 一上模具；以及 一下模具，其與該上模具相互配合，其中該下模具係 具有一主要流道（main flow channel)、複數個形成 於該主要流道的側邊之容置空間、複數個橫向地 (transversely )使每一個容置空間彼此相連通之次 要流道（secondary flow channels )、以及複數個穿透 5亥下模具之脫模頂腳（pins)。 2、 如申請專利範圍第]_項所述之用於封裝發光二極體晶 片之模具結構，其中該上模具係具有一面向該下模 具，且與該下模具配合之平面。 、 3、 如申請專利範圍第！項所述之用於封裝發光二極體晶 片之模具結構，其中該等容置空間係以矩陣的方式排 列。 4、 如中=專利範圍第！項所述之用於封裝發光二極體晶 1之模ί結構，其中該等次要流道係以交替的方式， :又置於母個谷置空間彼此間的一側邊，以使得該等 容置空間與該等次要流道組合成-連續S型流道。 5、 如申請專利範圍第1項所述之用於封裝發光二極體晶 ^之松具結構，其中每兩個次要流道係設置於每—個 容置空間彼此間的兩相對側邊。 6、 如申味專利範圍第1項所述之用於封裝發光二極體晶 片之杈具結構，其中該等容置空間皆設置於該主要流 17 1321365 道的同一側邊。 7、 如申請專利範圍第1項所述之用於封裝發光二極體晶 片之模具結構，其中該等容置空間係分別設置於該主 要流道的兩相對侧邊。 8、 如申請專利範圍第1頊所述之用於封裝發光二極體晶 片之模具結構，其中每一個脫模頂腳係可伸縮地 (expansibly )凸出於相對應之容置空間。 9、 如申請專利範圍第1項所述之用於封裝發光二極體晶 片之模具結構，其中每一個脫模頂腳係可伸縮地 (expansibly)凸出於一部分容置空間之間之支撐架。 1 ◦、一種發光二極體晶片之封裝方法，其包括： 提供兩個相互配合之上模具與下模具，其中該下模具 係具有一主要流道（main flow channel) 複數個形 成於該主要流道的側邊之容置空間、複數個橫向地 (transversely )使每一個容置空間彼此相連通之次 要流道（secondary flow channels )、以及複數個穿透 該下模具之脫模頂腳（pins); 透過該上模具’將已打線完成之複數個發光二極體晶 片（wire-bonded LED chips )，以相對應該等容置空 間的方式壓合該下模具； 將封裝膠從該主要流道灌入，以使得該封裝膠經過該 等次要流道而流入每一個容置空間内，並填充滿每 一個容置空間，以封裝該等已打線完成之發光二極 體晶片（wire-bonded LED chips ); 18 1321365 向上移除該上模具，以使得該上模具脫離該等封裝完 成後之發光二極體晶片（packagedLEDchips);以及 . 透過該等脫模頂腳，以頂出該等封裝完成後之發光二 極體晶片（packaged LED chips )。 ' 1 1、如申請專利範圍第1 0項所述之發光二極體晶片之 封裝方法，其中該上模具係具有一面向該下模具，且 與該下模具配合之平面。 1 2、如申請專利範圍第1 0項所述之發光二極體晶片之 封裝方法，其中該等容置空間係以矩陣的方式排列。 1 3、如申請專利範圍第1 0項所述之發光二極體晶片之 封裝方法，其中該等次要流道係以交替的方式，設置 於每一個容置空間彼此間的一側邊，以使得該等容置 空間與該等次要流道組合成一連續S型流道。 1 4、如申請專利範圍第1 0項所述之發光二極體晶片之 封裝方法，其中每兩個次要流道係設置於每一個容置 空間彼此間的兩相對側邊。 • 1 5、如申請專利範圍第1 0項所述之發光二極體晶片之 封裝方法，其中該等容置空間皆設置於該主要流道的 同一侧邊。 • 1 6、如申請專利範圍第1 0項所述之發光二極體晶片之 • 封裝方法，其中該等容置空間係分別設置於該主要流 道的兩相對側邊。 1 7、如申請專利範圍第1 ◦項所述之發光二極體晶片之 封裝方法，其中每一個脫模頂腳係可伸縮地 19 1321365 (expansibly )凸出於相對應之容置空間。 1 8、如申請專利範圍第1 0項所述之發光二極體晶片之 封裝方法，其中每一個脫模頂腳係可伸縮地 (expansibly )凸出於一部分容置空間之間之支撐架。 1 9、如申請專利範圍第1 0項所述之發光二極體晶片之 封裝方法，更進一步包括： 透過姓刻（etching)的方式，將一基板触刻出複數個 載晶區（chip carry area )、及複數個相對應該等載晶 區之正、負極接腳； 將複數個發光二極體晶片（LED chips)分別設置在該 等相對應之載晶區上；以及 藉由打線的方式，將每一個發光二極體晶片之正、負 極端分別電性連接於該基板之相對應正、負極接腳。 20