TWI311864B - Phase error determination method and digital phase-locked loop system - Google Patents
Phase error determination method and digital phase-locked loop system Download PDFInfo
- Publication number
- TWI311864B TWI311864B TW093119865A TW93119865A TWI311864B TW I311864 B TWI311864 B TW I311864B TW 093119865 A TW093119865 A TW 093119865A TW 93119865 A TW93119865 A TW 93119865A TW I311864 B TWI311864 B TW I311864B
- Authority
- TW
- Taiwan
- Prior art keywords
- phase
- signal
- length data
- clock
- frequency
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 128
- 238000012937 correction Methods 0.000 claims description 128
- 230000008859 change Effects 0.000 claims description 74
- 230000001360 synchronised effect Effects 0.000 claims description 20
- 238000001514 detection method Methods 0.000 claims description 10
- 230000009977 dual effect Effects 0.000 description 43
- 230000008569 process Effects 0.000 description 36
- 238000005259 measurement Methods 0.000 description 31
- 230000010355 oscillation Effects 0.000 description 31
- 238000004364 calculation method Methods 0.000 description 22
- 238000012360 testing method Methods 0.000 description 20
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 19
- 238000010586 diagram Methods 0.000 description 19
- 230000000630 rising effect Effects 0.000 description 16
- 230000001965 increasing effect Effects 0.000 description 14
- 238000013075 data extraction Methods 0.000 description 9
- 238000003708 edge detection Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 230000003111 delayed effect Effects 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 238000005070 sampling Methods 0.000 description 6
- 238000010998 test method Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000035508 accumulation Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- -1 ... Proteins 0.000 description 1
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 101000614439 Homo sapiens Keratin, type I cytoskeletal 15 Proteins 0.000 description 1
- 102100040443 Keratin, type I cytoskeletal 15 Human genes 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 210000000941 bile Anatomy 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 125000000484 butyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])C([H])([H])[H] 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 244000145845 chattering Species 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
- G11B20/1024—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation wherein a phase-locked loop [PLL] is used
- G11B20/1025—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation wherein a phase-locked loop [PLL] is used the PLL being discrete time or digital PLL
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/02—Control of operating function, e.g. switching from recording to reproducing
- G11B19/04—Arrangements for preventing, inhibiting, or warning against double recording on the same blank or against other recording or reproducing malfunctions
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10212—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter compensation for data shift, e.g. pulse-crowding effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10305—Improvement or modification of read or write signals signal quality assessment
- G11B20/10324—Improvement or modification of read or write signals signal quality assessment asymmetry of the recorded or reproduced waveform
- G11B20/10333—Improvement or modification of read or write signals signal quality assessment asymmetry of the recorded or reproduced waveform wherein the asymmetry is linked to domain bloom
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10305—Improvement or modification of read or write signals signal quality assessment
- G11B20/10398—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors
- G11B20/10425—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors by counting out-of-lock events of a PLL
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
- G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/935—Regeneration of digital synchronisation signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
- G11B2220/2537—Optical discs
- G11B2220/2562—DVDs [digital versatile discs]; Digital video discs; MMCDs; HDCDs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
1311864 (1) 玖、發明說明 【發明所屬之技術領域】 本發明有關配置於例如碟片驅動器之回放設備中之數 位鎖相迴路(P L L )系統,且亦有關一種使用於該數位 PLL系統中之N相位時脈相位錯誤決定方法。 【先前技術】 例如揭示於日本未審查專利申請案公告第1 ] - 3 4 1 3 0 6 及9 - 2 4 7 1 3 7號中,一種數位P L L系統係使用於諸如碟片 驅動器之資料記錄/回放設備中。用於回放自例如碟片讀 取之資訊,一同步於該回放資訊之時脈係藉PLL電路加 以產生,且資料係利用此時脈而摘取爲該回放資訊(射頻 (RF )信號)。 在一使用例如小型碟片(CD )或數位多功能碟片 (DVD)之碟片回放設備中之數位PLL資料摘取系統之 架構實例顯示於第84圖中。 在第84圖所示之數位PLL系統中,輸入藉碟片回放 設備之光學頭所偵測之由反射光所產生之回放RF信號, 以及從該回放RF信號產生運行長度資料來當作回放資 訊。 該RF信號輸入於一非對稱修正電路6 1內且二進位 化於其中,然後供應該二進位化之RF信號至一主PLL控 制電路6 5。藉使用該二進位化之R F信號,該主p L L控制 電路6 5會產生一相同於R F信號之]T之頻率的參考時 -5- 1311864 (2) 脈,及輸出該參考時脈到電壓控制振盪器(V c 〇 )控制電 路6 6 〇 V C Ο控制電路6 6控制V C 0 6 7,使得V C 0 6 7之振盪 頻率變成相等於該參考時脈。在V C 0控制電路6 6之控制 下’時脈(高頻時脈)會從V C Ο 6 7輸出而當作振盪輸 出。 頻率控制電路6 8接收來自V C 0 6 7之二進位化之R F 信號及高頻時脈’然後’該頻率控制電路6 8藉使用該二 進位化之RF信號及該高頻時脈來執行取樣以偵測該RF 信號與V C 0 6 7之振盪頻率間的差異。 相位控制/運行長度決定電路6 2從該頻率控制電路 68接收二進位化之RF信號,VC0 67之RF時脈,及一頻 率偏移信號’藉使用來自頻率控制電路68之頻率偏移信 號及二進位化之RF信號’該相位控制/運行長度決定電 路6 2產生一同步於該RF信號之頻道時脈,且接著利用 此頻道時脈從該RF信號摘取運行長度資料,該相位控制 /運行長度決定電路6 2亦輸出一相位錯誤。 該摘取之運行長度資料及該相位錯誤係供應至一運行 長度修正電路(下文中亦稱爲'、R L L電路〃 )6 3,然後, R L L電路6 3根據運行長度資料及對應之相位錯誤來修正 運行長度資料,修正之運行長度資料則在隨後階段供應至 解碼電路系統(未顯示)。 該相位錯誤亦供應至一抖動表6 4,以及該抖動表6 4 會利用該相位錯誤來測量抖動値。 -6- 1311864 (3) 來自該相位控制/運行長度決定電路6 2之運行長度 資料亦供應至主PLL控制電路65。 在上述已知之數位p L L系統中,呈現下列問題。 在該非對稱修正電路6 ]中,重要的是維持用於切片 —類比R F信號之信號於一正確位準。然而,實際上,由 方令種種因素,外部擾動會加置於該信號上,諸如信號源之 特徵,PLL系統之性能,傳輸系統中之雜訊,例如碟片媒 體之物理記錄媒體上的裂痕或變形,或例如振動之物理原 因’其中該切片位準無法維持於正確位準。 習知地,當執行非對稱修正於RF信號上之時,反饋 輸入信號(RF信號)之平均値及設定該平均値爲切片位 準之系統係由類比電路所實施,例如RF信號經由電容器 電阻器R1及R2輸入於比較器71之內,如第85圖 中所示。該比較器7 1比較RF信號與從放大器73輸入之 切片位準且輸出一二進位化之RF信號,該二進位化之RF 信號會平均於低通濾波器7 2中且經由放大器7 3而輸入至 比較器7 1之內當作切片位準。 根據此系統,當輸入信號(RF信號)之品質高時, 不會有問題。然而,若輸入信號之位準由於例如外部擾動 而偏移自正確的位準時,則極難以使類比電路迅速回應該 信號偏移及修正此一偏移,因爲並不淸楚該外部擾動的來 源。 此外,即使在同一系統中,信號速度會變化於寬廣範 圍中,此意指該電路之回應速度必須根據信號速度加以控 1311864 (4) 制,即使是相同形式之外部擾動。實用上,難以利用類比 電路來建構一可回應於此等外部擾動之系統,且尙未發現 有對抗不同形式之非對稱偏移的有效描施。 已知的V C 0僅配置有一控制終端。相對於V C 0中之 電壓的振盪頻率改變係顯示於第8 6圖之中。在第8 6圖所 示之圖式中,水平軸代表控制電壓而垂直軸則指示振盪頻 率。在VCO中,控制電壓必須振盪VDD與VSS間之整個 頻率範圍,其中頻率會根據電壓改變而明顯地改變。相對 於電壓改變之頻率改變可由第 86圖中之ΔΠ/Λν表 示。 若相對於電壓改變之頻率改變很大時,在控制電壓中 由於例如雜訊之輕微改變將大大地改變頻率,因而影響電 路的可用性(性能)。 用於控制電壓之低通濾波器的時間常數可予以增加以 使抑制控制電壓中之很小的改變,藉此遏止雜訊之影響。 然而,在此例中,振盪頻率將無法逐漸地改變。 爲鎖定具有低抖動之P L L,振盪頻率必須平滑地相對 於V C 0之控制電壓中的改變而改變。 因此’可考慮配置及選擇性地使用複數個V C 0 s以適 合個別之頻帶。例如第8 7圖描繪當使用四個ν C 0 s,亦 即,VCO—A’ VCO— B’ VCO—c,及 VCO-D 時相對於 電壓改變(水平軸)之頻率改變(垂直軸)_。 VCO— A,VCO—B’ VCO—C,及 VCO—D 之頻率特 徵可由第87圖之(a) ’ (b) , (c),及(d)予以表 (5) 1311864 示0 第87圖顯示相對於電壓改變之頻率改變(△ f2/ △ V )小於第86圖中所示之△ Π/ A V。 然而,在此方法中,每當碟片媒體之回放速度改變 時,V C 0亦必須切換,因而妨礙了無縫的操作。 例如在第8 7圖中,當振盪頻率從1 Ο Ο Μ Η z (百萬赫 茲)改變至2 0 0 MHz時,點(e )必須改變至點(f),且 因此,V C Ο - A必須改變至v C Ο _ C,因而妨礙了無縫的 丰品十〇 在第84圖所示之已知數位P L L系統中,於頻率控制 電路6 8及相位控制/運行長度決定電路62中,RF信號 之長度係利用V C Ο 6 7中所獲得之高頻時脈予以測量。因 此,若在VCO 67之振盪頻率中存在有變動時,該RF信 號之長度無法正確地測量,因而大大地降低可用性。. 企望的是,V C Ο 6 7之振盪頻率線性地相對於電壓改 變而改變(Afl/AV爲常數),如第86圖中所示。然 而,實際上,如第88圖中所示,由於電路架構或VCO之 過程變化,該振盪頻率改變並未線性地相對於電壓改變。 因此,頻率特徵具有諸如△ f3 /△ V之小的梯度,以及諸 如△ f4/ △ V之大的梯度。 若雜訊添加於諸如△ f 4 /△ V之大梯度部分處的控制 電壓時,則振盪頻率會大大地改變。 習知地,並無利用數位電路之措施來對抗V C 0頻率 特徵之非線性。 (6) 1311864 主PLL電路65及VCO控制電路66控制VCO 67 ’使 得 VCO 67之振盪頻率與RF信號之]T的頻率一致 (4.3218 MHaxn (速度)用於 CD,以及 26.16 ΜΗζχη (速度)用於D V D )。 然而,當碟片起始時或若該碟片爲偏心碟片時’會存 在有暫時的頻率偏移於該RF信號與VCO 67之振盪頻率 之間,故具有兩種形式之頻率偏移。 一形式之頻率偏移發生於當碟片之回放速度由於碟片 之轉動起始成長的軌跡跳動而大大地改變時。在此例中, 相互完全相異(未鎖定狀態)之RF信號及VCO頻率必須 彼此同相(鎖定狀態)。 另一形式之頻率偏移因爲偏心碟片或用於旋轉碟片之 心軸馬達變動而發生。在偏心碟片之例子中,當RF信號 頻率逐漸地呈異相於 V C 0頻率時,頻率偏移會發生;在 心軸馬達變動之例子中,當馬達控制顫動亂跳影響R F信 號之長度時,頻率偏移會發生。 爲處置此等頻率偏移’係配置寬廣的捕獲範圍及鎖定 範圍於該P L L系統’藉此確保頻率特徵之高位準的直線 性。 當上述頻率偏移發生時’必須以某一方式予以偵測。 習知地,頻率偏移僅利用if商頻時脈測量二進位化之r F 信號所產生的脈波長度資料來加以偵測。 然而,若該脈波長度資料爲1 0.5 T時,則無法& g 是否1 〇 T會測量更大或]1 T測量更小。因此,曖昧之脈 -10- 1311864 (7) 波長度資料必須設定爲死區。 第89A及89B圖描繪其中相同的頻率偏移發生 同脈波長度中之例子。在第8 9 A圖中,因爲脈波長 料測量於5.2 5 T ’故可決定脈波長度資料5 τ會測 大。然而,在第89B圖中’因爲脈波長度.資料測 1 0.5 T ’故無法決定是否脈波資料1 〇 τ測量更大或 測量更小。 第89A及89B圖顯示頻率偏移產生更大影響之 脈波資料’且因此’更大的脈波資料必須具有更長 區。 然而’若該死區增加時’可辨識頻率偏移之脈波 資料的數目會減少,因而降低辨識該頻率偏移的速度 爲了增加可偵測之頻率偏移的範圍,頻率偏移可 辨識之小的脈波長度資料必須使用。如第90圖中所 RF信號爲具有若干梯度之類比信號,且振幅會根據 波長度資料變化。因爲RF信號之振幅小,所以小的 長度資料易受到外部擾動之影響所傷害。因此,所測 頻率偏移的可靠度亦變低。 當根據已知技術回放資訊時,與二進位化之RF 同步之頻道時脈會產生於數位PLL中,該二進位化2 信號及頻道時脈係顯示於第1 9圖之(a )及(b )中 了匹配該RF信號與頻道時脈之相位及頻率,該數位 會以7.5,8.0,及8·5來標度該高頻時脈(Hif),且 用該高頻時脈(H i f )之翻轉邊緣以便使相位超前 於不 度資 量更 量於 11 T 更大 的死 長度 〇 正確 示, 該脈 脈波 量之 信號 :RF ,爲 PLL 亦利 或落 -11 - 1311864 (8) 後,如第2 0圖中所示’藉此產生一頻道時脈。 當回放時之數位PLL的操作頻率’例如在Χ 1之 DVD,爲209.28 MHz,其係8倍地高於X]之DVD所需 的頻道時脈26.16 MHz。當回放x20之DVD時之數位 PLL的操作頻率爲4.185 GHz (十億赫茲),其係20倍地 高於209.2 8 MH2,故難以藉現有之CMOS方法來產生4 G Η z或更高的頻率,即使是產生此一高頻’快速操作將增 加功率消耗,降低L SI壽命,或減少L SI產能,因爲它們 並不合乎規格。 爲利用已知技術來增加可用性,可增加頻道時脈之解 析度。然而,此將進一步地增加高頻時脈的頻率,因而, 無法執行快速的回放操作。 當回放CD或DVD時,由於諸如雜訊,碟片上之裂 痕,或有缺陷之碟片的因素,有時候會讀取並不存在的運 行長度資料。 在已知的R L L電路6 3中,於具有3 T至1 1 T之反間 距之資料中,僅具有小於3 T之最小反間距的資料會修 正’且修正係藉比較不正確資料前後之運行長度資料之位 準或藉比較相位錯誤之位準而執行。在此修正方法中,僅 抹除或擴充小於3 T之運行長度資料(例如並不存在之2 τ 會擴充至3 Τ ’ 3 Τ係最小的反間距)。所以修正並未依據 不正確的運行長度資料。 並沒有考慮到用於修正不符合格式之連續的運行長度 資料,因此,修正的可靠度低。 -12 - 1311864 Ο) 此外,並沒有修正會在超過1 1 T之運行長度資料上來 加以執行’因此’無法克服此種大的運行長度資料之缺 點。 並沒有考慮到同步(S y n C )圖案,而虛同步有時候會 意外地由修正所產生,因此會降低可用性。 在已知電路中之抖動表64會藉決定是否以高頻時脈 所測量之相位錯誤爲0或1而產生抖動値,此係因爲二進 位値之測量會由於高的操作頻率而呈現困難,即使是碟片 之回放速度低。在已知抖動表6 4中,測量速度超過X 8之 C D或X 1 . 6之D V D係不可行的。 此外’相位錯誤並不直接地使用於決定抖動値,而是 取代地’它們僅藉表示錯誤存在與否的簡單信號予以代 替。因此’並沒有關聯性於以商用抖動器所測量之抖動値 與從抖動表64所輸出的資料之間。 如上述,針對已知之數位PLL系統,存在有種種問 題’故需要一種可解決上述問題之數位PLL系統,而且 需要一種用於確保此一數位P LL系統適當操作之測試方 法。 【發明內容】 因此,本發明之目的在於利用一種新穎之演算來實施 數位P L L系統於一碟片回放設備中而達成快速的回放操 作及顯現優異的可用性,以及在於提供一種用於此一數位 P LL系統之適用的測試方法。 -13- (12) 1311864 計數,以便摘取運行長度資料。也就是說’在一已知之 PLL中,產生一同步於回放信號之頻道脈波以便決定該回 放信號之長度T。相對地,在本發明中,T之數目係由回 放信號之脈波長度資料所決定。 藉使用該N相位時脈’可從低速至尚速(例如約x 〇 5至/48用於CD及約x0_5至χΐ6用於DVD)執行無 縫之回放操作於碟片上而保持低的內部丨架作頻率。 此外,使用雙終端控制V C 0 ’更特定地’配置一粗 控制終端及一微控制終端以用於控制該VCO。具有此安 排,可增強無縫地緊隨著RF信號時間域中之變動的能力 而抑制添加於控制電壓之雜訊的影響。 因爲具有N相位時脈之1 / N精準度的脈波長度之測 量,故可以高精準地測量該回放信號之脈波長度。 藉降低相對於已知數位P L L中之操作頻率’可改善 實施本發明之L S I的壽命及產能。 在上述架構之數位P L L系統,所要求的是該N相位 時脈之相位差一致地維持以增強可用性,因此,輸入一同 步於該N相位時脈之信號當作輸入信號,以及偵測該N 手目ί立時脈之鄰接時脈間之間距中之非同步信號之改變點的 數目。在此例中,若不存在相位錯誤時,該等時脈間之改 變點的數目應一致,因此,藉檢查該等時脈間之非同步信 號的改變點數目,可決定該Ν相位時脈之恆常的相位錯 δ吳。 此外,一同步於該相位時脈之信號係輸入爲該輸 -16- (13) 1311864 入信號’以便偵測該同步信號之改變點與該N相位時脈 之各時脈間的時序關係,若不存在有由於抖動之變動時, 則該同步信號之改變點與個別時脈間之時序關係會固定。 因此’藉檢查該時序關係,可決定由於抖動之該等時脈相 位中的變動。 根據上述方法’可輕易地及適當地確定該N相位時 脈之相位錯誤。 實用上’可使用邏輯測試器以用於檢查該等改變點之 値’藉此降泜用於測試之成本且亦增強該測試之效率。 本發明之數位PLL系統可積體於一晶片之內,因此 可促成相位錯誤決定而無需添加特別之裝置或電路於一邏 輯測試器。 【實施方式】 本發明將參照附圖透過較佳實施例之描繪而詳細描述 於下文。 首先’將給予根據本發明之數位P LL系統的細節, 然後描述1 6相位時脈之相位錯誤決定方法。本發明以下 列次序描述於下文。 1.數位PLL系統之總架構 2 .脈波長度測量電路 3 .頻率控制電路 4 .數位非對稱修正電路 5 .時脈相位控制/運行長度產生電路 -17 - 1311864 (14) 6. RLL電路 7. 雙終端控制V C Ο 8 ·抖動表 9. 數位PLL系統之優點 10. 16相位VCO之相位錯誤決定 1 _數位PLL系統之總架構 將參照第1圖描繪根據本發明實施例之數位PLL系 統之總架構。
第1圖中所示之數位PLL系統配置於碟片(例如CD
或D V D )回放設備中。在此數位P L L系統中,係輸入依 據該回放設備之光學頭所偵測之反射光所產生之回放RF 信號’以及從該回放RF信號獲得運行長度資料當作回放 資訊。 如第I圖中所示,該數位P L L系統包含非對稱修正 電路脈波長度測量電路2,頻率控制電路3,數位非 對稱修正電路4,時脈相位控制/運行長度資料摘取電路 (下文稱爲 '、相位控制/資料摘取電路〃 )5,運行長度 修正電路(下文中稱爲、、RLL電路〃 )6,] 6相位雙終端 V C 0 1 〇 ’主P L L控制電路8 ’雙終端V C 0控制電路9, 抖動表7 ’選擇器91,V C 0測試計數電路9 2,時脈選擰 電路93 ’ 1 / 6標度器94 ’以及控制/測量値輸出電路。 開始於參考符號9所表示之元件,亦即,選擇器 VC0測試計數電路92 ’時脈選擇電路93,] / 6標度 -18- 9 (15) 1311864 器9 4 ’及控制/測量値輸出電路9 5係使用於決定1 6相 位時脈之相位錯誤:該等元件之解說將於稍後給定於當描 述相位錯誤決定方法之時,而並未給予於此處之數位PLL 系統之架構及操作的說明中。在正常之P L L操作下,選 擇器91從非對稱修正電路1選擇輸出。 經由碟片回放設備之光學拾訊器或矩陣計算電路供應 之RF回放信號輸入於非對稱修正電路1之內,且在該處 予以二進位化。 然後,輸入該二進位化之RF信號到脈波長度測量電 路2。一旦接收來自該1 6相位雙終端V CO 1 0之1 6個時 脈時,該脈波長度測量電路2會利用該1 6個時脈來測量 RF信號之脈波長度於一內建之測量電路中,及輸出所產 生之脈波長度資料到頻率控制電路3。 由於RF信號之1 T頻率與供應自1 6相位雙終端VCO 1 〇之該1 6相位時脈間之頻率偏移,故測量在該脈波長 度測量電路2之中所獲得之脈波長度資料爲比實際長度更 長或更短。 因此,頻率控制電路3從脈波長度資料偵測頻率偏 移,修正該頻率偏移之脈波長度資料,以及接著輸出修正 之脈波長度資料至數位非對稱修正電路4。 數位非對稱修正電路4從脈波長度資料偵測非對稱偏 移,修正該非對稱偏移之脈波長度資料,以及接著輸出修 正之脈波長度資料至相位控制/資料摘取電路5。 相位控制/資料摘取電路5產生虛頻道時脈,以該虛 -19- 1311864 (16) 頻道時脈來計數該脈波長度資料,以及設定所計數之値爲 運行長度資料。該相位控制/資料摘取電路5亦摘取相位 錯誤。 該運行長度資料及相位錯誤係輸出至RLL電路6,該 RLL電路6依據該相位控制/資料摘取電路5所摘取之運 行長度資料及相位錯誤修正並未符合格式之該運行長度資 料。
相位錯誤亦供應至抖動表7,以及該抖動表7會依據 相位錯誤而測量RF信號中所含之抖動。 1 6相位雙終端VCO 1 0係藉主PLL控制電路8及雙 終端VCO控制電路9來加以控制。 主PLL控制電路8接收來自該相位控制/資料摘取 電路5之二進位化RF信號及運行長度資料,及產生一參 考時脈自該RF信號及運行長度資料。
該參考時脈之振盪頻率相同於RF信號之多重的1 T 頻率(4.3218 MHzxn (速度)用於 CD,及 26.16 MHzxn (速度)用於 DVD )。藉使用此參考時脈,該雙終端 VCO控制電路9將執行控制使得參考時脈之頻率與1 6相 位雙終端VCO ]0之頻率一致,也就是說,該雙終端VCO 控制電路執行控制使得VCO之頻率相等於RF信號之多重 頻率。在此實施例中,假設V C 0之頻率相等於RF信號之 頻率,除了在'' η抽頭模式〃中之外,其將討論於下文 中。 在上述所建構之數位P L L系統中’因爲電路使用]6 -20 - (17) 1311864 相位雙終端V C Ο ] Q及新穎的演算,故可提供一種 其可從低速至高速(例如約X 0.5至X 4 8用於C D, 0.1 2 3 4至X 1 6用於D V D )無縫地執彳了回放操作於碟片 保持低的內部操作頻率。 在已知之PLL中’同步於RF信號之頻道時脈 以決定T之長度。相對地’藉使用新穎的演算,π; 信號之脈波長度資料決定Τ的數目,也就是說,τ 並非使用高頻時脈測量,換言之,並不產生用以測 長度的高頻時脈,而取代的是使用各相等於RF信晏 的]6相位時脈。 此外,藉處理該脈波長度資料爲數位資料,可 異的可用性且可獲得高精準的抖動表。 形成該數位P L L系統之元件的細節,亦即, 度測量電路 2 ’頻率控制電路 3,數位非對稱修; 4,相位控制/資訊摘取電路5,R L L電路6,1 6 終端V C Ο 1 0,雙終端V C Ο控制電路9,及抖動表 序討論於下文中。 PLL, 及約X 上,而 係產生 「從 RF 的長度 量Τ之 虎之1 Τ 顯現優 脈波長 正電路 相位雙 7將依 操作頻 6來執 重複複 -21 - 1 .脈波長度測量電路 2 該脈波長度測量電路2藉使用數位p l L於·低 3 率測量RF信號的脈波長度資料。 4 該脈波長度測量電路2以每1 Τ之精準度了 / I 行1 6次取樣於R F信號,其係一組取樣操作,且 數個組,藉此測量脈波長度資料。 (20) 1311864 狀態的方法將參照第3圖描述如下。 一旦接收到在該]6相位暫存器電路2 1中接受取樣之 R F信號(R F 1至R F 1 6 )時,該加和計算電路2 2會加 和第3圖之(j )中所示之各S Ck週期中取樣1 6次之RF 信號(RF 1至RF 1 6 )之1 s的數目,以及輸出所計算之 數目當作第3圖之(d )所示之値。 二進位化之RF信號顯示於第3圖之(a )中,且藉使 用第3圖之(b )中所示之1 6相位時脈接受取樣於】6相 位暫存器電路2 1中。如上述,該時脈M S C K輸出如第3 圖之(c )中所示。 在該加和計算電路22中,爲加和每一 MSCK週期中 之RF信號(RF 1至RF 16 )之1的數目,例如在第3圖 中之M S C Κ週期Α中,首先設定總數爲0,也就是說,在 MSCK週期A中,二進位化之RF信號係在位準L,且所 有RF信號之成分RF 1至RF 16爲0;在MSCK週期B 中,1之總數爲9,也就是說,在M S C K週期B中,二進 位化之RF信號的位準會從L轉移至Η,且第二半部之R F 信號成分,亦即,RF 8至RF 1 6會改變爲1。 如第3圖之(d)中所示,係輸出各MSCK週期中之 R F信號成分(R F 1至R F 1 6 )之1 s的總數,因此,在 各MSCK週期中之陸地成分之數目可設定於自(0T/ 16)至(16T/16)之範圍中。 在建構如第2圖中所示之脈波長度計算電路2之中, 該加和計算電路22中所決定之數目處理於各MSCK週 -24 - 1311864 (21) 期,藉此計算脈波長度。 決定自第3圖之(d )中所示之數目的R F信號之狀 態顯示於第3圖之(e )中。 例如,在第3圖之M S C K週期C之中’第3圖之 (d )中所示之R F信號之1 s的總數爲]6 Τ / 1 6。因此’ 存在有].0T之陸地於該MSCK週期C中,且藉此決定該 MSCK週期C中之RF信號的狀態爲"陸地〃。 在MSCK週期A中,因爲第3圖之(d)中所示之RF 信號之1的總數爲〇Τ/ 1 6,故存在有1 ·〇Τ之坑洞於該 MSCK週期A中,及決定該MSCK週期A中之RF信號的 狀態爲 ''坑洞"。 例如在MSCK週期B及F中,當第3圖之(d)中所 示之R F信號之1的總數爲1 T / 1 6至1 5 T / 1 6時’存在 有陸地成分及坑洞成分,其中具有邊緣於彼此鄰接之坑洞 與陸地之間。在此例子中,在此一週期中之RF信號的狀 態係決定爲'''邊緣〃。 第3圖中之資料(d )及(e ),亦即,RF信號之1 的總數及狀態資訊會從加和計算電路2 2輸出至邊緣偵測 電路24 ’計數器電路25,及邊緣數目暫存器電路26。 下文將討論邊緣偵測電路24。陸地或坑洞之脈波長 度資料可藉測量一邊緣至下一邊緣之長度而決定。因此, 脈波長度測量電路2必須從RF信號偵測陸地與坑涧間之 邊緣’且此偵測係指定於該脈波長度測量電路2之內的邊 緣偵測電路24。 -25- 1311864 (22) 該邊緣偵測電路2 4藉該R F信號之狀態的轉變來偵 測邊緣。 當第3圖之(e )中所示之R F信號的狀態改變爲 ''陸 地坑洞〃, ''坑洞〃— 陸地〃 ’ ''陸地〃— 邊 緣〃— 坑洞〃,或 '' 坑洞〃— 邊緣〃— 陸地〃 ’則 該邊緣偵測電路24決定存在有一邊緣於該RF信號中。 例如在第3圖之M S C K週期A — B — C中,該R F信號 之狀態改變爲 ''坑洞〃— 邊緣〃— 陸地〃。因此’該 邊緣偵測電路24可決定存在有一邊緣於該MSCK週期B 之中。 接著,在該MSCK週期E— F— G中,該RF信號之狀 態改變爲 ''陸地〃— 邊緣〃—"坑洞〃,則該邊緣偵測 電路24可決定存在有一邊緣於MSCK週期F之中。 當雜訊發生於RF信號中之時的邊緣偵測圖案顯示於 第6圖中。如第6圖之(a )中所示,當雜訊發生於RF信 號中之時,該二進位化之 RF信號由第 6圖之(b )表 示,且該RF信號之狀態係由第6圖之(C )指示。 在此例子中,該R F信號在第6圖之(d )的M S C K 週期Β — C — D — Ε中改變爲 ''坑洞〃—"邊緣〃— 邊 緣〃— 陸地〃。在此方式中,邊緣偵測電路2 4可依據 狀態之轉變來偵測邊緣,即使產生雜訊。 計數器電路2 5計算該RF信號之邊緣間之陸地或坑 洞的數目以便測量陸地及坑洞的脈波長度。 陸地計數値顯示於第3圖之(h )中。當邊緣偵測電 -26- (23) 1311864 路2 4從坑洞到陸地而偵測邊緣時,該計數器電路2 5設定 陸地計數値爲〇,且每次當RF信號之狀態指示 ''陸地〃 時以1來增量該陸地計數値。 因此,如第3圖之(h )中所示,當邊緣偵測電路2 4 從坑洞到陸地而偵測邊緣時,陸地計數値係在MSCK週期 c中設定爲0,然後,因爲在MSCK週期C,D,及E中 之RF信號的狀態爲"陸地〃,故該陸地計數値在各週期 中以1來增量,也就是說,可無需邊緣來測量陸地之脈波 長度資料。 當在MSCK週期F中偵測陸地至坑洞的邊緣時,可決 定陸地地計數値。 雖未顯示,但坑洞之計數係執行相似於上述陸地之計 數。 更特定地,當邊緣偵測電路2 4從陸地到坑洞而偵測 邊緣時,計數器電路2 5設定坑洞計數値爲〇,且接著每 次當RF信號之狀態指示&坑洞〃時以1來增量坑洞計數 値。當偵測從坑洞到陸地之邊緣時,可決定坑洞計數値。 現將討論邊緣數目暫存器電路2 6於下文中。在第3 圖中,陸地之脈波長度資料係藉加和該M S C K週期B及F 中之該等邊緣中的陸地成分與該MSCK週期C,D,及Ε 中之陸地而決定。因此,必須保存該M S C K週期B及F 中之陸地成分,然後’該邊緣數目暫存器電路2 6將保存 邊緣中所含之陸地成分。 例如,如第3圖之(f)中所示,在M S C Κ週期Β中 -27- (25) 1311864 定: 陸地前緣數目+陸地計數値+陸地後緣數目=陸 波長度資料。 在第3圖之實例中,該陸地脈波長度資料可表示 9T/ 16 + 3T + 8T / 16- 4T + 1T/ 16。 所產生之値輸出爲陸地脈波長度資料。坑洞脈波 資料可相同地計算。 如上述地,建構如第2圖中所示之脈波長度測量 2產生二進位化之RF信號的陸地/坑洞脈波長度資 以及輸出該資料到頻率控制電路3。 該脈波長度測量電路2配置有η抽頭模式,此模 提供係在於解決相關技藝中所討論之V C 0振盪頻率 之非線性的問題。 使用於此實施例中之η抽頭模式係如下所述。 在此實施例之數位PLL系統,如上述,該VCO 盪頻率係控制爲相等於RF信號之頻率。 如下文在雙終端V C 0控制電路9之說明中所述 相位雙終端 VCO之微控制電壓(下文中將 '' V C F 〃 )係控制爲V D D / 2。因此,相對於V c F之 的振盪頻率(△ f / △ V )係單獨地決定於R f信號 率。 使用於此實施例之數位PLL系統中之VCO的頻 徵顯示於第7圖中。水平軸表示V C F,左邊垂直軸指 盪頻率’以及右邊垂直軸指示粗控制電壓(下文中將 地脈 爲: 長度 電路 料, 式之 特徵 之振 ,16 稱爲 VCO 之頻 率特 示振 稱爲 -29- (26) 1311864 '' VCR〃 )。第7圖顯示根據VCR之値,當VCF爲VDD / 2時之梯度(A f/ △ V )並不均勻。 例如當VCO振盪頻率爲50 MHz時之梯度(a)爲 △ f4/ △ V,當 VCO之振盪頻率爲]00 MHz時之梯度 (b)爲Af5/AV。藉比較該兩梯度,發現梯度(b) △ f5 / △ V小於梯度(a ) △ f4 / △ V,甚至梯度(c )及 (d )比梯度(b )更小。 在此VCO中,當RF信號之頻率較高時,在VCF中 之雜訊的產生並不會嚴重地影響可用性。然而,當RF信 號之頻率較低時,在VCF中之雜訊的產生會相當大地影 響到可用性。因此,必須抑制當頻率較低時雜訊在可用性 之上的影響。 如上述,當測量RF信號之脈波長度資料時,該RF 信號係由該16相位雙終端VCO 10之16相位時脈所閂 鎖。在該η抽頭模式’該V c 0之頻率係以2,4,8,及 1 6來乘以該RF信號’且然後利用若干該1 6相位時脈來 閂鎖該R F信號,藉此決定該脈波長度資料。 在此方法中’係增加VC0之振盪頻率以使梯度Af/ △ V呈更小,藉此遏止雜訊之影響。細節將參照第8 A至 9B圖說明如下。 第8 A圖描繪當v C 〇之振盪頻率相等於R F信號之頻 率時所測量之脈波長度資料。在第8A圖中,該RF信號 係利用1 6相位時脈CLK 1至CLK 16予以取樣以便測量 脈波長度資料,所產生之脈波長度資料爲2 T + 1 4 T / 1 6。 -30- 1311864 (27) 若V C 0之振盪頻率加倍以決定RF信號之脈波 料時,如第8 B圖中所示,該脈波長度資料測量3 1 2T / 1 6 ’其係兩倍長於第8 A圖中所示之脈波 料。 接著’如第9 A圖中所示,若僅利用該1 6時 數時脈(CLK 1,CLK 3,CLK 5,...... > CLK 15 定脈波長度資料時,則RF信號之脈波長度資料產^ + 14T/ 16 ’其係相等於第8A圖中所示之長度。1 之 R F 信號係在 C Κ 1,C Κ 1 ' ,C Κ 3,C Κ 3 ', CK15,CK 15,之上升緣處接受16次取樣,使用 之1 / 2之標度時脈當作M S C Κ。 在此方式中,藉加倍該 VCO頻率及使用其他 用於測量脈波長度資料,可正確地測量該RF信號 長度資料。 如第9 Β圖中所示,當V C 0之頻率增加4倍時 利用 4 個時脈 CLK 1,CLK 5,CLK 9,及 CLK 13 地測量脈波長度資料。同樣地,當VCO之頻率增2 時,可僅利用兩個時脈CLK 1及CLK 9來正確地 波長度資料。當V C0之頻率增加1 6倍時’則可僅 時脈CLK 1來正確地測量脈波長度資料。 當RM言號之頻率爲500 MHz時’ VC◦之頻率 8倍至第7圖之(d)中所示之400 MHz (小的梯度 △ V )而非第7圖之(a)中所示之50 MHz ’此可 對於控制電壓之振盪頻率△ f / △ V,藉此抑制控制 長度資 i 5T十 長度資 脈之奇 )來決 出2T T週期 CLK 1 時脈以 之脈波 ,可僅 來正確 口 8倍 測量脈 利用一 可增加 △ f7/ 降低相 電壓中 -31 - 1311864 (28) 發生之雜訊在可用性上的影響。 如第1 0A圖中所示,1 6相位雙終端VCO ] 〇之1 6 相 位時脈係設計具有均勻的相位差。然而,鑑於若干原因, 該1 6時脈之相位差有時候會呈不均勻,如第1 Ο B圖中所 示。 在此例中,無法正確地測量該RF信號之脈波長度資 料。然而,當 V C 0之頻率加倍時,如上述,僅使用奇數 的時脈。所以,即使CLK 2或CLK 4之相位偏移自理想 的狀態,並不會影響該脈波長度資料之測量。當 V C 0之 頻率增加1 6倍時,僅係利用時脈 C L K 1。因此,只要 C L K 1之相位正確即可正確地測量脈波長度資料,即使是 其他時脈之相位差從理想狀態偏移時。 如第1 1 A及1 1 B圖中所示,現考慮自理想狀態偏移 50%之CLK 1的相位差。在第ha及11B圖中之VCO的 振盪頻率分別爲50 MHz及1〇〇 MHz,第11A圖及11B圖 顯示出即使相位差偏移相等的百分比,亦即,5 0 %,當振 盪頻率較高時’絕緣偏移會更小(第1 1 B圖)。 所以’在η抽頭模式中,可抑制使用於測量脈波長度 資料之時脈中之相對相位錯誤的影響,且因此可正確地讀 取該RF信號。 3 .頻率控制電路 3 -〗頻率偏移 如上述,頻率控制電路3將從脈波長度測量電路2所 -32 - (29) 1311864 供應之脈波長度資料偵測頻率偏移,以便修正頻率偏移之 脈波長度資料。 該頻率偏移之界定係如下所述,當V C ◦之頻率與R F 信號之頻率間存在有差異時,則產生之脈波長度資料會改 變,如第12A,12B,及12C圖中所示。 第12A圖描繪其中VCO中之頻率與3T之理想RF信 號一致的情況;第1 2B圖描繪其中VCO之頻率比RF信 號高2%之情況·,以及第1 2C圖描繪其中VC0之頻率比 R F m低2 %之情況。 當該兩頻率相互一致時’如第1 2 A圖中所示,該脈 波長度資料正確地測量出3 T ( ( 3 T + 〇 /丨6 τ )。 然而,當VCO之頻率高於RF信號之頻率時,如第 1 2 B圖中所示,該脈波長度資料測量出大於(3 τ + 1 / 1 6T )。 相反地,當v C 0之頻率低於R F信號之頻率時,則該 脈波長度資料測量出小於(2T + 1 5 / 1 6丁)。 因此,當所輸入之脈波長度資料更加頻繁地測量出更 大値時’可決定的是’ vco之頻率變得比RF信號之頻率 更高。相反地,當所輸入之脈波長度資料更加頻繁地測量 出更小値時,可決定的是,vco之頻率變得比RF信號之 頻率更低。 3 - 2用於修正頻率偏移之演算 3 _ 2 —】用於偵測輸入之脈波長度資料中之頻率偏移的方 -33- 1311864 (30) 法 下文將描述用於偵測其中各項輸入之脈波長度資料之 頻率所偏移之量及方向的方法,亦即,V C ◦之頻率比R F 信號高或低出多少。 爲的論頻率偏移之偵測方法,信號之脈波長度資 料的實例顯示於第1 3 A,1 3 B,及丨3 c圖之中。 第13A圖描繪其中VCO頻率與7T之RF信號頻率一 致之情況。在此理想狀態中’亦即,當RF信號之頻率確 實相同於V C 0之頻率時,脈波長度呈整數(7 τ + 〇 / 1 6T ) 〇 然而,當VCO之頻率變成高於或低於RF信號之頻率 時,所產生之脈波長度資料具有邊緣成分。因爲數位PLL 之結構’指示R F信號與V C Ο頻率間之頻率偏移的極性並 未給與。因此,必須根據某一演算從輸入之脈波長度決定 頻率偏移之方向。在此演算中,係使用如下一部份"3 - 2 - 2總頻率偏移之偵測方法〃中所討論計算之總頻率偏移 的値。 第13B圖描繪其中VCO之頻率比RF信號之頻率高6 %之情況。在此例中,脈波長度測量出7 τ + 7 / 1 6 T,但 無法決定是否因爲V C Ο之頻率變成更低時8 T會測量出更 小,或因爲VCO之頻率變成更高時7T會測量出更大。 然而,若總頻率偏移之値含有VC◦之頻率高出5% 的資訊時,則可決定7 T會測量出更大,即’ 7 T + 7 / 1 6 T,因爲V C Ο之頻率變得更高。此脈波長度資料之頻率 -34 - 1311864 (31) 偏移可計算爲(7T+7/16T) / 7T = 7.4375/7 = 6.3%。 第1 3 C圖描繪其中V C 0之頻率比R F信號之頻率低6 %之情況。在此例中,脈波長度測量出6 Τ + 9 / 1 6 Τ,但 無法僅從該脈波長度資料決定其中頻率偏移之方法,如第 1 3 Β圖中之例。若總頻率偏移之値含有ν C 0之頻率低5 % 的資訊時,則7 Τ會測量更小,即,6 Τ + 9 / 1 6 Τ,因爲 VCO之頻率變得更低。此脈波長度資料之頻率偏移可計 算爲(6Τ+9/16Τ) / 7T= 6.5 62 5 / 7-- 6.2%。 如上述,藉使用脈波長度及總頻率偏移之値,可偵測 輸入之脈波長度資料的頻率偏移。 3 - 2 - 2總頻率偏移之偵測方法 當計算各項之輸入脈波長度資料的頻率偏移時,可決 定總頻率偏移。然而,即使並不存在頻率偏移,有時候可 決定輸入脈波資料具有由於抖動或意外錯誤之頻率偏移。 例如一克服此缺點之措施’係藉由使各輸入之脈波長度資 料通過一無限脈衝響應(IIR )數位濾波器來去除例如抖 動之雜訊成分,藉此計算總頻率偏移之量及方法。該IIR 數位濾波器之時間常數可外部地控制,因此,可增加時間 常數以抑制雜訊之影響’及相反地,可降低時間常數以增 加頻率偏移之辨識速度。 3 - 2 — 3頻率偏移之修正方法 頻率偏移應修正之量可藉輸入之脈波長度資料,總頻 -35- 1311864 (32) 率偏移’及頻率偏移之方向而予以決定。 當VCO之頻率比RF之頻率高5%時,5T之RF信號 測量出5 T + 4 T / 1 6,如第1 4 A圖中所示,以及1 Ο T之R F 信號測量出1 〇 T + 8 T / 1 6,如第]4 B圖中所示。 然而,由於例如抖動之雜訊,實際的脈波長度資料具 有變動,亦即,5T+3T/16 及 5T+5T/16。 頻率控制電路3之目的在於修正輸入之脈波長度資 料,僅用於頻率偏移成分,且因此,係忽略外部擾動之影 響。也就是說,頻率偏移應修正之量可僅藉總頻率偏移之 計算而決定,例如當V C 0之頻率比RF信號之頻率高5 % 時,當脈波長度資料爲5T時之修正量爲—4T/16,以及 當脈波長度資料爲1 0T時之修正量爲-8T/ 16。 -36- (33) 1311864 然而,因爲該RF信號係由硬片表面之反射光所產 生’由於例如碟片表面上之變形或裂痕的缺點,該RF信 5虎會暫時地偏差。相較於r F信號之頻率,該切片位準具 有十分長的時間常數’使其並不會受到正常RF信號中所 含之正値側與負値側之間的暫時不平衡所影響。因此,若 由於缺陷之偏差的產生足以比用於產生切片位準之時間常 數更短時’則6亥切片位準無法緊隨著該RF信號之中心位 準。 此狀態稱爲"非對稱偏移〃,且該R F信號無法在其 中該非對稱偏移發生之區中正確地二進位化,結果,可用 性降低’且PLL之操作呈不穩定。此機構將參照第〗6圖 詳細地描述於下文。 如第16圖中所示,光碟之RF信號爲一具有某一梯 度之類比信號,且其振幅會根據脈波長度資料而變化。因 此’理想地’該切片位準應維持於中心位準以二進位化該 RF信號。 然而,若切片位準由於非對稱偏移而偏移自中心位準 時’則脈波長度資料會朝向正値側或負値側偏置。 例如若切片位準朝向正値側偏移時,如第1 6圖中之 '"偏移+小〃或"偏移+大〃所示,在該脈波長度資料 中’於正値側上之信號會變成更小,而於負値側上之信號 會變成更大。 另一方面,若切片位準朝向負値側偏移時,如第16 圖中之 '、偏移一小〃或 ''偏移-大〃所示,在該脈波長度 -37- (34) 1311864 資料中,於負値側上之信號會變成更小,而於正値側上之 信號會變成更大。 換言之,當脈波長度資料選擇性地含或多或少之錯誤 時,則可視爲非對稱偏移正發生著。 4- 2用於修正數位非對稱性之演算 4 一 2 — 1用以偵測非對稱偏移之方法 下文將說明一用以偵測非對稱偏移之量及方向的方 法,亦即,一用以偵測該切片位準是否朝同正値側或負値 側偏置的方法。 爲解說用以偵測非對稱偏移之方法,RF信號,切片 位準,及脈波長度資料顯示於第1 7圖中。 在理想的RF信號中,當維持切片位準於正確之位 準,亦即,中心時,則該脈波長度資料可呈整數。 然而’若切片位準朝向正値側或負値側偏置時,則該 脈波長度資料會含邊緣成分,且邊緣成分會根據切片位準 之偏移方向及R F信號之極性而增加或減少於該正確之脈 波長度資料。若切片位準朝向正値側偏置時,則在正値側 上之脈波長度資料會呈更小而在負値側上之脈波長度資料 會呈更大。相反地,若切片位準朝向負値側偏置時,則在 正値側上之脈波長度資料會呈更大而在正値側上之脈波長 度資料會呈更小。 因此’必須根據某一演算來決定輸入之脈波長度資料 之非對稱偏移的極性。在此演算中,該脈波長度資料僅在 -38- (35) 1311864 當使用CD或DVD之RF信號的格式時之3T至]IT及 14T之範圍中可爲整數。 例如在第]7圖中,當切片位準朝向正値側偏置時, 所產生之脈波長度資料的邊緣成分爲〇 . 5 T,亦即,單位 脈波長度資料的一半。在此例子中’第一脈波長度資料 5.5 T及第二脈波長度資料爲5 . 5 T偏移之量爲0.5 T,可簡 單地評估的是一次資料應爲5T以及另一資料應爲6T。然 而,並不能決定那一個資料,亦即,第一資料或第二資料 應修正爲5 T或6 T » 第三脈波長度資料爲2.5T,因爲成分2T並不存在於 CD之RF信號中,故此脈波長度資料係產生爲脈波長度 資料3 T由於非對稱偏移而測量更小的結果。同樣地,第 四脈波長度資料爲11.5T,且因爲成分12T並不存在於 CD中,故此脈波長度資料係產生爲脈波長度資料1 1 T測 量更大的結果。 現假設選擇性地畫分脈波長度資料成分爲群群a及組 群b,各組群爲一組具有各極性之RF信號的脈波長度資 料成分。現藉應用第1 7圖中所示之具有非對稱偏移之脈 波長度資料來考慮此觀念。 當切片位準朝向正値側偏置時,可決定的是’非對稱 偏移發生於其中組群a中之資料測量更小的方向中’因爲 該第三脈波長度資料爲2.5T。 當切片位準朝向負値側偏置時,非對稱偏移之極性無 法決定於第三脈波長度資料3 . 5 T。然而,因爲第五脈波 -39- (36) 1311864 長度資料爲1 1 . 5 T,故可決定的是’非對稱偏移發生於其 中組群a中之資料測量更大的方向中。 如上述,藉偵測該脈波長度資料3 T或更小,或]1 T 或更大,可決定一非對稱偏移之方向。 4-2-2用以起始非對稱修正之條件 當偵測出非對稱偏移時,可立即修正其。
然而,當處置RF信號時,類似於非對稱偏移之錯誤 有時候會由於抖動或偶發的錯誤而發生。更特定地,在正 値側中及在負値側中之邊緣成分會突發性選擇地產生而錯 誤地辨識爲非對稱性偏移。 爲避免此一錯誤的辨識,提供邊緣成分之正負號之選 擇性倒數之數目的下限,當邊緣成分之正負號反轉超過此 下限時,則可決定非對稱偏移之發生。 若抖動恆常地發生於RF信號中之時,非對稱偏移可 能會錯誤地辨識,即使上述選擇性倒數之數目下限相當 高。爲克服此缺點,係給與某一數目之邊緣成分的存在來 當作用以起此非對稱修正之條件,藉此降低用於例如小位 準抖動之小錯誤的錯誤修正的或然率。 因此,最小數目之邊緣成分的選擇性倒數以及最小數 目之邊緣成分係給定爲用於起始非對稱修正的條件,藉此 達成非對稱偏移的高精準偵測。上述邊緣成分之最小數目 的選擇性倒數及最小數目之邊緣成分可視需要加以設定。 -40- (37) 1311864 4-2-3非對稱偏移之偵測及修正量之決定 在該數位非對稱修正電路4之中,修正量係產生自所 偵測之非對稱偏移,藉此執行適當數量的修正。 產生由於缺陷之非對稱偏移之過程的特定實例係顯示 於第]8圖中’係顯示當RF信號由於光碟上之變形而消 失時之RF信號中的改變。 在此例中’該RF .彳g號由於缺陷而消失且偏差,以及 它會在缺陷之後再出現。 其後,非對稱偏移到達最高位準以及在時間上逐漸地 變得較小。爲精確地修正此RF信號,必須根據該非對稱 偏移中之改變來變化修正量,也就是說,適當地反饋所偵 測之非對稱偏移的量於該脈波長度資料。因此可修正在時 間改變的非對稱偏移。 該修正量可藉很簡單的演算加以產生。 如參照第1 7圖所討論,由於非對稱偏移而在脈波長 度資料之邊緣成分上的影響可單獨地藉RF信號之極性及 非對稱偏移之極性予以決定,也就是說,非對稱偏移之量 可藉累積具有選擇性正負號之脈波長度資料的邊緣成分而 計算。 在累積邊緣成分中,若累積之數目太小時,則可能會 添加無關於非對稱偏移之例如抖動之突發錯誤的成分。相 反地,若累積之數目太大時,則難以跟隨該非對稱偏移中 之快速改變,且無法反饋精準的修正量。 在實際系統中,係使累積之數目可變,且其係根據硬 -41 - 1311864 (38) 體架構而藉靭體來改變。具有此安排,則可選擇系統中之 累積的最適數目。 4 - 2 _ 4用以完成非對稱修正之條件 在起始非對稱修正之後,若滿足某些條件時,則可完 成非對稱修正。 例如一第一條件,給與該非對稱修正之量一下限,且 當修正量到達該下限時,則終止非對稱修正。用於此之原 因係,僅一小量之非對稱偏移無需予以修正。該下限之特 定値可視需要而設定。 例如一第二條件,修正終止於當脈波長度資料產生於 一特定範圍外面時。原因則如下述,若輸入信號具有過度 偏移自一預定格式之値,則極難以使非對稱修正電路4精 準地偵測偏移之量,因此該非對稱修正電路4可能錯誤地 偵測偏移之量且因而錯誤地修正該偏移。 5.時脈相位控制/運行長度產生電路 5-1時脈相位控制/運行長度產生電路(相位控制/資 料摘取電路)5之總覽 相位控制/資料摘取電路5產生虛頻道時脈,以該虛 頻道信號計數脈波長度資料,及接著設定該計數之値爲運 行長度資料。該相位控制/資料摘取電路5亦偵測相位錯 誤。 一用以產生頻道時脈的已知技術將簡略地解說於下。 -42- (39) 1311864 藉施加來自光學拾訊器之雷射光讀取資料於光碟所產生之 RF信號在時間域上具有變動性。 爲正確地讀取具有變動性之RF信號,需要一同步於 諸如第1 9圖之(a )中所示之R F信號的諸如第1 9圖之 (b )中所示之頻道時脈,及使用一數位p l L以產生此頻 道時脈。當以該頻道時脈讀取第1 9圖之(a )所示之二進 位化的R F信號時’將獲得第1 9圖(c )所示之r f信 號。 習知地’爲產生頻道時脈,係使用8倍高於正規頻道 時脈之諸如第2 〇圖之(a )中所示之高頻時脈(η i f ), 然後’爲匹配RF信號與頻道時脈之相位及頻率,該高頻 時脈(Hif)係以7.5 ’ 8.0 ’及8.5予以標度,且亦利用該 高頻時脈之反向緣使該頻道時脈超前或延遲,然後在所產 生之頻道時脈的上升緣處讀取 RF信號,如第1 9圖之 (c )所示,藉此從RF信號測量運行長度資料。 相對地,根據此實施例,取代產生一時脈於數位P L L 中及藉使用所產生之時脈來取樣RF信號,RF信號之邊緣 對頻道時脈的相位關係數位化且依據所數位化之資料,從 RF信號之脈波長度資料產生運行長度資料。用以產生運 行長度資料之演算將描述於下文。 5 _ 2虛頻道時脈及運行長度資料之產生的觀念 如上述,以脈波長度測量電路2所測量之陸地/坑洞 脈波長度係以脈波長度之整數部分及邊緣部分予以表示’ -43 - (40) 1311864 例如當脈波長度資料爲3 T十2 T / 1 6 ( = 3 · 1 2 5 T )時,該 脈波長度之整數部分爲3 T,而該脈波長度之邊緣部分爲 2T/ 1 6。 雖然細節將說明於下文,但從RF信號之邊緣到虛頻 道時脈之相位差係利用脈波長度資料計算,該虛頻道時脈 並非真正的頻道時脈,二進位化之RF信號係由第2 1圖 之(a )表示,以及虛頻道時脈係由第 2 1圖之(b )表 示。在第2 1圖之(c )所示之實例中,從rf信號之邊緣 A到頻道時脈之上升緣的距離爲該虛頻道時脈之相位差, 其係由11T/ 16來表示。 該運行長度資料可藉計算有多少個虛頻道時脈之上升 緣可含於第2 1圖之(f )所示之陸地的脈波長度資料中而 產生。在第21圖中,該虛頻道時脈之三個上升緣可含於 陸地脈波長度資料中,因而,可決定運行長度資料爲 3T ° 5 - 3用以決定運行長度資料之演算 現將描述藉由該相位控制/資料摘取電路5從脈波長 度資料產生運行長度資料之特定操作。 下文將解說用以從第21圖之(f)所示之脈波長度資 料3T+ 4T/〗6產生運行長度資料之方法。 由第2 1圖之(b )所指示之虛頻道時脈的第一上升緣 係位於一以]1 T/ 1 6延遲於第2 1圖之(g )所示之邊緣A 的部分’該虛頻道時脈之第二上升緣係位於一以1 丁 + π τ -44 - 1311864 (41) / 1 6延遲於邊緣A之部分,第三上升緣係位於一以2T十 1 1 Τ / 1 6延遲於邊緣Α之部分,以及第四上升緣係位於一 以3Τ+ΠΤ/16延遲於邊緣A之部分。 其係3T+ 4T/ 16之由第21圖之(f)所指示之脈波 焉度資料大於虛頻道時脈之第三上升緣2 T + 1 1 T / 1 6以 &小於虛頻道時脈之第四上升緣3 T + 1 1 T / 1 6。
因此,該虛頻道時脈之三個上升緣計數RF信號之邊 _到RF信號之下一個邊緣之距離,以及此脈波長度資料 之蓮行長度資料可決定爲3 T。 下文將描述一用於當脈波長度資料之邊緣部分與虛頻 道時脈之上升緣一致時產生運行長度資料之方法。
第22圖顯示其中脈波長度資料爲3T+4T/ 16及虛 頻道時脈爲4T/ 1 6之例。第22圖(b )中所示之脈波長 度資料的邊緣與虛頻道時脈之第四上升緣一致,所以無法 決定脈波A之長度是否爲3T或4T,此係因爲虛頻道時脈 係在取樣之後才與二進位化之RF信號相比較之故’因 此,該虛頻道時脈必須在取樣之前與該二進位化之RF信 號比較。 在取樣前之信號爲第22圖之(a)所示之具有邊緣之 二進位化之RF信號’因爲該RF信號係非同步於虛頻道 時脈,第2 2圖之二進位化R F信號的邊緣係位於該虛頻 道時脈之上升緣之前。所以’脈波A之長度可決定爲小 於位在相同於脈波A之邊緣位置處之虛頻道時脈。 -45 - (42) 1311864 5 - 4用以產生虛頻道時脈之演算 用以產生虛頻道時脈之演算將黎照第2 1圖討論如 下。爲決定第2 1圖之(j )所示之隨後的脈波長度資料之 運行長度資料,必須決定第2 1圖之(d )所示之隨後的虛 頻道時脈距離第2 1圖之(h )所示之邊緣的相位差。 使用於決定目前之脈波長度資料(f )之運行長度資 料的虛頻道時脈係以1 1 T/ 1 6延遲於第2 1圖之(g )所示 的邊緣A,因爲目前之脈波長度資料爲3T + 4T/ 1 6,故 邊緣A以4 T / 1 6延遲於目前之虛頻道時脈,也就是說’ 由第2 1圖之(i )所示之隨後的虛頻道時脈距離邊緣B之 相位差可計算爲11T/16—4T/16=7T/16。 5 — 5用於虛頻道時脈之相位控制演算 將參照第2 3圖討論虛頻道時脈之相位控制演算。第 2 3圖描繪距離RF信號邊緣之虛頻道時脈自例子Α至例子 P之相位差。 即使是RF信號含有在時間域中之變動或例如抖動之 雜訊,爲了正確地產生運行長度資料,必須控制虛頻道胃 脈之相位,相位控制係執行使相位差位於例子:P及例子· A 之中而使該虛頻道時脈之建立時間及保持時間相對於RF 信號最大化。 用於當相位差位於例子P及例子A時之建立時間及 保持時間最大化之理由將參照第2 5圖解說如下。頻道時 脈位於第2 5圖中之點A至點B,在此例中,使建立時間 -46 - (44) 1311864 遥’在該情況中,可用性變更高。因此’較佳的是,視需 要地設定用以決定虛頻道時脈是否超前或落後之規範。 存在有若干情況,其中較佳地不決定是否在例如例子 H及例子I處之虛頻道時脈超前或落後,在該情況中,可 設定它們爲死區。 當偵測出該虛頻道時脈之相位超前或落後於R F信號 時,可修正如下。 當偵測出相位超前時,則修正使得該虛頻道時脈相對 於下一虛頻道時脈的相位差而延遲,例如當虛頻道時脈位 於例子C時,則修正相位1 T / 1 6,使其可位於例子B。 若偵測出相位落後時=則修正使得該虛頻道時脈相對於下 一虛頻道時脈的相位差而超前。 雖然在第2 3圖中之相位差修正量爲1 T/ 1 6,但可以 以1T/ 32修正,如第24圖中所示。 在第24圖中所示之1T/ 32控制模式中,相較於第 2 3圖中之1 T / 1 6控制模式,解析度會增加而抵抗具有高 頻抖動成分的 RF信號。另一方面,相位控制增益會減 少,藉此降低隨著RF信號之頻率改變的能力。 因此,較佳的是,自動切換該1 T / 1 6控制模式及1 T / 3 2控制模式以顯現隨著頻率改變及抖動抵抗性能之高 能力。 在此複合模式中,該系統係正常地操作於1 T/ 3 2控 制模式’而當連續偵測相位超前或落後三次時,則該系統 會自動切換到]丁/ 1 6控制模式;當理想狀態恢復時’該 -48 - (45) 1311864 系統自動回到1 T / 3 2控制模式。 在執行此實施例中的相位控制時,當輸入除了 8至 14調變(EFM)信號(CD)或IEFM +信號(DVD)之外 的脈波長度資料時’不執行相位修正,理由如下述。不符 合上述格式之脈波長度資料之邊緣並不可靠,且執行相位 控制於此等不可靠之RF信號之邊緣上並無意義,因爲此 將導致錯誤的相位控制。 藉設定該等模式’死區之範圍,以及如上述之修正 · 量’可增加可周性於任一形式之光碟。 6. RLL電路 6 - 1 PLL系統及RLL電路 當RF信號爲某些理由而未符合格式時,RLL電路6 會根據若干法則來評估原始資料及修正RF信號。 相較於原始的RF信號,由相位控制/資料摘取電路 5所產生之運行長度資料顯示於第2 6圖之中。 · 第2 6圖之(a )所示之RF信號依據切片位準而二進 位化,該R F信號與切片位準之交點變成該二進位化R F 信號之邊緣,且在鄰接邊緣間之距離係在上述脈波長度測 量電路2中計算爲脈波長度資料,如第2 6圖之(b )所 不 ° 然後,如上述地,在該相位控制/資料摘取電路5中 藉該脈波長度資料計算運行長度資料及相位錯誤’如第 2 6圖之(c )所示。 -49 - (46) 1311864 若P L L之鎖定狀態正確時’則上述相位錯誤表示由 於各脈波長度貧料中所含之雜訊的錯誤成分。因此,# RLL電路6利用該等相位錯誤來修正運行長度資料。 藉RLL電路6之修正過程的順序係顯示於第 / fe) 中。在下文中’未符合格式之短的運行長度資料將彳辑胃 "錯誤〃。 在第一過程31中,修正同步圖案及未符合格式_^長 的運行長度資料。 接著,在第二過程32中,拫據某些法則來修正兩個 或更多個連續的錯誤,無法在第二過程3 2中修正之錯誤 將結合爲兩個或更少個連續錯誤’且將在第三過程3 3或 第四過程3 4中修正。 在第三過程3 3之兩個連續錯誤修正中,修正係執行 於輸入於RLL電路6之兩個連續錯誤及產生於第二過程 32中之三個或更多個連續錯誤的兩連續錯誤上。無法在 該第三過程3 3中修正之錯誤將修正於第四過程3 4之中。 在第四過程3 4之單一錯誤修正中,修正係執行於輸 入至RLL電路6內的單一錯誤,產生於第二過程32中之 三個或更多個連續錯誤之錯誤,及產生於第三過程3 3中 之兩個連續錯誤之錯誤。 根據上述過程,小於3 τ之所有項之運行長度資料可 修正爲具有3 Τ或更大之運行長度資料。 6 _ 2運行長度資料之錯誤圖案 -50- (47) 1311864 運行長度錯誤之圖案顯示於第2 8圖至3 3圖之中。 在第2 8圖中所示之圖案中,一小於3 τ之運行長度資 料產生於具有3T或更大値之運行長度資料之前及之後。 此圖案可能因爲由於例如不足夠的振幅,偏置之切片 位準’或抖動之諸如3 T之短τ的錯誤,或因爲混合於長 丁內之雜訊而爲錯誤T與T之前後的組合而產生。 在第2 9圖中所示之圖案中,小於3 τ之雙脈波長度資 料連續地產生於具有3 T或更大値之運行長度資料的前 後;此圖案可能因爲在運行長度資料前後邊緣處之顫動發 生而產生;同時,可能的是,根據碟片之性質或大的抖動 存在’例如連續的運行長度資料3 T + 3 T之兩個短T變成 小於3 T之兩個運行長度資料。 在第30圖中所示之圖案中,小於3T之三個運行長度 資料係連續地產生於具有3 T或更大値之運行長度資料的 前後’此可能由於因不足夠的振幅或雜訊而分割一運行長 度資料爲三個小的運行長度資料。 在第3 1圖中所示之圖案中,小於3 T之四個或更多的 運行長度資料連續地產生,在回放操作期間之此一圖案的 產生可能由於下列原因,由於例如大的變形之大的缺陷而 RF信號消失,以及具有很小振幅之RF信號變成相同於切 片位準之位準,因而助長無意義圖案之產生。 在第32圖中所示之圖案中,具有12T或更大値之運 行長度資料產生,此可能由於具有Η T或更小値之運行長 度資料因爲雜訊,抖動,或非對稱偏移而變成]2 T,其無 -51 - 1311864 48) 法當作c D格式。 第3 3圖描繪損壞之同步圖案的實例’其中應爲1 1 τ i】丁之同步圖案由於雜訊,抖動,或非對稱偏移而無法 •τ * 維持。
,3蓮行長度錯誤修正方法之總覽 6 — J 下文將解說錯誤圖案修正方法。爲簡明起見,運行長 度資料係由整數表示,然而,在實際上’除非另有說明, 否:則蓮行長度資料具有小數點。 如5 時脈相位控制/運行長度產生電路〃之部分中 所述,在此實施例之P L L系統中,運行長度資料係藉虛 頻道時脈之邊緣數目決定,因此’即使在藉〇Τ所表示之 運行長度資料中,亦具有無法成爲參考邊緣之某長度。 其中修正T之方向,亦即,修正是否朝向前一運行長 度資料或接著之運行長度資料執行係藉前一運行長度及接 著之運行長度資料的長度以及在相對於虛頻道時脈之不正 確運行長度資料之兩邊緣處的相位錯誤所決定。 相位錯誤4之修正條件係決定如下,若修正方法_並未 受限於前一及接著之運行長度資料之長度的條件時,則有 時候須考慮的是,不僅是相位錯誤4 I及4 2之位準的比 較,而且是否4 = 〇,亦即,該等邊緣是否位於理想的位 置。若不考慮相位錯誤時,則意指錯誤之產生圖案僅由運 行長度資料L所決定,在此例中,係修正該錯誤於特定的 圖案。使用於修正之條件的組合可予以系統地決定,而用 -52- (49) 1311864 方ί連行長度資料的錯誤修正方法將特定地說明如下。 6-3 —單一錯誤(〇 Τ )修正方法 用以修正運行長度錯誤0Τ (小於1 Τ )之方法顯示於 第34圖中,可考慮第34圖中&至e所示之修正的五圖 案。 在第34圖中,三個運行長度資料係由,L2,及L3 所示’當L2呈OT時’可考慮四形式之修正,亦即,圖案 a至d以用於擴充0 Τ爲3 Τ。在此例中,根據修正圖案, 拚之3 T係偏差自前一及接著之運行資料L ^及L2。 當抹除0 T時,該三個運行長度資料係結合爲一如圖 案e所示之運行長度資料,亦即,結合爲一具有長度Li + La + L3之運行長度資料(實用地言之,係^ ^,因 爲 L 2 = 0 ) 〇 利用不正確之運行長度資料邊緣外的相位錯誤a 1及 4 2以及前一及接著之運行長度資料的長度L ι及L3之條 件的修正方法之一係顯示於第3 5圖中,此係用以打算盡 可能重建錯誤L2爲3 T之方法。 在第3 5圖中所示之修正方法中,修正係根據例子 (])至(1 1 )所示條件執行。 例如’如.例子(1 )中之所不’僅當L+乙3 $ 8時, 可使用圖案e以抹除0T,在該例中,所產生的運行長度 資料變成L i + L 3。 在例子(2 )至(j 1 )中’錯誤l2係根據Li及L3以 及0】及4 2之條件’藉使用該等圖案a至d之一而重建 -53- (50) 1311864 3T。 亦可考慮諸如第3 6圖中所示之另一方法,在此方法 中,當 L 1 + L 2 + L 3之總g十係1 1 T或更小時,則可抹除 L 2 0 也就是說,當滿足例子(1 )之條件時,可使用圖案 e來抹除 L2,在該例子中,所修正之運行長度資料變成 L ] + L 3 0 當例子(2 )至(5 )之條件滿足時,錯誤L2會根據 φ 圖案a至d之一而重建爲3T。 如第3 7圖中所示,亦可考慮無需使用相位錯誤0之 條件的修正方法,當分析實際之隨機錯誤時,已發現其中 修正資料之L2及L3爲3 T之許多例,諸如nT + 3 T + 3 T (η ^ 3 )。因此,可設定諸如第3 7圖中所示之獨特的修 正方法。 在此例中,錯誤 L2係根據例子(1 )至(4 )的條 件,利用圖案a至d之一而重建爲3T。 0 6 - 3 — 2單一錯誤(1 T )修正方法 用以修正具有1 T或更大値以及小於2T (下文中假設 爲'' 1T〃 )之運行長度錯誤之方法顯示於第38圖之中, 可考慮第3 8圖中之由a至d所示之修正的四個圖案。 在第3 8圖中,三個運行長度資料係由L1,L2,及L3 所表示,當L2呈1 T時,可考慮三個形式之修正,亦即, 圖案a至c以擴充】T至3 T。在此例中,擴充之2 T爲距 -54 - (51) 1311864 前一及接著之運行長度資料的偏差。 當抹除1T時,該三個運行長度資料係結合爲一如圖 案d所示之運行長度資料,亦即,結合爲一具有L ^ + L2 + L3之長度的運行長度資料。 利用不正確之運行長度資料邊緣處的相位錯誤0 1及 0 2以及前一及接著之運行長度資料的長度L ι及“之條 件的修正方法之一顯示於第3 9圖中,此係用以打算盡可 能重建錯誤L2爲3T之方法。 例知’如例子(1 )中所示,僅當L i + L 2 + L 3 $ 8 時’可使用圖案d以抹除1 T ’在該例中,所修正之運行 長度資料變成L1+L2+L3。 在例子(2 )至(6 )中’錯誤L2係根據Li及L3以 及必1及必2之條件,藉使用該等圖案3至c之一而重建爲 3T。 亦可考慮諸如第4 0圖中所示之修正方法,在此方法 中’當L! + L2 + L3之總計係1 1 T或更小時,可抹除L2。 也就是說’在例子(1)中,圖案d係使用於結合三 個運行長度資料爲一運行長度資料L , + L2 + L3。在例子 (2 )至(4 )中,錯誤L2係利用圖案a至c而重建爲 3T 〇 如第4 1圖中所示,可考慮無需使用相位錯誤之修 正方法,此係依據參照第3 7圖所述之觀念。 在此例中,如第41圖中所示,錯誤L2可根據(1 ) 至(3 )之條件,利用圖案a至c之一而重建爲3 T。 -55 - (52) 1311864 ^一3—3單一錯誤(2T)修正方法 用以修正具有2Τ或更大値以及小於3ΊΓ (下文中假設 '、9 丁々 … )之運行長度錯誤之方法顯示於第42圖中,可 考慮藉a至c所示之修正的三個圖案。 在第42圖中,三個運行長度資料係由Ll,L2,及L3 所表不’當L2呈2T時’可考慮兩個形式之修正,亦即, 圖案3及b以用於擴充2T至3T。在此例中,擴充之1T 係距前〜及接著之運行長度資料L,及L3的偏差。 當抹除2T時’該三個運行長度資料係結合爲一如圖 C SFr •Crt. . 、 一 、之運fr長度資料,亦即,結合爲一運行長度資料 L] + L2 + L3。 用以根據相位錯誤0 1及0 2以及前一及接著之運行 長度資料的長度及L3之條件的修正方法之一顯示於第 43圖中。 在此方法中,其中前一及接著之運行長度資料之一或 一者爲3 T之情況係處置爲特別的情況,而在其他情況 中’ 2Τ根據01及^之條件而重建爲3Τ。 在例子(1 )中’亦即,當L,及L 3二者爲3 T時,係 利用圖案c以結合該三個運行長度資料爲一運行長度資料 Lj4- L2+ ( = 8T)。 在例子(2)或(3)中,當1^及L3之一爲3T時, 根據圖寒a或b,從非3 T之資料減去1 T及添加於L2,藉 此重建L2爲3T。 -56- (53) 1311864 6 - 3 - 4用以修正兩個連續錯誤之方法 用以修正各小於3 T之兩個連續錯誤之方法,以及修 正圖案係顯示於第44圖中。 存在有兩種用以修正該等錯誤之形式。在一形式中, 所考慮的是’錯誤係由於前一與接著之運行長度資料L! 與L4間的顫動,以及運行長度資料L2及L3係配置於L ι 及“ ’如圖案a至c所示。在另—圖案中,連續錯誤L2 及L3係修正爲兩個連續的3 T,如圖案d所示。 修正圖案a至d之選擇係藉Li,L2,L3,及L4之長 度以及在L2及L3之邊緣處之相位錯誤01,02及</)3來 決定。 第4 5及4 6圖描繪較佳地利用相位錯誤爲用以修正運 行長度資料之條件的修正方法。 第4 5圖描繪其中當相位錯誤0 2呈0時該兩個運行長 度錯無5受疋爲3T+3T的例子。 相對地’第4 6圖描繪其中當相位錯誤0 1或φ 3呈〇 時’運行長度資料L,至L4形成爲兩個運行長度圖案而保 持不具有相位錯誤之邊緣的例子。 第47圖描繪其中修正圖案係藉運行長度錯誤之長度 L2及La的組合以及運行長度資料之長度l】及L4之組合 予以決定的例子。 在此方法中’若L!或L4並未超過1 1 T,則添加L2 + L3於L I或L4 ;若L!或L 4超過1 1 T時,則結合L 2 + L 3爲 一運行長度資料。 -57- (54) 1311864 在此例中,如第4 7圖中所示,L 2 + L 3可小於3 T ’然 而,在此時,係維持L2 + La小於3 τ,而稍後藉第四過程 3 4中所執行之單一錯誤修正予以修正,該第四過程3 4係 在此過程(第三過程3 3 )之後,如參照第2 7圖之所討 論。 6 一 3 一 5用以修正小於3 Τ之三個連續錯誤之方法 第4 8圖描繪各小於3 Τ及其總計小於3 τ之三個連續 之運行長度錯誤的圖案,及用於此等錯誤之修正方法„ 在此例中,不管運行長度資料之長度或相位錯誤之 値,該三個運行長度資料係結合爲一違行長度資料。更特 疋地,如第49圖中所不,La + L3 + l4係結合爲一運行長 度資料而不管L】及或0】及(/^之條件。 在此例中,雖然Μ + L3 + l4之値呈小於3T,但將維 ^其且梢後將在此過程(第三過程3 3 )之後的第四過程 3 4所執行之單一錯誤修正中予以修正。 6 一 3 一 6用以修正具有3 T之三個連續錯誤之方法 第5 〇圖描繪其各小於3 T及其總計爲3 τ之三個連續 之運行長度錯誤的圖案,以及用於此等錯誤之修正方法。 同時,在此例中,不管運行長度資料之長度或相位錯 誤之値’該三個運行長度資料係結合爲一運行長度資料。 更特定地,如第51圖中所示,L2+L3+L4係結合爲一運 ί」長度資料而不管L!及L5或0】及0 2之條件,在此例 -58 - (55) 1311864 中’該三個錯誤之總計L2 + L3 + L4呈3 T。 6 — 3 — 1 2用以修正大於4Τ之三個連續錯誤之方法 第52圖描繪其各小於3Τ及其總計爲4Τ或更大値之 三個連續之運行長度錯誤的圖案,以及用於此等錯誤之修 正方法。 存在有兩種形式之修正方法,第5 3圖描繪一利用如 第5 2圖中所示之圖案a的修正方法,也就是說,在如第 49或5 1圖中所示之方法中,L2 + L3 + 係結合爲—運行 長度資料而不管L!及L5或ζ/) !及(/) 2之條件。在此例中, 該三個錯誤之總計L2 + L3 + L4呈4 Τ或更大値。 另一修正方法顯示於第54圖之中,其中第52圖中之 圖案a至c將選擇性地使用。 更特定地’比較該三個連續之運行長度錯誤之兩邊緣 處之相位錯誤0 1及0 2的位準,及根據該比較結果以3 τ 來取代該三個運行長度錯誤《在此例中,藉由從該三個運 行長度錯誤之總計減去3所獲得之値係依據比較結果而添 加於Lm或Ls。第54圖描繪其中圖案^及b係依據此比較 結果而使用之例子(1 )及(2 )。 -59- 1 - 3 - 8用以修正4個或更多個之連續錯誤之方法 2 第5 5圖描繪其各小於3 T之四個或更多個連續錯誤之 圖案,以及用於此等錯誤之修正方法。 在此例中’幾乎無法預測原始的運行長度資料,且因 (56) 1311864 此,連續之運行長度資料係根據第5 6圖中所示之簡單圖 案而轉換爲一或兩個運行長度資料。在此例中,使用第 5 5圖中所示之由a或b所表示之修正圖案。 若錯誤之總値小於3 T,則維持其且稍後將使其接受 兩個連續錯誤修正(第2 7圖中之第三過程3 3 )或單—錯 誤修正(第2 7圖中之第四過程3 4 )。 6 一 3 — 9 12T修正方法 第5 7圖描繪錯誤1 2T之發生以及用於此—錯誤之修 正方法。 可認爲錯誤1 2係產生自1 1 T,且因此可根據第5 8圖 中所不之條件使用a或b所表示之修正圖案以用於修正運 行長度資料。 然而,若未滿足Li及L3之條件時,如第58圖之例 子(3 )所示,不作修正。此係在於防止同步圖案,亦 即’圖案11T+11T產生於不正確的位置。 6 — 3 — 1 〇同步圖案錯誤修正方法 第59A及59B圖分別描繪CD之同步圖案及DVD之 同步圖案之實例。 當決定爲CD及DVD之格式時,在一規律週期中, 固定圖案11T+11T會寫入於CD內以及固定圖案14T + 4T會寫入於DVD內當作同步圖案,可根據有多少圖案偏 移自正週期及同步圖案而考慮修正方法。 -60- 1311864 (57) 用於CD之修正方法可選擇自第60,62,64 6 8圖中所示的五個圖案;以及用於D v d之修正方 擇自第61’ 63’ 65’ 67,及69圖中所示的五個圖; 有16個偏移圖案用於CD,如第60,62,64 6 8圖中(1 )至(1 6 )所示;以及} 4圖偏移圖 DVD’ 如第 61,63,65,67 及 69 圖中(1)至( 示。在修正前之圖案係由實線指示以及在修正後之 由點線表不’除了該寺偏移圖案之外的圖案則未修 在第6 〇及6 1圖所示之方法中,無法以最小數 理加以修正之圖案不修正。 也就是說,除了第60圖之用於CD的例子 (16),以及第61圖之用於DVD的例子(1)及 之外’修正僅執行於當偏移發生於同步圖案之三邊 邊緣中之時。 在第62及63圖所示之方法中,修正係依據同 之正確位置距前一同步圖案之位置爲用於CD之5 用於DVD之148 ST的觀念而執行。 更特定地,用於第62圖中之CD,可決定是 (L2 )與1 1 τ ( L3 )間之邊緣位置距前一同步 5 8 8 T。若否定時’則調整偏移至此正確位置,且視 增加或減小前一及接著之脈波長度(L I及L4 )。 用於第63圖中之DVD,可決定是否在14T( 4丁(L3)間之邊緣位置距前一同步圖案爲1488 丁。 時’則調整偏移至此正確位置,且視需要可增加減 ,66及 法可選 ,66及 案用於 14 )所 圖案係 正。 目之處 (1 )及 (14) 緣的― 步圖案 88Τ及 否1 1丁 圖案爲 需要可 L2 )與 若否定 少前一 (58) 1311864 及接著之脈波長度(及L4 )。 在第6 4及6 5圖所示之方法中,修正係依據如第6 2 及63圖之方法中之同步圖案之週期觀念加以執行。然 而,若偏移大時,修正並未受限於上述觀念。例如在第 64圖之用於CD之例子(4 ) , ( 6 ),及(1 1 )中,修正 可執行無需考慮該5 8 8 T週期,以及在第 6 5圖之用於 DVD之例子(3 )及(4 )中,修正可執行無需考慮該 1 4 8 8 T週期。 第6 6及6 7圖中所示之方法係以具有相同於同步週期 中之同步圖案長度之運行長度資料的存在爲主。也就是 說,若存在具有用於C D之1 1 T的運行長度資料,及若存 在具有用於D V D之1 4 T或4 T之運行長度資料時,則可決 定該運行長度資料爲正確圖案,而修正其他運行長度資 料。 例如,若L2或L3爲1 1 T時,如第 66圖中之例子 (2 ) , ( 3 ) , ( 7 )至(1 0 ) , (14),及(1 5 ),則 依據1 1 T修正其他脈波長度。 若L2爲14T或L3爲4T時,如第67圖中之例子 (2 ) , ( 3 ) , ( 7 ) , ( 8 ) , ( 9 ) , ( 12 ),及 (13),則依據1 4T或4T修正其他脈波長度。 在第6 8及6 9圖所示之方法中,修正係依據相同於第 6 6及6 7圖中所示方法中之觀念來執行。然而,若偏移大 時,修正並未受限於具有相同於同步圖案長度之運行長度 資料的存在。 -62- (59) 1311864 也就是說,未在第6 6及6 7圖之方法中修正之圖案係 修正於第6 8及6 9圖中所示的方法中。 6 - 3 — 1 1監看器信號 修正係根據上述不同方法執行於運行長度資料上。在 此例中,較佳地可外部地監看那一個方法係使用於修正運 行長度資料,因此,RLL電路6輸出監看器信號以指示 所使用方法之形式,此可從修正方法及修正之頻率偵測不 良品質碟片之形式。 7 . 1 6相位及雙終端V C ◦ 如上述,該1 6相位雙終端V C Ο 1 0使用粗控制終端 及微控制終端來控制V C 0之振盪頻率。 第7 0圖描繪1 6相位雙終端V C Ο 1 0相對控制電壓之 振盪頻率。水平軸代表VCF,左邊垂直軸指示振盪頻率, 以及右邊垂直軸指示 VCR。當控制電壓爲 VSS時,振盪 頻率最大;而當控制電壓爲 VDD時,振盪頻率爲最小。 該振盪頻率根據v C R中的改變而急劇地改變,以及根據 V C F中的改變而緩和地改變。根據V C F之頻率改變係藉 △ f8 / △ V 表示。 在該16相位雙終端VCO 10中,頻率係粗略地藉 VCR調整以及細微地藉VCR調整。 相較於當使用已知之單終端V C 0時之如第8 6圖△ π /△ V所示之大的頻率改變,當使用此實施例之]6相位 -63- (60) 1311864 雙終端V C Ο 1 0時之如第7 0圖之△ f 8 / △ V所示的頻率改 變係較小。 因此,添加於V C F之雜訊並不會影響可用性,因爲 頻率改變小,所以VCF低通濾波器的時間常數不必大’ 且緊隨著由於碟片之偏心性或心軸馬達之轉動的變動之能 力可增加。 相反地,添加於VCR之雜訊會嚴重地影響可用性, 然而,此可藉增加v C R低通濾波器的時間常數而予以解 決。因爲小的頻率改變藉V C F來控制,故不會減少正常 回放操作中緊隨著變動的能力,即使是V C R低通濾波器 之時間常數增加。 如第8 7圖中所示,不似用以切換複數個V C 0之已知 技術,V C R及V CF終端均可線性地控制,藉此無縫地控 制振盪頻率。所以,用於CD之χ〇·5至x48及用於DVD 之0.5至xl6之寬帶振盪可予以實施。 該1 6相位雙終端V C Ο 1 0之控制操作將討論於下 文。 VCO 10執行控制使VCF維持於VDD/ 2。在第71圖 中’當VCR爲a及VCF爲d時,VCR從a改變至d以及: VCF從d改變至e,使得在相同振盪頻率時之VCF呈 VDD/ 2。 同樣地,當VCR爲c及VCF爲f時,VCR從c改變 至b以及VCF從f改變至e。 在此方式中,當V C F並非V D D / 2時,V C 〇 1 〇將控 (61) 1311864 制V C R使得V C F呈V D D / 2,藉此實施無縫的操作。 第7 2圖描繪雙終端V C 0之P L L架構’亦即,用於 1 6相位雙終端V C Ο 1 0之雙終端V C 0控制電路9之架 構。 雙終端V C 0控制電路9包含1 / m標度器4 1,1 / ^ 標度器42,相位比較器43,電荷泵44,VCF低通濾波器 4 5,類比至數位(A / D )轉換器4 6 ’粗終端控制電路 47,及VCR低通濾波器48。 參考時脈從主P LL控制電路8供應至1 / m標度器 41,VCF低通濾波器45之輸出係輸入至16相位雙終端 VCO 1〇之微控制終端,VCR低通濾波器48之輸出則輸 入至1 6相位雙終端V C Ο 1 0之粗控制終端’ 1 6相位雙終 端VCO 10之振盪頻率供應至1/ η標度器42。 具有此架構,該1 / m標度器4 1,1 / η標度器42, 相比比較器43,電荷泵44,VCF低通濾波器45’及該]6 相位雙終端 VCO 1 0形成一微控制迴路’其相似於一般 P L L。一般p L L電路架構顯示於第7 3圖中,且該1 / m標 度器41,l/n標度器42,相位比較器43,電荷泵44, VCF低通濾波器45,及1 6相位雙終端VCO 10分別地對 應於1 / m標度器1 0 1,〗/ η標度器1 0 2,相位比較器 103,電荷泵104,低通濾波器105,及VCO 106。 來自主PLL電路8之參考時脈標度於1 / m標度器 4 ]中,以及]6相位雙終端V C Ο 1 0之輸出標度於1 / η標 度器4 2中,而所產生之輸出則輸入至相位比較器4 3之 -65- 1311864 (62) 內,該相位比較器43輸出該兩輸出之相位差到電荷泵 44內,該電荷泵44輸出相位差信號當作三位準脈波之 波調變(P W Μ )。 相位比較器4 3之輸入及電荷泵4 4之輸出顯示於第 7 4圖中,該兩信號間之差異輸入於相位比較器4 3之內, 如第7 4圖之(a )及(b )所示,亦即,在1 / m參考時 脈與該1 6相位雙終端VCO 1 0之n輸出間之下降緣的 差異藉電荷泵44而轉換爲三位準PWM波形,如第74圖 之(c )所示。 VCF低通濾波器45之時間常數係設定爲小,以爲了 改善緊隨著變動之能力。然後,決定VCF於該VCF低通 濾波器4 5之後,以及輸入V C F至1 6相位雙終端V C Ο 1 〇 之微控制終端之內。 粗控制迴路係由1 / m標度器4 1,1 / η標度器42, 相位比較器43,電荷泵44,VCF低通濾波器45,A/D 轉換器46,粗終端控制電路47,VCR低通濾波器48,以 及該雙終端V C 0 1 0所形成。 在此粗控制迴路中,來自VCF低通濾波器45之VCF 係A/ D轉換於A/ D轉換器46中。在此例中,該VCF 轉換爲VDD當作最大値及VSS當作最小値。 粗終端控制電路4 7以下一方式處理 A / D轉換之 VCF,設定VDD/ 2爲中心’以及設定VDD側之VCF爲 +及設定VSS側之VCF爲一’而所產生之VCF輸出爲三 位準P W Μ波形Η,L,及H i — Z。 (63) 1311864 從粗終端控制電路4 7輸出之P W Μ波形顯示於第7 5 圖中,該PWM波形之一週期設定爲Ρ。如上述,當VCF >VDD/2時,VCR會增力□,而當VCFCVDD/2時,該 V C R會減少,使得V C F呈V D D / 2。 因此,在第75圖中,當VCF=+q時,Η係輸出於 區q中’且Hi— Ζ會輸出於其餘區P— q中。 當VCF爲-r時,L輸出於區-r中,且Hi-Z輸出 於其餘區p—r中。 以此方式’在PWM波形中,Η及L根據q及r之長 度而輸出,其係VCF距VDD/2之偏移。因此,當q或r 之値較大時,Η或L之長度將呈更短,以及當q或r之値 較小時,Η及L之長度呈更短。 此P W Μ波形在通過V C R低通濾波器4 8之後設定爲 V C R且輸入於1 6相位雙終端V C Ο 1 0之粗控制終端內。 頻率會根據 V C R控制電壓中的改變而劇烈地改變, 因此,可設定V C F低通濾波器4 8之時間常數充分地大, 使得電壓緩和地改變。 具有此架構’在VCO 1 0之中’參考時脈藉兩個終端 予以控制,亦即,微終端及粗終端,所以可提供實施無縫 操作之PLL以及在寬帶中顯現高的載波一雜訊(C/ ν ) 比。 8.抖動表 抖動表7計算累積自RF信號邊緣至虛頻道時脈之相 -67- (64) 1311864 ί立錯誤之錯誤量’在所設定的週期中集成該錯誤量,以及 輸出所產生之量當作抖動値。錯誤累積於rF信號之每8 個訊框中。 相較於第23及24圖,產生於相位控制/資料摘取電 路5中的相位錯誤顯示於第7 6圖之中。 在第23圖所示之1 τ/ 1 6相位控制模式中,相位錯誤 係以1T/ 16之精準度產生;在第24圖所示之it/ 32相 位控制模式中’相位錯誤係以1 T / 3 2之精準度產生。 戶斤累積之錯誤量設定如下。虚頻道時脈之理想點,例 子A及例子p或例子p /係設定爲〇,而當點距離理想點 較遠時,則錯誤量變得更大。 相比較該抖動表7與已知之抖動表,第7 6圖描繪當 使用此實施例之抖動表7時之相位錯誤轉換表與當使用已 知之抖動表時之轉換表的比較。第7 7圖描繪當使用此實 施例之抖動表7時之相位錯誤的線性特徵與當使用已知之 抖動表時之線性特徵的比較。 第7 6及7 7圖顯示的是,在已知之抖動表中,相位錯 誤係以1 T / 8之精準度偵測’所以已知之數位p L L系統 之精準度低於此實施例之數位PLL系統之精準度。而 且’在已知之抖動表中,相位錯誤與所累積之錯誤量之間 的相互關係低,此係由於高頻時脈之高頻之故,其討論於 先前技術中;相對地,在此實施例中,該P L L系統之精 準度更高,而且當相位錯誤呈較大時,所累積之錯誤量亦 呈更大,因此,該兩因素間之相互關係很強。 -68- 1311864 (65) 該等抖動表之特徵會根據上述因素變化,在以商用抖 動表所測量之値(水平軸)與以已知之抖動表及以此實施 例之抖動表所測量之値(垂直軸)之間的相互關係顯示於 第7 8圖中。相較於無法測量5 %或更小抖動値之已知的 抖動表,較佳的相互關係可藉此實施例之抖動表7而在整 個範圍中獲得。 如上述,藉使用相位控制/資料摘取電路5中所產生 之局精準之相位錯誤,可實施高_性能之抖動表功能於LSI 之內。 9·數位PLL系統之優點 從上述說明可瞭解的是,在此實施例之數位PLL系 統中,藉使用 1 6相位雙終端 V C Ο 1 0,例如直至用於 D V D之X 1 6的高速度操作可予以執行而保持相等於類比 PLL之低的操作頻率。此外,可以以比已知PLL系統更 高的精準度來偵測RF信號。 因爲操作頻率可維持於低,故可改善LSI之壽命及產 肯t。因爲P L L爲數位,故可實施於系統而無關於溫度改 變或電源供應電壓。由於寬廣的捕獲範圍或鎖定範圍,可 降低存取時間。 非對稱偏移可修正爲數位資料’可改善具有非對稱偏 移之一般碟片(不良品質碟片)的可用能力。 藉修正並未符合格式之運行長度資料’可改善不良品 質碟片之可用能力。因爲所有項之修正資料可予以監看, -69- (66) 1311864 故可易於分析不良碟片的錯誤形式。 同步圖案可精確地修正,因此可進一步地強化同步圖 案之保護功能。 藉使用相位控制迴路及死區’以及不符合格式之運行 長度資料的相位控制開/關功能’可回放無法傳統回放之 不良品質碟片。 兩個控制終端,亦即,粗及微控制終端配置於 VCO,此可增加執行無縫操作之能力以及緊隨著RF信號 時間域中變動之能力,而抑制添加於控制電壓之雜訊的影 響。 藉設定η抽頭模式,可以以高的C/ N比來執行回放 操作,且可抑制1 6相位雙終端VCO時脈之相位偏移的影 響。 可累積RF信號邊緣距虛頻道時脈的相位錯誤,因此 可高精準地測量抖動値。 抖動値可精確地測量於任一回放速度,以及RF信號 之波形整形可根據回放速度執行。 藉積體抖動表於LSI中,可測量RF之抖動而無需使 用商售之抖動表,例如當檢查產品於最後製程中之時可利 用抖動測量。 1〇_ 16相位VCO之相位錯誤決定 1 0 - 1相位錯誤 在上述此實施例之數位PLL系統中’輸入之RF信號 -70- (67) 1311864 之脈波長度係藉使用供應自1 6相位雙終端V CO 1 0之1 6 相位時脈(CLK 1,CLK 2,……,CLK 16 )測量於脈波 長度測量電路2之中。 因此,除非該〗6相位時脈具有均勻的相位差(3 6 0 ° /16=22.5°),否則無法正確地測量脈波長度,因而影 響可用性。所以,必須測試該1 6相位時脈是否具有正確 的相位差。 用以偵測相位差之偏移的一方向係以測試器直接測量 該1 6相位時脈。然而,因爲該1 6相位雙終端VCO 1 0 會非同步地相對於輸入於測試器內的測試信號而振盪,故 不能決定參考點,因而無法測量相位差。所以,相位差必 須藉另一方法予以測量。 存在有兩形式之1 6相位時脈的相位差,如第79Β及 79C圖中所示,且更特定地,如第79Β圖中所示之恆常的 相位錯誤以及如第7 9 C圖中所示之時脈中由抖動成分所造 成之相位錯誤。 第79Α圖描繪無相位錯誤之理想狀態’其中時脈 CLK 1至CLK 16具有均勻的相位差於22.5°。 第7 9 Β圖描繪其中例如時脈C L Κ 9恆常地偏移自點 線所示之理想狀態一由箭頭F所示之量的狀態。 第79C圖描繪其中例如具有抖動成分之時脈CLK 9 變動於一藉箭頭J所示之範圍內而遠離點線所示之理想狀 態。 在此實施例中,恆常的相位錯誤以及抖動所造成之相 -71 - 1311864 (68) 位錯誤係以下述方式偵測。 ]0 — 2用於相位錯誤決定之架構 在第1圖中所示之數位PLL系統中’配置選 9] ’ VCO測試計數電路92,時脈選擇電路93 ’ 1/ 6 器9 4 ’及控制/測量値輸出電路9 5以用於決定相 誤。 如上述,選擇器9 1正常地選擇非對稱修正電路 輸出’當決定相位錯誤時,選擇器9 1選擇該非對稱 電路1之輸出或該1/6標度器94之輸出。更特定地 決定恆常的相位錯誤時,選擇器9 1選擇RF信號, 信號與1 6相位時脈不同步時,該RF信號爲非對格 電路1之輸出。相對地,當決定抖動所造成之相位 時,選擇器91選擇1/6標度器94之輸出當作與] 位時脈同步之RF信號。 由選擇器所選擇之RF信號及來自1 6相位雙 V C 0 1 0之1 6相位時脈係供應至V C 0測試計數電路 然後,該V C 0測試計數電路9 2利用該]6相位時胆 取樣於RF信號之上,以便計數時脈CLK 1至CLK 所產生之RF信號的改變點° 時脈選擇電路93選擇時脈CLK 1至CLK 16之 輸出所選擇之時脈至1/6標度器94 ’該標度 標度該時脈選擇電路93所選擇之時脈當作同步於 相位時脈之RF信號且供應所標度之時脈至選擇器9 ] 擇器 標度 位_錯 1之 :修正 :,當 t RF :修正 錯誤 6相 終端 92, :執行 16間 .一且 器9 4 該]6 -72- (69) 1311864 控制/測量値輸出電路9 5控制選擇器9 ]之切換操作 以及時脈選擇電路9 3中之時脈選擇,該控制/測量値輸 出電路9 5讀取該V C 0測試計數電路9 2所計數之値且從 終端96輸出該計數値,該終端96係配置於作用爲此實 施例之數位PLL系統之LSI。 雖然在此實施例中,用以決定相位錯誤之上述架構係 積體於LSI中當作數位PLL系統,但其可配置於外部測 量裝置。在此例中,例如數位PLL系統之LSI,用於二進 位化RF信號及1 6相位時脈之輸出終端以及用於1 / 6標 度器94之輸出的輸入終端形成且可連接於外部測量裝 置,藉此形成第1圖中所示之數位PLL系統的架構。 1 〇 — 3恆常相位錯誤之決定 用於偵測上述兩形式相位錯誤之測試將討論如下。首 先,用以從理想相位差偵測該16相位時脈之恆常偏移的 方法將參照第80A及80B圖予以描述。 在此測試方法中,輸入非同步於來自1 6相位雙終端 V C Ο ] 0之]6相位時脈的RF信號且以該16相位時脈取 樣,然後,計數該等脈波之間RF信號的改變點(二進位 化信號之H / L改變點:信號邊緣)。 在此例中,因爲RF信號與VCO時脈頻率並不同步, 故RF信號之改變點會均勻地出現在該1 6相位時脈之一 週期中。 第8 0 Α圖描繪相位差之理想狀態,且在此狀態中, 1311864 (70) 鄰接時脈間之RF信號之改變點數目係均勻的。 在第80A圖之底部指示鄰接時脈間之RF信號改變點 的數目。在此實施例中,存在有8 0 0個RF信號之改變點 於該16相位時脈之一週期中,以及在理想狀態中,5 0 個改變點均勻地計數於鄰接時脈之間。 然而,若存在有如第8 0 B圖中所示之相位錯誤時,則 鄰接時脈間之RF信號改變點之數目會不均勻。 例如,時脈CLK 9恆常均偏移自理想狀態,如第8 0B φ 圖中所示,接著,檢驗鄰接時脈間之8 00個RF信號改變 點的分佈。在此例中,因爲時脈CLK 8與CLK 9之間的 間距會藉恆常的相位錯誤而變大,故計數8 0個改變點; 相反地,因爲時脈CLK 9與CLK 1 0之間的間距窄’故僅 計數2 0個改變點。 也就是說,因爲恆常的相位錯誤,時脈間之改變點的 數目會變得不均勻。藉測量鄰接時脈間之RF信號改變點 的數目可偵測恆常的相位錯誤。 Φ 根據上述方法之用於決定恆常相位錯誤的測試過程將 參照第8 1圖之流程圖討論如下。 在步驟F ]. 0 1中,設定選擇器9 1於非同步.RF信號, 也就是說,控制/測量値輸出電路9 5控制選擇器9 1選擇 來自非對稱修正電路1之輸出。 在步驟F] 02中,計數RF信號改變點之數目於VCO 測試計數電路92中’也就是說’計數該R F信號之邊緣 而重設/起始計數於時脈之邊緣。 -74 - (71) 1311864 在步驟FI 03中,當VCO測試計數電路92重設計數 於各時脈之邊緣時,控制/測量値輸出電路9 5讀取計數 値’且從終端96輸出所讀取之計數値。重複步驟F1〇2 及F 1 0 3 ’直到測試完成於步驟ρ ! 〇 4中。 上述測試過程之結果’在第8 〇 A及8 0 B圖底部所示 之値’亦即,時脈間之RF信號改變點之計數値順序地從 終端9 6輸出。 連接邏輯測試器於終端9 6,使得可監看輸出之計數 値’藉此可決定相位錯誤,若在時脈間之計數値均勻,則 相位狀態係理想的,而若其並不均勻時,則正產生相位錯 誤。 1 0 — 4抖動相位錯誤之決定 現將參照第82A及82B圖描述用以決定抖動成分所 造成之相位錯誤的方法。 在此測試中,該16 相位時脈之一時脈標度於1/6 且使用爲R F信號,亦即,同步於該1 6相位時脈之R F 信號。然後以該】6相位時脈取樣該RF信號及計數鄰接 時脈間之RF信號改變點的數目,藉此偵測該RF信號與 各時脈間之時序。 第8 2 A圖及8 2 B圖描繪藉標度例如時脈C L K 1所產 生之信號係使用作RF信號。 第8 2 A圖描繪無抖動成分之1 6相位時脈的理想狀 態。 -75- (72) 1311864 由於配線延遲’藉標度時脈CLK 1所產生之RF信號 會延遲一預定的時間週期。在此例中’若在時脈中無抖動 成分時,則R F信號之改變點會一直出現在時脈c L κ 8與 C L K 9之間。此係因爲R F信號之改變點會由於所標度之 RF信號之頻率與配線之延遲而從時脈C LK 1之時序延遲 一固定的時間週期。在此實例中’改變點會一直出現在時 脈C L K 8與C L K 9之間。 因此,僅計數時脈CLK 8與CLK 9間之改變點的數 目 ° 第82B圖描繪其中由於抖動成分而存在有變動於時脈 CLK 9中的相位狀態。在此例中,RF信號之改變點並未 一直出現在時脈CLK 8與CLK 9之間,也就是說’由於 在時間域中之時脈CLK 9中的變動,RF信號之改變點有 時候會出現在時脈CLK 9與CLK 1 0之間。 更特定地,在此例中,檢驗藉標度時脈CLK 1所產 生之RF信號改變點之時序,且若在該RF信號之改變點 與個別時脈間之時序關係固定時,並沒有由於抖動成分之 變動會在時脈 CLK 9中。若上述時序關係改變時,則由 於抖動成分之相位錯誤正發生於時脈CLK 9之中。 因此,上述決定係藉順序地切換將標度且使用作RF 信號之時脈而作成。然後,可檢查由於抖動成分之相位錯 誤存在與否於所有時脈CLK 1至CLK 6。 將參照第 8 3圖之流程圖來討論用以藉上述方法決定 由於抖動成分之相位錯誤的測試過程。 -76- (73) 1311864 在步驟F201中’設定選擇器9 1於與該〗6相位時脈 同步之RF信號,也就是說,控制/測量値輸出電路9 5 控制選擇器9 1選擇來自1 / 6標度器94之輸出。 在步驟F202中,該控制/測量値輸出電路95設定變 數η爲1,以及在步驟F203中設定變數R爲1。變數η 爲用以指定將選擇於時脈選擇電路9 3中之時脈的變數, 以及變數R係測量的數目’藉該測量可檢查RF信號與時 脈之時序關係。 在步驟F 2 0 4中’控制/測量値輸出電路9 5指示該時 脈選擇電路93選擇時脈CLK ( η )。首先,選擇時脈 C L Κ ]於時脈選擇電路9 3中,及在1 / 6標度器予以標度 而產生RF信號。 在步驟F20 5中,VCO測試計數電路92計數RF信號 改變點的數目。 更特定地,V C 0測試計數電路9 2計數R F信號之邊 緣而重設/起始計數於各時脈之邊緣。如參照第8 2 Α及 82B圖所描述。RF信號之改變點計數於某一時脈 CLK (>〇與C L K ( X + 1 )之間,然後,控制/測量値輸出電 路9 5根據該計數値是否爲〇或1來決定RF信號改變點 與時脈間之時序關係,以及在步驟F2 06中從終端96輸 出該測量値。 重複步驟F205及F206 ’而在步驟F2 08中以1增量 該變數R,直到在步驟S207中該變數到達一預定値R+h 爲止,也就是說,利用時脈CLK〗與該1 6相位時脈之各 -77- (74) 1311864 時脈來偵測RF信號之改變點之間的時序關係R + h次。 例如連接一邏輯測試器於終端96以便監看該等輸出 値。以此方式,例如在第8 2 B圖之例子中,可決定時脈 C LK 9中由於抖動成分之相位錯誤的發生。更特定地,若 所有R + h (或幾乎所有R + h )次所偵測的是,RF信號 之改變點一直存在於時脈CLK 8與CLK 9之間時,則可 決定並沒有抖動成分含於時脈CLK 9中。若RF信號之改 變點發現於時脈CLK 8與CLK 9間且亦發現於時脈CLK9 與CLK 1 〇之間時,亦即,若改變點出現之時序不均勻 時’則可決定的是,抖動成分包含在時脈C L K 9之中。 控制/測量値輸出電路9 5可自終端9 6輸出時序關 係資訊’而且時脈間之計數値可直接從終端9 6輸出,在 此例中’可以以一邏輯測試器檢查該時序關係。 選擇性地,可增加該等時脈間之計數値直至 R + h 次’且所增加之値可從終端96輸出,例如對於以時脈 CLK 1之RF信號,若沒有抖動成分時,則時脈CLk 8與 C LK 9之間的增加値應呈R + h ’而在其他時脈間之値應 爲〇 ’所增加之値可以以邏輯測試器檢查。 控制/測量値輸出電路9 5會在步驟f 2 0 9中決定該變 數η是否到達16’若F209之輸出爲否定時,過程會來到 步驟F210,其中以1來增量該變數η,且回返至步驟 F203 ° 然後’在步驟F203中設定變數&爲丨,且在步驟 F 2 0 4中,控制/測量値輸出電路9 5會指示時脈選擇電路 -78 - (75) 1311864 9 3選擇時脈c L K ( η ),此時’將標度時脈c L K 2且使用 其當作RF信號’以及檢查時序關係R + h次,藉此決定 時脈CLK 1〇中之抖動成分存在與否。 之後’增量該變數η ’且在此方式中,順序地在選擇 電路 93 中選擇時脈(CLK 3,CLK 4,......,CLK ]6), 若步驟F 2 0 9中決定該變數η到達1 6時,則測試完成。然 後決定所有時脈CLK ]至CLK 16中之抖動成分存在與 否。 1 0 - 5相位錯誤決定之優點 根據上述相位錯誤決疋,可易於決定此實施例之數位 P L L系統中所使用之1 6相位時脈的適用性,所以可有效 地執行配置有此實施例之數位PLL系統之LSI的測試, 以及可獲得該等LSI之結果(通過或不良)。尤其,無法 直接測量之16相位時脈之相位錯誤可根據上述方法加以 測量,因而改善L S I之通過/不良之結果的可靠度。 如第]圖中所示,用於決定相位錯誤之架構係配置於 L S I之內,因此’可偵測16相位時脈之相.位差的偏移而 無需提供用於邏輯測試器之特定裝置,因而降低測試成 本。邏輯測試器之提供可使相位錯誤能測量,所以可促成 相位錯誤之測量提供至外面的代理商,藉此可改善製造效 率。 【圖式簡單說明】 -79- 1311864 (76) 第1圖係方塊圖,描繪根據本發明實施例之數位p L L 系統; 第2圖係方塊圖,描繪第〗圖中所示之脈波長度測量 電路2 ; 第3圖描繪此實施例中之運行長度資料產生過程; 第4圖係波形圖’描繪此實施例中之1 6個相位時 脈; 第5圖係方塊圖,描繪此實施例中之1 6相位暫存器 電路; 第6圖描繪當雜訊發生於此實施例中之時的邊緣偵 測; 第7圖描繪此實施例中之雙終端控制v C 0的特徵; 第8 A至9 B圖描繪此實施例中之脈波長度的測量; 第1 Ο A至1 1 B圖描繪此實施例中之1 6相位時脈的相 位差; 第12A’12B,及12C圖描繪此實施例中之RF信號 與V C 0頻率間的頻率偏移; 第13A ’ 13B,及13C圖描繪此實施例中之當RF信 號與VCO頻率間之頻率偏移時的脈波長度資料; 第14A及14B圖描繪頻率偏移於脈波長度上之影 響; 第1 5圖描繪由於缺陷之非對稱偏移; 第1 6圖描繪非對稱偏移在RF信號二進位化上之影 遞 * , •80- (77) 1311864 第17圖描繪此竇施例中之用以偵測非對稱偏移的演 算; 第1 8圖描繪時間上之非對稱偏移中的改變; 第1 9圖描繪RF信號及已知的頻道時脈; 第20圖描繪一具有已知之數位P]Ll的頻道時脈之產 生; 第2 1圖描繪此實施例中之虛頻道時脈; 第2 2圖描繪此實施例中之虛頻道時脈之上升緣的位 置; 第2 3及2 4圖描繪此實施例中之脈波長度資料與虛頻 道時脈間的相位關係; 第2 5圖描繪此實施例中之脈波長度資料與虛頻道時 脈之理想相位狀態; 第2 6圖描繪此實施例中之RF信號,運行長度資 料,及相位錯誤; 第27圖係方塊圖,描繪此實施例中之RLL電路的操 作; 第28圖描繪運行長度資料之單一錯誤的實例; 第29圖描繪運行長度資料之兩個連續錯誤的實例; 第3 0圖描繪運行長度資料之三個連續錯誤的實例; 第3 1圖描繪運行長度資料之四個或更多個連續錯誤 的實例; 第3 2圖描繪運行長度資料之1 2 T錯誤的實例; 第3 3圖描繪運行長度資料之同步錯誤的實例; -81 - 1311864 (78) 第3 4至3 7圖描繪此實施例中用於單一錯誤(Ο T ) 之修正的實例; 第3 8至4 1圖描繪此實施例中用於單一錯誤(]T ) 之修正的實例; 第42及43圖描繪此實施例中用於單一錯誤(2 T ) 之修正的實例; 第44至47圖描繪此實施例中用於兩個連續錯誤之修 正的實例; 第4 8至5 4圖描繪此實施例中用於三個連續錯誤之修 正的實例; 第5 5及5 6圖描繪此實施例中用於四個或更多個連續 錯誤之修正的實例; 第5 7及5 8圖描繪此實施例中用於12 T錯誤之修正 的實例; 第59A及59B圖描繪同步(Sync)圖案; 第6 0至6 9圖描繪用於同步錯誤之修正的實例; 第7 0圖描繪此實施例中之1 6相位雙終端V C Ο 1 0之 特徵; 第7 1圖描繪此賓施例中用於該1 6相位雙終端V C 0 1 〇之控制方法; 第7 2圖係方塊圖,描繪此實施例中之雙終端V C Ο控 制電路; 第73圖係方塊圖,描繪一般之PLL電路架構; 第7 4圖係波形圖,描繪此實施例中之相位比較器的 -82 - (79) 1311864 輸入及電荷泵之輸出; 第7 5圖係波形圖’描繪此實施例中之粗終端控制電 路的輸出; 第7 6圖描繪藉此實施例之抖動表及已知之抖動表白勺 相位錯誤轉換; 第7 7圖描繪藉使用此實施例之抖動表及已知之抖動 表的相位錯誤的直線性; 第7 8圖描繪以此實施例之抖動表及已知之抖動表所 測量的値; 第79A,79B,及79C圖描繪此實施例中之16相位 時脈的相位差; 第8 Ο A及8 Ο B圖描繪此實施例中用以決定1 6相位時 脈之恆常相位錯誤之方法; 第8〗圖係流程圖,描繪此實施例中用以決定丨6相位 時脈之恒常相位錯誤之過程; 第82 A及82B圖描繪此實施例中用以決定由於16相 位時脈中抖動.成分之相位錯誤的方法; 第8 3圖係流程圖,描繪此實施例中用以決定由於1 6 相位時脈中抖動成分之相位錯誤的過程; 第84圖係方塊圖,描繪已知之數位PLL系統; 第8 5圖係藉類比電路所實施之非對稱修正電路圖; 第86圖描繪一單終端控制VCO之頻率特徵; 第87圖描繪當使用四個單終端VCOs之頻率特徵; 第88圖描繪一實際VCO之頻率特徵; 1311864 (80) 第89A及89B圖描繪頻率偏移在脈波長度上之影 響;以及 第90圖描繪非對稱偏移在RF信號二進位化上之影 【主要元件符號說明】 1 非對稱修正電路 2 脈波長度測量電路 3 頻率控制電路 4 數位非對稱修正電路 5 相位控制/資料摘取電路 6 運行長度修正電路 7 抖動表 8 主PLL電路 9 雙終端V C Ο控制電路 10 1 6相位雙終端V C Ο 2 1 1 6相位暫存器電路 2 2 加和計算電路 23 脈波長度計算電路 2 4 邊緣偵測電路 25 計數器電路 26 邊緣數目暫存器電路 3 1 第一過程 32 第二過程 -84 - 1311864 (81) 33 第三過程 34 第四過程 4 ],1 0 1 1 / m標度器 4 2,1 0 2 1 / m標度器 4 3,1 0 3相位比較器 44,1 04電荷泵 4 5 V C F低通濾波器
46 A / D轉換器 47 粗終端控制電路 48 VCR低通濾波器 91 選擇器 9 2 VCO測試計數電路 93 時脈選擇電路 94 1 / 6標度器
95 控制/測量値輸出電路 9 6 終端 1 〇 5低通濾波器 106 VCO (電壓控制振盪器) -85 -
Claims (1)
1311864 拾、申請專利範圍 第93 1 1 9 865號專利申請案 中文申請專利範圍修正本 民國96年2月8日修正 1 一種相位錯誤決定方法’用於N個相位時脈,該 方法使用於一數位鎖相迴路系統中,該相位錯誤決定方法 包含下列步驟:
依據一輸入信號之頻率及運行長度資料之頻率產生一 參考時脈’以便藉使用該參考時脈產生該N個相位時脈; 利用該N個相位時脈來測量一藉二進位化該輸入信號 所產生之回放信號的脈波長度,以便輸出脈波長度資料; 藉一虛頻道時脈來計數該脈波長度資料來摘取運行長 度資料; 輸入一非同步於該N個相位時脈之信號當作該輸入信 號;
在該N個相位時脈之鄰接脈波間之一間距的期間,偵 測該非同步信號之改變點的數目;以及 從改變點之該偵測的數目決定該N個相位時脈的相位 錯誤。 2- 一種相位錯誤決定方法,用於N個相位時脈,該 方法使用於一數位鎖相迴路系統中,該相位錯誤決定方法 包含下列步驟: 依據一輸入信號之頻率及運行長度資料之頻率產生一 參考時脈,以便藉使用該參考時脈產生該N個相位時脈; 1311864 p年>月户日修正替換頁 利用該Ν個相位時脈來測量一藉二進位化該輸入信號 所產生之回放信號的脈波長度,以便輸出脈波長度資料; 藉一虛頻道時脈來計數該脈波長度資料來摘取運行長 度資料; 輸入一同步於該Ν個相位時脈之信號當作該輸入信號 偵測該同步之信號的改變點與該Ν個時脈之各時脈間 之一時序關係;以及 從該偵測之時序關係決定該Ν個相位時脈的相位錯誤 〇 3.如申請專利範圍第2項之相位錯誤決定方法,其中 該同步之信號係藉選擇及標度該Ν個相位時脈之一而產生 ,以及在該同步之信號的改變點與該N個時脈之各時脈間 之該時序關係係偵測於當順序地開關將選擇之該時脈。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003190302A JP3960271B2 (ja) | 2003-07-02 | 2003-07-02 | 位相誤差判定方法、デジタルpll装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200518467A TW200518467A (en) | 2005-06-01 |
TWI311864B true TWI311864B (en) | 2009-07-01 |
Family
ID=34074319
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096104618A TWI325230B (en) | 2003-07-02 | 2004-06-30 | Phase error determination method and digital phase-locked loop system |
TW093119865A TWI311864B (en) | 2003-07-02 | 2004-06-30 | Phase error determination method and digital phase-locked loop system |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096104618A TWI325230B (en) | 2003-07-02 | 2004-06-30 | Phase error determination method and digital phase-locked loop system |
Country Status (5)
Country | Link |
---|---|
US (3) | US7730366B2 (zh) |
JP (1) | JP3960271B2 (zh) |
KR (1) | KR101067580B1 (zh) |
CN (1) | CN100334807C (zh) |
TW (2) | TWI325230B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2415852B (en) * | 2004-07-02 | 2010-07-14 | Filmlight Ltd | Method and apparatus for image processing |
KR100694125B1 (ko) * | 2005-06-10 | 2007-03-12 | 삼성전자주식회사 | 위상 동기 루프 회로에서의 주파수 검출기 및 주파수 에러검출 방법 |
JP3838654B1 (ja) * | 2005-06-17 | 2006-10-25 | アンリツ株式会社 | タイムインターバル測定装置およびジッタ測定装置 |
KR100712520B1 (ko) * | 2005-07-27 | 2007-04-30 | 삼성전자주식회사 | 다중위상클럭을 이용하여 트래킹에러 신호를 검출하는 장치및 방법 |
JP4191185B2 (ja) * | 2005-11-01 | 2008-12-03 | 日本テキサス・インスツルメンツ株式会社 | 半導体集積回路 |
KR100763849B1 (ko) | 2006-08-10 | 2007-10-05 | 삼성전자주식회사 | 멀티 위상 클럭 신호들간의 위상 스큐를 감소시키는 위상보정 회로, 그 방법 및 상기 회로를 구비하는 반도체 장치 |
US8000381B2 (en) * | 2007-02-27 | 2011-08-16 | Hemisphere Gps Llc | Unbiased code phase discriminator |
JP2011254122A (ja) * | 2009-03-23 | 2011-12-15 | Nec Corp | 回路、制御システム、制御方法及びプログラム |
US8522087B2 (en) * | 2011-02-02 | 2013-08-27 | Micron Technology, Inc. | Advanced converters for memory cell sensing and methods |
KR101784313B1 (ko) * | 2016-04-28 | 2017-10-12 | 주식회사 케이엠더블유 | 무선 통신 장비의 주파수 편차 보상 장치 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT973289B (it) * | 1972-03-30 | 1974-06-10 | Bosch Gmbh Robert | Procedimento per la registrazione di informazioni e dispositivo cir cuitale per l esecuzione del proce dimento |
US4019153A (en) * | 1974-10-07 | 1977-04-19 | The Charles Stark Draper Laboratory, Inc. | Digital phase-locked loop filter |
US4240119A (en) * | 1978-06-05 | 1980-12-16 | Eocom Corporation | Computerized laser engraving system and method |
JPS583118A (ja) * | 1981-06-30 | 1983-01-08 | Sony Corp | デイスク再生装置の波形変換回路 |
JPS5864671A (ja) * | 1981-10-13 | 1983-04-18 | Sony Corp | デイスク再生装置 |
US4462051A (en) * | 1982-04-02 | 1984-07-24 | Ampex Corporation | Demodulator for an asynchronous binary signal |
US5047967A (en) * | 1989-07-19 | 1991-09-10 | Apple Computer, Inc. | Digital front end for time measurement and generation of electrical signals |
US5223931A (en) * | 1990-03-26 | 1993-06-29 | Thomson Consumer Electronics, Inc. | Synchronized scanning at horizontal frequency |
US5341405A (en) * | 1991-06-11 | 1994-08-23 | Digital Equipment Corporation | Data recovery apparatus and methods |
US5400370A (en) * | 1993-02-24 | 1995-03-21 | Advanced Micro Devices Inc. | All digital high speed algorithmic data recovery method and apparatus using locally generated compensated broad band time rulers and data edge position averaging |
KR970002949B1 (ko) * | 1994-05-25 | 1997-03-13 | 삼성전자 주식회사 | 디지탈 통신시스템의 클럭발생방법 및 그 회로 |
KR100220672B1 (ko) * | 1994-10-31 | 1999-09-15 | 전주범 | 병렬구조를 갖는 시간간격 측정기 |
JP3477941B2 (ja) * | 1994-11-25 | 2003-12-10 | ソニー株式会社 | ディスク再生装置の信号処理回路 |
EP0758171A3 (en) * | 1995-08-09 | 1997-11-26 | Symbios Logic Inc. | Data sampling and recovery |
US5920600A (en) * | 1995-09-18 | 1999-07-06 | Oki Electric Industry Co., Ltd. | Bit phase synchronizing circuitry for controlling phase and frequency, and PLL circuit therefor |
JP3564858B2 (ja) * | 1996-03-05 | 2004-09-15 | ソニー株式会社 | デジタルpll回路 |
JP3039464B2 (ja) * | 1997-07-31 | 2000-05-08 | 日本電気株式会社 | クロック発生回路 |
JP2944607B2 (ja) * | 1998-02-12 | 1999-09-06 | 日本電気アイシーマイコンシステム株式会社 | ディジタルpll回路とクロックの生成方法 |
JP3199027B2 (ja) * | 1998-05-11 | 2001-08-13 | 日本電気株式会社 | デューティ測定回路、データ識別システム、データ信号再生システム、デューティ測定方法、データ識別方法、及びデータ信号再生方法 |
JP3900679B2 (ja) | 1998-05-25 | 2007-04-04 | ソニー株式会社 | デジタルpll回路 |
JP3327256B2 (ja) * | 1999-06-17 | 2002-09-24 | 日本電気株式会社 | クロックリカバリ回路及び位相比較方法 |
JP3573661B2 (ja) * | 1999-06-24 | 2004-10-06 | Necエレクトロニクス株式会社 | クロック信号制御方法及び回路とこれを用いたデータ伝送装置 |
JP2001167523A (ja) * | 1999-12-08 | 2001-06-22 | Matsushita Electric Ind Co Ltd | データ復調回路及びこの回路を組み込む半導体装置 |
KR20020064158A (ko) * | 2001-01-31 | 2002-08-07 | 로무 가부시키가이샤 | 샘플링 클록 발생기 회로 및 이를 이용한 데이터 수신기 |
TW577992B (en) * | 2002-05-20 | 2004-03-01 | Mediatek Inc | Jitter measuring method and apparatus |
JP3972868B2 (ja) * | 2003-06-24 | 2007-09-05 | ソニー株式会社 | デジタルpll装置 |
-
2003
- 2003-07-02 JP JP2003190302A patent/JP3960271B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-30 US US10/882,121 patent/US7730366B2/en not_active Expired - Fee Related
- 2004-06-30 TW TW096104618A patent/TWI325230B/zh active
- 2004-06-30 TW TW093119865A patent/TWI311864B/zh not_active IP Right Cessation
- 2004-07-02 KR KR1020040051627A patent/KR101067580B1/ko not_active IP Right Cessation
- 2004-07-02 CN CNB2004100951126A patent/CN100334807C/zh not_active Expired - Fee Related
-
2006
- 2006-12-04 US US11/633,319 patent/US7315968B2/en not_active Expired - Fee Related
- 2006-12-04 US US11/633,547 patent/US7469367B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7730366B2 (en) | 2010-06-01 |
TW200518467A (en) | 2005-06-01 |
US7469367B2 (en) | 2008-12-23 |
CN100334807C (zh) | 2007-08-29 |
US20070088992A1 (en) | 2007-04-19 |
KR20050004122A (ko) | 2005-01-12 |
JP3960271B2 (ja) | 2007-08-15 |
CN1607731A (zh) | 2005-04-20 |
US20050022076A1 (en) | 2005-01-27 |
TWI325230B (en) | 2010-05-21 |
KR101067580B1 (ko) | 2011-09-27 |
US7315968B2 (en) | 2008-01-01 |
TW200723695A (en) | 2007-06-16 |
US20070094549A1 (en) | 2007-04-26 |
JP2005025865A (ja) | 2005-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7315968B2 (en) | Phase error determination method and digital phase-locked loop system | |
US20040095862A1 (en) | Recording/reproducing device | |
US20080218255A1 (en) | Filter Characteristic Adjusting Apparatus and Filter Characteristic Adjusting Method | |
US20100149940A1 (en) | Clock signal generation device | |
JP3972868B2 (ja) | デジタルpll装置 | |
US7428197B2 (en) | PLL circuit and recorded information playback apparatus | |
KR20070007927A (ko) | 광학 기억 시스템을 위한 dc 제어된 엔코딩 | |
JP2004085236A (ja) | ジッタテスト回路、ジッタテスト回路を搭載した半導体装置およびジッタテスト方法 | |
US8238212B2 (en) | Method and apparatus for detecting specific signal pattern in a signal read from an optical disc | |
JP2000243041A (ja) | データ再生システムにおけるクロック調整装置 | |
JP3395734B2 (ja) | 再生装置 | |
KR0169792B1 (ko) | Efm 신호 복조용 재생클럭 보정회로 | |
JP2001319427A (ja) | 情報再生装置 | |
JP4794260B2 (ja) | ディスク再生装置 | |
JP3966342B2 (ja) | ディジタル信号再生装置 | |
JP2009099169A (ja) | ジッタ計測器及びこれを用いた光ディスク装置 | |
JP2004087026A (ja) | 記録媒体操作装置およびクロック信号生成装置およびその方法 | |
JP4849470B2 (ja) | 周波数/位相比較器 | |
JP2009239440A (ja) | デューティ検出回路およびcdr回路 | |
JP2006060381A (ja) | 位相同期回路および情報再生装置 | |
US20050083821A1 (en) | System and method for restoring an optical disc signal | |
JP2007066474A (ja) | ディジタル信号再生装置 | |
JP2006107659A (ja) | 光ディスク装置 | |
JP2006221752A (ja) | 再生信号処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |