TWI307119B - Plasma doping method - Google Patents

Plasma doping method Download PDF

Info

Publication number
TWI307119B
TWI307119B TW092133563A TW92133563A TWI307119B TW I307119 B TWI307119 B TW I307119B TW 092133563 A TW092133563 A TW 092133563A TW 92133563 A TW92133563 A TW 92133563A TW I307119 B TWI307119 B TW I307119B
Authority
TW
Taiwan
Prior art keywords
plasma
substance
doping
mixed
doping method
Prior art date
Application number
TW092133563A
Other languages
English (en)
Other versions
TW200415668A (en
Inventor
Yuichiro Sasaki
Bunji Mizuno
Ichiro Nakayama
Hisataka Kanada
Tomohiro Okumura
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Publication of TW200415668A publication Critical patent/TW200415668A/zh
Application granted granted Critical
Publication of TWI307119B publication Critical patent/TWI307119B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma Technology (AREA)

Description

1307119 玖、發明說明: t發明所屬技術領域】 發明領域 本發明係有關於一種使用電漿’於固體等之表面附近 5 導入物質之方法。 t先前技術3 發明背景 以下將一面參照第5A、B圖,一面說明先前技術。此 係引用於SSDM87發表之論文(Extended Abstract of 10 Conference on Solid State Device and Materials, p319,Tokyo, 1987. Japan Society of Applied Physics),使用以 He稀釋至0.05%之B2H6。 如弟5A圖所示,於反應 基本真空度5xl0 7Torr(67xl〇-5Pa)後,導入&He稀釋至 15 0.〇5%之Β#6氣體3〇,成為真空度5χ1〇-4T〇rr(〇 〇67Pa)之狀 態。於該狀態下’透過電源導入高頻至ECR電栽源40,產 生電漿45。接著,由RFf源6()供給高頻至載置有晶片如之 晶片感應㈣,而於前述產生之《45和W 20間產生 預定之電壓,引用例中為贿。結果,如第5A圖所示之領 域A之放大圖的第5B圖所示,於電動$中帶正電之離子川 與電丨人正離子7(),並於晶U表面附近進行捧 雜。在引用例中,B w 夕 洞)之來源,稱為摻雜^之6原子㈣中為供給正電荷(電 J中以He稀釋B2H6之目的,在於嘗試儘可能地 20 1307119 使對人體具有極高危險性之毒性之b2h6經由稀釋提昇安全 性。然而,隨著B2H6之分壓降低,電漿中含有B在内之離子 的密度亦降低,且摻雜效率亦顯著降低。 又,採用He進行稀釋之原因在於,其原子半徑小,即 5 使導入矽中亦可利用之後之熱處理輕易地擴散至外部並除 去,然而由於電解離能高,於產生或維持電漿時,會使電 漿之狀態不穩定。 且,使用He時,摻雜物之注入量之控制性亦會有問題。 【發明内容3 10 發明概要 因此,本發明之目的在於提供一種電漿摻雜方法,該 電漿摻雜方法可儘可能地使對人體具有極高危險性之毒性 之B2H6經由稀釋提昇安全性,且,可於不降低掺雜效率之 情況下,穩定地產生或維持電漿,再者,可輕易地控制摻 15 雜物之注入量。 本發明之電漿摻雜方法,係使較含有摻雜之不純物在 内之物質電解離能更高之物質之分量較多。 圖式簡單說明 第1圖係顯示本發明之一實施形態之電漿摻雜裝置之 20 圖。 第2圖係顯示本發明之一實施形態中之離子電流密度 與B2H6氣體濃度間之相依性之圖。 第3圖係顯示本發明之一實施形態中之電子溫度與 B2H6氣體濃度間之相依性之圖。 1307119 施加時間 第4圖係顯示本發明之一實施形態中偏電壓 與表面電阻之關係之圖。 第5A圖係|員示習知例之電裝換雜裝置之圖。 第5B圖係第5八圖之領域a之放大圖。 C ^ 較佳實施例之詳細說明 本發明之電漿摻雜方法,係使較含有摻雜之不純物在 内之物質電解離能更高之物質之分量較多,其理由在於 如此一來可使用離子電流密度與高電子溫度高之電漿進行 10電漿摻雜。具體而言,使用B#6氣體作為含有摻雜之不Z 物在内之物質,且使用He作為電解離能高之物質,並且 氣體之濃度係以小於0.05%為佳。藉前述之調配,於某預 定壓力下,含有之電漿可得到離子電流密度與電子溫 度更高之電漿。即,雖然隨著B#6氣體之濃度越低,離子 15電流密度與電子溫度會越高,然而,B2H6之濃度少於〇 〇5 %時,由於大致飽和,因而較佳。 又,本發明之電漿摻雜方法,係先產生較含有摻雜之 不純物在内之物質之電解離能更小之物質之電漿,然後再 使含有摻雜之不純物在内之前述物質放電,因為如此一 2〇 來,於產生含有摻雜之不純物在内之電漿時,電漿之狀態 穩定。且,與沒有先使電解離能小之物質之電漿產生之情 況相比,可利用更低之電壓使含有摻雜之不純物在内之前 述物質放電而進行摻雜,且該摻雜不易產生沉積。具體而 言,使用選自於Β#6、BF3、及仏過!4之群之至少一者作為 1307119 含有_之不純物在内之前述物質,W㈣自於He、
Ne、Rn、Ar、H、N、〇、Kr、Xe、ciH2、N〇、N2〇2、
CO、C02、H2〇、ςρ Rr B A SF6、ΒΓ2及Cl2之群之至少一者作為電 解離能小之前述物質。 5 10 15
藉使用本發明之«摻雜方法,可利肢9Pa左右之壓 力’穩定轉到離子電流密度丨lmAW且電子溫度6〇eV 、 灵使用如此之電梁’可提供可利用改變施加偏 電紅時間控制劑量之摻雜方法。其優點在於,即使 偏電壓之絕對值小’亦可確保如工業上要求之產能,且可 輕易地控制劑量,並且不易產生沉積。 又,改變電聚產生時之壓力來進行電浆摻雜時,含有 摻雜之不純物在内之物質為BA,且使用He來稀釋。此時, π藉He稀釋之稀釋度為⑽),且電漿產生時之壓力為ρ(ρ&) 時係xb2h6之稀釋度為n=〇 〇4/p之關係為中心,於其上下 加減W之範圍進行掺雜為佳。即,以隨著p改變,稀釋度 為1·25χη〜0·75χη(% )之範圍摻雜為佳。 藉,用本發明之電襞摻雜方法,可儘可能地使對人體 具有極Γ7危險之毒性之3办經由稀釋提昇安全性。又, 於某預疋[力下’含有摻雜之不純物在内之電漿可得到離 子電流密度與電子溫度更高之電漿。1,於產生電衆時, 可使電紅狀態穩定。可利用較沒有先產生電解離能小之 ㈣之€_更低之壓力,使含有掺雜之不純物在内之物 質放電,來進行《摻雜,1,可進行不易產生沉積之電 黎摻雜。可提供於偏電壓之絕對值小時亦可確保如工業上 20 1307119 要求之產能,並可輕易地控制劑量之不純物摻雜方法。 以下,依照實施形態,具體地說明本發明。 1. 電漿摻雜裝置 首先’依據第1圖說明本發明所使用之裝置。 5 裝置100具有用以產生電漿之高頻電源101,及進行調 整放電之匹配箱1〇2,並透過線圈及天線1〇3供給高頻電 力。玻璃構件116係用以保持室115之真空度,且,係由可 使產生之電磁波透過並進入室115内之石英玻璃等構成之 構件。 10 必要之氣體,係由Ar氣體源或B#6氣體源,透過質量 流量控制器104或105,供給至反應室115内。反應室115内 之真空度係由前述質量流量控制器1〇4及1〇5、渦輪分子泵 106、氣導泵107、及乾式泵1〇8控制。反應室115係由^^或 DC電源110,透過匹配箱lu供給電力。被處理體113係載置 15於設置在反應室115内之感應器114上,以接收前述電力。 2. 壓力 進行了使用Β#6氣體濃度〇 6255%、He氣體濃度卯3乃 %之混合氣體,產生螺旋波電漿之實驗。令螺旋波之電源 電壓為1500W,並改變壓力以調查出可得到之混 2〇合電漿之壓力範圍。壓力2.25Pa以上時可放電,且可得到 Β#6與He之混合電漿。另外,小於2 25Pa之壓力,無法引 起放電。 因此,進行了以下實驗,即,於反應室115内導入Ar 氣體並施加電源電壓,並於放電並產生Ar電漿後,導入 1307119 氣體’且同時停止供給Ar氣體以產生He電漿,然後,導入 1¾氣體而產生He與B#6之混合電漿。實驗係使壓力改變 來進行,以調查出可得到Β#6與He之混合電漿之壓力範 圍。結果,發現壓力為〇.8Pa以上時,可穩定放電。 5 接著,使用ΒΛ氣體濃度0.025%、及He氣體濃度99.975 %之混合氣體,並使螺旋波之電源電壓為15〇〇w來進行實 驗。因為裝置的關係,沒有進行壓力2.6Pa以上之實驗,然 而,壓力2.6Pa以下時並沒有引起放電。相對於此,進行了 於反應室115内導入Ar氣體並施加電源電壓以放電來產生 10 Ar電漿後’導入He氣體,且同時停止供給Ar氣體以產生取 電漿,然後,導入氣體而產生He與82¾之混合電漿之 實驗。於該情況下,壓力為〇.8Pa以上時,可穩定放電。 如前述,使用Β2^氣體作為含有摻雜之不純物在内之 物質,並使用Ar氣體作為電解離能小之物質,且,先產生 15較含有摻雜之不純物在内之物質電解離能更小之物質之電 漿,然後再使含有摻雜之不純物在内之前述物質放電,藉 此可以較沒有先使電解離能小之物質放電時更低之壓力, 產生He與Β#6之混合電聚。 3.離子電流密度 20 第2圖係改變Β2ίΪ6氣體與He氣體之混合比,而產生螺旋 波電漿時之離子電流密度之變化。縱軸表示離子電流密 度,而橫轴表示B2H6氣體與He氣體之混和氣體中之b2H6氣 體濃度。此外,橫轴之括弧内,表示也氣體濃度。以壓力 0_9Pa進行。隨著桃氣體濃度降低,離子電流蚊於B此 1307119 氣體濃度為1%以下時係階段性地增加。B2H6氣體濃度為5 %與2.6%時,離子電流密度小於l lmA/cm2,相對於此, 氣體濃度為0.29%與0.25%時,離子電流密度則大於 l.lmA/cm2。 5 如第2圖所示,於0.5%前後,離子電流密度階段性地 劇變。此係顯示使用螺旋波電漿源,並以少於〇_5%得到離 子電流密度高之電漿之顯著效果。使用螺旋波電漿源,並 以少於0.5%得到如前述之傾向,係習知例中尚未揭示之顯 著效果。 10 4.電子溫度 第3圖係改變B2H6氣體與He氣體之混合比時之電子溫 度之變化。縱軸表示電子溫度Te (eV),而橫軸表示b2h6 氣體與He氣體之混和氣體中之b2h6氣體濃度。此外,橫轴 之括弧内’表示He氣體濃度。使用螺旋波電槳,並以壓力 15 〇.9Pa進行。隨著B2H6氣體濃度降低,電子溫度逐漸上升。 且’於Β#6氣體濃度為〇〇25%時大致飽和。電子溫度於 Β2ΪΪ6氣體濃度為0.29%以上時,小於6.0eV,相對於此,電 子溫度於B2H6氣體濃度為0_25%時,大於6.0eV。 5_劑量之控制性 2〇 使用8出6氣體濃度為〇.025%、0.29%之兩種類之B2H6 與He之混合電漿,對n_si(1〇〇)晶片進行電漿摻雜。偏電壓 為6〇V ’且壓力為〇 gpa。於電聚摻雜後,進行ii〇〇°c且3 分鐘之退火處理。然後,以四探針法測量表面電阻。又, 由1¾氣體噥度〇 〇25%作成之試料,係以SIMS測定電漿摻 1307119 雜後之硼之劑量。 ' 第4圖係偏電壓施加時間(橫軸)與表面電阻值(縱轴)之 關係。折線401表示B2H6氣體濃度0.29% (即,He氣體濃度 99.71% )時之測量結果,折線402則表示b2h6氣體濃度〇 〇25 5 % (即,He氣體濃度99.975% )時之測量結果。如折線4〇1所 示,B2H6氣體濃度為〇·29%時,若使偏電壓施加時間為3 秒、7秒、及30秒地改變,表面電阻為約4〇〇〇hms/squ,且 大致不會改變。另外,如折線4〇2所示,氣體濃度為 0.025%時’利用使偏電壓施加時間為1、3、7、及3〇秒地 鲁 10改變,可使表面電阻變成1024、460、350、及290 ohms/squ.。 又’電漿摻雜後之侧劑量可為2.2E14、6.0E14、6.5E14、 8_0E14 atoms/squ.地改變。此外,硼濃度 1E18 atorns/cm3構 成之深度係4〜6nm以下。利用如此地改變偏電壓施加時 間,可於30秒以下,或15秒以下左右之時間範圍内控制劑 15量。藉此,可確保工業上要求之產能且可輕易地控制劑量。 6.使用於裝置 使用第1圖所示之電漿摻雜裝置進行裝置之試作,事先 · 將業已於掩膜形成圖案之n-Si(l〇〇)晶片113載置於感應器 114上,並收容於室115後,開放氣導閥1〇7,並使用渦輪分 20子泵106使反應室H5減壓。於達到預定之真空度後,透過 質量流量控制器104於反應室115内導入Ar氣體,並施加電 源電壓以放電產生Ar電漿。接著,透過質量流量控制器105 導入He氣體,且同時停止供給Ar氣體,而產生1^電漿後, 再透過質量流量控制器105導入B2H6氣體濃度0.025%、及 12 1307119
He氣體濃度99.975%之混合氣體,並以壓力〇.8Pa產生混合 電漿。施加一60V之偏電壓30秒來進行摻雜。於處理後,對 取出之晶片113進行熱處理。熱處理後之晶片U3上,形成 有相當於表面電阻值290ohms/squ.之電阻圖案。可以同樣之 5方法,利用一 6〇V之偏電壓並改變時間進行摻雜,藉此形成 表面電阻值不同之圖案。 如以上έ兑明,本發明之電聚摻雜方法可使用於製造半 導體裝置或液晶面板等電氣、電子裴置或電容器、電阻、 線圈等被動電性裝置。 10 產業上之可利用性 如以上說明,依據本發明,可提供一種f衆換雜方法, 違電衆摻雜方法可儘可能地使_6經由稀釋提昇安全性, 且,可於不降低掺雜效率之情況下,穩定地產生或維持電 漿,再者,可輕易地控制摻雜物注入量。 15 【圖式簡單說啊】 第1圖係顯示本發明之—杳 實施形怨之電漿摻雜裝置之 圖。 第2圖係顯示本發明之— 貫把形態中之離子電流密度 與氣體濃度間之相依性之圖。 20 第3圖係顯示本發明之〜眘尬山 貫施形悲中之電子溫度與 B2H6氣體7辰度間之相依性之圖 第4圖係顯示本發明之〜每 .. @鉍形態中偏電壓施加時間 與表面電阻之關係之圖。 置之圖。
第5A圖係顯示習知例之電漿接雜裝 13 1307119 第5B圖係第5A圖之領域A之放大圖。 【圖式之主要元件代表符號表】 10...反應室 104,105…質量流量控制器 20...碎晶片 106...渦輪分子泵 30...B2H6 氣體 107...氣導泵 40…ECR電漿源 108...乾式泵 45...電漿 109...循環器 50...晶片感應益 110...RF 或 DC 電源 60...RF 電源 112...南頻電源 70...離子 113...被處理體 80...電子 114...感應器 100...裝置 115···室 101... 1¾頻電源 116...玻璃構件 102,111.··匹配箱 401,402··.折線 103...線圈及天線 14

Claims (1)

1307119第92133563號申請案申請專利範圍替換本97年6月9曰 拾、申請專利範圍: 1. 一種電漿摻雜方法,係具有: 產生混合電漿之步驟,而該混合電漿係由含有摻雜 之不純物在内之第1物質及具有較前述第1物質更高之 5 電解離能之第2物質之混合物質構成,且離子電流密度 l.lmA/cm2以上者;及 摻雜不純物之步驟,係使用前述混合電漿對被處理 體摻雜不純物, 且前述混合物質中之前述第2物質之分量多於前述 10 第1物質之分量,又,前述第1物質係B2H6,且前述第 2物質係稀有氣體,並且前述混合物質中之B2H6之濃度 小於0.05%,又,前述摻雜不純物之步驟,係以改變施 加偏電壓時間而能控制對被處理體摻雜不純物之劑量 的步驟。 15 2.如申請專利範圍第1項之電漿摻雜方法,其中前述第1 物質係B2H6,且前述第2物質係稀有氣體,並且前述 混合物質中之B2H6之濃度小於0.5%,且前述產生混合 電漿之步驟係產生螺旋波電漿的步驟。 3. 如申請專利範圍第1項之電漿摻雜方法,其中前述產生 20 電漿之步驟係產生電子溫度6.OeV以上之電漿的步驟。 4. 如申請專利範圍第1或2項之電漿摻雜方法,其中前述 稀有氣體係He。 5. 如申請專利範圍第1項之電漿摻雜方法,其中前述偏電 壓係一60V以下。 15 1307119 6. 如申請專利範圍第1項之電漿摻雜方法,更具有於前述 產生混合電漿之步驟之前之先行步驟,該先行步驟係產 生較前述第1物質電解離能更小之第3物質之電漿之步 驟,且,該先行步驟與前述產生混合電漿之步驟係連續 5 的步驟。 7. 如申請專利範圍第1或2項之電漿摻雜方法,其中前述 第1物質係選自於BF3、及B1()H14之群之至少一者以取 代B2H6,且,前述第2物質係選自於He、Ne、Rn、Ar、 Η、N、Ο、Kr、Xe、Q、H2、NO、N2、02、CO、C02、 10 H20、SF6、Br2、及Cl2之群之至少一者以取代稀有氣 體。 8. —種電漿摻雜方法,係具有使用B2H6與He之混合電漿 進行摻雜之步驟,且,該摻雜步驟係令He中之B2H6 之稀釋度為η,且前述混合電漿產生時之壓力為P,並 15 且以11丨=0.04/Ρ所得到之η!為前述η之範圍中心之條 件進行摻雜。 9. 如申請專利範圍第8項之電漿摻雜方法,其中前述摻雜 步驟係使前述η之範圍為0.751^-1.251^。 10. 如申請專利範圍第1項之電漿摻雜方法,可使用於製造 20 半導體裝置或液晶面板等電性、電子裝置或電容器、電 阻、線圈等被動電性裝置。 11. 一種電漿摻雜方法,係具有: 產生混合電漿之步驟,而該混合電漿係由含有摻雜 之不純物在内之第1物質及具有較前述第1物質更高之 1307119 電解離能之第2物質之混合物質構成,且電子溫度6.0eV 以上者;及 摻雜不純物之步驟,係使用前述混合電漿對被處理 體摻雜不純物, 5 且前述混合物質中之前述第2物質之分量多於前述 第1物質之分量,又,前述第1物質係選自於B2H6、BF3、 &B1()H14之群之至少一者,且,前述第2物質係選自於 He、Ne、Rn、Ar、Η、N、Ο、Kr、Xe、Cl、H2、NO、 N2、02、CO、C02、H20、SF6、Br2、及 Cl2 之群之至少 10 一者,並且前述混合物質中前述第l物質之濃度小於 0.05% ,又,前述摻雜不純物之步驟,係以改變施加偏 電壓時間而能控制對被處理體摻雜不純物之劑量的步 驟。 15
17 1307119 柒、指定代表圖: (一) 本案指定代表圖為:第(4 )圖。 (二) 本代表圖之元件代表符號簡單說明: (無) 捌、本案若有化學式時,請揭示最能顯示發明特徵的化學式:
TW092133563A 2002-11-29 2003-11-28 Plasma doping method TWI307119B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002347177A JP4544447B2 (ja) 2002-11-29 2002-11-29 プラズマドーピング方法

Publications (2)

Publication Number Publication Date
TW200415668A TW200415668A (en) 2004-08-16
TWI307119B true TWI307119B (en) 2009-03-01

Family

ID=32462873

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092133563A TWI307119B (en) 2002-11-29 2003-11-28 Plasma doping method

Country Status (5)

Country Link
US (1) US7192854B2 (zh)
JP (1) JP4544447B2 (zh)
AU (1) AU2003284404A1 (zh)
TW (1) TWI307119B (zh)
WO (1) WO2004051720A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040149219A1 (en) * 2002-10-02 2004-08-05 Tomohiro Okumura Plasma doping method and plasma doping apparatus
TW200423185A (en) 2003-02-19 2004-11-01 Matsushita Electric Ind Co Ltd Method of introducing impurity
KR101107766B1 (ko) * 2003-10-09 2012-01-20 파나소닉 주식회사 접합 형성 방법 및 이를 이용하여 형성된 피처리물
JPWO2005119745A1 (ja) * 2004-06-04 2008-04-03 松下電器産業株式会社 不純物導入方法
US20050287307A1 (en) * 2004-06-23 2005-12-29 Varian Semiconductor Equipment Associates, Inc. Etch and deposition control for plasma implantation
US20060040499A1 (en) * 2004-08-20 2006-02-23 Steve Walther In situ surface contaminant removal for ion implanting
KR101123788B1 (ko) 2004-12-13 2012-03-12 파나소닉 주식회사 플라즈마 도핑 방법
JP5116463B2 (ja) * 2005-02-23 2013-01-09 パナソニック株式会社 プラズマドーピング方法及び装置
JP5097538B2 (ja) * 2005-03-28 2012-12-12 パナソニック株式会社 プラズマドーピング方法およびこれに用いられる装置
SG163544A1 (en) 2005-03-30 2010-08-30 Panasonic Corp Impurity introducing apparatus and impurity introducing method
JPWO2006106871A1 (ja) * 2005-03-30 2008-09-11 松下電器産業株式会社 アッシング装置、アッシング方法および不純物ドーピング装置
KR20070115907A (ko) * 2005-03-31 2007-12-06 마쯔시다덴기산교 가부시키가이샤 플라즈마 도핑 방법 및 장치
EP1881523B1 (en) 2005-05-12 2013-01-02 Panasonic Corporation Plasma doping method and plasma doping apparatus
KR100631400B1 (ko) * 2006-06-29 2006-10-04 주식회사 아이피에스 상변화 메모리용 칼코제나이드막 증착 방법
WO2008041702A1 (fr) * 2006-10-03 2008-04-10 Panasonic Corporation Procédé et appareil de dopage de plasma
WO2008059827A1 (fr) 2006-11-15 2008-05-22 Panasonic Corporation Procédé de dopage de plasma
US7732309B2 (en) * 2006-12-08 2010-06-08 Applied Materials, Inc. Plasma immersed ion implantation process
JP2008300687A (ja) * 2007-05-31 2008-12-11 Tokyo Electron Ltd プラズマドーピング方法及びその装置
US8012862B2 (en) 2007-11-22 2011-09-06 Panasonic Corporation Method for manufacturing semiconductor device using plasma doping
US8030187B2 (en) * 2007-12-28 2011-10-04 Panasonic Corporation Method for manufacturing semiconductor device
US7586100B2 (en) * 2008-02-12 2009-09-08 Varian Semiconductor Equipment Associates, Inc. Closed loop control and process optimization in plasma doping processes using a time of flight ion detector
KR100985880B1 (ko) 2008-05-21 2010-10-08 주식회사 하이닉스반도체 플라즈마 도핑 장비의 모니터링 방법
WO2010051283A1 (en) * 2008-10-31 2010-05-06 Applied Materials, Inc. Doping profile modification in p3i process
JP5097233B2 (ja) 2010-03-19 2012-12-12 パナソニック株式会社 プラズマドーピング方法
JP2019046976A (ja) * 2017-09-01 2019-03-22 Tdk株式会社 スピン流磁化反転素子、磁気メモリ
JP7117354B2 (ja) * 2020-09-14 2022-08-12 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784080B2 (en) * 1995-10-23 2004-08-31 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device by sputter doping
JPH1012890A (ja) * 1996-06-20 1998-01-16 Sony Corp 薄膜半導体装置の製造方法
JP2000114198A (ja) * 1998-10-05 2000-04-21 Matsushita Electric Ind Co Ltd 表面処理方法および装置
JP3160263B2 (ja) * 1999-05-14 2001-04-25 キヤノン販売株式会社 プラズマドーピング装置及びプラズマドーピング方法
US7064491B2 (en) * 2000-11-30 2006-06-20 Semequip, Inc. Ion implantation system and control method
JP2002170782A (ja) * 2000-12-04 2002-06-14 Matsushita Electric Ind Co Ltd プラズマドーピング方法およびプラズマドーピング装置
JP4799748B2 (ja) * 2001-03-28 2011-10-26 忠弘 大見 マイクロ波プラズマプロセス装置、プラズマ着火方法、プラズマ形成方法及びプラズマプロセス方法

Also Published As

Publication number Publication date
US7192854B2 (en) 2007-03-20
JP4544447B2 (ja) 2010-09-15
WO2004051720A1 (ja) 2004-06-17
JP2004179592A (ja) 2004-06-24
US20050287776A1 (en) 2005-12-29
TW200415668A (en) 2004-08-16
AU2003284404A1 (en) 2004-06-23

Similar Documents

Publication Publication Date Title
TWI307119B (en) Plasma doping method
JP5102495B2 (ja) プラズマドーピング方法
US5620559A (en) Hydrogen radical processing
KR102102264B1 (ko) 에칭 방법 및 에칭 장치
US8664126B2 (en) Selective deposition of polymer films on bare silicon instead of oxide surface
CN103348776B (zh) 多区等离子体生成的方法和设备
KR20180028919A (ko) 에칭 방법 및 에칭 장치
TWI270140B (en) A method for forming a thin complete high-permittivity dielectric layer
US20090202721A1 (en) Method for Thin Film Formation
WO2004075274A1 (ja) 不純物導入方法
TWI511185B (zh) Plasma doping device and plasma doping method
TW200301939A (en) Method of treating substrate and method of manufacturing semiconductor device
JP6484892B2 (ja) 酸化物薄膜の形成方法および装置
TW201349335A (zh) 電漿摻雜裝置、電漿摻雜方法、半導體元件之製造方法、以及半導體元件
WO2008059827A1 (fr) Procédé de dopage de plasma
TW209911B (zh)
US20060219659A1 (en) Method for treatment of silicon-based target object to be processed, apparatus for treatment and method of manufacturing semiconductor device
WO2006001156A1 (ja) Soiウエーハの評価方法
Eljabaly et al. Growth Kinetics and Annealing Studies of the “Cathodic” Plasma Oxidation of Silicon
TWI559821B (zh) 獲得穩定電漿源之方法
TW201419386A (zh) 電漿摻雜裝置、電漿摻雜方法及半導體元件之製造方法
WO2016104206A1 (ja) ドーピング方法、ドーピング装置および半導体素子の製造方法
KR101818351B1 (ko) 전기전도성 부품을 포함하는 플라즈마 처리장치 및 그 부품의 제조방법
JPH1081588A (ja) 半導体ダイヤモンド及びその形成方法
TW201034078A (en) Methods for forming conformal oxide layers on semiconductor devices

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees