TWI511185B - Plasma doping device and plasma doping method - Google Patents

Plasma doping device and plasma doping method Download PDF

Info

Publication number
TWI511185B
TWI511185B TW100125134A TW100125134A TWI511185B TW I511185 B TWI511185 B TW I511185B TW 100125134 A TW100125134 A TW 100125134A TW 100125134 A TW100125134 A TW 100125134A TW I511185 B TWI511185 B TW I511185B
Authority
TW
Taiwan
Prior art keywords
gas
hydrogen
plasma
substrate
plasma doping
Prior art date
Application number
TW100125134A
Other languages
English (en)
Other versions
TW201218253A (en
Inventor
Masaru Tanaka
Masashi Kuriyama
Hiroki Murooka
Original Assignee
Sumitomo Heavy Industries
Sen Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Heavy Industries, Sen Corp filed Critical Sumitomo Heavy Industries
Publication of TW201218253A publication Critical patent/TW201218253A/zh
Application granted granted Critical
Publication of TWI511185B publication Critical patent/TWI511185B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412—Plasma immersion ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Plasma Technology (AREA)
  • Thin Film Transistor (AREA)

Description

電漿摻雜裝置及電漿摻雜方法
本發明係關於一種電漿摻雜裝置及電漿摻雜方法。
在半導體製造製程中為了在基板表面形成雜質注入層，試行著除了應用離子注入技術之外還應用電漿摻雜技術的技術。基於電漿摻雜技術之雜質的注入，乃是作為以高生產量實現低電阻的極淺接合的形成之新方法，其實用化令人期待。
例如專利文獻1、2中記載有向矽基板表面照射電漿來形成非晶質層，並且將雜質導入至這樣得到之非晶質層中的雜質導入方法。應被導入之雜質例如為硼，例如使用二硼烷(乙硼烷)氣體作為含硼的原料氣體。並且，根據專利文獻3，使用以氦氣將二硼烷氣體稀釋成低濃度之氣體的電漿，這對劑量的面內均勻性的提高很有效。專利文獻4中也記載有混合有二硼烷之氦氣氛圍氣體中的電漿摻雜方法。
(先前技術文獻) (專利文獻)
專利文獻1：國際公開第2004/075274號
專利文獻2：國際公開第2005/119745號
專利文獻3：國際公開第2006/064772號
專利文獻4：日本特開昭64-45117號公報
雜質注入製程中的非晶質層有溝道(channeling)的抑制效果。亦即，藉由在注入雜質之前形成非晶質層，從而能夠抑制注入時雜質過度向深度方向擴散。基於上述電漿照射之非晶質層形成利用所謂的轟擊效果。亦即，藉由使大量的氦離子碰撞並在基板表層產生晶體缺陷來形成非晶質層。雜質的注入製程在形成該非晶質層之後進行。
注入雜質之後進行用於電性活性化雜質的熱處理。該製程在電漿摻雜中也與一般的離子注入相同地進行。但是，在使用氦氣之電漿中的非晶化及摻雜中，在生成之非晶質層中產生密度不均。由於該密度不均，再生基於熱處理之晶體時產生缺陷。其結果，引起作為最終產品而製造的裝置產量的下降或裝置性能的下降。因為存在這些問題，所以上述各文獻中記載的雜質導入方法最終仍未到達實用階段。
本發明之目的為提供一種抑制上述晶體缺陷的產生，以高生產量實現低電阻的極淺接合的形成的電漿摻雜裝置及電漿摻雜方法。
本發明的某一態樣為用於向半導體基板添加雜質的電漿摻雜裝置。該裝置具備腔室、用於向前述腔室供給氣體的氣體供給部及用於在前述腔室產生所供給之氣體的電漿的電漿源。前述氣體供給部以包含含有應添加到基板之雜質元素的原料氣體、氫氣及用於稀釋前述原料氣體的稀釋氣體的混合氣體供給至前述腔室的方式構成。
根據該態樣，藉由向電漿中混入氫來強化基板表層的晶體相對來自電漿的離子碰撞的自癒作用。由此，減輕因電漿照射而產生之基板表面非晶質層中之非晶質層的密度不均，並且抑制後製程的活化處理中的缺陷的生長。
本發明的另一態樣為將包含具有雜質元素之原料氣體的混合氣體供給至真空環境中，產生該混合氣體的電漿，並且在該真空環境下向基板照射該電漿而注入前述雜質元素的電漿摻雜方法。該方法藉由在前述電漿中混入氫來減輕因該電漿的照射而產生之基板表面的非晶質層的密度不均。
根據本發明能夠促進基於電漿摻雜的雜質注入技術的實用化。
第1圖係表示本發明的一實施方式所涉及的電漿摻雜裝置10的構成之圖。電漿摻雜裝置10包含腔室12、氣體供給部14、電漿源16及基板架18而構成。電漿摻雜裝置10具備用於控制這些構成要件及其他要件的控制裝置(未圖示)。
腔室12為用於向內部提供真空環境之真空容器。腔室12中附設有用於對內部進行真空排氣之真空泵20。真空泵20例如為渦輪分子泵。真空泵20透過真空閥22連接於腔室12。真空閥22例如為變導閥(variable conductance valve)且安裝於渦輪分子泵的吸入口。渦輪分子泵的後段設有粗抽泵(roughing pump，未圖示)。腔室12連接於地線。
真空泵20及真空閥22構成用於將腔室12的內部控制成所希望的真空度的自動壓力調整系統(APC)。該自動壓力調整系統進一步包含用於測定腔室12的壓力的壓力傳感器(未圖示)及用於根據壓力測定值控制真空閥22(及真空泵20)的壓力控制器(未圖示)。腔室12內的真空環境藉由自動壓力調整系統例如保持在適合於電漿摻雜處理的處理氣體壓力範圍。
氣體供給部14為了向腔室12供給處理氣體而設置。氣體供給部14包含單一或複數個氣體源及用於將其氣體源連接於腔室12並將氣體導入至腔室12的配管系統。該配管系統亦可包含用於控制供給至腔室12的氣體流量的質流控制器。當氣體供給部14具有單一氣體源時，將多種氣體預先混合為所希望的比率之處理氣體(process gas)亦可貯存於其氣體源。
在圖示的實施例中，氣體供給部14具備雜質氣體源24及載氣源28。氣體供給部14具備用於控制從雜質氣體源24供給之雜質氣體的流量之第1質流控制器26和用於控制從載氣源28供給之載氣的流量之第2質流控制器30。
雜質氣體為包含應添加到基板W之所希望的雜質的原料氣體或用稀釋氣體稀釋該原料氣體的氣體。原料氣體按照所希望的雜質選擇。原料氣體分子中包含雜質元素。注入至基板W之雜質例如為硼(B)、磷(P)、砷(As)時，原料氣體例如分別使用B2 H6 、PH3 、AsH3 等。在一實施例中，雜質亦可以為硼、磷、砷、鎵、鍺及碳中的至少一種。
用於稀釋原料氣體的稀釋氣體例如為氫、氬、氦、氖、氙中的任一種。或者亦可共同使用這些當中的多種作為稀釋氣體。稀釋氣體亦可作為用於改善原料氣體的電漿的點火性的輔助氣體而使用。在一實施例中，使用B2 H6 氣體作為原料氣體時，為了避免氣體源中的硼的粉末化，用氫氣稀釋成20%以下來使用。從載氣源28供給之載氣與稀釋氣體相同，例如為氫、氬、氦、氖、氙中的任一種。並且，亦可共同使用這些當中的多種而作為載氣。
氣體供給部14藉由第1質流控制器26控制雜質氣體的流量且藉由第2質流控制器30控制載氣的流量來以所希望的流量比將混合氣體供給至腔室12。如後述般，在本發明的一實施方式中，混合氣體包含原料氣體、氫氣及稀釋氣體。因此，貯存於雜質氣體源24及載氣源28中的至少一方之氣體包含氫氣。或者，氣體供給部14亦可具備用於向腔室12供給氫氣的氫供給系統。這樣，以包含原料氣體、氫氣及稀釋氣體之混合氣體供給至腔室12的方式構成氣體供給部14。
電漿源16使從氣體供給部14供給至腔室12之氣體產生在電漿中。電漿源16與腔室12接觸並設置於其外部。在一實施例中，電漿源16為被稱作ICP(電感藕合型電漿)之電漿產生方式的電漿源。電漿源16包含高頻電源32、電漿產生用線圈34及絕緣體36。高頻電源32例如為13.56MHz的交流電源，向電漿產生用線圈34供給電力。電漿產生用線圈34安裝於與腔室12的基板架18對置的一面(圖示的例子中為上面)。安裝有線圈34的腔室12的一面設有由電介質材料構成的作為法蘭的絕緣體36。
基板架18為了保持進行電漿摻雜處理之基板W而設置於腔室12的內部。基板W為半導體基板，例如為將矽作為主材料之基板。基板架18亦可為了保持基板W而例如具備靜電卡盤或其他固定手段。在一實施例中，基板架18具有可控制溫度之基板接觸部，基板W載置於該基板接觸部且藉由靜電吸附而固定。這樣，基板W管理為適合於電漿摻雜處理之基板溫度。
並且，基板架18上連接有偏置電源38。偏置電源38向基板W賦予用於朝向保持於基板架18之基板W吸引電漿中的離子的電位。偏置電源38為直流電源、脈衝電源或交流電源。在圖示的實施例中，偏置電源38為交流電源。此時，比起電漿產生用的高頻電源32更加使用低頻率(例如1MHz以下)的交流電源。因此，以下亦有將偏置電源38稱為低頻電源之情況。
於電漿摻雜裝置10中，例如像以下敘述般執行電漿摻雜處理。首先，腔室12藉由真空泵20排氣成所希望的真空度，應處理之基板W搬入至腔室12。基板W保持於基板架18。以所希望的流量比混合之處理氣體藉由氣體供給部14供給至腔室12。此時藉由自動壓力調整系統繼續調解真空度。從高頻電源32向電漿產生用線圈34通電而產生磁場。磁場經絕緣體36進入腔室12並產生處理氣體的電漿。
使用偏置電源38於保持於基板架18之基板W產生電位。存在於電漿中之離子朝向基板W加速，雜質注入到基板W的表層區域。來自高頻電源32及偏置電源38之供電在預定的終止條件成立時停止。氣體的供給亦被停止。將處理完的基板W從腔室12搬出。
另外，亦可在電漿的點火之後開始向腔室12供給原料氣體。此時，首先，先行開始載氣的供給，使載氣產生電漿之後，原料氣體供給至腔室12。並且，終止電漿摻雜處理時，亦可首先先行停止原料氣體的供給，在此基礎上停止供電及載氣供給來使電漿消失。
對已進行電漿摻雜處理的基板W進行作為電漿摻雜的後製程之熱處理。該熱處理為用於恢復因電漿摻雜處理而產生於基板W上之晶體缺陷，並對已注入之雜質進行電性活性化的處理。熱處理例如為快速熱退火處理(RTA)、雷射退火或閃光燈退火，藉由未圖示之退火裝置進行。在一實施例中，退火裝置亦可作為電漿摻雜裝置的後製程而連結且作為連續地處理基板之在線式的基板處理系統而構成。另外，在圖示之實施例中，電漿摻雜裝置獨立於其他製程而設置且作為每次搬入搬出基板之離線式的處理裝置而構成。
第2圖係表示已進行典型的電漿摻雜處理及退火處理時的基板的表面粗糙度與偏置電壓之間的關係之散布圖。表示藉由本發明人進行之測定結果。第2圖中以△標記表示之測定結果為用原子力顯微鏡(AFM)測定300mm矽晶片的中心附近500nm角內的均方根粗糙度之結果。作為測定對象的矽晶片使用以氦氣稀釋成1000ppm之B2 H6 氣體來進行電漿摻雜。劑量為1.5×1015 atoms/cm2 。退火條件為在氮氛圍中1150℃、30秒。將測定結果的趨勢用單點劃線示於第2圖。
並且，第2圖所示之虛線範圍M為藉由公知的低能(300eV)離子注入設為相同的劑量(1.5×1015 atoms/cm2 )時的均方根粗糙度。目前，在該範圍M內進行裝置製造。因此，若藉由其他手法注入雜質時的均方根粗糙度在該範圍M內，則可評價為其手法沒有問題。
如第2圖所示般，若電漿摻雜中的偏置電壓較低時，則退火處理後的基板表面粗糙度為與注入低能離子時相同之級別。但是，電漿摻雜時，可知與注入低能離子時相比退火處理後的基板表面粗糙度有隨著提高偏置電壓變得更差的趨勢。認為這是晶體缺陷由於基於由大量的氦離子之轟擊效果而殘留的結果。
第3圖係用於說明基於電漿摻雜處理之表面粗糙度的產生機制之圖。第3圖中示出基於本發明人的考察之表面粗糙度產生機制。第3圖中示出從基板W的初始狀態100經電漿摻雜處理102及退火處理104到表面粗糙狀態106。在初始狀態100中，以晶體狀態排列有構成基板W之原子(例如矽原子)108。
在電漿摻雜處理102中，大量的離子110被拉到基板表面而碰撞。如上述般用氦氣稀釋原料氣體時，大量的氦離子從電漿朝向基板W加速並與基板原子108碰撞。基板原子108因碰撞而散亂，在基板W的表面形成密度略低於晶體層114之非晶質層112(用虛線表示)。非晶質層112的密度分佈不均勻。如圖示般，可認為非晶質層112的密度分佈中有局部性疏密不均。
藉由退火處理104熱賦予到基板W。退火初期被拉至存在於非晶質層112下之最初的晶體層114，非晶質層112內的基板原子108在上下方向上重新排列。一旦上下排列，基板原子108就被限制，變得難以向左右方向移動。因此，非晶質層112中在上下方向上基板原子108的數量較少的位置變凹，在上下方向上基板原子108的數量較多的位置變凸。如此，如狀態106所示般，可以認為非晶質層112中之密度不均以基板表面的凹凸即表面粗糙方式顯示出來。越加大外加於基板之偏置電壓，產生於表面之晶體缺陷也就越變大。
雜質藉由退火處理活化，所以基板表面的薄膜電阻比退火處理之前更加下降。但是，如第3圖所示，作為缺陷殘留於基板表面的結果，薄膜電阻不會下降至藉由雜質的活化而本應下降的水準。如此一來，可能產生作為最終產品之裝置的動作速度下降或因電阻加熱引起之能量損失。缺陷恰巧重疊於與裝置的閘的接觸部時，最壞的情況下其裝置有可能不動作。在製造製程中採用電漿摻雜時裝置的產量下降令人擔憂。電路線寬因微細化的進展而越變窄，則因缺陷引起的它們的影響就越變大。
說起來，電漿摻雜被視為離子注入的替代技術，是因為即使為低能量亦比較容易實現能夠一並注入的面積的大型化，且期待以高生產量形成較淺結合。藉由使用由氦氣稀釋成極低濃度之原料氣體，所注入之雜質的濺射和注入被平衡化，可使雜質注入量的均勻性及重複性良好。由於注入之雜質的擴散於非晶質層與晶體的邊界停滯，所以對決定半導體性能之要件即劑量輪廓線的陡峭性亦能夠得到優異結果。
因此，為了促進具有這樣的優點之基於電漿摻雜之雜質注入技術的實用化，會要求抑制進行雜質活化處理之後的基板表面缺陷之技術。不用說其技術內容，連那樣的抑制對策的必要性亦尚未被周知。例如，在上述記載的專利文獻中，連進行退火處理之後在基板表面產生不容忽視之粗糙這種情況本身亦尚未提及。
缺陷起因於大量的輔助氣體離子，所以可以考慮抑制該輔助氣體離子的幾個簡單的方法。例如可以考慮如下方法：(1)減小作為輔助氣體使用之元素的原子量、或(2)減小注入能、或(3)縮減輔助氣體量。但是，任何一個手法都未必一定具有現實性。例如，雖然原子量小於被看作是比較良好的輔助氣體之氦的氣體局限於氫，但僅將氫氣作為輔助氣體時，均勻性、重複性、陡峭性卻不在實用級別上。並且，藉由應製造之裝置性能決定注入深度，由此決定注入能，所以注入能事實上不是可調整的參數。當縮減輔助氣體量時，原料氣體濃度升高，所以均勻性、重複性、陡峭性依然劣化。
本發明人在這樣的狀況下專心致誌於研究及實驗之結果，發現了能夠保持良好的均勻性、重複性、陡峭性的同時抑制退火處理後的缺陷的有效方法。本發明人發現了藉由將適量的氫混入於電漿中，減輕因碰撞粒子引起之轟擊效果甚至是非晶質層的密度不均，並且在退火處理後得到良好的均勻性、重複性、陡峭性。
藉由向電漿中混入適量的氫，強化基板表層的晶體相對於來自電漿的離子碰撞之自癒作用。亦即，藉由電漿自由基化或離子化的氫進入因氦的轟擊而被破壞的基板原子(例如矽)之間的結合，瞬間地在矽與氫之間生成結合。該結合的結合力較弱，最終因氦的轟擊而被破壞。但是，藉由該矽-氫之間結合的存在，晶體的破壞需要比未混入氫時更多的能量。因此，在相同能量中晶體的破壞程度變得比較弱。因此，減輕因電漿照射而產生之基板表面非晶質層中的密度不均，且抑制後製程的活化處理中的缺陷生長。
在本發明的一實施方式中，包含含有所希望的雜質元素之原料氣體、氫氣及用於稀釋原料氣體的稀釋氣體之混合氣體供給至腔室12。該混合氣體亦可包含稀釋成低濃度之原料氣體和濃度高於原料氣體之氫氣，並且剩餘部份實際上亦可是稀釋氣體。稀釋氣體例如為氦氣，氦氣的濃度亦可高於氫氣。在一實施例中，原料氣體的濃度為1%以下。在一實施例中氫氣的濃度為1%以上。
在一實施例中，電漿摻雜裝置10亦可構成為如下：使用藉由氦氣或其他稀釋氣體稀釋成1%以下的低濃度之雜質原料氣體，並且在基於電漿照射之雜質注入時氫混入於電漿中。或者，在一實施例中，電漿摻雜裝置10還可以構成為如下：使用藉由氫氣或者其他稀釋氣體稀釋成1%以下的低濃度之雜質原料氣體，並且在基於電漿照射之雜質注入時氦混入電漿中。
如此藉由使氫和氦同時存在於電漿中，能夠使基於氦之晶體結構的破壞和基於氫之晶體恢復並存。由此，減輕非晶質層的密度不均。用於規定理想的氫氣濃度之1個觀點是考慮基於氫氣之晶體恢復作用與基於稀釋氣體之轟擊效果的平衡的觀點，而氫氣濃度的較佳範圍可實驗性地進行規定。
參照第4圖至第6圖，對本發明的一實施方式所涉及之基於電漿摻雜之測定結果進行說明。在該實施例中，使用以流量比計氫氣為7%、B2 H6 氣體為0.2%、氦氣為剩餘的約93%之混合氣體，藉由第1圖所示之電漿摻雜裝置10而在基板上進行了電漿摻雜。所使用之基板為300mm直徑的N型半導體用晶片。劑量為1.3×1015 atoms/cm2 。之後藉由退火裝置進行了1150℃、30秒的退火處理。
另外，該1150℃、30秒的退火處理為對注入之雜質的活化充份的退火。經驗上來講，如果是1050℃以上且5秒以上的退火，則能夠評價為對注入之雜質的活化非常充份。因此，以下說明之測定結果可預測在作為電漿摻雜的後製程進行1050℃以上且5秒以上的退火時亦可得到同等良好的結果。
第4圖係表示本發明的一實施方式所涉及之薄膜電阻的測定結果之圖表。薄膜電阻值Rs(Ω/□)藉由四端測定法測定。第4圖的縱軸為薄膜電阻的測定值Rs，且橫軸為作為注入能之低頻電源38的瓦數。用■標記將上述的流量比的混合氣體及使用了退火條件時的薄膜電阻值示於第4圖，用實線表示其趨勢。作為比較例，用◆標記表示將稀釋氣體僅設為氦時的測定值，且用△標記表示將稀釋氣體僅設為氫氣時的測定值。這2個比較例除了稀釋氣體之外，以與實施例相同的條件處理並測定。用虛線表示比較例的測定結果的趨勢。
使用包含氦及氫雙方之氣體時，與僅包含任意一方的情況相比，雖然劑量為約1.5×1015 atoms/cm2 ，幾乎相同，但是得到了薄膜電阻值大大降低這樣的令人驚訝的結果。僅使用氦的比較例中之薄膜電阻測定值為約120Ω/□，僅使用氫的比較例中之薄膜電阻測定值為約100Ω/□，與此相對，本實施例中之薄膜電阻測定值為約70Ω/□。薄膜電阻值藉由電漿摻雜條件及退火條件而發生變動。但是，混入氫時薄膜電阻值變小這樣的大小關係應該不會因為這些處理條件而發生變化。另外，僅使用氫的比較例的薄膜電阻小於僅使用氦的比較例的薄膜電阻，這是因為氫的原子量較小且轟擊效果亦較小。
根據本實施例，薄膜電阻值遍及從100W左右的低能到1000W左右的高能的廣泛的注入能量範圍而保持在低級別。順便說一下，將基板設為矽時，100W中的雜質濃度降低至5×1018 atoms/cm3 的距基板表面的深度為約2nm，1000W中為約18nm。並且，在比較例中，均顯現出隨著提高注入能薄膜電阻亦變大的趨勢，與此相反，在本實施例中，隨著注入能的提高薄膜電阻減小。如第2圖所示，可推測如下：在典型的電漿摻雜中隨著提高注入能，退火後的表面粗糙度亦變大，與此相反，在本實施例中，即使是高能亦能夠得到與低能相同的級別以下的表面粗糙度。
基於氫之晶體的自癒功能對本實施例的良好的結果起作用。亦即，可以認為：藉由在電漿中混入氫，並藉由矽氫之間結合來抑制因氦離子的碰撞引起之矽原子的散亂。僅使用氦的比較例中基於大量的氦離子之轟擊效果的影響逐步變得顯著。但是，各個氦離子的碰撞能即使是1000W左右的高能，實際上亦沒有那麽大。藉由氫原子所持有之結合能抑制矽原子的散亂，並形成整體上比較高密度的非晶質層。由此，可以認為本實施例中退火後的薄膜電阻及表面粗糙度變得較低。
另外，藉由相同的理由，可以考慮還可以與氦一同使用或者代替氦使用原子量大於氦的稀釋氣體(例如氬、氙、氖等)。即，原子量越大轟擊效果就越變大，但是因為能夠藉由混入氫來減輕轟擊效果，所以可採用原子量較大的稀釋氣體。
第5圖係表示本發明的一實施方式所涉及之基於2次離子質量分析法(SIMS)之分析結果之圖表。第5圖所示之圖表A至F分別為以除了下述的使用氣體組成、劑量、注入能這一點以外的上述共同的電漿摻雜條件及退火條件處理之基板的分析結果。雜質劑量為以SIMS分析的換算劑量。
圖表A(實施例)混合氣體、1.28×1015 atoms/cm2 、300W
圖表B(實施例)混合氣體、1.56×1015 atoms/cm2 、800W
圖表C氫稀釋、1.24×1015 atoms/cm2 、300W
圖表D氫稀釋、1.29×1015 atoms/cm2 、800W
圖表E氦稀釋、1.13×1015 atoms/cm2 、300W
圖表F氦稀釋、1.14×1015 atoms/cm2 、800W
圖表A及圖表B的混合氣體為以流量比計氫氣為7%、B2 H6 氣體為0.2%、氦氣為剩餘的約93%之混合氣體。圖表C及圖表D作為比較例，僅用氫氣稀釋B2 H6 氣體。圖表E及圖表F作為比較例，僅用氦氣稀釋B2 H6 氣體。並且，圖表A、C及E是注入能較低之情況(300W)，圖表B、D及F是注入能較高之情況(800W)。
SIMS分析結果為了特定劑量輪廓線的陡峭性而使用。在此，定義從劑量為5×1019 atoms/cm3 之距基板表面的深度到劑量為5×1018 atoms/cm3 之深度的深度差作為表示陡峭性之指標。在第5圖中，用範圍G表示5×1019 atoms/cm3 到5×1018 atoms/cm3 的劑量。該範圍G中之深度變化量表示陡峭性。表示數值越小陡峭性就越良好。
因此，從第5圖所示之SIMS分析結果得到之陡峭性為如下。
圖表A(實施例、低能)1.9nm
圖表B(實施例、高能)2.5nm
圖表C(氫稀釋、低能)2.7nm
圖表D(氫稀釋、高能)3.9nm
圖表E(氦稀釋、低能)1.9nm
圖表F(氦稀釋、高能)3.4nm
僅用氫氣稀釋時陡峭性差。僅用氫時陡峭性較差。這可以認為是因為基於氫的轟擊效果之非晶質層的厚度極薄。雜質摻雜至超過非晶質層之深度，非晶質層不發揮作為擴散的抑制層之功能。與此相反，本實施例及氦稀釋的情況下，非晶質層比氫時變得更深，因為摻雜局限在其深度範圍內，所以可得到極為良好的陡峭性。
並且，陡峭性在高能時比低能時更加下降，但是可知本實施例的陡峭性的下降最小。對此，亦可認為是基於氫之晶體的自癒功能在起作用。藉由本實施例，能夠在廣泛的注入能範圍中實現優異的陡峭性。
亦可說用於定義陡峭性的範圍G表示雜質層的厚度。因此，如第5圖所示，本實施例所涉及之電漿摻雜方法在低能的情況下適合於在基板上形成約10nm以內厚度的雜質層，而在高能的情況下適合於在基板上形成約15nm以內厚度的雜質層。本實施例所涉及之電漿摻雜方法適合於藉由調整處理條件而在基板上形成約30nm以內厚度的雜質層。
第6圖係表示本發明的一實施方式所涉及之薄膜電阻的測定結果之圖表。第6圖表示使用本實施例所涉及之混合氣體並處理多片晶片時的薄膜電阻值Rs(Ω/□)的均勻性及重複性。處理1000片的晶片時的晶片內的均勻性平均為2.8%(1σ)，重複性為1.8%(1σ)，非常良好。在如本實施例般混入氫的情況下，與使用僅用氦氣稀釋成低濃度之原料氣體之情況相同，亦能夠得到良好的均勻性和重複性。
第7圖係表示本發明的一實施方式所涉及之薄膜電阻的測定結果之圖表。與第4圖所示之測定結果相同，藉由四端測定法，對已進行硼的電漿摻雜及退火處理之試料測定了薄膜電阻值Rs(Ω/□)。圖示之標繪表示一枚基板整個面的平均薄膜電阻值。第7圖的縱軸為薄膜電阻的測定值Rs。第7圖的橫軸為氫氣相對於為了電漿摻雜而被供給的混合氣體的總流量之流量比。第7圖所示之測定結果為對從氫氣的微量(例如1%)混入至約30%的流量比的範圍、和作為比較例對不含氦(即，僅為氫氣與雜質氣體的混合氣體，即氫氣流量比為約100%)進行試驗之結果。
第7圖的左側表示改變B2 H6 氣體的流量比之情況。B2 H6 氣體流量比在從約0.1%至約0.3%的範圍內變化。第7圖的右側表示使偏置電源38的輸出LF在從135W至800W的範圍內變化之情況。各測定結果中共同的電漿摻雜條件是用於產生電漿的高頻電源32的功率為1500W、處理中的氣體壓力為0.7Pa、混合氣體的總流量為300sccm。除氫氣及B2 H6 氣體以外的混合氣體的剩餘部份為氦氣。退火條件是氧添加率為1%、設定溫度為1150℃、處理時間為30秒。
如第7圖的左側所示，可知處於如下趨勢：在氫氣流量比為30%左右為止的試驗範圍中，若使B2 H6 氣體流量比值定，則薄膜電阻值由氫氣的微量混入(例如1%)大大降低，薄膜電阻值藉由進一步的氫氣混入降落至最低級別。例如，用□標記表示之B2 H6 氣體流量比0.1%的標繪在約12%的氫氣流量比下薄膜電阻值到達最低級別。在本試驗範圍中，未觀察到朝向氫氣流量比約100%的薄膜電阻值的增加。可預測薄膜電阻值從超過本試驗範圍之某一氫氣流量比開始朝向氫氣流量比約100%的薄膜電阻值增加。
如上述般，薄膜電阻值為表示退火處理後的基板表面粗糙程度之指標，亦為表示基於氫氣混入之晶體恢復作用之指標。薄膜電阻值越小表面粗糙就越小，晶體恢復作用就越大。因此，藉由第7圖所示之測定結果，當重視基於氫氣之晶體恢復作用時，用於電漿摻雜的氫氣流量比的較佳範圍為約30%以下的範圍。用於電漿摻雜的處理氣體的組成在B2 H6 氣體流量比相對於總流量約0.1%至約0.3%的範圍，並且氫氣流量比為該總流量的約30%以下為較佳。
並且，還可知薄膜電阻值向最低點的下降趨勢根據B2 H6 氣體流量比多少有些不同。B2 H6 氣體流量比越大，薄膜電阻值到達最低點之氫氣流量比就會越大。可將薄膜電阻值到達最低點之值當作是氫氣流量比的最佳值。如上述般，B2 H6 氣體流量比為01.%時氫氣流量比的最佳值為約12%。B2 H6 氣體流量比為0.1667%時氫氣流量比的最佳值為約15%。B2 H6 氣體流量比為0.25%時氫氣流量比的最佳值為約20%。
因此，在一實施例中，按照雜質氣體(例如B2 H6 氣體)的流量比選擇氫氣的流量比為較佳。雜質氣體流量比越大就越增大氫氣流量比為較佳。因此，例如可以將使用之雜質氣體的流量比範圍(例如約0.1%至約0.3%的範圍)劃分成複數個，且按劃分區域(例如按0.05%的寬度的劃分區域)設定氫氣流量比。此時，越是雜質氣體流量比較大的劃分區域，氫氣流量比就設定為越大的值。如此，能夠選擇重視晶體恢復作用的氫氣流量比。在最終製造之裝置中減小薄膜電阻值(表面粗糙)在重要的情況下有效。
另一方面，如第7圖的右側所示，藉由偏置電源38的瓦數LF的差異，未觀察到氫氣流量比最佳值的趨勢上的顯著差異。因此，可以認為為了電漿摻雜而外加於基板上之偏置電壓沒有給氫氣流量比的最佳值帶來影響。
第8圖係表示本發明的一實施方式所涉及之薄膜電阻的面內均勻性的測定結果之圖表。第8圖所示之測定結果係對第7圖的已測定的基板評價薄膜電阻的面內均勻性(1σ)之結果。第8圖的縱軸為薄膜電阻值Rs的面內均勻性。第8圖的橫軸為氫氣相對於為了電漿摻雜而供給之混合氣體的總流量之流量比。第7圖的左側表示使B2 H6 氣體的流量比變化之情況，第7圖的右側表示使偏置電源38的輸出LF在從135W至800W的範圍內變化的情況。
如第8圖的左側所示，藉由雜質氣體流量比在氫氣流量比最佳值上未觀察到顯著的趨勢的差異。並且，如第8圖的右側所示，藉由偏置電源38的瓦數LF的差異亦未觀察到顯著的趨勢差異。關於均勻性，可知與雜質氣體流量比及偏置電壓無關，氫氣流量比的最佳值為約5%。
均勻性為5%以內時，有實際上沒有對所製造之裝置的產量的影響的見解。藉由第8圖，均勻性成為5%以內之氫氣流量比的範圍為約20%以下。因此，重視處理的均勻性時，用於電漿摻雜的氫氣流量比的範圍為約20%以下的範圍為較佳。B2 H6 氣體流量比相對於用於電漿摻雜的處理氣體總流量處於約0.1%至約0.3%的範圍，且氫氣流量比為該總流量的約20%以下為較佳。
並且，藉由第8圖，在微量混入氫氣之階段(例如1%)中均勻性處於4%以內的低水準。若氫氣流量比超過約10%，則均勻性超過其水準。因此，用於電漿摻雜的氫氣流量比為約10%以下更為較佳。相對於用於電漿摻雜的處理氣體總流量之B2 H6 氣體流量比處於約0.1%至約0.3%的範圍，且氫氣流量比為該總流量的約10%以下為較佳。
重視均勻性時，更較佳的氫氣流量比的範圍為約3%以上約5%以下。B2 H6 氣體流量比相對於用於電漿摻雜的處理氣體總流量處於約0.1%至約0.3%的範圍，且氫氣流量比為該總流量的約3%以上約5%以下為較佳。這樣，能夠選擇重視均勻性的氫氣流量比。在最終製造的裝置中，在提高均勻性重要的情況下有效。
由於氫氣為可燃性氣體，所以要求慎重的操作。為了電漿摻雜處理後的氣體廢棄，用稀釋氣體(例如氮氣)稀釋成低於爆炸極限(例如以體積比計為4%)的濃度來保管為較佳。因此，若考慮這樣的用於稀釋的工作負擔及成本，則氫氣流量比較小為較佳。用於電漿摻雜的氫氣流量比為爆炸極限(例如以體積比計為4%)以下時，電漿摻雜處理後的氣體廢棄時不需要進一步的稀釋。因此，為了使氣體的操作較為容易，用於電漿摻雜的氫氣流量比為4%以下為較佳。
第9圖係表示本發明的一實施方式所涉及之薄膜電阻的測定結果之圖表。第9圖與第7圖不同，表示使用PH3 氣體之關於磷的電漿摻雜的測定結果。氫氣流量比的試驗範圍為最大約15%。關於除此之外的處理條件與第7圖相同。第9圖的上側表示將偏置輸出LF設為500W時的情況，第9圖的下側表示將偏置輸出LF設為800W時的情況。表示有對每一個將PH3 氣體的流量比設為0.1%的情況和設為0.3%的情況。
相同地進行研究，若藉由第9圖，當重視基於氫氣之晶體恢復作用時，用於電漿摻雜的氫氣流量比的較佳範圍例如為約10%以下的範圍。PH3 氣體流量比相對於用於電漿摻雜的處理氣體總流量處於約0.1%至約0.3%的範圍，且氫氣流量比為該總流量的約10%以下為較佳。
與硼的情況相同，在磷的情況下，雜質氣體流量比越大，薄膜電阻值到達最低級別之氫氣流量比就越變大。PH3 氣體流量比為0.1%時，氫氣流量比的最佳值為約4%。PH3 氣體流量比為0.3%時，氫氣流量比的最佳值為約7%。可預測這樣的趨勢對於砷亦是共同的。
第10圖係表示本發明的一實施方式所涉及之薄膜電阻的面內均勻性的測定結果之圖表。第10圖所示之測定結果是對第9圖已測定之基板評價薄膜電阻的面內均勻性(1σ)之結果。與第8圖所示的硼的情況相同，可知，無論雜質氣體流量比及偏置電壓無關，重視均勻性時的氫氣流量比的最佳值為約5%。可以認為重視均勻性時的氫氣流量比的最佳值不依賴於所注入的雜質元素。因此，重視均勻性時的氫氣流量比的較佳範圍在硼和磷中是共同的。例如，PH3 氣體流量比相對於用於電漿摻雜的處理氣體總流量處於約0.1%至約0.3%的範圍，且氫氣流量比為該總流量的約3%以上約5%以下為較佳。可預測氫氣流量比的最佳範圍對於砷是共同的。
10．．．電漿摻雜裝置
12．．．腔室
14．．．氣體供給部
16．．．電漿源
第1圖係示意地表示本發明的一實施方式所涉及之電漿摻雜裝置的構成之圖。
第2圖係表示進行典型的電漿摻雜處理及退火處理時的基板的表面粗糙度與偏置電壓之間的關係之散布圖。
第3圖係用於說明基於電漿摻雜處理之表面粗糙度的產生機制之圖。
第4圖係表示本發明的一實施方式所涉及之薄膜電阻的測定結果之圖表。
第5圖係表示本發明的一實施方式所涉及之基於二次離子質量分析法之分析結果之圖表。
第6圖係表示本發明的一實施方式所涉及之薄膜電阻的測定結果之圖表。
第7圖係表示本發明的一實施方式所涉及之薄膜電阻的測定結果之圖表。
第8圖係表示本發明的一實施方式所涉及之薄膜電阻的面內均勻性的測定結果之圖表。
第9圖係表示本發明的一實施方式所涉及之薄膜電阻的測定結果之圖表。
第10圖係表示本發明的一實施方式所涉及之薄膜電阻的面內均勻性的測定結果之圖表。
10．．．電漿摻雜裝置
16．．．電漿源
34．．．電漿產生用線圈
32．．．高頻電源
26．．．第1質流控制器
36．．．絕緣體
14．．．氣體供給部
24．．．雜質氣體源
28．．．載氣源
30．．．第2質流控制器
12．．．腔室
W．．．基板
22．．．真空閥
18．．．基板架
20．．．真空泵
38．．．偏置電源

Claims (5)

  1. 一種電漿摻雜裝置，用於向半導體基板添加雜質，其特徵為，具備：腔室；氣體供給部，用於向前述腔室供給氣體；以及電漿源，用於在前述腔室產生所供給之氣體的電漿；前述氣體供給部構成把混合氣體供給至前述腔室，該混合氣體包含：含有應添加到基板之雜質元素之原料氣體、氫氣、及用於稀釋前述原料氣體的稀釋氣體；前述稀釋氣體為氫氣以外的氣體；前述氫氣相對於前述混合氣體之流量比為20%以下、前述原料氣體相對於前述混合氣體之流量比為0.1%~0.3%，使得薄膜電阻的面內均勻性為5%以內。
  2. 如申請專利範圍第1項所述之電漿摻雜裝置，其中，前述混合氣體包含稀釋成低濃度之前述原料氣體和濃度高於該原料氣體的前述氫氣，並且剩餘部份實際上為前述稀釋氣體。
  3. 如申請專利範圍第1項或第2項所述之電漿摻雜裝置，其中，前述稀釋氣體為氦氣，該氦氣的濃度高於前述氫氣。
  4. 如申請專利範圍第1至第3項中任一項所述之電漿摻雜裝置，其中，前述氫氣相對於前述混合氣體之流量比為3%~5%。
  5. 一種電漿摻雜方法，將包含具有雜質元素之原料氣體與稀釋該原料氣體的稀釋氣體(但是，氫氣除外)之混合氣體供給至真空環境，並產生該混合氣體的電漿，在該真空環境下向基板照射該電漿來注入前述雜質元素，其特徵為：藉由在前述電漿中混入氫來減輕因該電漿的照射而產生之基板表面的非晶質層的密度不均；前述氫氣相對於前述混合氣體之流量比為20%以下、前述原料氣體相對於前述混合氣體之流量比為0.1%~0.3%，使得薄膜電阻的面內均勻性為5%以內。
TW100125134A 2010-07-16 2011-07-15 Plasma doping device and plasma doping method TWI511185B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010161298 2010-07-16

Publications (2)

Publication Number Publication Date
TW201218253A TW201218253A (en) 2012-05-01
TWI511185B true TWI511185B (zh) 2015-12-01

Family

ID=45467319

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100125134A TWI511185B (zh) 2010-07-16 2011-07-15 Plasma doping device and plasma doping method

Country Status (5)

Country Link
US (1) US20120015507A1 (zh)
JP (1) JP5826524B2 (zh)
KR (2) KR20120008472A (zh)
CN (1) CN102339737B (zh)
TW (1) TWI511185B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110021011A1 (en) 2009-07-23 2011-01-27 Advanced Technology Materials, Inc. Carbon materials for carbon implantation
JP5665679B2 (ja) * 2011-07-14 2015-02-04 住友重機械工業株式会社 不純物導入層形成装置及び静電チャック保護方法
WO2013122986A1 (en) * 2012-02-14 2013-08-22 Advanced Technology Materials, Inc. Carbon dopant gas and co-flow for implant beam and source life performance improvement
JP5941377B2 (ja) * 2012-08-31 2016-06-29 住友重機械イオンテクノロジー株式会社 イオン注入方法およびイオン注入装置
JP2014183099A (ja) * 2013-03-18 2014-09-29 Sumitomo Heavy Ind Ltd イオン注入装置及び成膜装置
JP5950855B2 (ja) * 2013-03-19 2016-07-13 住友重機械イオンテクノロジー株式会社 イオン注入装置およびイオン注入装置のクリーニング方法
JP2015128108A (ja) * 2013-12-27 2015-07-09 東京エレクトロン株式会社 ドーピング方法、ドーピング装置及び半導体素子の製造方法
KR102007514B1 (ko) * 2015-08-24 2019-08-05 어플라이드 머티어리얼스, 인코포레이티드 진공 스퍼터 증착을 위한 장치 및 이를 위한 방법
CN111554572B (zh) * 2020-04-17 2022-09-16 深圳方正微电子有限公司 半导体器件制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100015788A1 (en) * 2007-09-10 2010-01-21 Yuichiro Sasaki Method for manufacturing semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251378A (ja) * 1992-03-05 1993-09-28 Fujitsu Ltd 半導体装置の製造方法
JPH0845867A (ja) * 1994-05-27 1996-02-16 Sanyo Electric Co Ltd 半導体装置の製造方法および表示装置
JP2659000B2 (ja) * 1995-12-18 1997-09-30 松下電器産業株式会社 トランジスタの製造方法
US6921708B1 (en) * 2000-04-13 2005-07-26 Micron Technology, Inc. Integrated circuits having low resistivity contacts and the formation thereof using an in situ plasma doping and clean
JP4802364B2 (ja) * 2000-12-07 2011-10-26 ソニー株式会社 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法
JP4387355B2 (ja) * 2003-02-19 2009-12-16 パナソニック株式会社 不純物導入方法
US7759254B2 (en) * 2003-08-25 2010-07-20 Panasonic Corporation Method for forming impurity-introduced layer, method for cleaning object to be processed apparatus for introducing impurity and method for producing device
US7442631B2 (en) * 2005-02-10 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Doping method and method of manufacturing field effect transistor
US7586109B2 (en) * 2007-01-25 2009-09-08 Varian Semiconductor Equipment Associates, Inc. Technique for improving the performance and extending the lifetime of an ion source with gas dilution
JP5116357B2 (ja) * 2007-05-09 2013-01-09 株式会社アルバック シリコン層へのドーパント元素の導入方法、ポリシリコン太陽電池の製造方法、ポリシリコン型薄膜トランジスタの製造方法
US8004045B2 (en) * 2007-07-27 2011-08-23 Panasonic Corporation Semiconductor device and method for producing the same
JP2011142238A (ja) * 2010-01-08 2011-07-21 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100015788A1 (en) * 2007-09-10 2010-01-21 Yuichiro Sasaki Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
TW201218253A (en) 2012-05-01
KR20120008472A (ko) 2012-01-30
KR101471988B1 (ko) 2014-12-15
JP5826524B2 (ja) 2015-12-02
US20120015507A1 (en) 2012-01-19
CN102339737A (zh) 2012-02-01
JP2012039085A (ja) 2012-02-23
KR20140072002A (ko) 2014-06-12
CN102339737B (zh) 2015-05-13

Similar Documents

Publication Publication Date Title
TWI511185B (zh) Plasma doping device and plasma doping method
KR101123788B1 (ko) 플라즈마 도핑 방법
KR100739837B1 (ko) 불순물 도입 방법 및 불순물 도입 장치
JP4544447B2 (ja) プラズマドーピング方法
TWI543239B (zh) 具有非平面基底表面的基底處理方法
US20100255667A1 (en) Substrate cleaning method for removing oxide film
JP2005524988A (ja) ダメージと抵抗の小さいウルトラシャロージャンクションを形成する方法
US20080194086A1 (en) Method of Introducing Impurity
TW201532128A (zh) 摻雜方法、摻雜裝置及半導體元件之製造方法
US7927986B2 (en) Ion implantation with heavy halogenide compounds
JP5006415B2 (ja) 酸化膜除去のための基板洗浄処理方法
JP5097538B2 (ja) プラズマドーピング方法およびこれに用いられる装置
JP6759626B2 (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
WO2013164940A1 (ja) 被処理基体にドーパントを注入する方法、及びプラズマドーピング装置
Rudenko et al. Ultra shallow p+-n junctions in Si produced by plasma immersion ion implantation
JP2010258134A (ja) 量子井戸構造、半導体レーザ、化合物半導体層を製造する方法及びｍｂｅ装置の状態を管理する方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees