TW209911B - - Google Patents

Download PDF

Info

Publication number
TW209911B
TW209911B TW081104175A TW81104175A TW209911B TW 209911 B TW209911 B TW 209911B TW 081104175 A TW081104175 A TW 081104175A TW 81104175 A TW81104175 A TW 81104175A TW 209911 B TW209911 B TW 209911B
Authority
TW
Taiwan
Prior art keywords
photoresist
dose
wave
semiconductor crystal
agent
Prior art date
Application number
TW081104175A
Other languages
English (en)
Original Assignee
Toyoda Automatic Loom Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Automatic Loom Co Ltd filed Critical Toyoda Automatic Loom Co Ltd
Application granted granted Critical
Publication of TW209911B publication Critical patent/TW209911B/zh

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/42Stripping or agents therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S134/00Cleaning and liquid contact with solids
    • Y10S134/902Semiconductor wafer

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

經濟部中央標準局員工消費合作社印製
2 Ο 丄二 AG 五、發明説明(1 ) 本發明愾關於適用於半導體裝置製造步驟之光阻劑去 除方法,尤指對半導體晶Η注入高劑量離子時連帶注入 大量不純物的光阻劑,以良好效率去除之方法。 一般在半導體裝置的製造步驟中,以形成高導電率的 半導體領域為目的,對半導體晶Κ進行注λ高劑董離子 時,用來掩蔽半導體晶Μ表闹中不需注入高劑量離子的 領域之光阻劑組,其組成會發生過份變質。因此,在後 處理步驟中去除此組成變質的光阻劑之際,利用與氣游 離氣等化學反應的通常去除方法,有時無法期待有效。 恃別是,高劑量離子注λ時的劑量在原子數超過IX 10: 個/ c m£以上時,光阻劑的去除效率劇降,産生殘渣不 良的結果。 為避免此等不便,向來在高劑量離子注λ後,去除光 阻劑之際,採用例如①混合氫,以促進光阻劑與氣游離 氣反應之方法,②對半導體晶Κ施以高頻電場,以促進光 阻劑與氣游離氣等反應之方法,③令照射遠紫外線所得 U V臭氣,與光阻劑反應之方法。 圖5 ( ( a )至(d ))表示習用光阻劑去除方法之步驟圖 ,兼採①混合氫的方法與②施加高頻電場之方法。 首先,如該圖(a)所示,在矽等材質檐成的半導體晶 H1表面,為設定應注λ高劑量離子的領域起見,選擇 性設置光阻劑2 ,並保留該領域。 其次,如圖5 ( b )所示,在表面選擇性設有光阻劑2的 本紙張又度適用中國國家桴準(CIS'S)甲4規格(21丨> X 297公釐) ------Ί---^---r I -------裝-------訂----.琛 -'-'七閲冶背而之注-笋项再填寫本頁) 9οο m Η 明 説晶 明體 發導 五半 2 度 濃 高 λ 注 被 面 上 白 中 氣 捏 ^71 高 在 純靥子 不表離 型 1 量 η ΠΙ:劑 等體高 礤晶人 或體注 砷導層 或半表 * 的 2 物 2 劑 純劑陏 不 阻 光 型光在 •Ml'-、 P 具亦 等不 , 硼在子 之僅離 1 不量 +J ..劑 — 時 高 示此入 圖 6 注 晶 體 導 半 的 子 離 量 D 劑 質 高 變人 生注 發己 成對 組 , 之 示 2 所 劑C) 阻5( 光圖 該如 得之 使接 1 供 H所 晶 與 ΔΜΠ 導 , 半用 在作 置的 設場 而電 , 頻 體 高 氣述 合後 混 受 之即 氫 , 和 2 氣劑 應阻 供光 , 的 1 面 Η 表 化 氣 二 成 解 分 要 主 應 反 學 化 起 體 氣 合 混 之 氳 。 和水 氣和 瞧 硝 劑 , 阻 之光 言 之 詳置 設 圖 如 2 性在 擇設 選自 面 , 表即 1 0 Η去 晶 除 體 3 導器 半化 在灰 , 波 示撤 所 用 d)使 (請先閲讀背面之注意_項再塡寫本頁) 裝- 器 化 灰 波 撤 率 頻 遢 振 源場 i ε 頻頻 高 高 置以 放施 所 1 上 片 3 晶 台 體 料導 試半 的對 部 , 内Ζ) a h 3 Μ 室56 率含 頻 < 盪氣 振離 ( 游 波氣 撤為 的成 出 , 導體 3 氣 室 合 波混 導之 由氳 , 和 氣 勵 室激 的 .. 態 Ν 狀GH 此45 在2 内 a 電份 頻成 高 2 自劑 來阻 用光 利輿 基 ’ i 鋪 1 游 Η 等 晶 此體 , 導 基半 離向 游趨 氫 ·. 及 場 ^" 等頻 基高 離的 游3C 氣源 .·訂. 線. 經濟部中央標準局員工消費合作社印製 光 的 置 設 性 擇 選 0 表 1 Η 晶 髏 導 半 在 驟 步 〇 上 應以 反照 潑依 活 狀劑除 質阻去 變光 1 度與 Η 過迫晶 呈被體 而 .導 子用半 離作自 量的高 劑場提 高電效 λ頻有 注高可 被和 , 使用果 即作結 , 的 , 成 氮應 組因反 之 會 學 2 亦化 劑 ,起 阳態 2 本紙張尺度適用中國國家標準(CNS)甲4規格(210 X 297公釐) Ρ,β 五、發明説明(3 ) (^t閲"背而之注&菸項再塡寫本頁) 劑2的效率,不會産生殘渣不良。 可是,依照圖5所示光阻劑去除方法,雖可提高自半 導體晶Η 1去除光阻劑2的效率,但會發生二値問題, 即①因使用氣和氫的混合氣體,其混合比引起燔炸的可 能性大,②因對半導體晶Η 1施加高頻電場,無法勿視 該半導體晶片〗受到物理性和機槭性的損傷。另外,雖 然圖上未示,然而③僅賴UV奥氣與光阳劑反應之方法, 無法達成圖5所示程度的光阻劑2去除效率,在後處理 步驟中,必須利用濕刻法去除光阳劑殘渣,結果,造成 無法避免半導體晶Η表面熱氣化膜等絕绨膜的減薄等問 題。即,依照習知光阻劑去除方法,在安全性方面(以 ①而言),以及所製成半導體裝置的信賴性方面(以② 和③而言 >,都留有未解決的問題。 本發明即有鑑於上述實情,其目的在於提供一種光阻 劑去除方法,可充分確保安全性,且可製造信賴性優良 的半導體裝置。 經濟部中央標準局員工消費合作社印製 本發明適用於對在表面選擇設有遠紫外線硬化型光阻 劑的半導體晶Κ ,以高劑量注入不純物離子之高劑量離 子注入步驟的光阻劑去除方法,其待激為,具有在高劑 量離子注人步驟前,對光阻劑實施遠紫外線照射處理和 烘焙處理,使光阻劑均勻硬化的光阻劑硬化步驟,以及 在高劑量離子注入步驟後,令藉撤波激鼬之游離氣在 2 - 5 Τ 〇 r r範圍的壓力下與光阻劑起反應,以除去光阻劑 -5 - 本紙張&度適用中國國家標準(CNS)甲4規格(210 X 29?公釐) 經濟部中央標準局員工消費合作社印製 0 ⑽ 1丄 Λ(; 五、發明説明(4 ) 的光阻劑灰化步驟 依本發明•首先在對半導體晶K實施高劑量離子注入 步驟前的光阻劑硬化步驟中,藉對光阳劑施以遠紫外線 照射處理和烘焐處理,使光阻劑均勻硬化,將光阻劑的 耐熱溫度提高到300 C左右 > 俥使其能充分耐其後的高 劑量離子注人步驟中之加熱處理。而在對半導體晶Κ實 施高劑量離子注入步驟後的光阻劑灰化步驟中,令藉撤 波激_之氣游離氣基於2 - 5 Τ 〇 r r範圍壓力下與光阻劑起 反應,以去除光阻劑。此時,當然不需使用氫或對半導 體晶Η施以高頻電場,因此,可以確保步驟的穩定性, 以及所製造半導體裝置的可靠性。 茲參照附圖詳細說明本發明實施例如下。 圖1 ((a)至(e))表示本發明一實施例的光阻劑去除 方法步驟圖。 首先,如圖1 ( a >所示,在矽等材質組成的半導體晶Η 11表而.除欲實施注入高劑量離子的領域外,選擇性設 置遠紫外線硬化型光阻劑1 2。 其次,如圖1 ( b )(光阻劑硬化步驟)所示,在半導體晶 Κ 1 1表面選擇性設置的遠紫外線硬化型光阻劑1 2 ,黄施 遠紫外線照射處理(以下稱U V照射)和烘焐處理(以下稱 烘烤)。此時,紫外線硬化型光阻劑1 2接受II V照射中的 能量hv [J](其中h為普朗克常數,^為遠紫外線固有 振動數)而硬化,更藉2 0 0 f左右的烘烤使光阻劑1 2所含 ------J-------Γ— -------^------•訂---- (-"閲-#而之注总麥項再塡寫本頁) 本紙張又度適用中國國家標準(CN'S)甲4規格(210 X 297公釐) A 6 B6 經濟部中央標準局員工消費合作社印製 〇9ϋχ- 五、發明説明(5 ) 揮發性溶劑揮發,以促進光阻劑〗2的硬化。因此,間時 實施此U V照射和烘烤.其效果較優。經由此等U V照射和 烘烤,遠紫外線硬化型光阻劑1 2即自表層至深曆均勻硬 化,其耐熱溫度即提高到300 t左右。 其次,如圖1 ( c )(高劑量離子注人步驟)所示,光阻劑 1 2己被硬化的半導體晶Η 1 1,偽於高溫漦氣中,自上面 被注入高濃度「+」的硼等Ρ型不純物或砷或磷等η型 不純物。此時,不僅自光姐劑1 2外露的半導體晶Η 1 1表 層受到高劑量離子注人,光阳劑〗2表層亦同時受到高刻 量離子注人。此時,因光阻劑1 2在先前光阻劑硬化步驟 中已被硬化,而耐壓提高到3 0 0 t左右,所以在此高溫 蒙氣中,不致因高劑鼉離子的注人,而發生組成的過度 變質。 其次,如圖1 ( d )(光附劑灰化步驟)所示,對已實施高 劑量離子注入的半導體晶Mil,給予氣游離氣,該半導 體晶Η 1 1表面設置的硬化後光阻劑1 2 ,在1 0 0 - 2 0 0 t 高 溫環境下,和氣游離氣進行化學反應,主要分解成二氣 化磺。 詳言之,如圖1 ( e )所示,在半導體晶Κ 1 1表面選擇性 設置的光阻劑1 2 ,偽使用檝波灰化器1 3加以去除。即, 半導體晶Η 1 1被置在設定於預定釅力的室1 3 a内置設的 試料台1 3 b上,供應至此狀態下的室〗3 a之氣,受到由 導波室1 3 ^預定輸出之撤波(振盪頻率2.45GHz>激勵, 一 7 - (請先閲讀背面之注念葬項再塡寫本頁) 本紙張尺度適用中國國家標準(CNS)甲4規格(210 X 297公釐) 經濟部中央標準局員工消費合作社印« 〇9ϋχί. Λί: _________ 五、發明説明(6 ) 而成為氣游離氣,此氣游離氣與硬化後的光阻劑12成份 發生正常反應,以進行光阻劑1 2的去除。 於此,決定設置於半導體晶Η 1 1的硬化後光阻劑1 2之 去除效率的參數,包括徹波灰化器1 3中的室〗3 a内壓力 ,和撇波輸出。以下表示室13a内壓力和撤波輸出變化 時,光阻劑1 2的去除效率實潮值。前提條件是,光附劑 1 2膜厚1 . 2 7 a in ,光阻劑硬化時的烘烤溫度為2 0 0 °C ,高 劑量離子注人時的劑量B為1 X 1 016痼/ c π) 2 ,光阻劑灰 化時的氧供應量為2 5 0 c c / ® i η ,同樣光阻劑灰化時的室 1 3 a内溫度為1 8 0 t。 圖2是表示徹波輸出固定於預定值之狀態下,將室 1 3 a内壓力加以變化時的顆粒附着數之變化。 如該圖所示,擻波輸出固定於8 0 0 W (圖示「X」> 之狀 態下,如室13a内颳力在0 To「「附近時,半導體晶K11 表面的顆粒附着數達10000個/晶Η。如將室13a内壓力 徐徐上升,設定於2-5 Torr範圍時,即可獲得頼粒附着 數穩定於數百値/晶K左右的領域,亦即最適於剝除注有 高劑量離子的光阻劑12之領域。若室13a内壓力超過5 Toor時,游離氣放電呈不穩定狀態,成為不適於剝除光 阻劑1 2的狀態。又,撤波輸出固定於1 0 0 0 W (圖示「♦ j )時,亦同樣可在2-5 Torr範圍獲得顆粒附着數穩定於 數百値/晶Η左右的領域。因此,可得半導體晶Η 11表面 的顆粒附着數,無關擻波輸出,而視室13a内壓力而定 -8- -------II--------ί I --------裝---.---..玎----#!. (請先閱冶背而之注念萚項冉塡寫本頁) 本紙張尺度適用中國國家標準(CNS)甲4規格(2111 X 297公釐) 經濟部中央標準局員工消費合作社印製 ^ Ο ύ 9 ί- \<\ Hi; 五、發明説明(7 ) 之結論,可謂室13a内壓力偽以設定於2-5T〇rr範圍為適 當。 其次,圖3是表示撤波輸出固定於預定值下,將室1 3 a 内壓加以變化時的光瞄劑1 2灰化速度變化。 如該圖所示,撤波输出固定於800W (圖示「X」)下, 若將室13a内®力自0 Torr附近徐徐提升到2 Torr附近 時,刖灰化速度最大,超過3wn/min,再自2Torr附近 即使提升室13内壓力,灰化速度亦不再上升。又,徹波 輸出固定於1 0 0 0 W (圖示「♦」)時的行為也相同,惟在 2 Torr附近的灰化速度最大,到4 ϋΐη/ηίη附近,可知較 微波輸出為300W的情況稍為加速。因此,可以推知光阻 劑12的灰化速度與撇波輸出成比例。 其次,薩4是表示室13a内的賴力固定於預定值之下 ,將撤波輸出加以變化時的光阻劑1 2的灰化速度變化。 如該圖所示,室13a内壓力固定於預定值(此時為4.5 Torr)下,徹波輸出徐徐上升時,徼波輸出在800W時的 灰化速度和1000W時的灰化速度都在2/u m/min左右,幾無 差別(參見圖3 >。但若撤波輸出超過1 2 0 0 W時,即使室1 3 a 内壓力在4.5Torr,灰化速度也會超過3/iB/min。結果, 可以下定結論,認為光阻劑〗2的灰化速度與橄波輸出成 比例。 由上述實測結果可知,在光阻劑灰化步驟中,為提高 半導體晶K 1 1表面所設置光阻劑1 2使用徹波灰化器1 3去 (-"閲^背而之注悉鮝項再塡寫本頁) 衣紙張又及適用中國國家桴準(CNS)甲4規格(2丨0 X 297公螢) 經濟部中央標準局員工消費合作杜印製 A6 B6 五、發明説明(8 ) 除時的效率起見,至少將室13a内壓力設定於2-5 Torr 範圍(以2-3 Torr為佳),若在此狀態下欲提高光阻劑1 2的灰 化速度時,則宜在容許範圍内提高徹波輸出。 由上述詳述,按照本發明,因為氫或對半導體晶Η施 加高頻電湯都不需使用,故可充分確保製法的安全性以 及所製诰半導體裝置的信賴性,而旦卽使不使用氫或對 半導體晶Η施加高頻電場,亦能將受到過高劑量離子注 λ的光阻劑容易高速除去,結果,由此種半導體晶Η製 造半導體裝置時的産率可以明顯提高,其半導體裝置製 造時的時間效率亦_增。 圖式簡單說明 圖1為本發明一實_例的光阻劑去除方法步驟圖; 圖2為固定撇波輸出於預定值而變化室内壓力時的頼 粒附着數變化圖; 圖3為固定撤波輸出於預定值而變化室内壓力時的光 阻劑灰化速度變化圖; 圖4為固定室内壓力於預定值而變化徹波輸出時的光 胆劑灰化速度變化圖; _ 5為兼採氫混合方法和施加高頻電場方法二者之習 知光阻劑去除方法步驟圖。 其中1 1為半導體晶14 , 1 2為光阻劑,1 3為撇波灰化器 〇 -1 0 _ 本紙張尺度適用中國國家標準(CNS)甲4規格(210 X 297公釐) ------^--------*—-------裝-------訂----- (請先閲讀背面之注意#項再塡寫本頁)

Claims (1)

  1. ν* \ Α7 Β7 C7 D7 六、申請專利範圍 第81 104175號「光阻劑去除方法」專利案 (8 1年1 2月修正) 一種光阻劑去除方法,此方法伴有將高劑量不純物離 子注人於在表面選擇設有遠紫外線硬化型光阻劑之半導 體晶Η的高劑量注入步驟,其待微包括: 光阻劑硬化步驟,偽在該高劑置離子注入步驟前,對 光阻劑施加逋紫外線照射處理及烘焐處理,使該光阻劑 均勻硬化而提高其耐熱溫度;及 光阻劑灰化步驟,係在該高劑量離子注入步驟後,令 以徹波激勵之氣游雛氣於2-5 Torr之壓力下,與光阻劑 起反應,以去除光阻劑。 -裝-------1訂--- —線 (請先閲讀背面之注意事項再塡寫本頁) «濟部中央螵準局R工消费合作钍印製 本紙張尺度遑用中國國家樣準(CNS)甲4规格(210 X 297公* )
TW081104175A 1991-05-30 1992-05-28 TW209911B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3127834A JPH04352157A (ja) 1991-05-30 1991-05-30 レジスト除去方法

Publications (1)

Publication Number Publication Date
TW209911B true TW209911B (zh) 1993-07-21

Family

ID=14969816

Family Applications (1)

Application Number Title Priority Date Filing Date
TW081104175A TW209911B (zh) 1991-05-30 1992-05-28

Country Status (5)

Country Link
US (1) US5503964A (zh)
JP (1) JPH04352157A (zh)
KR (1) KR960007620B1 (zh)
DE (1) DE4217836C2 (zh)
TW (1) TW209911B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225174B1 (en) * 1996-06-13 2001-05-01 Micron Technology, Inc. Method for forming a spacer using photosensitive material
JP3318241B2 (ja) * 1997-09-19 2002-08-26 富士通株式会社 アッシング方法
US6218310B1 (en) * 1998-05-12 2001-04-17 Advanced Micro Devices, Inc. RTA methods for treating a deep-UV resist mask prior to gate formation etch to improve gate profile
US6271154B1 (en) * 1998-05-12 2001-08-07 Advanced Micro Devices, Inc. Methods for treating a deep-UV resist mask prior to gate formation etch to improve gate profile
US6429142B1 (en) 1999-02-23 2002-08-06 Taiwan Semiconductor Manufacturing Company In-situ photoresist removal by an attachable chamber with light source
US6664194B1 (en) 1999-03-18 2003-12-16 Taiwan Semiconductor Manufacturing Company Photoexposure method for facilitating photoresist stripping
US20050022839A1 (en) * 1999-10-20 2005-02-03 Savas Stephen E. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
JP4683685B2 (ja) * 2000-01-17 2011-05-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法、フラッシュメモリの製造方法、およびスタティックランダムアクセスメモリの製造方法
KR100379210B1 (ko) * 2002-04-19 2003-04-08 피.에스.케이.테크(주) 반도체 웨이퍼 애싱 방법
US20040159335A1 (en) * 2002-05-17 2004-08-19 P.C.T. Systems, Inc. Method and apparatus for removing organic layers
US6897162B2 (en) * 2003-10-20 2005-05-24 Wafermasters, Inc. Integrated ashing and implant annealing method
JP4526857B2 (ja) * 2004-04-12 2010-08-18 パナソニック株式会社 レジスト除去能力の評価方法及び電子デバイスの製造方法
US20070186953A1 (en) * 2004-07-12 2007-08-16 Savas Stephen E Systems and Methods for Photoresist Strip and Residue Treatment in Integrated Circuit Manufacturing
JP5011852B2 (ja) * 2005-07-20 2012-08-29 富士通セミコンダクター株式会社 電子デバイスの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4548688A (en) * 1983-05-23 1985-10-22 Fusion Semiconductor Systems Hardening of photoresist
JPH0773104B2 (ja) * 1986-02-14 1995-08-02 富士通株式会社 レジスト剥離方法
ZA87922B (en) * 1986-02-28 1987-09-30 Macdermid Inc Photoresist stripper composition
US4826756A (en) * 1987-07-01 1989-05-02 Texas Instruments Incorporated Low temperature deep ultraviolet resist hardening process using zenon chloride laser
JPH0770524B2 (ja) * 1987-08-19 1995-07-31 富士通株式会社 半導体装置の製造方法
JPH0626201B2 (ja) * 1987-10-15 1994-04-06 富士通株式会社 半導体装置の製造方法
JP2541851B2 (ja) * 1989-03-10 1996-10-09 富士通株式会社 有機物の剥離方法
JPH0775226B2 (ja) * 1990-04-10 1995-08-09 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン プラズマ処理方法及び装置

Also Published As

Publication number Publication date
JPH04352157A (ja) 1992-12-07
DE4217836A1 (de) 1992-12-10
DE4217836C2 (de) 1995-06-08
KR960007620B1 (ko) 1996-06-07
US5503964A (en) 1996-04-02

Similar Documents

Publication Publication Date Title
TW209911B (zh)
TWI307119B (en) Plasma doping method
KR100204856B1 (ko) 반도체 기판의 표면 영역내에 얕은 접합을 형성하기 위한 방법 및 장치
JP4331593B2 (ja) 半導体材料からなるフィルムまたは層およびフィルムまたは層の製造方法
US6265327B1 (en) Method for forming an insulating film on semiconductor substrate surface and apparatus for carrying out the method
JP2003509838A (ja) マイクロエレクトロニクス用基板の処理方法及び該方法により得られた基板
US5899751A (en) Method for forming a planarized dielectric layer
TW200423185A (en) Method of introducing impurity
JPS63111632A (ja) 二酸化シリコン層の安定化方法
JPH08102448A (ja) 半導体基板の製造方法
TW567556B (en) Method for ashing
JPH03266424A (ja) 半導体基板のアニール方法
US6077751A (en) Method of rapid thermal processing (RTP) of ion implanted silicon
JP4124675B2 (ja) シリコンウェハを低温酸化する方法およびその装置
Ohtsubo et al. Removal of oxygen atoms from a SiO 2 surface by incoherent vacuum ultraviolet excimer irradiation
TW505993B (en) SIMOX substrate and method for production thereof
JPH07193072A (ja) 半導体基板の製造方法
JP2006032752A (ja) Simox基板の製造方法
TW200401371A (en) Method for oxidizing a silicon wafer at low-temperature and apparatus for the same
US6358823B1 (en) Method of fabricating ion implanted doping layers in semiconductor materials and integrated circuits made therefrom
JP3488383B2 (ja) ドライエッチング用石英ガラス部材およびそれを装着したドライエッチング装置
JP3061973B2 (ja) シリコン基板の多孔質化法及び多孔質シリコン層の形成方法
Szekeres et al. RF plasma annealing of as-grown defects in the Si/SiO2 system
JP3462360B2 (ja) 拡散フィルムの製造方法
JPH0846245A (ja) 多孔質シリコン発光層の形成法