TWI301704B - Pipeline architecture for maximum a posteriori (map) decoders - Google Patents

Description

1301704 九、發明說明： 發明領域 本發明係有關於處理誤差侧及校正演算法之領域。制是，本發明 係有關於-種有效率之管線架構，用以處理最大後置演算法。 發明背景 部分誤差校正演算法，諸如··加速解碼_ (TmtbGDeeQde]r)演算法， 係使用最後後置（MAP)演算法之變動，敎自—已遭雜訊破壞之編碼位 兀序列中回復-魏位％序列。此最大後置演算法所需計算之遞 迴（recursive)特性係使此種實施方式非常昂貴。 舉例來說，第-圖係介紹此最大後置（MAp)演#法所輸出之序列為 -組丽向衡量法（“f_afd” metries)，以及-組後向衡量法（“baekward，， metrics)。然而，各個前向衡量法，（k)係前一個前向衡量法·（k—D之一 函數’且各個反向衡量法·（k~l)係下-個反向衡量法⑴之一函數。 如第一圖之時間軸(timeline)圖示所介紹，實施此演算法之一架構係需要 -緩衝區’ g谷量足夠大則呆留所有前向衡量法亦或所有反向衡量法，藉 以在計算輸出時保留另一組衡量法，此設計係得到一解碼器，其潛伏係正 比於需解碼方塊之約兩倍大小。 在減少此最大後置（MAP)演算法所需緩衝區之努力中，此最大後置 (MAP)演算法之一種調整版本，其稱作滑動視窗（sMngwind_)演算 法，便被發展出來。藉由在此等反向衡量法計算中進行一小近似，此滑動 視窗（slidingwindows)演算法便可以降低所需衡量法緩衝區之大小。此方 1301704 法之貫施係將接收序列分割為視窗，然後再針對各個視窗進行處理。 第二圖係介紹當倾被分割成兩個視窗時，滑純窗計算如何執行之 -時間軸（timeline)。此尾端㈤）及此學習大小〇eamsize)之長度，相 較於欲處理資料之數量，通常係料小。明顯地，只要此視fA小相於此 學習視窗（learning windows)大小係相對較大，則通過此解碼器之潛伏便 不會大幅地增加、且保㈣向衡賴f之緩衝區大小亦可以大幅減少。 因此，本發明之一個目的係減少實施此類演算法所關連之潛伏及成 本0 發明内容 在本發明之管線式最大後置（MAp)解碼器架構中，此滑動視窗演算 法係予調整，藉喊少處理時間。―旦計算得到第—視窗之前向衡量後， 各個視窗之反向衡量係在計算下—個視窗之前向衡量時加以計算。當每個 新刖向衡量係加以計算並儲存於記憶體中時，前—個視窗之前向衡量係由 -己L體中頃取，藉以能夠計算新反向衡量。前—個視窗之各個前向衡量係 在相同時脈邊緣時於記憶體巾讀取，藉以使下—個視窗之新前向衡量得以 寫入相同之記憶體位置。藉由如此地自記紐中讀取前向衡量及寫入前向 衡ΐ至記憶财，輯向衡髓_大小並不需要增加。此等管線式計算 亦可以執行，若龍係、分縣兩個視窗。雖然本架構係發展於-加速解碼 裔（Turbo Decoder)中，使用此最大後置（MAp)演算法之一版本之任何 解馬4可以使肖此轉。此管線式義視窗架構倾少處理時間。此標 準/月動現窗架構係需要運行於—大幅提高之時脈速率，藉以達到相同之通 1301704 量。 圖式簡單說明 本發明將配合所附圖式說明如下，其中，類似標號係用以表示類似元 件，並且： 第一圖係一習知技藝誤差校正演算法架構之一時間軸之一範例； 第一圖係一習知技藝誤差校正演算法架構之一時間軸之/第二範 例，其中，前向及反向衡量係利用滑動視窗以計算得到； 第一圖係一加速解碼器（turbo如⑺^沉）之一方塊圖，其中，本案的 誤差校正架構乃表現於其中； 第三圖A係一加速解碼器（turbo decoder)之一方塊圖，其中，此等 丽向及反向衡量之計算係加以反向；以及 第四圖係本發明誤差校正架構之一時間軸。 較佳實施例之詳細說明 本發明之第三圖係一加速解碼器（tobodecoder)之一方塊圖，其中， 本發明之讀式解碼驗構係可以f駐其巾。在本侧之管線式最大後置 (MAP)解碼器架構中，此滑動視窗演算法係予調整，藉以減少處理時間。 =圖輸她故娜。—繩㈣—減之前向衡 量時，各個視窗之反向衡量係在計算下—個視f之前向衡量時加以計算。 當每個新前向繼加以計算並儲辆記憶體時，前—個視窗之前向衡量 係由記憶體中讀取，藉以能夠計算新反向衡量。各個前向衡量係在相同時 脈邊緣謝讀取’細輸向衡齡_咖位置。藉由 1301704 如此地自記憶體巾讀取前向衡量及寫人前向衡量至記紐巾，此前向衡量 緩衝區之大小便可以不需增加。 第三圖係表示一加速解碼器（祕〇 decoder) -實施例之-方塊圖， 其係結合本發明之原理及技術。 此加速解碼器⑽bGdeec)de〇 1G係接收—傳送裝置之㈣，諸如： 舉例來說’將各個資料位元（1，，或“〇，，）轉換為三個位元（亦即：一資料 或系統位元（s)、-第-同位位元（pl)、以及_第二同位位元⑽）之一 基地口。此等貝料（S、php2)係施加於一暫存器丨2，其亦接收由一外來 記憶體14讀取之外來資料（將於下文中更詳細地·)、及由—交插位址 暫存器得到之-位址。記憶體暫存器U係如此啟始地接收及儲存此等 貝料（s、pi、p2)、在傳輸線14a出現之外來資料、及在傳輸線施出現、 外來資料設置之-位址。此位址係於整體計算中伴隨此等資料（s、pi、⑻， 其目的將於下文中更詳細地說明。 此等資料（s、Php2)係由暫存器12轉移至伽瑪.（γ)計算器18、 並進一步儲存於區域記憶體2〇中。 如加速解碼器（turbo decoder)中所習知，三個數量阿法.⑷、貝塔· (β)及伽瑪.（γ)係加以疋義。對於某個特定狀態及某個特定時間步驟而 5，係具有-數伽㈣編·在此特定時間步驟、此狀態時之機率。阿 法係遞舰開始於時間Η並沿著時間前向移動以推導得到。此數值阿法· ⑷係類似於伽瑪.（γ)，但卻是沿著時間後向進行。伽瑪.⑺係定義為 此編碼器由某給鱗間移動至在下—個後續時間遞增某允許狀態之變遷機 ,1301704 率。根據伽瑪·（γ)所表示之狀態變遷機率，在一交織中所有狀態之阿法· (α)係可以加以計算。在階段18所執行之伽瑪·（γ)計算係儲存於暫存器 22中。計算階段24及26係分別計算各個阿法、並此等阿法計算正規化。 各個阿法·（α)數值係根據來自暫存器a之輸入以及在輪入滿所提供之 先前計算阿法數值而加以計算、並經由多工器28及暫存器％而由計算階 段26輸出，其係保留八個計算數值。暫存器％之輸出係_合於阿法記憶 體32之輸入，其係儲存第一計算阿法數值於第一記憶體位置B、並且亦 提供計算得到之阿法數值至輸入24b。 為ϋ化此片介並且，在此啟始狀態開始，八個啟始阿法衡量係設 定為某個啟始數值，其係施加於多工器28之啟始化輸入孤以致能計算階 段24及26，藉以計算阿法之八個數值。如上文中所述，此等資料（s、的、 P2)係儲存於區域記憶體2〇中。 啟始地’所有阿法數值係加以計算，據此，貝塔數值係應用由區域記 憶體20以反向順序（亦即：後進灿丨將（⑽―&，咖，，）） 靖取之此#胃料（s'p卜p2)而加以計算，藉以執行貝塔後向遞迴方程式 所需要之計算。當區域記憶體2()中最後讀取之此等資料（s吵⑹被讀 取至暫存⑨34 4 ’其不僅僅包括此等資料（s、p卜p2)、亦包括外來數值 (其在啟始作中係零）及表示記憶體位置之資料（其巾，啟始外來 數值係位於外來$憶體14中）。此等資料（s、pi、p2)及外來資料係於伽 瑪計算階段36谁; 4丁<异。此伽瑪計算階段36之輸出係施加於伽瑪暫存器 及4〇此等貝i合計算係分別由貝塔計算階段44及貝塔正規化階段46加 .1301704 以執行。啟始地，二進位-（‘？，）之—開始條件係施加於多王器42之輸入 似。此正規化貝塔計算係經由輸出暫存器48❿啟始地施加於夕卜來數值計 算階段5〇，魏-倾最後計算得狀輸人絲於多工^ 42之輸入伪。 外來數值計算階段5G係藉由檢查在輸人58接收暫存器52之阿法數值、在 輸入5〇b接收暫存器π之伽瑪數值、及在輸入5〇c接收暫存器仙之貝塔 輸出，藉以計算各個時間狀態k之—外來數值。暫存器48、52、％係提供 以確認在此外來數值計算階段5G之信號之時間註冊。 第-數值外來計算階段50所計算之中間數值係施加於暫存器％，其 係將其内容轉移至外來數值計算之第二階段兄。 如上文中所述’暫存器34係將其内容轉移至暫存器％，其接下來再 將其内容轉移至暫存器60，暫存器6G之内容係由第二外部數值計算階段 56之輸出所歧之外絲值巾減去，賴去階縣執躲減去電路似。 在階段56制之外來數值係進一步施加於一軟進硬出（sih〇)電路 64，其包括：-二進錄態決定電路66，藉以接㈣二外來計算階段％之 輸出。此軟進硬出（SIHO) 64中電路66之操作係進—步說明如下。 在差電路62之差輸出係施加於暫存n 68，其施加此絲數值計算至 外來記憶體14b之傳輸線14b。如上文中所述，區域記憶體2()，除了儲存 資料、同位、及外絲似外，更雌外來記㈣Μ之第—外來數值位址， 此位址係成功地經由記憶體暫存器34及時間同步暫存器7〇、％ %耦人 藉以提供外麵Μ Μ帽存外來數值計算德χ，此記髓位址資料係 施加於外來記憶體14之傳輸線14C。 .!3〇1704 如上文中所述，其參考第二圖所示之範例，決定阿法之一半計算係在 第一時間視窗k/2期間執行。 反向衡量·（β)之計算係於此第一視窗之後半（k/2)期間執行。阿 法數值係由阿法記憶體32中、以其儲存之反向順序讀取。在第三圖之實施 例中，在視窗2前向衡量期間計算之阿法數值（參照第四圖）係同時儲存 於在視窗1期間計算之阿法數值被讀取（用以計算外來數值）之記憶體位 址，猎以減少一半5己丨思體谷1。值得注意的是，新計算之阿法數值，相對 於第一視窗期間計算之阿法數值，係以反向順序儲存。 在各個後續配對之視窗計算中，執行計算之數目係計算外來數值所要 迭代數目之一函數，在阿法記憶體32中讀取及寫入阿法數值之順序係加以 反向，藉以使得：當先前計算之阿法數值（其係以由最後記憶體位址至第 一記憶體位址之順序儲存）被讀取時，阿法數值係以反向順序（由第一記 憶體位址至最後記憶體位址）被讀取、且此等阿法數值係決定於前向衡量 第二迭代之視窗2中，在計算階段24/26計算之新數值係被讀取至先前阿 法數值被讀取之位址。 如上文中所述，當計算完一外來數值時（亦即：當第一迭代完成時）， 此外來數值係由外來記憶體14中讀取、並且用於下一個迭代之計算期間。 習知控制電路，為簡化目的而未予圖示，係決定欲執行迭代之數目。 如上文中所述’當決定各個外來數值日寺，其係施加於電路66以利用 振幅檢查決定此資料位元是一個，並且，當超過一特定臨界數 值時決定為-個“1”，及當低於-特定臨界數值時決定為_個“〇”。此建立 ,1301704 數值係她加於暫存s %並與外絲值記隨位址合併，錢由暫存器％ ^出並^加於合併電路78。此輸^位元係寫人—記隨％。此軟進硬出 (SIHO)電路64係將各個位元寫入一記憶體位置，其中，每一列之寬度係 十，、位兀。此合併電路多工器％、多工器電路⑽、及輸出記憶體讀取暫存 器82係操作以藉由齡二馳錢決定轉66評量之十六個資料位元， 進而利用各記憶體位置之所有十六個位元。 雖然第二®之貫施例係教導—種實施方式，其中，阿法係在第-視窗 ’月間冲# JL貝係在第_視窗之後半職間計算，熟習此㈣者當瞭解， 阿法及貝料算亦可以加以反向，如第三圖A所示，其仍然可以具有第一 圖所不貝關之所有好處（亦即··大幅減少計算賴、並在第三圖加速解 I时（tu— deeGde〇中減少5Q%之記憶體需求，相較於現今之技術及裝 置）本發明之木構亦可以進一步縮減記憶體大小。舉例來說，倾係可以 使用一個視_、四個視窗、···加以處理，其可以進—步縮減記憶體大小。 舉例來說，使用四個視f係可辑致„記憶體大小，其係三倍於沒有應用 視窗處理之記憶體大小。 第四圖亦A此等官線式計減如何執行的，若資料齡麟兩個視 ㈣。料學自視自之大小及尾魏元之數目，經由此範例中管線滑動視 窗解碼器之潛伏係、正比於12K，相對於簡單滑動視雜構中之汉。潛伏係 可以根據需要處理之資料數量，藉由改變鋪大小、視練目、及學習大 小而減少。 雖然上述架構係發展於一加速解媽器—），然而，所有卷 1301704 積編碼亦可以使用一最大後置（map)解碼器。前向衡量之計算係可以在 反向衡量之前或之後計算。此反向衡量係可以預先計算，且隨後，前向衡 置係可以在執行輸出計算時加以計算。此係可以利用，舉例來說，第三圖A 之貝施例加以完成，其中，計算方塊241係一貝塔計算器；計算方塊24係 貝i合正規化計算方塊；記憶體321係一貝塔記憶體；計算方塊441係_ 阿法計算方塊；且計算方塊461係一阿法正規化計算方塊。 第二圖A實施例之其他操作係大體上與第三圖實施例相同。 雖然本發明特定實施例已被顯示及說明，但只要不背離本發明範圍， 熟練技術人士均可作許多修改及變異。上述提供說明但不限制任何方式之 特定發明。 主要元件符號說明 44 :貝塔計算階段 46 :貝塔正規化階段 48:輸出暫存器 50 :外來數值計算階段 56 :第二階段 62、66、78 :電路 64 :軟進硬出（SIH0)電路 70、72、74 :同步暫存器 80 :多工器電路 82 ·輸出記憶體讀取暫存哭 pi:第一同位位元 p2 :第二同位位元 s•資料或系統位元

10 ·此加速解碼器（turbo decoder) 12、22、30、52、54、58、60、68 :暫存器 14 :外來記憶體 14a ' 16a傳輸線 16 ·•交插位址暫存器 18 :階段 20 :區域記憶體 24、26 :計算階段 24、241、441、461 :計算方塊 24b、42a、50b、50c、58 :輸入 28、42 ··多工器 32 :阿法記憶體 321 :記憶體 36 :伽瑪計算階段 38、40 :伽瑪暫存器 13

Claims (1)

1301704 十、申請專利範圍： 物岐反向衡量 苐一群組前向衡量‘接4二= 二於= (b)將在步晴膽峨齡_存;^―；^向衡量： ⑹從該記憶體中讀取在該第—階段期計 〜旦 與反向衡量數值執行一輸出計算；/ π q、刚向衡$，用以 L) 在該第二階段中之該等反向衡量計算； ⑦將在該第二階段中所執行之各該等前 ^^己2 的-記憶體位置，在該第—邮油,丨··、體中 置讀出以用於一輸出計算β x爛所杯的—前向衡量係從該記憶體位 2.如申請專利範圍第1項所述之方法，更包括下列步驟： 1用在該第-階段中計算之該等前向衡量及在該 等反向衡量以執行輸出計算。 XTat-^ 之一共w脈邊緣以執行。 u调用m/m,號 4.如申c月專利範圍第2項所述之方法，更包括下列步驟： 叶之—第三階段中執行反向衡量，以與在該第二階段中 ^之__衡量、在該第二階段期 t階段期間計算之反向衡量以執行輸出計算 解碼騎使肋對從—遠端位置所接收之—倾進行解碼之方 亥傳輸包括熱位元及關連同錄元，該方法係包括下列步驟： 一作t在—第—時間間隔期間，計算各個資料位蚊—前向衡量數值及自 傳輸位置接收之伴隨同位位元； (b)將各個前向衡量數值儲存於一第一記憶體中； 體中(c)將各個接收資料位元及伴隨同位位元於其接收時儲存於一區域記憶 14 1301704 外來(L在一第二時間間隔期間’由該第一記憶體讀取一前向衡量以計算一 μ弟一守間間隔期間計算一反向衡量數值；以及 及關時間間，計算在該第二糾_綱接收資料位元 固^衡量數值儲存於在步驟⑷期間—前向衡量被讀取之二^^。 區圍Γ項所述之方法，其中，在步驟（c)期間謝至該 被讀^計酸同錄元係從該_記憶射以反向順序 顯狀綠，射，錄輯算_向衡量數值 記憶體讀出，其中該前向衡量被讀取至記憶體以計算該 8·如 專—利f圍第5項所述之方法，其中，步驟⑷更包括下列步驟： 同二-弟」:間間隔期間計算一前向衡量數值之前，於該資料位元及關連 同位位兀上執行一伽瑪計算。 9·如申請專利範目第5項所述之方法，更包括下列步驟： 、車給定前向衡量數值、一給定反向衡量數值、及一給定資料位元關 連同位位兀，猎以計算一啟始外來數值。 H如申稱概_9獅叙綠，射，料來數鶴齡於—外來 δ己十思體中。 =1中請__ ig斯狀綠，其巾，躲斜紐值之該步驟 從該區域記憶體中擷取該資料位元及關連同位位元；以及 在用以計算斜來數值之該第二___，_龍位元及關連同 位位元上執行一伽瑪計算。 12·如申睛專利範圍第u項所述之方法，更包括下列步驟： 由該啟始外來數值中減去一資料位元及關連同位位元以得到一最終外來 數值’该貧料位錢關連同位位元係在該第二時間間隔期間從該區域記憶 15 •l3〇i7〇4 體中讀取。 相關之一硬決定；以及 將該硬決定儲存於一記憶體中 I3·如申請專利範圍第u項所述之方法，更包括下列步驟： ί定該1卜=值計算器輸出f料之二進位«，以得到與該二進位狀態 14.如申請專利範M 9項所述之方法，更包括下列步驟： 儲存該外來數值係包括將該内部數值儲存於與該f料位元連結的—記 位置，以用來計算欲儲存的該外來數值。 一一 15. —; .種由-加速解碼器所使用以接收資料位元之方法，各資料位元係 關連之同位位元，該方法包含下列步驟：

⑻在兩個連續時間間隔中執行前向衡量計算，射，前向衡量計算之 -群組係在-第-時間間隔中計算，該第—時間間隔其後跟隨的是 曰Ί*間間隔， (b)將在該第-日寺間間隔期間執行之各健等前向衡量計算儲存於 憶體中； ⑷從該記憶體中讀取在該第一時間間隔期間計算之各前向衡量數值， 以與一反向衡量數值一起計算一外來數值； ⑷在該第二時間間隔期間及在該第一時間間隔期間執行之該等前 量計算完成後，執行反向衡量計算；以及 、

⑻將在該第二時間間隔期間計算之各前向衡量數值寫入在該第一時間 間隔期間一前向衡量數值被讀取之一記憶體位置。 |6· -種>用以計算前向及反向衡量的加速解碼器，該前向及反向衡量係為執 行一計算以決定接收信號之二進位狀態所必需，包含下列方法步驟·· (a) 在一外來記憶體中產生一記憶體位置； (b) 接收包括貢料位元及關連同位位元之資料，其係可能為雜訊或諸如 此類信號所破壞； (c) 儲存該資料位元、關連同位位元、一記憶體位置及一開始外來數值； (d) 根據該資料位元、關連同位位元、及開始外來數值，以計算一第一 組前向衡量數值； " 16 1301704 (二)將計算制之該等前向衡4數_存於—前向衡量雜 ①從記憶體中讀取該計算得到之、 〜且 值一同用以計算-外來數值；_衡讀值，與—反向衡量數 (gy計算該等反向衡量數值時，_ _ 組丽向衡量數值；以及 ^ ； 弟一 記憶體位置。 *相向如數值財之，讀取之 17.如申請專繼圍第丨6項所述之方法，更包括下列步驟： 用^前⑽絲似㈣順序觀憶财讀出，以 =曰-種用1計算前向衡量(α.)奴向衡量（ β.)的加速解碼器 衡1 (·α·)及反向衡量（·β·)係為執行一辞瞀 態所必需，包含下财法频：了 Dt，u&触錢之二進位狀 ⑻接收包括資料位元之信號’各資料位元具有關連之同位位元，該等信號 係可能為雜訊或諸如此類信號所破壞； u (b)在一外來記憶體中產生一記憶體位置，以儲存一外來數值； ⑻將-第-資料位元、關連同位位元、記憶體位置、及始 存於-第-記憶體中； 木数值储 (，根據該f料位元、關連同位位元、及開始外來數值以計算_第一前向衡 量數值； 、 (e) 將计异得到之該前向衡量數值儲存於一前向衡量記憶體中· (f) 由該前向衡量記憶體中讀取該計算得到之前向衡量數值，其與一反衛 量一同用以計算一外來數值； °衡 (g) 當計算該反向衡量數值時，利用步驟（a)〜（c; 衡量數值之一第一前向衡量數值；以及 (h) 將該第二組前向衡量數值之該第一前向衡量數值儲存於該第一組前白 衡量數值之一、在計算一外來數值時被讀取之相同記憶體位置。 口 19· 一種用以計算前向及反向衡量的加速解碼器，該前向及反向衡量係執行 -弟一·組前向 17 1301704 一計异以決定接收信號之二進位狀態所必需，包括· 一外來記憶體； -第-裝置，誠產生該外來記鐘巾之—記憶體位置； '一弟-一叙置’用以接收包括資料位元之作缺夂次丨 ,就，各資料位元具有關連之同 位位元，其係可能為雜訊或諸如此類信號所破壞； 一第三裝置，用以儲存該資料位元、關速円办仏一 # 關遷问位位兀、及記憶體位置； 一弟四裝置，根據該資料位元、關連同你彳 ， 隱丨段位兀、及-啟始開始外來數值 以汁异一第一組前向衡量數值； -第五裝置，用以齡輯算得狀麵衡量於—前向衡量記憶體中； 了第六裝置，麻從該前向衡量記憶體中讀取該計算得到之^衡量， 其係用以與一反向衡量一同計算一外來數值； 、 以及

在計算該反向衡量數值時，該等第一、第二、及第三裝置係計算一第二 組前向衡量數值· 包括.一用以儲存該第二組前向衡量數值其中之一於該前 中之相同記鐘位置職置，該記缝位置係在計算一外來 數值枯、该第一組前向衡量數值被讀取之記憶體位置。 加速解碼益中以計算前向及反向衡量的儲存方法，該前向及 反向衡讀執行-計算以蚊接收信號之二進位狀態所必需，包括下列步 驟·

⑻以:給定順序而將_第_群組前向衡量數值儲存於該記憶體中； (b)以最後计异至最先計算之一順序來讀取儲存之衡量數值；以及 二二ϋ定順序儲存—第二群組前向衡量數值，藉以使該第二群組之 ;向衡里數值係儲存霞第二群組之最後計算數值被讀取之一 記憶體位置。 21.如申請專利範圍第20項所述之儲存方法，更包括下列步驟： 祕由記憶體讀取之該前向衡量數值以計算—反向衡量數值。 t拙種_用=，速解碼器以計算前向及反向衡量之裝置，該前向及反向衡 直係計算以決定接收信號之二進位狀態之所必需，包括： 第π己丨思體’用以彳諸存一資料位元及關連同位位元； 18 1301704 置 -前向衡量記憶體； •根據該資料位元及關連同位位元以計算一第一群組前^衡 量數值的裝 以-給定順序將該第-群組前向衡量數值贿於觀情 驻 置 用以最後計算至最先計算之·讀取鱗—群組之齡衡量數值的裝 一用以控制用以計算一第二群組前向衡量數值之計算裝置的 μ 二群組前向衡量數值之計算係跟隨該第一群組衡量數值之計曾、.、以’忒第 -以-給㈣序將該第二群組前向衡量數值儲存於該前向衡量= 的裝置，藉以使該第二群組之-第-計算前向衡量數值係儲存於該^一 組之最後計算衡量數值被讀取之一記憶體位置。 、Λ 23·如申請專利範圍第22項所述之裝置，更包括： -第二裝置，在計算該第-群組前向衡量數值期間，根據由 體讀取之該資料位元及關連同位位元以計算一反向衡量數值。 ί旦=由—解懸情個以計算前向及反向魅之方法，該前向及反向 2係執行-輸出計算以決定接收信號之二進位狀態所必需，包括下列步 (^以兩個階段執行該等反向衡量計算，其中，—群組反向衡量 計階段中進行計算，接著在-第二階段中計算—第二群組反向衡量 (b)儲存在該第一階段中執行之各個該等反向衡量計算； 以用 從記憶體中讀取在該第—階段期_算之該等反向衡量數值 % 5亥輪出計算； 量 計曾(1)翻亥第一階段之反向衡量計算完成之後及在該第二階段之反向衡 π之可’執行該等前向衡量計算；以及 情2將在該第二階段期間計算之各個反向衡量寫入一記憶體位置，觀 心^置係、相同於在該第—階段期間計算之—反向衡量被讀取以用於 叶异之記憶體位置。 25 如申睛專利範圍第24項所述之方法，更包括下列步驟： 19 1301704 利用在π亥弟一階段中計算之該等反向衡量及在1» 等前向衡量以執行輸出計算。 ⑽里及在•二階段中計算之該 26.如申請專利範圍第24項所述之方法，財， 一時脈信號之-共同時脈邊緣所執行。，、 （C)及⑷係利用 2^=利範圍第25項所述之方法，更包括下列步驟： 量，兮第行前向衡量以回應該第二階段中計算該等反向衡 里Μ弟一卩自^又係跟隨在該第二階段之後；以及 利用在該第二階段期間計算之反向 計算之該等前向衡量數值以執行輸出計算。及在名弟二“期間

ΐ，直騎使用以解碼—傳輸之方法，該傳輸係接收自一遠端位 置’其係包括資料位元及關連同位位元，該方法係包括下列步驟. 直往第—時間間隔_，計算從—傳輸位置所接收之各資料位元及 其伴Ik同位位元之一反向衡量數值； (b)將各反向衡量數值儲存於一第一記憶體中； ⑷§接收各接收資料位元及伴隨同位位元時，將各接收資料位元及伴 隨同位位元儲存於一區域記憶體中； (d) 從該第一記體中讀取一反向衡量數值以用於計算一外來數值； (e) 利用先前儲存於該區域記憶體中之該資料位元及伴隨同位位元以 算一前向衡量數值；以及

⑴在一第二時間間隔期間，計算在該第二時間間隔期間接收之資料位 元及關連同位位元之一反向衡量數值，並將各在該第二時間間隔期間計算 得到之各反向衡量數值儲存於該第一記憶體之一記憶體位置，該記憶體位 置係相同於在步驟（d)期間一反向衡量數值被讀取之記憶體位置。 29，如申请專利範圍第28項所述之方法，其中，以反向順序，將在步驟（e) 期間讀取至該區域記憶體之該資料位元及關連同位位元從該區域記憶體中 讀出，以用於計算該外來數值。 30·如申請專利範圍第29項所述之方法，其中，以反向順序，從記憶體讀 出在該第一時間間隔中計算之該等反向衡量數值，其中在該第二時間間隔 中計算的該反向衡量數值被讀取至記憶體。 20 1301704 3L如申請專利範圍第29項所述之方法，更包括下列步驟： 根據-給定前向衡量數值、—給定反向衡量數值 '及—給定資料位元及 關連同位位元’错以計算一外來數值。 12·Γ種由rl碼器所使用以計算前向及反向《之方法，該前向及反向衡 里係執行-et异以決疋接收錢之二進位狀態所必需，包括下列步驟： ⑻在-第-階段期間，執行_第一群組前向衡量計算； (b) 將該第一群組前向衡量數值儲存於一記憶體中； (c) 在第一又期間執行反向衡量計算，該第二階段期係跟隨一 階段之後； 日當在該第二階段期間計算反向衡量計算時，執行—第二群組前向衡 5：計异； 一（e)由之位置中項取销_群組之前向衡量數值，其係與在該第 間=之鱗反向衡量數值—起用於執行決定 進位狀態之計算；以及 ⑺在計算該等反向衡_值之—時關間，於 在期間計算之—前向衡量數值被讀取以執行決定該 專接收#號之二進位狀態之計算時之相同位置。 3—3· -種用於計算前向及反向衡量之裝置，簡向及反向衡量係 定接收信號之二進錄態之_輸$計算所必需，該裝置係包括、： ’、 用於以兩個階段執行該等反向衡量計算的裝置，， 計算係於一第一p皆段中進行計管，接荽/ ^ _、、'向衡里 向衡量計算；f進仃i #者在一弟二階段中計算一第二群組反 =用以儲存在該第-階段中執行之各該等反向衡量計算的裝置； 置輸=間計算之該等反向衡量計算的裝 算之前用以執行該等前後2該第二階段之反向衡量計 一用以將該第二階段期間所計算之各個反向衡量寫入一記憶體位置的裝 21 1301704 置，其中在該第一階段期間計算之一沒 於一輸出計算。 、之反向衡罝係從该記憶體位置讀取以用 34·如申睛專利範圍第33項所述之裝置，更包括： 训在4第階段中計异之該等反向衡量及在該第二階段中叶算 之该專前向衡量以執行輸出計算的裝置。 ° 35·如申請專利範圍第33項所述之裝置，更包括： 用以執行接在該第二階段之後的_第三階段之前 二階段所計算之反向衡量的裝置；以及 應在獅 用=利用在該第二階段期間計算之該等反向衡量數值及在該第三階段期 間Π十异之δ亥專鈾向衡1數值以執行輸出計算的裝置。

36· -種用以解碼-傳輸之裝置，該傳輸係接收自一遠端位置及包括資料位 元及關連同位位元，該裝置係包括： 、 一用以在—第—時關隔躺計算接收自-傳輸位置之各师料位元及 伴隨同位位元之一反向衡量數值的裝置； 一第一記憶體，用以儲存各反向衡量數值； 一區域記憶體，用以儲存各接收之資料位元及伴隨之同位位元； -用以從該第-記憶體中讀取—反向衡量數值以計算—外來數值 置； "

二用於利用滅儲存於該區域記憶體中之該f料位元及關連同位位元以 計算一前向衡量的裝置；以及 用以在一第一時間間隔期間計算在該第二時間間隔期間接收之資料位 元及關連同位位元之一反向衡量數值，並將在該第二時間間隔期間之各個 反向衡量數值儲存於該第一記憶體之一記憶體位置的裝置，其中該記憶體 位置係相同於在步驟（d)中一反向衡量數值被讀取之記憶體位置。 37.如申睛專利範圍第36項所述之裝置，更包括： 用以由該區域記憶體中以反向順序讀取被讀入至該區域記憶體中之該資 料位元及關連同位位元的裝置，其中該資料位元及關連同位位元係用於由 唯讀裝置計算該外來數值中。 38·如申請專利範圍第37項所述之裝置，更包括： 22 1301704 位；士給彻 定接收信號之二進位狀態之反向衡量_亍用以決 -用以在-第-階段期間執行—第二群^向 二記憶體裝置，用以儲存該第—群組前向衡量‘卜的衣置， 用以在跟隨该苐一階段之一笛-K比u +丨 -用以在該第二階段期間計算反：二時行; 量計算的裝置； 仃第一群組w向衡 置了取該第一群組之前向衡量數值的裝 反向衡量數值—⑽定轉健之二進;鱗 -在該等反向衡量數值於該第二階段中進行計算之==异；以及 存該第二群組前向衡量數值的計算的裝置，藉以，在’用於儲 算之各個前向衡量數值係儲存於該記憶體裝置的—位HI段期間所計 在該第—階段_計算之—前向魅紐被讀取喊彳协2ΐΓ置係與 之二進錄態之計算時記憶體位置相同。 _该專接收信號

23 1301704 七、指定代表圖： (一) 本案指定代表圖為：第（）圖。 (二) 本代表圖之元件符號簡单說明：無 八、本案若有化學式時，請揭示最能顯示發明特徵的化學式: