JP2009060455A - スライディングウィンドウターボ復号処理装置とその方法 - Google Patents
スライディングウィンドウターボ復号処理装置とその方法 Download PDFInfo
- Publication number
- JP2009060455A JP2009060455A JP2007226856A JP2007226856A JP2009060455A JP 2009060455 A JP2009060455 A JP 2009060455A JP 2007226856 A JP2007226856 A JP 2007226856A JP 2007226856 A JP2007226856 A JP 2007226856A JP 2009060455 A JP2009060455 A JP 2009060455A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- window
- processing
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Error Detection And Correction (AREA)
Abstract
【課題】処理データ格納用のRAMの2メモリのサイズを半分にすることにより回路規模が削減されたスライディングウィンドウターボ復号処理装置と復号処理方法を提供する。
【解決手段】第1ウィンドウとしての奇数ウィンドウにおいて、入力データメモリからのデータに基づいてフォワード処理を行ってアルファ値を求め、メモリ制御回路からの制御信号に応答してアルファ値を処理データメモリに書き込むライト処理を行い、第2ウィンドウとしての偶数ウィンドウにおいて、入力データメモリからのデータに基づいてバックワード処理を行ってベータ値を決定し、メモリ制御回路からの制御信号に応答して処理データメモリからアルファ値を読み出すリード処理を行い、読み出されたアルファ値とベータ値から外部データを決定し、決定された外部データを外部情報メモリに保持外部データとして格納する第1復号部を具備する。
【選択図】図5
【解決手段】第1ウィンドウとしての奇数ウィンドウにおいて、入力データメモリからのデータに基づいてフォワード処理を行ってアルファ値を求め、メモリ制御回路からの制御信号に応答してアルファ値を処理データメモリに書き込むライト処理を行い、第2ウィンドウとしての偶数ウィンドウにおいて、入力データメモリからのデータに基づいてバックワード処理を行ってベータ値を決定し、メモリ制御回路からの制御信号に応答して処理データメモリからアルファ値を読み出すリード処理を行い、読み出されたアルファ値とベータ値から外部データを決定し、決定された外部データを外部情報メモリに保持外部データとして格納する第1復号部を具備する。
【選択図】図5
Description
本発明は、スライディングウィンドウターボ復号処理に関し、特にスライディングウィンドウターボ復号処理装置とその方法に関する。
近年、C.Berrou等によりシャノン限界に近い誤り訂正符号としていわゆるターボ符号(Turbo code)が提示され、移動体通信、情報記録システム、ディジタル放送等を含む広範囲の分野において用いられる高性能・高信頼性の符号として研究開発が進められている。
ターボ復号装置では、二つの畳込み符号器(要素符号器:element encoder))に対応する二つの復号器(要素復号器:element decoder)により軟判定(soft decision)復号が行なわれる。軟判定では、送信されたデータの推定が行われる。一方の復号器の結果が外部情報として他方の復号器にフィードバックされながら繰返し復号が行われ、最終的に硬判定(hard decision)が行われる。硬判定では、受信データの”1”と”0”が確定される。
図1は、フォワード処理が先行されるときのスライディングウィンドウ(SW)ターボ復号装置の構成を示す図である。図1を参照して、ターボ復号装置は、入力情報用のメモリ(RAM)102、二つの要素復号器104,106、復号器104での処理結果を格納するメモリ(RAM)108、メモリ108からのデータと復号器106での処理結果とに外部情報処理を施して硬判定を行う処理ユニット110、インターリーバ情報を格納し、外部からのインターリーブパターン生成指示に応答してインターリーバ情報を出力するメモリ(RAM)112、および外部情報を格納するためのメモリ(RAM)114を備えている。メモリ108と102の各々は、2面(ウィンドウサイズの2倍)の容量を有している。1ウィンドウサイズ分の処理が完了したのち、2面構成のメモリのバンクが切り替えられる。
上記のようにターボ復号器は一般に二つの要素復号器を有するが、実際にはこれらの回路は1つの処理回路で実現されている。要素復号器104は、組織(Systematic)信号、冗長(Parity1)信号、および前回の復号処理で得られた要素復号器106の外部情報(Extrinsic)信号を、ターボ復号装置の入力情報RAM102への入力として受信する。要素復号器104は、順次に復号を行うため、インターリーバ(Interleaver)を利用しない。要素復号器104への入力は入力情報メモリ102からの組織信号、冗長信号、および帰還信号を利用する。帰還信号は、前回復号で得られた要素復号器からの外部情報信号であり、インターリーブの順で復号を行うため、インターリーバ・パターン(Interleaver Pattern)を利用する。
ターボ復号のための要素復号器に適用される軟出力復号アルゴリズムのために、最大事後確率復号処理((MAP:Maximum A Posteriori Probability)復号処理)が用いられ、この方法が現在のところ最良であると言われている。しかしながら、装置規模や処理量が格段に大きくなるので、実装の使用に際しては、処理の簡略化のために、送られてきたデータが「1」であるか「0」であるかを、尤度の最大値に基づいて決定することで処理を簡略化したMax−Log−MAP(Max Logarithmic Maximum A Posteriori)復号法が一般的に用いられる。Max−Log−MAP復号処理では、Alpha値を計算するフォーワード(Forward)処理とベータ(Beta)値を計算するバックワード(Backward)処理が存在する。
しかし、データ伝送ではデータ長の増加のために、Max−Log−MAP復号処理に膨大なメモリー領域が必要となる。特にトレリス全体のパスメトリック情報を記憶するためのメモリー領域が必要となる。また、復号長の増加により、復号処理遅延も増えるため、Max−Log−MAP復号処理を実際のリアル-タイムシステムに適用することが困難である。
そのため、スライディングウィンドウ(SW:Sliding Window)法と呼ばれている方式が広く使用されている。この方法では1コードブロックの復号長は複数のウィンドウに分けられ、ウィンドウサイズ分のトレリス内の尤度情報のみが格納され、このウィンドウ位置を復号長に達するまでシフトしていくことにより、メモリー領域の大幅な節約が図られている。スライディングウィンドウ法では、復号性能の向上のため各ウィンドウの初期値を改良するトレーニング付き方法と、初期値トレーニングなしの方法がある。トレーニング無しの方法では、回路規模の削減が図られている。
以下、初期値トレーニングなしの方法におけるターボ復号装置について説明する。各スライディングウィンドウ方法では、フォワード処理とバックワード処理の時間が1ウィンドウの時間に対応する。そこで、フォワード処理が先行して行われる処理方法と、バックワード処理が先行して行われる処理方法の二つ方法がある。
図1は、フォワード処理が先行して行なわれる場合の、従来のスライディング・ウィンドウ復号装置の機能構成を示すブロック図である。フォワード処理は1ウィンドウの始点方向から始められる。要素復号器104は、組織信号、冗長信号、および前回復号で得られた外部情報信号とからアルファ(Alpha)値を算出する。その後、得られたAlpha値はメモリ108に格納される。こうして、フォワード処理より1ウィンドウ分処理が遅れる要素復号器106により行われるバックワード処理の結果とアルファ値とから、処理ユニット110は、軟出力値および外部情報を算出する。
演算に使用された全ての組織、冗長、および外部情報の信号は、バックワード処理のために入力情報メモリ102に格納される。バックワード処理は1ウィンドウの終点方向から開始される。バックワード処理では、フォワード処理で使用された組織、冗長、および外部情報の信号が読み出されながら、ベータ(Beta)値が求められる。フォワード処理におけるアルファ値は、メモリ108から読み出され、処理ユニット110により、アルファ値とベータ値とから軟出力値および外部情報を求める演算が行われる。得られた外部情報は、外部情報メモリ114に格納される。
上記1コードブロックの処理が完了したとき、要素復号器1の処理が完了する。その後、要素復号器2の処理が開始される。要素復号器2の入力はターボ復号の入力RAM102から組織、冗長、および要素復号器で得られた外部情報が読み出され、インターリーブの順で復号処理が行われる。このため、インターリーバ・パターンが利用される。要素復号器2の場合、入力情報RAM102、Alpha RAM108と同じように、インターリーバ情報RAM112も二面であり、1ウィンドウ分のインターリーバ・パターンを格納する。
図2は、バックワード処理が先行して行なわれる場合の、従来のスライディング・ウィンドウ復号器の構成を示すブロック図である。組織、冗長、および前回復号で得られた要素復号器2の外部情報からBeta値が算出される。得られたBeta値はBeta RAM116に退避される。こうして、バックワード処理より1ウィンドウ分遅れるフォワード処理と合わせながら、軟出力値および外部情報が算出される。Beta値の格納と同時に、演算に使用された全ての組織、冗長1と外部情報は、フォワード処理のために入力情報RAM102に退避される。バックワード処理は1ウィンドウの終点方向から開始される。Beta RAM116と入力情報RAM102の各々は、二面(ウィンドウサイズx二面)の容量を持っている。1ウィンドウサイズ分の処理が完了したとき、2面構成のメモリのバンクが切り替えられる。その後、バックワード処理で使用された組織、冗長1、および外部情報が読み出されながら、Alphaを計算するフォワード処理が行なわれる。バックワード処理における求められたBeta値がBeta RAM116から読み出されるタイミングを合わせて、軟出力値および外部情報を求める演算が行われる。求められた外部情報は外部情報RAM114に格納される。バックワード処理は1ウィンドウの終点方向から開始される。
また、要素復号器1の場合、順次復号処理が行われるので、インターリーバ・パターンは使用されない。しかしながら、要素復号器2の場合、インターリーバの順に復号処理が行なわれるので、両面のインターリーバ・パターンRAMが必要となる。この時の入力情報は、組織、冗長2、要素復号器1で得られた外部情報である。
図3は、フォワード処理が先行しておこなわれる場合の、Alpha RAM108への従来方法のアクセス例を示す図である。インターリーバ情報RAM112と入力情報RAM102へのアクセスも同様である。要素復号器1では、繰り返し復号処理の1回目では、1ウィンドウ分の入力データがウィンドウの始めから順番にAlpha RAM108に書き込まれながら、第2バンクのAlpha RAM108に格納されている前のウィンドウのAlpha値がウィンドウの最後から順番に読み出される。その後、軟出力と外部情報を求める計算が行なわれる。1ウィンドウサイズ分の処理が完了したとき、メモリのバンクが切り替えられる。1コードブロックの復号処理が終わったら、要素復号器2の復号処理が開始される。要素復号器2の場合には、インターリーバ・パターンの順番で復号処理が行なわれる。
図4は、バックワード処理が先行して行なわれる場合の、Beta RAM116への従来方法のアクセス例を示す図である。インターリーバ情報RAM112と入力情報RAM102へのアクセスも同様である。図4に示されるように、データ読み出しは順番に行われるが、書き込みは、逆順番に行なわれる。
二つのバンクを持つRAMの構成が簡単であるが、スライディングウィンドウ復号処理のためにRAMが多数使われるので、復号器の回路規模が大きくなる。特に携帯電話のような携帯性が厳密に要求された受信機では、回路規模削減の工夫をしなければならない。
上記説明と関連して、誤り訂正符号の復号方法が、特開2004−80508号公報に開示されている。この関連技術では、受信データ及び外部情報値に基づいて、トレリス線図上の始点から終点の方向にビタビ復号が行われて第1のパスメトリック値を算出するフォワード処理と、前記受信データ及び前記外部情報値に基づいて、前記フォワード処理とは逆方向に前記トレリス線図上のウィンドウごとに前記ビタビ復号を行って第2のパスメトリック値を算出するバックワード処理と、前記第1及び第2のパスメトリック値に基づいて前記外部情報値を算出する外部情報値算出処理とを備える復号処理が繰り返し行われる。前記バックワード処理では、前回繰り返し復号を行った際の前記ウィンドウ境界の前記第2のパスメトリック値が今回の前記ウィンドウ境界の前記第2のパスメトリック値の初期値として利用して繰り返し復号が行われる。このように、フォワード処理モジュール、バックワード処理モジュール及び学習処理モジュールのそれぞれに要素符号及び外部情報値を供給するためのメモリと、インターリーブパターンILPを一時保持しておくためのメモリは、4面バッファ構造とする必要がある。
また、ターボ復号装置が、特開2006−217042号公報に開示されている。この関連技術では、ターボ復号装置は、ターボ符号により誤り訂正符号化されたデータに対してスライディングウィンドウを用いて誤り訂正復号を行う。ターボ復号装置は、通信路値が入力される通信路値メモリと、外部値についてインタリーブ処理を行うインタリーブメモリと、外部値についてデインタリーブ処理を行うデインタリーブメモリとを備えている。要素復号器は、前記通信路値メモリから読み出したスライディングウィンドウ幅の通信路値と事前値とに基づき復号処理を行う。対数尤度制御部は、前記要素復号器が出力する事後値と前記事前値とから外部値を生成し、それを前記要素復号器での復号処理の繰り返し回数に応じて前記インタリーブメモリと前記デインタリーブメモリとに切り替えて書き込む制御を行う。セレクタは、前記要素復号器での復号処理の繰り返し回数に応じて前記インタリーブメモリに記憶された外部値と前記デインタリーブメモリに記憶された外部値とを選択し、それを前記事前値として出力する。判定部は、前記デインタリーブメモリに記憶された外部値について硬判定処理を行う。前記通信路値メモリは、通信路値を記憶する通信路値メインメモリと、前記通信路値メインメモリからスライディングウィンドウ幅の単位で読み出される通信路値を一時記憶する第1の通信路値サブメモリと、前記第1の通信路値サブメモリからスライディングウィンドウ幅の単位で読み出される通信路値を一時記憶する第2の通信路値サブメモリとを備えている。前記要素復号器は、前記通信路値メインメモリからスライディングウィンドウ幅の単位で読み出した通信路値と前記事前値とに基づき後方確率計算を行うための前処理を行うトレーニング部と、前記トレーニング部での処理結果と前記第1の通信路値サブメモリからスライディングウィンドウ幅の単位で読み出した通信路値と前記事前値とに基づき後方確率計算を行う後方確率計算部と、前記後方確率計算部での計算結果を記憶する後方確率メモリと、前記第2の通信路値サブメモリからスライディングウィンドウ幅の単位で読み出した通信路値と前記事前値とに基づき前方確率計算を行う前方確率計算部と、前記後方確率メモリからスライディングウィンドウ幅の単位で読み出した後方確率と前記前方確率計算部がスライディングウィンドウ幅の単位で計算した前方確率とに基づき対数尤度を計算し、それを事後値として前記対数尤度制御手段に与える対数尤度計算部とを備えている。前記インタリーブメモリは、前記対数尤度制御部からの前記外部値をインタリーブするためのインタリーブメインメモリと、前記インタリーブメインメモリからスライディングウィンドウ幅の単位で読み出される外部値を一時記憶する第1のインタリーブサブメモリと、前記第1のインタリーブサブメモリからスライディングウィンドウ幅の単位で読み出される外部値を一時記憶する第2のインタリーブサブメモリとを備えている。前記デインタリーブメモリは、前記対数尤度制御部からの前記外部値をデインタリーブするためのデインタリーブメインメモリと、前記デインタリーブメインメモリからスライディングウィンドウ幅の単位で読み出される外部値を一時記憶する第1のデインタリーブサブメモリと、前記第1のデインタリーブサブメモリからスライディングウィンドウ幅の単位で読み出される外部値を一時記憶する第2のデインタリーブサブメモリとを備えている。こうして、通信路値及び事前値を格納するための大容量メモリにシングルポートメモリの使用が可能となっている。また、後方確率計算トレーニング処理、後方確率計算処理及び前方確率計算処理が並列に実行される。
特開2004−80508号公報
特開2006−217042号公報
従って、本発明の課題は、処理データ格納用のRAMの2メモリのサイズを半分にすることにより回路規模が削減されたスライディングウィンドウターボ復号処理装置と復号処理方法を提供することである。
本発明の他の課題は、移動通信の受信端末、特にWCDMA搭載の受信端末において、処理データ格納用のRAMへのアクセス制御を行うことにより、スライディングウィンドウターボ復号処理を最適化する技術を提供することである。
本発明の他の課題は、移動通信の受信端末、特にWCDMA搭載の受信端末において、処理データ格納用のRAMへのアクセス制御を行うことにより、スライディングウィンドウターボ復号処理を最適化する技術を提供することである。
本発明の第1例によるスライディングウィンドウターボ復号装置は、組織データ、冗長データ、保持外部データを格納する入力データメモリと、第1メモリ部と第2メモリ部とを有する処理データメモリと、前記第1メモリ部と前記第2メモリ部の各々は1ウィンドウの半分のサイズを有し、外部情報メモリと、前記処理データメモリに対して制御信号を生成するメモリ制御回路と、第1ウィンドウとしての奇数ウィンドウにおいて、前記入力データメモリからの前記組織データ、前記冗長データ、前記保持外部データに基づいてフォワード処理を行ってアルファ値を求め、前記メモリ制御回路からの前記制御信号に応答して前記アルファ値を前記処理データメモリに書き込むライト処理を行い、前記第1ウィンドウの次の第2ウィンドウとしての偶数ウィンドウにおいて、前記入力データメモリから前記組織データ、前記冗長データ、前記保持外部データに基づいてバックワード処理を行ってベータ値を決定し、前記メモリ制御回路からの前記制御信号に応答して前記処理データメモリから前記アルファ値を読み出すリード処理を行い、前記読み出されたアルファ値と前記ベータ値から外部データを決定し、前記決定された外部データを前記外部情報メモリに前記保持外部データとして格納する第1復号部とを具備する。
本発明の第2例によるスライディングウィンドウターボ復号装置は、組織データ、冗長データ、保持外部データを格納する入力データメモリと、第1メモリ部と第2メモリ部とを有する処理データメモリと、前記第1メモリ部と前記第2メモリ部の各々は1ウィンドウの半分のサイズを有し、外部情報メモリと、前記処理データメモリに対して制御信号を生成するメモリ制御回路と、第1ウィンドウにおいて、前記入力データメモリからの前記組織データ、前記冗長データ、前記保持外部データに基づいてバックワード処理を行ってベータ値を求め、前記メモリ制御回路からの前記制御信号に応答して前記ベータ値を前記処理データメモリに書き込むライト処理を行い、前記第1ウィンドウの次の第2ウィンドウにおいて、前記入力データメモリから前記組織データ、前記冗長データ、前記保持外部データに基づいてフォワード処理を行ってアルファ値を決定し、前記メモリ制御回路からの前記制御信号に応答して前記処理データメモリから前記ベータ値を読み出すリード処理を行い、前記読み出されたベータ値と前記アルファ値から復号出力と外部データを決定し、前記決定された外部データを前記外部情報メモリに格納する第1復号部とを具備する。
本発明の第3例によるスライディングウィンドウターボ復号処理方法は、第1ウィンドウに渡って、組織データ、冗長データ、保持外部データに基づいてフォワード処理を行ってアルファ値を決定するステップと、前記第1ウィンドウに渡って、前記決定されたアルファ値を第1メモリ部と第2メモリ部に交互に格納するステップと、第2ウィンドウにおいて、前記第1メモリと第2メモリとから順番に前記アルファ値を読み出すステップと、前記第2ウィンドウに渡って、前記組織データ、前記冗長データ、前記保持外部データに基づいてバックワード処理を行ってベータ値を決定するステップと、前記読み出されたアルファ値と前記決定されたベータ値とから外部データを決定するステップと、前記決定された外部データを外部情報メモリに格納するステップと、前記第2ウィンドウに渡って、前記組織データ、前記冗長データ、前記保持外部データに基づいて前記フォワード処理を行って次アルファ値を決定するステップと、前のクロックで前記アルファ値が読み出された前記第1メモリと第2メモリのアドレスに、前記次アルファ値を書き込むステップとを具備する。
本発明の第4例によるスライディングウィンドウターボ復号処理方法は、第1ウィンドウに渡って、組織データ、冗長データ、保持外部データに基づいてバックワード処理を行ってベータ値を決定するステップと、前記第1ウィンドウに渡って、前記決定されたベータ値を第1メモリ部と第2メモリ部に交互に格納するステップと、第2ウィンドウにおいて、前記第1メモリと第2メモリとから順番に前記ベータ値を読み出すステップと、前記第2ウィンドウに渡って、前記組織データ、前記冗長データ、前記保持外部データに基づいてフォワード処理を行ってアルファ値を決定するステップと、前記読み出されたベータ値と前記決定されたアルファ値とから外部データを決定するステップと、前記決定された外部データを外部情報メモリに格納するステップと、前記第2ウィンドウに渡って、前記組織データ、前記冗長データ、前記保持外部データに基づいて前記バックワード処理を行って次ベータ値を決定するステップと、前のクロックで前記ベータ値が読み出された前記第1メモリと第2メモリのアドレスに、前記次ベータ値を書き込むステップとを具備する。
以上のように、本発明によるスライディングウィンドウターボ復号処理装置と復号処理方法では、メモリの2バンクのサイズを半分にまで回路規模を削減することができる。
また、移動通信の受信端末、特にWCDMA搭載の受信端末において、RAMへのアクセス制御を行うことにより、スライディングウィンドウターボ復号処理を最適化する技術が提供される。
また、移動通信の受信端末、特にWCDMA搭載の受信端末において、RAMへのアクセス制御を行うことにより、スライディングウィンドウターボ復号処理を最適化する技術が提供される。
以下に、添付図を参照して、本発明の実施例によるスライディングウィンドウターボ復号装置について詳細に説明する。
図5は、フォワード処理が先行しておこなわれる場合の、本発明の一実施例によるスライディングウィンドウターボ復号装置の構成を示すブロック図である。図5を参照して、ターボ復号装置は、入力情報RAM2、フォワード処理部4、バックワード処理部6、処理データRAM8、外部情報処理部10、インターリーバ情報RAM12、外部情報RAM14、およびRAM制御回路20とを備えている。処理データRAM8は、2つのバンクを有する二面のメモリRAM0とRAM1を備えている。各メモリのサイズは、1ウィンドウのサイズの半分のサイズである。2つのバンクは、独立にアクセスされることができ、一方のバンクにリード処理が行われるとき、他方のバンクにライト処理を行うことができる。入力情報RAM2とインターリーバ情報RAM12も処理データRAM8と同様の構成を有しており、同様に制御される。RAM制御回路20は、処理データRAM8の各メモリに対するリードアドレスとライトアドレスを示すリードポインタとライトポインタを有しており、各メモリに個別にリード命令とライト命令を出力する。入力情報RAM2とインターリーバ情報RAM12に対しても同様である。RAM制御回路20は、リードポインタの値、ライトポインタの値、リード/ライト命令を制御信号として出力する。
入力情報RAM2は、組織(Systematic)、冗長(Parity1)、および前回の復号処理で得られた外部情報(Extrinsic)の信号を保持している。RAM制御回路20からの制御信号に応答してフォワード処理部4は、入力情報RAM2から組織、冗長、および外部情報の信号を読み出してフォワード処理を行いアルファ値を算出する。フォワード処理は1ウィンドウの始点方向から開始される。その後、RAM制御回路20からの制御信号に応答して、得られたアルファ値は処理データメモリ8のどちらかのメモリRAMに格納される。アルファ値の格納と同時に、演算に使用された組織、冗長、および外部情報は、バックワード処理のために入力情報メモリ2に格納される。
フォワード処理より1ウィンドウ分遅れてバックワード処理部6が、起動され、RAM制御回路20からの制御信号に応答して入力情報RAM2から組織、冗長、および外部情報の信号を読み出して、バックワード処理を行いベータ値を算出する。バックワード処理は1ウィンドウの終点方向から開始される。RAM制御回路20からの制御信号に応答してアルファ値がRAM8から読み出される。読み出されたアルファ値と算出されたベータ値とは、外部情報処理部10に送られる。外部情報処理部10は、それらの値から軟出力値および外部情報を算出する。算出された外部情報は、外部情報RAM14に一旦格納され、その後フォワード処理のときにフォワード処理部4に供給される。このとき、RAM制御回路20の制御に基づいて、供給してもよいし、他の方法により供給されてもよい。
1コードブロックの処理が終わったとき、要素復号処理1が完了し、要素復号処理2が開始される。要素復号処理2では、要素復号処理1で得られた外部情報に対して、インターリーバパターンで定まる順に復号処理が行なわれる。このため、インターリーバ・パターンが利用される。こうして、要素復号処理2の場合には、硬判定がなされ、出力される。また、要素復号処理2の場合、入力情報メモリ2、処理データメモリ8と同じように、インターリーバ情報メモリ12が機能し、1ウィンドウ分のインターリーバ・パターンを格納する。
図6は、バックワード処理が先行しておこなわれる場合の、本発明の一実施例によるスライディングウィンドウ復号装置の構成を示すブロック図である。組織(Systematic)、冗長(Parity)、および前回復号で得られた外部情報(Extrinsic)の信号からベータ値が算出される。得られたベータ値はメモリ8に格納される。バックワード処理より1ウィンドウ分遅れてフォワード処理が行われ、軟出力値および外部情報が算出される。ベータ値の格納と同時に、演算に使用された組織、冗長、および外部情報の信号は、フォワード処理のために入力情報メモリ2に格納される。バックワード処理は1ウィンドウの終点方向から開始される。処理データメモリ8と入力情報メモリ2の各々は2つのバンクを有するが、それらのサイズが1/2ウィンドウである。このため、データの読み出し処理が書き込み処理に先行して行われる必要がある。すなわち、あるアドレスに格納されているデータが読み出されてから、同じアドレスに入力データが書き込まれる。また、メモリアクセス時のアドレス制御が、従来の2面メモリの方法より複雑になるので、メモリ制御回路20が必要となる。
バックワード処理で使用された組織、冗長1、および外部情報の信号を読み出しながら、アルファ値を計算するフォワード処理が行なわれる。バックワード処理において求められたベータ値が処理データメモリ8から読み出され、アルファ値と共に外部情報処理部10に供給される。外部情報処理部10は、タイミングを合わせながら軟出力値および外部情報を求める。外部情報は外部情報メモリ14に格納され、その後次の処理のために処理部4に供給され、入力情報RAM2に格納される。バックワード処理は1ウィンドウの終点方向から開始される。また、要素復号処理1の場合、順番に復号処理が行われるので、インターリーバ・パターンは使用されないが、要素復号処理2の場合には、インターリーバパターンの順に復号処理が行われるので、処理データRAM8と同様な両面のインターリーバ情報メモリ12が必要となる。この時の復号入力情報は、組織、冗長2、および要素復号処理1で得られた外部情報である。
次に、添付図面を参照して、本発明のスライディングウィンドウターボ復号装置の動作を説明する。スライディングウィンドウ復号処理では、1コードブロックがウィンドウサイズ毎に複数のサブコードブロックに分けられている。即ち、各サブコードブロックがウィンドウ毎に処理される。この例でウィンドウサイズは128である。処理データRAM8は2つのバンクとしてのメモリRAM0とRAM1を有しており、メモリRAM0とRAM1の各々のサイズは64である。図7と図8は、フォワード処理が先行して行われる場合の実施例の動作を示す図である。
図7(a)は、偶数ウィンドウに対してリード処理が行われ、奇数ウィンドウに対してライト処理が行われるときの処理データRAM8の2つのバンクとしてのメモリRAM0とRAM1へのアクセスを示す図である。図7(a)の右側に示されるように、メモリRAM1のアドレス0−63へのリード処理では、RAM制御回路20からの制御信号に応答して0〜126まで偶数のデータが読み出され、メモリRAM0の領域0−63へのライト処理では、RAM制御回路20からの制御信号に応答して127〜1までの奇数番目のデータが書き込まれる。RAM制御回路20は、上記にように、リードアドレスとライトアドレス、リード命令とライト命令を生成する。また、図7(a)の左側に示されるように、メモリRAM0のアドレス0−63へのリード処理では、RAM制御回路20からの制御信号に応答して1〜127までの奇数のデータが読み出され、メモリRAM0のアドレス0−63へのライト処理では、RAM制御回路20からの制御信号に応答して126〜0までの偶数のデータが書き込まれる。RAM制御回路20は、上記にように、リードアドレスとライトアドレス、リード命令とライト命令を生成する。
図7(b)は、奇数ウィンドウに対してリード処理が行われ、偶数ウィンドウに対してライト処理が行われるときのメモリRAM0とRAM1へのアクセスを示す図である。図7(b)の右側に示されるように、メモリRAM1のアドレス0−63へのリード処理では、RAM制御回路20からの制御信号に応答して127〜1までの奇数のデータが読み出され、メモリRAM1のアドレス0−63へのライト処理では、RAM制御回路20からの制御信号に応答して0〜126までの偶数番目のデータが書き込まれる。上記にように、リードアドレスとライトアドレス、リード命令とライト命令を生成する。また、図7(b)の左側に示されるように、メモリRAM0のアドレス0−63へのリード処理では、RAM制御回路20からの制御信号に応答して126〜0までの偶数番目のデータが読み出され、メモリRAM0のアドレス0−63へのライト処理では、RAM制御回路20からの制御信号に応答して1〜127までの奇数番目のデータが書き込まれる。上記にように、リードアドレスとライトアドレス、リード命令とライト命令を生成する。
図8の(a)〜(g)は、本発明のスライディングウィンドウターボ復号装置の動作を示すタイミング図である。図8(a)でクロックの周期が変化して見えるが、これは単に図示の関係でそのように示されているだけで、実際には変化はしていない。図8の(a)〜(g)を参照して、フォワード処理がバックワード処理より1ウィンドウ分先行するので、最初の時間帯では第1ウィンドウ(奇数ウィンドウ)に対する処理としてメモリRAM0とRAM1に対してライト動作のみが行われる。従って、図7(a)に示されるように、RAM制御回路20により生成される制御信号に応答してメモリRAM0とRAM1に対してデータ0−127が書き込まれる。具体的には、図7(a)に示すように、入力データ0−127が交互にメモリRAM0とRAM1に書き込まれる。例えば、第1ウィンドウの先頭のデータ0がRAM0の“63”番地に書き込まれて、次にデータ1がRAM1の“63”番地に格納される。以降の処理も同様である。
次の時間帯では、第1ウィンドウ(奇数ウィンドウ)に対するリード処理と、第2ウィンドウ(偶数ウィンドウ)に対するライト処理が行われる。この時間帯では、最初のクロックで第1ウィンドウに対するリード処理が開始され、次のクロックからは第1ウィンドウのリード処理と第2ウィンドウのライト処理が同時に行われる。第1ウィンドウに対するリード処理では、図7(b)に示されるように、RAM制御回路20によりメモリRAM0とRAM1のアドレスと命令が指定される。これにより図8の(f),(g)に示されるように、データ127−0が読み出される。図7(b)に示されるように、データが読み出されたメモリRAM0とRAM1のアドレスと命令が、RAM制御回路20により指定される。これにより、図8の(d),(e)に示されるように、データ0−127が書き込まれる。最後のデータ127が書き込まれるときには、第1ウィンドウのためのリード処理は行われていない。具体的には、図7(b)に示すように、最初のクロックでデータ127がメモリRAM1のアドレス”0”から読み出される。続いて、次のクロックでデータ0がメモリRAM1のアドレス”0”に書き込まれる。同時に、メモリRAM0の”0”番地からデータ126が読み出される。この番地には、次のクロックでデータ1が書き込まれる。以下同様の処理が行われる。
このように、基本的には、2つのメモリRAM0とRAM1の一方でリード処理が行われ、同時に他方のRAMではライト処理が行われる。また、同じアドレスに対してリード処理がライト処理に先行して行われる。
復号長(コードブロック長)に達するまで、以降のウィンドウの処理では基本的に図7(a)、(b)に示すように交互に処理データメモリ8のメモリRAM0とRAM1がアクセスされるが、フォワード処理がバックワード処理より1ウィンドウ先行して行われるので、最後のウィンドウの処理はリード処理のみとなる。
図9と図10は、バックワード処理が先行して行われる場合の実施例の動作を示す図である。
図9(a)は、偶数ウィンドウに対してリード処理が行われ、奇数ウィンドウに対してライト処理が行われるときの処理データRAM8の2つのバンクとしてのメモリRAM0とRAM1へのアクセスを示す図である。図9(a)の右側に示されるように、メモリRAM1のアドレス0−63へのリード処理では、RAM制御回路20からの制御信号に応答して127〜1の奇数のデータが読み出され、メモリRAM1のアドレス0−63へのライト処理では、RAM制御回路20からの制御信号に応答して0〜126の奇数のデータが書き込まれる。また、図9(a)の左側に示されるように、メモリRAM0のアドレス0−63へのリード処理では、RAM制御回路20からの制御信号に応答して126〜0までの偶数のデータが読み出され、メモリRAM0のアドレス0−63へのライト処理では、RAM制御回路20からの制御信号に応答して1〜127までの奇数のデータが書き込まれる。
図9(a)は、偶数ウィンドウに対してリード処理が行われ、奇数ウィンドウに対してライト処理が行われるときの処理データRAM8の2つのバンクとしてのメモリRAM0とRAM1へのアクセスを示す図である。図9(a)の右側に示されるように、メモリRAM1のアドレス0−63へのリード処理では、RAM制御回路20からの制御信号に応答して127〜1の奇数のデータが読み出され、メモリRAM1のアドレス0−63へのライト処理では、RAM制御回路20からの制御信号に応答して0〜126の奇数のデータが書き込まれる。また、図9(a)の左側に示されるように、メモリRAM0のアドレス0−63へのリード処理では、RAM制御回路20からの制御信号に応答して126〜0までの偶数のデータが読み出され、メモリRAM0のアドレス0−63へのライト処理では、RAM制御回路20からの制御信号に応答して1〜127までの奇数のデータが書き込まれる。
図9(b)は、奇数ウィンドウに対してリード処理が行われ、偶数ウィンドウに対してライト処理が行われるときのRAM0とRAM1へのアクセスを示す図である。図9(b)の右側に示されるように、メモリRAM1のアドレス0−63へのリード処理では、RAM制御回路20からの制御信号に応答して0〜126までの偶数のデータが読み出され、メモリRAM1のアドレス0−63へのライト処理では、RAM制御回路20からの制御信号に応答して127〜1までの奇数のデータが書き込まれる。また、図9(b)の左側に示されるように、メモリRAM0のアドレス0−63へのリード処理では、RAM制御回路20からの制御信号に応答して1〜127までの奇数のデータが読み出され、メモリRAM0のアドレス0−63へのライト処理では、RAM制御回路20からの制御信号に応答して126〜0までの偶数のデータが書き込まれる。
図10の(a)〜(g)は、本発明のスライディングウィンドウターボ復号装置の動作を示すタイミング図である。図10の(a)〜(g)を参照して、バックワード処理がフォワード処理より1ウィンドウ分先行するので、最初の時間帯では第1ウィンドウ(奇数ウィンドウ)に対する処理としてメモリRAM0とRAM1に対してライト動作のみが行われる。従って、図9(a)に示されるように、メモリRAM0とRAM1に対してデータ127−0が書き込まれる。具体的には、図9(a)に示されるように、入力データ127−0が交互にメモリRAM0とRAM1に書き込まれる。例えば、第1ウィンドウの先頭のデータ127がRAM0のアドレス”63”に書き込まれて、次にデータ126がRAM1のアドレス”63”に格納される。以降の処理も同様である。
次の時間帯では、第1ウィンドウ(奇数ウィンドウ)に対するリード処理と、第2ウィンドウ(偶数ウィンドウ)に対するライト処理が行われる。この時間帯では、最初のクロックで第1ウィンドウに対するリード処理が開始され、次のクロックからは第1ウィンドウのリード処理と第2ウィンドウのライト処理が同時に行われる。第1ウィンドウに対するリード処理では、図9(b)に示されるように、メモリRAM0とRAM1のアドレスが指定される。これにより図10の(f),(g)に示されるように、データ0−127が読み出される。データが読み出された領域に、図9(b)に示されるように、メモリRAM0とRAM1のアドレスが指定される。これにより、図10の(d),(e)に示されるように、データ127−0が書き込まれる。最後のデータ0が書き込まれるときには、第1ウィンドウのためのリード処理は行われていない。具体的には、図9(b)に示すように、最初のクロックでデータ0がメモリRAM1のアドレス”0”から読み出される。続いて、次のクロックでデータ127がメモリRAM1のアドレス”0”に書き込まれる。同時に、メモリRAM0の”0”番地からデータ1が読み出される。この番地には、次のクロックでデータ126が書き込まれる。以下同様の処理が行われる。
このように、基本的には、2つのメモリRAM0とRAM1の一方でリード処理が行われ、同時に他方のRAMではライト処理が行われる。また、同じ番地位置にはリード処理がライト処理に先行して行われる。
復号長(コードブロック長)に達するまで、以降のウィンドウの処理では基本的に図9(a)、(b)に示すように交互に処理データメモリ8のメモリRAM0とRAM1がアクセスされるが、バックワード処理がフォワード処理より1ウィンドウ先行して行われるので、最後のウィンドウの処理はリード処理のみとなる。
以上のように、スライディングウィンドウターボ復号処理を行う場合、二面を持つRAMの最適化処理により、従来方法より回路規模は半減できる(RAMサイズは半分にする)。このような小規模な復号回路は、携帯電話のような携帯性が厳格に要求される機器にターボ復号装置を搭載した場合に、特に要求されるものである。
尚、外部情報処理部10では、先ず軟出力を計算する。ターボ復号は繰り返し復号のため、復号終了と判断された場合、軟出力から硬判定を行って復号結果を出力する。継続復号を行う場合には、軟出力などから更に外部情報を算出し、次の要素復号器へのフィードバック情報として使用される。
また、上記されているように、ターボ復号器は一般的に2つの要素復号器を有するが、実用上これらの回路は1つの処理回路で実現されている。要素復号1の場合、順次復号処理が行われるので、インターリーバ・パターンは使用されない。しかしながら、要素復号2の場合、インターリーバの順に復号が行われるので,外部情報RAMへのリードおよびライトのときにインターリーバ・パターンが使用される。これは、生成指示に従ってRAM12で生成される。
尚、外部情報処理部10では、先ず軟出力を計算する。ターボ復号は繰り返し復号のため、復号終了と判断された場合、軟出力から硬判定を行って復号結果を出力する。継続復号を行う場合には、軟出力などから更に外部情報を算出し、次の要素復号器へのフィードバック情報として使用される。
また、上記されているように、ターボ復号器は一般的に2つの要素復号器を有するが、実用上これらの回路は1つの処理回路で実現されている。要素復号1の場合、順次復号処理が行われるので、インターリーバ・パターンは使用されない。しかしながら、要素復号2の場合、インターリーバの順に復号が行われるので,外部情報RAMへのリードおよびライトのときにインターリーバ・パターンが使用される。これは、生成指示に従ってRAM12で生成される。
本発明が例示的な実施例および使用方法に関連して開示される一方で、それらの多くの代替例、改変例、および変形例が本発明から逸脱することなく可能である。例えば、本発明のRAMアクセス制御はターボ復号用と想定したが、本発明に従って、スライディングウィンドウ概念とした他の復号方法でも適用できる。また、本発明の実施例において、スライディングウィンドウ方法ではウィンドウの初期値のトレーニング処理なしとされたが、実際、トレーニング処理付きの場合でも適用できる。また、通信受信機に限らず、ターボ復号を使う他のいろいろ分野でも本発明の適用が可能である。
2:入力情報RAM
4:フォワード処理部
6:バックワード処理部
8:処理データRAM
10:外部情報処理と硬判定
12:インターリーバ情報RAM
14:外部情報RAM
4:フォワード処理部
6:バックワード処理部
8:処理データRAM
10:外部情報処理と硬判定
12:インターリーバ情報RAM
14:外部情報RAM
Claims (12)
- 組織データ、冗長データ、保持外部データを格納する入力データメモリと、
第1メモリ部と第2メモリ部とを有する処理データメモリと、前記第1メモリ部と前記第2メモリ部の各々は1ウィンドウの半分のサイズを有し、
外部情報メモリと、
前記処理データメモリに対して制御信号を生成するメモリ制御回路と、
第1ウィンドウとしての奇数ウィンドウにおいて、前記入力データメモリからの前記組織データ、前記冗長データ、前記保持外部データに基づいてフォワード処理を行ってアルファ値を求め、前記メモリ制御回路からの前記制御信号に応答して前記アルファ値を前記処理データメモリに書き込むライト処理を行い、前記第1ウィンドウの次の第2ウィンドウとしての偶数ウィンドウにおいて、前記入力データメモリから前記組織データ、前記冗長データ、前記保持外部データに基づいてバックワード処理を行ってベータ値を決定し、前記メモリ制御回路からの前記制御信号に応答して前記処理データメモリから前記アルファ値を読み出すリード処理を行い、前記読み出されたアルファ値と前記ベータ値から外部データを決定し、前記決定された外部データを前記外部情報メモリに前記保持外部データとして格納する第1復号部と
を具備する
スライディングウィンドウターボ復号装置。 - 請求項1において、
1コードブロック分の前記第1復号部の処理が完了したとき、インターリーブパターンを利用して、前記組織データ、前記冗長データ、前記外部情報メモリに格納された前記外部データに基づいて第2復号処理を行い復号結果を出力する第2復号部
を更に具備する
スライディングウィンドウターボ復号装置。 - 請求項1又は2において、
前記第1復号部は、前記第2ウィンドウで前記コードブロックの第1部分に対して前記バックワード処理を実行すると共に、前記コードブロックの第2部分に対して前記フォワード処理を行う
スライディングウィンドウターボ復号処理装置。 - 請求項1乃至3のいずれかにおいて、
前記メモリ制御回路は、
前記メモリ制御回路は、前記第2ウィンドウにおいて、前記処理データメモリの同じアドレスに対するアクセスでは、前記バックワード処理の前記リード処理は前記フォワード処理の前記ライト処理に先行して行われるように、前記制御信号を生成する
スライディングウィンドウターボ復号処理装置。 - 請求項1乃至4のいずれかにおいて、
前記メモリ制御回路は、前記第2ウィンドウにおいて、あるクロックにおいて、前記第1メモリ部と前記第2メモリ部のうちの一方のあるアドレスの前記アルファ値の前記リード処理を行い、次のクロックにおいて前記アドレスと同じアドレスに前記フォワード処理により得られた前記アルファ値の前記ライト処理を行うとともに、他方のメモリ部から次の前記アルファ値のリード処理を行うように、前記制御信号を生成する
スライディングウィンドウターボ復号処理装置。 - 組織データ、冗長データ、保持外部データを格納する入力データメモリと、
第1メモリ部と第2メモリ部とを有する処理データメモリと、前記第1メモリ部と前記第2メモリ部の各々は1ウィンドウの半分のサイズを有し、
外部情報メモリと、
前記処理データメモリに対して制御信号を生成するメモリ制御回路と、
第1ウィンドウにおいて、前記入力データメモリからの前記組織データ、前記冗長データ、前記保持外部データに基づいてバックワード処理を行ってベータ値を求め、前記メモリ制御回路からの前記制御信号に応答して前記ベータ値を前記処理データメモリに書き込むライト処理を行い、前記第1ウィンドウの次の第2ウィンドウにおいて、前記入力データメモリから前記組織データ、前記冗長データ、前記保持外部データに基づいてフォワード処理を行ってアルファ値を決定し、前記メモリ制御回路からの前記制御信号に応答して前記処理データメモリから前記ベータ値を読み出すリード処理を行い、前記読み出されたベータ値と前記アルファ値から復号出力と外部データを決定し、前記決定された外部データを前記外部情報メモリに格納する第1復号部と
を具備する
スライディングウィンドウターボ復号装置。 - 請求項6において、
1コードブロック分の前記第1復号部の処理が完了したとき、インターリーブパターンを利用して、前記組織データ、前記冗長データ、前記外部情報メモリに格納された前記外部データに基づいて第2復号処理を行い復号結果を出力する第2復号部
を更に具備する
スライディングウィンドウターボ復号装置。 - 請求項6又は7において、
前記第1復号部は、前記第2ウィンドウで前記コードブロックの第1部分に対して前記フォワード処理を実行すると共に、前記コードブロックの第2部分に対して前記バックワード処理を行う
スライディングウィンドウターボ復号処理装置。 - 請求項6乃至8のいずれかにおいて、
前記メモリ制御回路は、
前記メモリ制御回路は、前記第2ウィンドウにおいて、前記処理データメモリの同じアドレスに対するアクセスでは、前記フォワード処理の前記リード処理は前記バックワード処理の前記ライト処理に先行して行われるように、前記制御信号を生成する
スライディングウィンドウターボ復号処理装置。 - 請求項6乃至9のいずれかにおいて、
前記メモリ制御回路は、前記第2ウィンドウにおいて、あるクロックにおいて、前記第1メモリ部と前記第2メモリ部のうちの一方のあるアドレスの前記ベータ値の前記リード処理を行い、次のクロックにおいて前記アドレスと同じアドレスに前記バックワード処理により得られた前記ベータ値の前記ライト処理を行うとともに、他方のメモリ部から次の前記ベータ値のリード処理を行うように、前記制御信号を生成する
スライディングウィンドウターボ復号処理装置。 - 第1ウィンドウに渡って、組織データ、冗長データ、保持外部データに基づいてフォワード処理を行ってアルファ値を決定するステップと、
前記第1ウィンドウに渡って、前記決定されたアルファ値を第1メモリ部と第2メモリ部に交互に格納するステップと、
第2ウィンドウにおいて、前記第1メモリと第2メモリとから順番に前記アルファ値を読み出すステップと、
前記第2ウィンドウに渡って、前記組織データ、前記冗長データ、前記保持外部データに基づいてバックワード処理を行ってベータ値を決定するステップと、
前記読み出されたアルファ値と前記決定されたベータ値とから外部データを決定するステップと、
前記決定された外部データを外部情報メモリに格納するステップと、
前記第2ウィンドウに渡って、前記組織データ、前記冗長データ、前記保持外部データに基づいて前記フォワード処理を行って次アルファ値を決定するステップと、
前のクロックで前記アルファ値が読み出された前記第1メモリと第2メモリのアドレスに、前記次アルファ値を書き込むステップと
を具備する
スライディングウィンドウターボ復号処理方法。 - 第1ウィンドウに渡って、組織データ、冗長データ、保持外部データに基づいてバックワード処理を行ってベータ値を決定するステップと、
前記第1ウィンドウに渡って、前記決定されたベータ値を第1メモリ部と第2メモリ部に交互に格納するステップと、
第2ウィンドウにおいて、前記第1メモリと第2メモリとから順番に前記ベータ値を読み出すステップと、
前記第2ウィンドウに渡って、前記組織データ、前記冗長データ、前記保持外部データに基づいてフォワード処理を行ってアルファ値を決定するステップと、
前記読み出されたベータ値と前記決定されたアルファ値とから外部データを決定するステップと、
前記決定された外部データを外部情報メモリに格納するステップと、
前記第2ウィンドウに渡って、前記組織データ、前記冗長データ、前記保持外部データに基づいて前記バックワード処理を行って次ベータ値を決定するステップと、
前のクロックで前記ベータ値が読み出された前記第1メモリと第2メモリのアドレスに、前記次ベータ値を書き込むステップと
を具備する
スライディングウィンドウターボ復号処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007226856A JP2009060455A (ja) | 2007-08-31 | 2007-08-31 | スライディングウィンドウターボ復号処理装置とその方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007226856A JP2009060455A (ja) | 2007-08-31 | 2007-08-31 | スライディングウィンドウターボ復号処理装置とその方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009060455A true JP2009060455A (ja) | 2009-03-19 |
Family
ID=40555762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007226856A Pending JP2009060455A (ja) | 2007-08-31 | 2007-08-31 | スライディングウィンドウターボ復号処理装置とその方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009060455A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112328522A (zh) * | 2020-11-26 | 2021-02-05 | 北京润科通用技术有限公司 | 数据处理方法和装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004080508A (ja) * | 2002-08-20 | 2004-03-11 | Nec Electronics Corp | 誤り訂正符号の復号方法、そのプログラム及びその装置 |
JP2004104787A (ja) * | 2002-09-05 | 2004-04-02 | Stmicroelectronics Nv | 特に移動無線システム用とした、複合型ターボ符号/畳み込み符号デコーダ |
JP2005503058A (ja) * | 2001-09-06 | 2005-01-27 | インターディジタル テクノロジー コーポレイション | 最大事後確率(map)復号器のためのパイプラインアーキテクチャ |
JP2006217072A (ja) * | 2005-02-01 | 2006-08-17 | Matsushita Electric Ind Co Ltd | ターボ復号装置及びターボ復号方法 |
JP2006217042A (ja) * | 2005-02-01 | 2006-08-17 | Matsushita Electric Ind Co Ltd | ターボ復号装置 |
WO2007087645A1 (en) * | 2006-01-27 | 2007-08-02 | Qualcomm Incorporated | Map decoder with bidirectional sliding window architecture |
-
2007
- 2007-08-31 JP JP2007226856A patent/JP2009060455A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005503058A (ja) * | 2001-09-06 | 2005-01-27 | インターディジタル テクノロジー コーポレイション | 最大事後確率(map)復号器のためのパイプラインアーキテクチャ |
JP2004080508A (ja) * | 2002-08-20 | 2004-03-11 | Nec Electronics Corp | 誤り訂正符号の復号方法、そのプログラム及びその装置 |
JP2004104787A (ja) * | 2002-09-05 | 2004-04-02 | Stmicroelectronics Nv | 特に移動無線システム用とした、複合型ターボ符号/畳み込み符号デコーダ |
JP2006217072A (ja) * | 2005-02-01 | 2006-08-17 | Matsushita Electric Ind Co Ltd | ターボ復号装置及びターボ復号方法 |
JP2006217042A (ja) * | 2005-02-01 | 2006-08-17 | Matsushita Electric Ind Co Ltd | ターボ復号装置 |
WO2007087645A1 (en) * | 2006-01-27 | 2007-08-02 | Qualcomm Incorporated | Map decoder with bidirectional sliding window architecture |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112328522A (zh) * | 2020-11-26 | 2021-02-05 | 北京润科通用技术有限公司 | 数据处理方法和装置 |
CN112328522B (zh) * | 2020-11-26 | 2023-05-26 | 北京润科通用技术有限公司 | 数据处理方法和装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5479580B2 (ja) | Lteにおける並列turboデコーディングの方法及び装置 | |
JP3898574B2 (ja) | ターボ復号方法及びターボ復号装置 | |
US7984368B2 (en) | Method and system for increasing decoder throughput | |
US20050034046A1 (en) | Combined interleaver and deinterleaver, and turbo decoder comprising a combined interleaver and deinterleaver | |
TWI313107B (en) | Unified viterbi/turbo decoder for mobile communication systems | |
US7584389B2 (en) | Turbo decoding apparatus and method | |
US20060265635A1 (en) | Method of maximum a posterior probability decoding and decoding apparatus | |
JP3451246B2 (ja) | 最大事後確率復号方法及び装置 | |
JP6022085B2 (ja) | マルチモードデコーダの実現方法及び装置 | |
EP1261139A2 (en) | Concurrent memory control for turbo decoders | |
US7278088B2 (en) | Configurable architecture and its implementation of viterbi decorder | |
WO2001031869A1 (en) | Cache and caching method for convolutional decoders | |
US8401126B2 (en) | Viterbi decoding apparatus | |
US7752530B2 (en) | Apparatus and method for a collision-free parallel turbo decoder in a software-defined radio system | |
JP2009060455A (ja) | スライディングウィンドウターボ復号処理装置とその方法 | |
JP4708301B2 (ja) | ターボ復号装置 | |
JP2006217072A (ja) | ターボ復号装置及びターボ復号方法 | |
JP2006217042A (ja) | ターボ復号装置 | |
KR101066287B1 (ko) | 이동통신시스템에서 맵 방식을 이용하여 디코딩을 수행하는 장치 및 방법 | |
CN113992213A (zh) | 一种双路并行译码存储设备及方法 | |
Tiwari et al. | Memory sub-banking scheme for high throughput MAP-based SISO decoders | |
Wang et al. | Efficient interleaver memory architectures for serial turbo decoding | |
CN107302371B (zh) | 一种turbo码译码系统及译码方法 | |
KR100617822B1 (ko) | 터보 복호기를 위한 고속 입력 장치 및 방법 | |
JP4043501B2 (ja) | ターボ復号方法及びターボ復号装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100715 |
|
A977 | Report on retrieval |
Effective date: 20110617 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110706 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111125 |