TWI305701B - Pipeline architecture for maximum a posteriori (map) decoders - Google Patents

Description

1305701 """ 五、發明說明（1) 發明所屬芝技術領域 本發明係有關於處理誤差偵測及 ， 特別是，本發明係有關於-種有效率之管線m域。 理最大後置（MAP )演算法。 官綠莱構’用以處 先前技街 部分誤差校正演算法，諸如· a、Α A Decoder )演算法，係使用最後後7 f j1'111'130 動，藉以自一已遭雜訊破壞之算法之變 序列.。此最大後置（MAP)演算法所需計算 貝訊 (recursive)特性係使此種實施方式非常昂貴。 舉例來說，第-圖係介紹此最大後置（MAp )演 所輸出之序列為一組前向衡量法（Af〇rward@ metrics)，以及一組後向衡量法（Abackward@ metrics)。然而，各個前向衡量法.（k)係前一個前 衡量法· （k—l)之一函數，且各個反向衡量法.（k〜 係下一個反向衡量法.（k )之一函數。如第一圖之時間 (timeline )圖示所介紹，實施此演算法之一架構係需 一缓衝區，其容量足夠大以保留所有前向衡量法亦或所 反向衡量法，藉以在計算輸出時保留另—缸 計係得到一解碼器’其潛伏係正比於需解碼方塊之約兩: 大小。 σ 在減少此最大後置（MAP)演算法所需緩衝區之努力 中’此最大後置（MAP )演算法之一種調整版本，其稱作 第6頁 1305701 —---—, 五、發明說明（2) 滑動視窗（sliding wind〇ws )演算法，便被發展出來。 =在此等反向衡量法計算中進行一小近似，此滑動視窗 UUdmg windows)演算法便可以降低所需衡量法緩衝 區之大小。此方法之實施係將接收序列分割為 再針對各個視窗進行處理。 硯⑯然後 第二圖係介紹當資料被分割成兩個視窗時， s异如何執行之一時間軸（timeline)。 汉此干I大小（learn Slze )之長度’相鲂 之數量，通常係非常小。明顯地，只要窗^處理資料 學習視窗―ngwindGWS)大小係小相於此 此解碼器之潛伏便不會大幅地增加、且保 ，則通過 之緩衝區大小亦可以大幅減少。 則°衡量所需 :此’本發明之一個目的係減少實施 潛伏及成本。 ，貝鼻法所關連之 内容 在本發明之管線式最 此滑動視窗演算法係予調 算传到第一視窗之前向衡 計算下一個視窗之前向衡 量係加以計算並儲存於記 量係由記憶體中讀取，藉 視窗之各個前向衡量係在 取，藉以使下一個視窗之 T，器架 整，藉以減少處理時間。 量後，各個視窗之反 一旦· 篁時加以計算。當每：新f: 憶體中時’前一個 ：： 以能夠計算新反向衝=之二向: 相同時脈邊緣時於。前一' 新前向衡量得以穹:體中讀

寫入相同之記. 1305701 五、發明說明（3) ___

體位置。ί!由如此S 衡量至記憶體中，此A δ己憶體中讀取前向衡量及寫入前向 此等管線式計算亦^則向，量緩衝區大小並不需要增加。 雖然本架構係發二i執行，若資料係分割為兩個視窗。 中，使用此最夫他加逮解碼器（Turb0 Decoder) 器亦可以使用此年構演算法之一版本之任何解碣 時間。此標準滑動】窗、;J式滑動視窗架構係減少處理 脈速率，夢以、t 4 y、構係需要運行於一大幅提高之時 错以達到相同之通量β π 實施方式 本發明 之一方塊圖 駐其中《«在 中，此滑動 四圖係介紹 視窗之前向 視窗之前向 舁並儲存於 中讀取，藉 同時脈邊緣 同記憶體位 入前向衡量 不需增加。 第三圖 之第三圖 ，其中， 本發明之 視窗演算 利用本發 衡量時， 衡量時加 記憶體時 以能夠計 時由記憶 置。藉由 至記憶體 係一加 本發明 管線式 法係予 明完成 各個視 以計算 ，前一 算新反 體中讀 如此地 中，此 速解碼 之管線 最大後 調整， 之時間 窗之反 。當每 個視窗 向衡量 取，藉 自記憶 前向衡 器（turbo decoder ) 式解碼器架構係可以常 置（MAP )解碼器架構 藉以減少處理時間。第 軸。一旦計算得到第一 向衡量係在計算下一個 個新前向衡量係加以計 之前向衡量係由記憶體 。各個前向衡量係在相 以將新前向衡量寫入相 體中讀取前向衡量及寫 量緩衝區之大小便可以 係表示一加速解碼器（turbo decoder) —實

第8頁 1305701 五、發明說明（4) 施例之-方塊圖，其係結合本發明之 此加速解碼器（turb〇 dec〇d 及技術。， 置之資料，諸如：舉例來說係接收一傳达裝 ^(!A(:f^^(s) 基地台。此等資料)、、'及一第二同位位元（P2))之- 其亦接收由外办s、P 、p2 )係施加於一暫存器j 2， =τ接收由一外來記憶體14讀取之外來資脾由 詳細：：明）、及由一交插位址暫存器到之 :。記憶體暫存器12係如此啟始地接收及儲存此等資； 線16二：i:在傳輸線…出現之外來資料、及在傳輸 資料設置之一位址。此位址係於整體計 算中伴隨此荨資料、n1、η9、 , ^ 詳細地說明 。 Ρ )其目的將於下文中更 此等資料（S、pl、P2)係由暫存器12轉移至伽瑪. 7 )計算器18、並進一步儲存於區域記憶體2〇中。 如加速解碼器（turb〇 decoder )中所習知，三個數 阿法.（α )、貝塔.（冷）、及伽瑪.（r )係加以定義 對於某個特定狀態及某個特定時間步驟而言，係具有一數 值以定義編碼器在此特定時間步驟、此狀態時之機率。阿 法係遞迴地開始於時間k = l並沿著時間前向移動以推導得 到。此數值阿法.（α )係類似於伽碼.（^ )，但卻是沿著 時間後向進行。伽瑪.（7 )係定義為此編碼器由某給定時 間移動至在下一個後續時間遞增某允許狀態之變遷機率。 根據伽瑪.（r )所表示之狀態變遷機率，在一交織中所有 第9頁 1305701 ΐ、發明說明（5) "" ' ~ ' 狀態之阿法.（α)係可以加以計算。在階段18所執行之伽 瑪·（ 7 )計算係儲存於暫存器22中。計算階段以及⑼係分 別計算各個阿法 '並此等阿法計算正規化。各個阿法. (α )數值係根據來自暫存器22之輸入以及在輸入24b所提 供之先前計算阿法數值而加以計算、並經由多工器28及暫 存器30而由計算階段26輸出，其係保留八個計算數值。暫 存器3 0之輸出係耦合於阿法記憶體32之輸入，其係儲存第 一計算阿法數值於第一記憶體位置23a、並且亦提供計算 得到之阿法數值至輸入24b。 ' ° 為啟始化此計算，並且，在此啟始狀態開始，八個啟 始阿法衡量係設定為某個啟始數值，其係施加於多工器28 之啟始化輸入28a以致能計算階段24及26，藉以計算阿法 之八個數值。如上文中所述，此等資料（s、pl、p2 )係 儲存於區域記憶體20中。 啟始地，所有阿法數值係加以計算，據此，貝塔數值 係應用由區域記憶體2 〇以反向順序（亦即：後進先出順序 (Alast—in，first—〇ut@))讀取之此等資料（s、

Pl、p2 )而加以計算’藉以執行貝塔後向遞迴方程式所需 要之計算。當區域記憶體2〇中最後讀取之此等資料（s、 pl、P2)被讀取至暫存器34時，其不僅僅包括此等資料 (s、pl、p2)、亦包括外來數值（其在啟始階段操作中 係零）及表示記憶體位置之資料（其中，啟始外來數值係 位於外來記憶體1 4中）。此等資料（s、pi、P2 )及外來 資料係於伽瑪計算階段36進行計算。此伽瑪計算階段36之

第10頁 1305701 五、發明說明（6) 輸出係施加於伽瑪暫存器38及4〇。此等貝塔計算係分別由 貝塔計算階段44及貝塔正規化階段46加以執行。啟始地， 一進位 （A1 @ )之一開始條件係施加於多工器4 2之輸入 42a。此正規化貝塔計算係經由輸出暫存器48而啟始地施 加於外來數值計算階段50，其進一步將最後計算得到之輸 入施加於多工器42之輸入42b。外來數值計算階段5〇係藉 在輸人58接收暫存器52之阿法數值、在輸人5〇b‘ 暫存器38之伽瑪數值、及在輸入5〇c接收暫 塔輸出，藉以計算各個時間狀態k之一外來數值:暫= 48、52、38係提供以確認在此外來數值計算階段5〇之 之時間註冊。 Ρ儿 第-數值外來計算階段50所計算之中間純係施加於 暫存器54，其係將其内容轉移至外來數值計算之第二 5 6 ° 如上文中所述，暫存器34係將其内容轉移至暫存器 5=其接下來再將其㈣轉移至暫存㈣，暫存謂之内 =係由第二外部數值計算階段56之輸出所出現之外來數值 中減去，此減去階段係執行於減去電路6 2 ^ 在階段56得到之外來數值係進一步施加於一軟進硬 ⑻HO)電路64 ’其包括：一二進位狀態決定電路66，藉 以接收第二外來計算階段56之輸出。此軟進硬出 64中電路66之操作係進一步說明如下。 央叙ίίΪ路62之差輸出係施加於暫存器68，其施加此外 來數值汁算至外來記憶體14b之傳輸線141^。如上文中所 1305701 五、發明說明（7) 述，區域記憶體2 〇，除了儲存資 外，更儲存外來記憶體14之！：：來=位：外來數偉以 成功地由記憶體暫存器34及時間同步暫存㈣此=址= 耦合，藉以提供外來記憶體丨4中 1，此記憶體位址資料係施加於外 之一 t參考第二圖所示之範例，決定阿法 之牛彳算係在第一時間視窗k /2期間執行β 反向衡量.之計算係於此第一視窗之後半 取阿法記憶體32中、以其健存之反向 計算，阿法數值（參照第四圖）係同時儲存於二見里： 間汁异之阿法數值被讀取（用以計算外來數值）之呓偉體 ^法減少一半記憶體容量。值得注意的是，新；算 ΪΪ Ϊ相對於第一視窗期間計算之阿法數值，係以 .反向順序儲存。 ^個後續配對之視窗計算中，執行計算之數目係計 合數值所要迭代數目之一函數，在阿法記憶體“中讀 取，寫入阿法數值之順序係加以反向，藉以使得：當先前 計算之阿法數值（其係以由最後記憶體位址至第一二憶體 位址之順序儲存）被讀取時，阿法數值係以反向順序7由 第一記憶體位址至最後記憶體位址）被讀取、且此等阿法 數值係決定於前向衡量第二迭代之視窗2中，在計算階段 24 /26計算之新數值係被讀取至先前阿法數值被讀取6之位 第12頁 1305701 五、發明說明（8) 址。 ， 如上文中所述’當計算完一外來數值時（亦即：當第 一迭代完成時）’此外來數值係由外來記憶體1 4中讀取、 並且用於下一個迭代之計算期間。習知控制電路，為簡化 目的而未予圖示，係決定欲執行迭代之數目。 如上文中所述’當決定各個外來數值時，其係施加於 電路66以利用振幅檢查決定此資料位元是一個， 並且，當超過一特定臨界數值時決定為一個A1@，及當低 於一特定臨界數值時決定為一個A0@。此建立數值係施加 於暫存器76並與外來數值記憶體位址合併，其係由暫存器 7 4導出並施加於合併電路7 8。此輸出位元係寫入一記憶體 84。此軟進硬出（s I H0 )電路64係將各個位元寫入一記憶 體位置，其中’每一列之寬度係十六位元。此合併電路多 工器78、多工器電路80、及輸出記憶體讀取暫存器82係操 作以藉由儲存二進位狀態決定電路66評量之十六個資料位 元，進而利用各記憶體位置之所有十六個位元。 雖然第三圖之實施例係教導一種實施方式，其中，阿 法係在第一視窗期間計算、且貝塔係在第一視窗之後半部 期間計算，熟習此技藝者當瞭解，阿法及貝塔計算亦可^ 加以反向，如第五圖所示’其仍然可以具有第—圖所示實 施例之所有好處（亦即：大幅減少計算時間、並在第三圖 加速解碼器（turbo decoder)中減少50%之記憶體需求， 相較於現今之技術及裝置）。本發明之架構亦可以進一步 縮減記憶體大小。舉例來說，資料係可以使用三個葙窑、

1305701 五、發明說明（9) 四個視窗|、…加以處理，其可以進一步縮減記憶體大个。 舉例來說，使用四個視窗係可以導致一記憶體大小，其係 二倍於沒有應用視窗處理之記憶體大小。 第四圖亦介紹此等管線式計算係如何執行的，若資料 係分割為兩個視窗時。忽略學習視窗之大小及尾端位元之 數目’經由此範例中管線滑動視窗解碼器之潛伏係正比於 1 2Κ，相對於簡單滑動視窗架構中之2[。潛伏係可以根據 需要處理之資料數量，藉由改變視窗大小、視窗數目、及 學習大小而減少。 雖然上述架構係發展於一加速解碼器（turbo decoder )’然而’所有卷積編碼亦可以使用一最大後置 (MAP \解瑪器。前向衡量之計算係可以在反向衡量之前 或=後計算。此反向衡量係可以預先計算，且隨後，前向 衡量，可以在執行輸出計算時加以計算。此係可以利用， 目之實施例加以完成，其中，計算方塊 塊Γ記憶體2算^24係—貝塔正規化計算* ik η - 貝塔記憶體；計算方塊441係一阿法計 ί三方塊461係一阿法正規化計算方塊。 相同。 例之其他操作係大體上與第三圖實施例

1305701 圖式簡單說明 架構之一時間軸 第一鹵係一習知技藝誤差校正演 之一範例； 、弄法 第二圖係一習知技藝誤差校正 之一第二範例，其中，前向及反向ς二，架構之一時=轴 計算得到； 衡量係利用滑動視窗以 第三圖係一加速解碼器（turbo decoder)之一方塊 圖’其中’此等前向及反向衡量之計算係加以反向；以及 第四圖係本發明誤差校正架構之一時間軸。 元件 符 號 說 明 10 ： 加 速 解碼 器 (turbo decoder ) 12 ' 22 > 30 52 、54、58、60、68 :暫存器 14 ： 外 來 記 憶 體 • 14a '16a 傳 輸 線 16 ： 交 插 位 址 暫 存器 18 ： 階 段 20 ： 區 域 記 憶 體 24、26 :計算階段 24、241、441、461 :計算方塊 24b、42a、50b、50c、58 :輸入 28、42 :多工器 32 :阿法記憶體 3 21 :記憶體

第15頁 1305701 圖式簡單說明 36 伽 瑪 if 算 階 段 38 40 伽 瑪 暫 存 器 44 貝 塔 計 算 階 段 46 貝 塔 正 規 化 階 段 48 出 暫 存 器 50 外 來 數 值 計 算 階 段 56 第 二 階 段 62 66 Λ 78 ： 電 路 64 軟 進 硬 出 (SIHO )電 70 72 Λ 74 同 步 暫 存器 80 多 工 器 電 路 82 輸 出 記 憶 體 讀 取 暫存 84 記 憶 體 pl 第 -—~ 同 位 位 元 P2 第 同 位 位 元 S :資料或系統位元

第16頁

Claims (1)

1. 训5701 、'申請專利範圍 k Γ種在二解碼器中維持~ - . 、中該解碣器係被用虚 定衡量記憶體大小的方硃， 含至少一資料位元 理所接收的信號，每個信號係包 把亨資料位元序列八該/法包含以下步驟： (b) 針對一第一時門」:成複數個時間窗； (c) 儲存9第一時-或更多前向衡量； 址； 之别向衡量於一或更多記憶體位 (d) 以所儲存的該第一 該第一時間窗之一或#客時間窗之前向衡量為基礎，計算 ?針對-第二時間窗多，反直向衡 (f) 把該第二時間窗的一或更多前向衡量； 之前向衡量所儲户夕的别向衡量儲存在與該第一時間窗 J銜里所儲存之相同月 (g) 以所儲存的該第二昧址之中，以及 ”二時間窗之一或更一多時反 之前向申:量專: 取，而該第脈邊緣上的該記憶體位址被讀 址。-弟彳間肉的前向衡量係被寫入相同記憶體位 3二最如大申二專置^範圍第1項所述之方法，其中該解碼器係為 4 l ± 俊置（maximum a Posteriori，MAP)解碼器。 中請㈣範圍第i項所述之方法，其中該解 一加速解碼器（TurbQ decQder)。 ^係為 k 一種在一解碼器中維持一固定衡量記憶體大小的方 、、，其中該解碼器係被用以處理所接收的信號，每個信號 第17頁 1305701

   係包含至少一資料位元序列，該方法包含以下步驟： (a) 把該資料位元序列分成複數個時間窗； (b) =—第—時間窗計算一或更多反向衡量； (c) 儲存磚第一時間窗之反向衡量於一或更多記憶體位 址； (d)以所儲存的該第一時間窗之反向衡量為基礎，計算 該第一時間窗之一或更多前向衡量； (1針對一第二時間窗計算一或更多反向衡量； (f) 把；第二時間窗的反向衡量儲存在與該第一時間窗 之反向衡量所儲存之相同憶體位址之中；以及 (g) 以所储存的竽第二時間窗之反向衡量為基礎，計算 該第二時間窗之一或更多前向衡量。 6.如申/請專利範圍第&項所述之方法，其中誃第一時間窗 之反向衡量係自位在相同時脈邊緣上的該記憶體位址被讀 取而該第二時間窗的反向衡量係被寫入相同記憶體位 址° 7·如申清專利範園第5項所述之方法，其中該解碼器係為 一蚨大一後置MAP解碼器。 如申请專利範圍第5項所述之方法，其中該解碼器係為 一加速解碼器。 9 ·、種處理所接收之信號的解碼器，每個信號係包含至 資料位元序列，該解碼器係包含： ^ .裝置’係用以把該資料位元序列分成複數個時間

   第18頁 1305701 六、申請專利範圍 (b) 裝置、係用以針一 衡量； 、一第—時間窗計算一或更多前，向 前向衡量 (d )裝置’係用以利用所^ 為基礎，計算該第一時間^存^該第一時間窗之前向衡量 (e) 裝置，係用以針對一_之一或更多反向衡量； 衡量丨 、一第二時間窗計算一或更多前向 (f) 裝置，係用以把該第一 咖 該第一時間窗之前向衡"詈一時間窗的前向衡量儲存在與 .. 所儲存之相同憶體位址之中；以 (c) 一或更多記憶體位 之 * 糸用以儲存該第一時間窗 及 (g )裝置，係用以利用所德 為基礎，言十算竽第二時間窗窗之前向衡量 10.如申請專利範圍第9項 成更夕反向衡量。 間窗之前向衡量係自位在相同迷時之:碼器，其，該第-時 位址。第時間由的前向衡量係被寫入相同記憶體 ’其中該解碼器係 ，其中該解碼器係 每個信號係包含至 為 12. 為 13. 少 U·如申請專利範圍第1項所述之方法 最大一後置MAP解碼器。 如申請專利範圍第1項所述之方法 一加速解碼器。 一種處理所接收之信號的解碼器， 一資料位元序列，該解碼器係包含： )裝置，係用以把該資料位元序列分成複數個時間

   第19頁 1305701 六、申請專利範圍 窗 (b) 裝置，係用以針對—# . 衡量； 第一時間窗計算一或更多反向 (c) 一或更多記憶體位址， 反向衡量； 係用以儲存該第一時間窗之 (d) 裝置，係用以利用所儲 為基礎，計算•第一時間窗^ W 7 ί間窗之反向衡量 衡量； 第—時間窗計算一或更多反向 (f) 裝置，係用以把笋第二時間窗的反向 該第-時間窗之反向衡量所館存之相同憶體位：之存中在/以 及 (g) 裝置，係用以利用所儲存的該第二時間窗 為基礎，，第二時間窗之一或更多前向反白衡里 14. 如申請專利範圍第13項所述之解碼器，其中該第一時 間窗之反向衡量係自位在相同時脈邊緣上的該記憶體位址 被讀取’而該第二時間窗的反向衡量係被寫入相同記憶體 位址。 15. 如申請專利範圍第i項所述之方法，其中該解碼器係 為一最大一後置MAP解碼器。 16. 如申请專利範圍第1項所述之方法，其中該解碼器係 為一加速解碼器 ---- I