KR101279283B1 - 블록 부호를 사용하는 통신 시스템에서 신호 송수신 장치및 방법 - Google Patents

블록 부호를 사용하는 통신 시스템에서 신호 송수신 장치및 방법 Download PDF

Info

Publication number
KR101279283B1
KR101279283B1 KR1020060102064A KR20060102064A KR101279283B1 KR 101279283 B1 KR101279283 B1 KR 101279283B1 KR 1020060102064 A KR1020060102064 A KR 1020060102064A KR 20060102064 A KR20060102064 A KR 20060102064A KR 101279283 B1 KR101279283 B1 KR 101279283B1
Authority
KR
South Korea
Prior art keywords
partial matrix
vector
parity
matrix
denotes
Prior art date
Application number
KR1020060102064A
Other languages
English (en)
Other versions
KR20080035404A (ko
Inventor
김동호
김재홍
유철우
더블유. 맥라우린 스티분
라마모씨 아디탸
Original Assignee
조지아 테크 리서치 코오포레이션
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조지아 테크 리서치 코오포레이션, 삼성전자주식회사 filed Critical 조지아 테크 리서치 코오포레이션
Priority to KR1020060102064A priority Critical patent/KR101279283B1/ko
Publication of KR20080035404A publication Critical patent/KR20080035404A/ko
Application granted granted Critical
Publication of KR101279283B1 publication Critical patent/KR101279283B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1151—Algebraically constructed LDPC codes, e.g. LDPC codes derived from Euclidean geometries [EG-LDPC codes]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3972—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using sliding window techniques or parallel windows

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 블록 부호를 사용하는 통신 시스템의 신호 송신 장치에서, 정보 벡터를 생성 다항식에 상응하게 부호화하여 블록 부호로 생성함에 있어, 패리티 검사 행렬이 상기 정보 벡터에 매핑되는 제1부분 행렬과 패리티 벡터에 매핑되는 제2부분 행렬을 포함할 경우, 상기 생성 다항식이 포함하는 계수들은 상기 제2부분 행렬을 상기 패리티 벡터가 포함하는 패리티 비트들의 개수에 상응하게 결정된 슬라이딩 윈도우 사이즈를 가지는 슬라이딩 윈도우의 슬라이딩에 상응하게 결정된다.
나눗셈 회로, 생성 다항식, 패리티 검사 행렬, 슬라이딩 윈도우, 슬라이딩 윈도우 사이즈

Description

블록 부호를 사용하는 통신 시스템에서 신호 송수신 장치 및 방법{APPARATUS AND METHOD FOR TRANSMITTING/RECEIVING SIGNAL IN A COMMUNICATION SYSTEM USING A BLOCK CODE}
도 1은 본 발명의 실시예에 따른 LDPC 부호를 사용하는 통신 시스템에서 신호 송신 장치의 구조를 도시한 도면
도 2는 본 발명의 실시예에 따른 LDPC 부호를 사용하는 통신 시스템에서 신호 수신 장치의 구조를 도시한 도면
도 3은 본 발명의 실시예에 따른 <제1조건>과 <제2조건>을 모두 만족하는 부분 행렬 H2 구조를 도시한 도면
도 4는 본 발명의 실시예에 따른 순회 부호를 생성하는 부호화기 구조를 도시한 도면
도 5는 본 발명의 실시예에 따른 슬라이딩 윈도우 방식을 사용하여 나눗셈 회로의 계수 벡터
Figure 112006075647010-pat00001
를 생성하는 동작을 개략적으로 도시한 도면
도 6은 도 1의 부호화기(111) 내부 구조를 도시한 도면
본 발명은 통신 시스템의 신호 송수신 장치 및 방법에 관한 것으로서, 특히 블록 부호(block code)를 사용하는 통신 시스템에서 신호를 송수신하는 장치 및 방법에 관한 것이다.
통신 시스템이 급속하게 발전해나감에 따라 무선 네트워크에서 유선 네트워크의 용량(capacity)에 근접하는 대용량 데이터를 송신할 수 있는 방식 개발이 요구되고 있다. 이렇게, 음성 위주의 서비스를 벗어나 영상, 무선 데이터 등의 다양한 정보를 처리하고 송신할 수 있는 고속 대용량 통신 시스템이 요구됨에 따라 적정한 채널 부호화(channel coding) 방식을 사용하여 시스템 송신 효율을 높이는 것이 시스템 성능 향상에 필수적인 요소로 작용하게 된다. 그러나, 통신 시스템은 일 예로 이동 통신 시스템일 경우 그 특성상 데이터를 송신할 때 채널의 상황에 상응하게 잡음(noise)과, 간섭(interference) 및 페이딩(fading) 등으로 인해 불가피하게 에러(error)가 발생하고, 따라서 상기 에러 발생으로 인한 데이터의 손실이 발생한다.
이러한 에러 발생으로 인한 데이터 손실을 감소시키기 위해서 채널의 특성에 상응하게 다양한 에러 제어 방식(error-control scheme)들을 사용함으로써 상기 통신 시스템의 신뢰도를 향상시킬 수 있다. 상기 에러 제어 방식들 중에서 가장 보편적으로 사용되고 있는 에러 제어 방식은 에러 정정 부호(error-correcting code)를 사용하는 방식 이다. 상기 에러 정정 부호의 대표적인 부호들로는 터보 부호(turbo code)와, 저밀도 패리티 검사(LDPC: Low Density Parity Check, 이하 'LDPC'라 칭하기로 한다) 부호 등이 있다. 여기서, 상기 LDPC 부호는 일종의 블록 부호이다.
상기 터보 부호는 종래 에러 정정을 위해 주로 사용되던 컨벌루셔널 부호(convolutional code)에 비하여 고속 데이터 송신시에 성능 이득이 우수한 것으로 알려져 있으며, 송신 채널에서 발생하는 잡음에 의한 에러를 효과적으로 정정하여 데이터 송신의 신뢰도를 높일 수 있다는 장점을 가진다. 또한, 상기 LDPC 부호는 이분(bipartite, 이하 'bipartite'라 칭하기로 한다) 그래프 상에서 합곱(sum-product) 알고리즘(algorithm)에 기반한 반복 복호(iterative decoding) 알고리즘을 사용하여 복호할 수 있다. 상기 LDPC 부호의 복호기(decoder)는 상기 합곱 알고리즘에 기반한 반복 복호 알고리즘을 사용하기 때문에 상기 터보 부호의 복호기에 비해 낮은 복잡도를 가질 뿐만 아니라 병렬 처리 복호기로 구현하는 것이 용이하다.
한편, Shannon의 채널 부호화 이론(channel coding theorem)은 채널의 용량을 초과하지 않는 데이터 레이트(data rate)에 한해 신뢰성 있는 통신이 가능하다고 밝히고 있다. 하지만 Shannon의 채널 부호화 이론에서는 최대 채널의 용량 한계까지의 데이터 레이트를 지원하는 채널 부호화 및 복호 방법에 대한 구체적인 제시는 전혀 없었다. 일반적으로, 블록(block) 크기가 굉장히 큰 랜덤(random) 부호는 Shannon의 채널 부호화 이론의 채널 용량 한계에 근접하는 성능을 나타내지만, MAP(maximum a posteriori) 또는 ML(maximum likelihood) 복호 방법을 사용할 경우 그 계산량에 있어 굉장한 로드(load)가 존재하여 실제 구현이 불가능하였다.
상기 터보 부호는 1993년 Berrou와 Glavieux, Thitimajshima에 의해 제안되었으며, Shannon의 채널 부호화 이론의 채널 용량 한계에 근접하는 우수한 성능을 가지고 있다. 상기 터보 부호의 제안으로 인해 부호의 반복 복호와 그래프 표현에 대한 연구가 활발하게 진행되었으며, 이 시점에서 Gallager가 1962년 이미 제안한바 있는 LDPC 부호가 새롭게 조명되었다. 또한, 상기 터보 부호와 LDPC 부호의 bipartite 그래프상에는 사이클(cycle)이 존재하는데, 상기 사이클이 존재하는 상기 LDPC 부호의 bipartite 그래프 상에서의 반복 복호는 준최적(suboptimal)이라는 것은 이미 잘 알려져 있는 사실이며, 상기 LDPC 부호는 반복 복호를 통해 우수한 성능을 가진다는 것 역시 실험적으로 입증된 바 있다. 지금까지 알려진 최고의 성능을 가지는 LDPC 부호는 블록 크기
Figure 112006075647010-pat00002
을 사용하여 비트 에러 레이트(BER: Bit Error Rate)
Figure 112006075647010-pat00003
에서 Shannon의 채널 부호화 이론의 채널 용량 한계에서 단지 0.04[dB] 정도의 차이를 가지는 성능을 나타낸다.
그런데, 상기 LDPC 부호는 상기 LDPC 부호의 특성상 컨벌루셔널 부호나 터보 부호에 비해 부호화 복잡도가 높아 실시간 부호화가 난이하다. 그래서, LDPC 부호의 부호화 복잡도를 감소시키기 위한 다양한 방식들이 제안된 바 있으며, 그 중 대표적인 방식이 Richardson-Urbanke 방식이다. 상기 Richardson-Urbanke 방식은 패리티 검사 행렬(parity check matrix)을 다수의 부분 행렬들로 분할하고, 그 부분 행렬들을 사용하여 정보 벡터(information vector)를 부호화함으로써 LDPC 부호를 생성하는 방식이다. 그런데, 상기 Richardson-Urbanke 방식을 사용할 경우에는 부 호화 복잡도를 감소시키는 것은 가능하지만, 비교적 짧은 길이를 가지는 LDPC 부호를 생성하는 것이 난이하다.
따라서, 본 발명의 목적은 블록 부호를 사용하는 통신 시스템에서 신호를 송수신하는 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 블록 부호를 사용하는 통신 시스템에서 부호화 복잡도를 감소시키면서도, 짧은 길이의 블록 부호를 생성하는 것이 가능한 블록 부호 생성 장치 및 방법을 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명의 장치는; 블록 부호를 사용하는 통신 시스템의 신호 송신 장치에 있어서, 정보 벡터를 생성 다항식에 상응하게 부호화하여 블록 부호로 생성하는 부호화기를 포함하며, 패리티 검사 행렬이 상기 정보 벡터에 매핑되는 제1부분 행렬과 패리티 벡터에 매핑되는 제2부분 행렬을 포함할 경우, 상기 생성 다항식이 포함하는 계수들은 상기 제2부분 행렬을 상기 패리티 벡터가 포함하는 패리티 비트들의 개수에 상응하게 결정된 슬라이딩 윈도우 사이즈를 가지는 슬라이딩 윈도우의 슬라이딩에 상응하게 결정됨을 특징으로 한다.
상기한 목적들을 달성하기 위한 본 발명의 다른 장치는; 블록 부호를 사용하는 통신 시스템의 신호 수신 장치에 있어서, 수신 신호를 패리티 검사 행렬에 상응하게 복호하여 정보 벡터로 복원하는 복호기를 포함하며, 상기 패리티 검사 행렬이 상기 정보 벡터에 매핑되는 제1부분 행렬과 패리티 벡터에 매핑되는 제2부분 행렬 을 포함할 경우, 상기 신호 수신 장치에 대응하는 신호 송신 장치에서 사용한 생성 다항식이 포함하는 계수들은 상기 제2부분 행렬을 상기 패리티 벡터가 포함하는 패리티 비트들의 개수에 상응하게 결정된 슬라이딩 윈도우 사이즈를 가지는 슬라이딩 윈도우의 슬라이딩에 상응하게 결정됨을 특징으로 한다.
상기한 목적들을 달성하기 위한 본 발명의 방법은; 블록 부호를 사용하는 통신 시스템의 신호 송신 장치에서 신호 송신 방법에 있어서. 정보 벡터를 생성 다항식에 상응하게 부호화하여 블록 부호로 생성하는 과정을 포함하며, 패리티 검사 행렬이 상기 정보 벡터에 매핑되는 제1부분 행렬과 패리티 벡터에 매핑되는 제2부분 행렬을 포함할 경우, 상기 생성 다항식이 포함하는 계수들은 상기 제2부분 행렬을 상기 패리티 벡터가 포함하는 패리티 비트들의 개수에 상응하게 결정된 슬라이딩 윈도우 사이즈를 가지는 슬라이딩 윈도우의 슬라이딩에 상응하게 결정됨을 특징으로 한다.
상기한 목적들을 달성하기 위한 본 발명의 다른 방법은; 블록 부호를 사용하는 통신 시스템의 신호 수신 장치에서 신호 수신 방법에 있어서, 수신 신호를 패리티 검사 행렬에 상응하게 복호하여 정보 벡터로 복원하는 과정을 포함하며, 상기 패리티 검사 행렬이 상기 정보 벡터에 매핑되는 제1부분 행렬과 패리티 벡터에 매핑되는 제2부분 행렬을 포함할 경우, 상기 신호 수신 장치에 대응하는 신호 송신 장치에서 사용한 생성 다항식이 포함하는 계수들은 상기 제2부분 행렬을 상기 패리티 벡터가 포함하는 패리티 비트들의 개수에 상응하게 결정된 슬라이딩 윈도우 사이즈를 가지는 슬라이딩 윈도우의 슬라이딩에 상응하게 결정됨을 특징으로 한다.
이하, 본 발명에 따른 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.
본 발명은 블록 부호(block code), 일 예로 저밀도 패리티 검사(LDPC: Low Density Parity Check, 이하 'LDPC'라 칭하기로 한다) 부호를 사용하는 통신 시스템에서 신호를 송수신하는 장치 및 방법을 제안한다. 또한, 본 발명은 LDPC 부호를 사용하는 통신 시스템에서 부호화 복잡도를 감소시키면서도, 비교적 짧은 길이의 LDPC 부호를 생성하는 것이 가능한 LDPC 생성 장치 및 방법을 제안한다.
도 1은 본 발명의 실시예에 따른 LDPC 부호를 사용하는 통신 시스템에서 신호 송신 장치의 구조를 도시한 도면이다.
상기 도 1을 참조하면, 먼저 상기 신호 송신 장치는 부호화기(encoder)(111)와, 변조기(modulator)(113)와, 송신기(115)를 포함한다. 먼저, 상기 신호 송신 장치에서 송신하고자 하는 정보 데이터, 즉 정보 벡터(information vector)가 발생되면, 상기 정보 벡터는 상기 부호화기(111)로 전달된다. 상기 부호화기(111)는 상기 정보 벡터를 미리 설정되어 있는 부호화 방식으로 부호화하여 부호어 벡터(codeword vector), 즉 LDPC 부호어로 생성한 후 상기 변조기(113)로 출력한다. 여기서, 상기 부호화 방식은 LDPC 부호화 방식이 되는 것이며, 상기 부호화기(111) 구조에 대해서는 하기에서 구체적으로 설명할 것이므로 그 상세한 설명을 생략하기 로 한다. 상기 변조기(113)는 상기 부호어 벡터를 미리 설정되어 있는 변조 방식으로 변조하여 변조 벡터으로 생성하여 상기 송신기(115)로 출력한다. 상기 송신기(115)는 상기 변조기(113)에서 출력한 변조 벡터를 입력하여 송신 신호 처리한 후 안테나를 통해 신호 수신 장치로 송신한다.
다음으로 도 2를 참조하여 본 발명의 실시예에 따른 LDPC 부호를 사용하는 통신 시스템의 신호 수신 장치 구조에 대해서 설명하기로 한다.
상기 도 2는 본 발명의 실시예에 따른 LDPC 부호를 사용하는 통신 시스템에서 신호 수신 장치의 구조를 도시한 도면이다.
상기 도 2를 참조하면, 상기 신호 수신 장치는 수신기(211)와, 복조기(de-modulator)(213)와, 복호기(decoder)(215)를 포함한다. 먼저, 신호 송신 장치에서 송신한 신호는 상기 신호 수신 장치의 안테나를 통해 수신되고, 상기 안테나를 통해 수신된 신호는 상기 수신기(211)로 전달된다. 상기 수신기(211)는 상기 수신 신호를 수신 신호 처리한 후 그 수신 신호 처리된 수신 벡터를 상기 복조기(213)로 출력한다. 상기 복조기(213)는 상기 수신기(211)에서 출력한 수신 벡터를 입력하여 상기 신호 송신 장치의 변조기, 즉 변조기(113)에서 적용한 변조 방식에 상응하는 복조 방식으로 복조한 후 그 복조한 복조 벡터를 상기 복호기(215)로 출력한다. 상기 복호기(215)는 상기 복조기(213)에서 출력한 복조 벡터를 입력하여 상기 신호 송신 장치의 부호화기, 즉 부호화기(111)에서 적용한 부호화 방식에 상응하는 복호 방식으로 복호한 후 그 복호한 신호를 최종적으로 복원된 정보 벡터로 출력한다.
그러면 여기서, 도 3 내지 도 6을 참조하여 상기 도 1의 부호화기(111) 구조 에 대해서 설명하기로 한다.
먼저, 상기 부호화기(111)는 하기와 같은 2가지 조건들을 만족할 경우 상기 LDPC 부호를 포함하는 모든 블록 부호에 적용 가능하다.
<제1조건>
블록 부호의 패리티 검사 행렬(parity check matrix) H가 정보 벡터에 매핑되는 시스테매틱 파트(systematic part)인 부분 행렬 H1과 패리티 벡터에 매핑되는 논시스테매틱 파트(nonsystematic part)인 부분 행렬 H2를 포함하고, 상기 부분 행렬 H2가 하삼각 행렬(lower triangular matrix) 형태를 가져야만 한다. 여기서, 시스테매틱 파트라 함은 그 특성이 시스테매틱한 파트를 나타내며, 상기 논시스테매틱 파트라함은 그 특성이 논시스테매틱한 파트를 나타낸다.
또한, 상기 패리티 검사 행렬은 블록 부호를 생성하는 생성 행렬로 사용되며, 상기 생성 행렬은 생성 다항식으로 표현 가능하다. 여기서, 상기 패리티 검사 행렬 H는 하기 수학식 1과 같이 나타낼 수 있다.
Figure 112006075647010-pat00004
<제2조건>
상기 하삼각 행렬 형태를 가지는 부분 행렬 H2에서 대각 엘리먼트(diagonal element)가 모두 0이 아닌(non-zero) 값, 일 예로 1의 값을 가져야만 한다. 상기 <제1조건>과 <제2조건>을 모두 만족하는 부분 행렬 H2 구조가 도 3에 도시되어 있다.
상기 도 3은 본 발명의 실시예에 따른 <제1조건>과 <제2조건>을 모두 만족하는 부분 행렬 H2 구조를 도시한 도면이다.
상기 도 3에 도시되어 있는 부분 행렬 H2는 하삼각 행렬 형태를 가지므로 상기 <제1조건>을 만족하며, 또한 대각 엘리먼트들이 모두 1의 값을 가지므로 상기 <제2조건>을 만족한다.
한편, 부호어(codeword) c를 메시지 벡터(message vector)와 패리티 벡터로 구분하여 표현하면 하기 수학식 2와 같이 나타낼 수 있다.
Figure 112006075647010-pat00005
그리고, 블록 부호의 특성에 의해 하기 수학식 3과 같은 관계가 성립된다.
Figure 112006075647010-pat00006
상기 수학식 3에서 T는 이항(transpose) 연산을 나타낸다.
또한,
Figure 112006075647010-pat00007
이라고 가정할 경우, 하기 수학식 4와 같은 관계가 성립된다. 여기서,
Figure 112006075647010-pat00008
의 관계가 성립하는 이유는 정보 벡터 s에 대응되는 부분 행렬 H1은 시스테매틱 파트이기 때문에 상기 정보 벡터 s를 상기 부분 행렬 H1와 행렬곱 하여 생성된 메시지 벡터 m은 상기 정보 벡터 s와 동일하기 때문이다.
Figure 112006075647010-pat00009
여기서, 상기 부분 행렬 H2를 하기 수학식 5와 같다고 가정하기로 한다.
Figure 112006075647010-pat00010
상기 수학식 5에서, i는 부분 행렬 H2의 행(row) 인덱스(index)를 나타내며, j는 부분 행렬 H2의 열(column) 인덱스를 나타낸다.
상기 부분 행렬 H2을 상기 수학식 5와 같이 가정할 경우, 상기 수학식 4는 하기 수학식 6과 같이 나타낼 수 있다.
Figure 112006075647010-pat00011
상기 수학식 6에서 상기 부분 행렬 H2가 상기 <제1조건> 및 <제2조건>을 만족하면, i<j일 경우 hij = 0이고, i = j일 경우 hij = 1이므로 하기 수학식 7과 같은 관계가 성립된다.
Figure 112006075647010-pat00012
상기 수학식 7과 같은 관계가 성립될 경우 하기 수학식 8과 같은 관계 역시 성립된다.
Figure 112006075647010-pat00013
상기 수학식 8에 나타낸 바와 같이, 패리티 벡터가 포함하는 i번째 패리티 비트 pi는 이미 정보 벡터가 포함하는 i번째 정보 비트 si를 이미 알고 있기 때문에, 그 이전의 패리티 비트들, 즉 p0 ~ pi-1을 사용하여 순차적으로 생성할 수 있다.
한편, 상기 부호화기(111)는 쉬프트 레지스터(shift register)를 사용하는 나눗셈 회로(division circuit)로 구현 가능하다. 그러면 여기서, 도 4를 참조하여 블록 부호인 순회 부호를 생성하기 위한 부호화기 구조에 대해서 설명하기로 하며, 상기 순회 부호를 생성하는 부호화기는 나눗셈 회로로 구현된다.
상기 도 4는 본 발명의 실시예에 따른 순회 부호를 생성하는 부호화기 구조를 도시한 도면이다.
상기 도 4에 도시한 바와 같이 상기 순회 부호를 생성하는 부호화기는 나눗셈 회로로 구현 가능하며, 상기 나눗셈 회로는 상기 순회 부호의 생성 다항식에 상응하게 구현된다. 여기서, 상기 순회 부호의 생성 다항식은 하기 수학식 9와 같이 나타낼 수 있다.
Figure 112006075647010-pat00014
여기서, 상기 g0 내지 gw -1이 상기 생성 다항식의 계수들이 되며, 상기 생성 다항식의 계수들이 결국 상기 나눗셈 회로의 계수들이 되는 것이다.
또한, 상기 도 4에서 해당 시점 t = (i-1)에서 쉬프트 레지스터 R1에 저장되 는 값 pi는 나눗셈 회로, 즉 순회 부호를 생성하는 부호화기의 출력값이며, 오른쪽으로 천이가 수행된다. 각 시점에서 쉬프트 레지스터에 저장되는 출력값은 하기 수학식 10에 나타낸 바와 같다.
Figure 112006075647010-pat00015
Figure 112006075647010-pat00016
Figure 112006075647010-pat00017
Figure 112006075647010-pat00018
상기 수학식 10에 나타낸 바와 같이, t = w-1인 시점에서 쉬프트 레지스터 R1에 저장되는 나눗셈 회로의 출력 pw는 하기 수학식 11에 나타낸 바와 같다.
Figure 112006075647010-pat00019
상기 수학식 11에 나타낸 바와 같은 나눗셈 회로의 출력 pw는 상기 수학식 8에 나타낸 바와 같은 블록 부호의 부호화 동작과 유사한 형태를 가진다. 따라서, 상기 수학식 6에서 부분 행렬 H2가 상기 <제1조건> 및 <제2조건>을 만족할 경우, 부 호화가 수행되는 시점인 t = i에서 나눗셈 회로의 계수(coefficient) gi는 hij가 되며, 계수 gi는 시점 i에 상응하게 hij로 변화하는(time-varying) 특성을 가진다. 시간에 상응하게 가변하는 나눗셈 회로의 계수 벡터
Figure 112006075647010-pat00020
는 도 5에 도시한 바와 같은 슬라이딩 윈도우(sliding window) 방식으로 구현 가능하다.
상기 도 5는 본 발명의 실시예에 따른 슬라이딩 윈도우 방식을 사용하여 나눗셈 회로의 계수 벡터
Figure 112006075647010-pat00021
를 생성하는 동작을 개략적으로 도시한 도면이다.
상기 도 5에 도시되어 있는 바와 같이 상기 슬라이딩 윈도우 방식을 사용할 경우의 슬라이딩 윈도우의 사이즈(size)는 w이며, 상기 슬라이딩 윈도우 사이즈 w는 패리티 벡터가 포함하는 패리티 비트들의 개수가 M인 경우에 해당한다. 여기서, 상기 슬라이딩 윈도우 사이즈는 부분 행렬 H2의 각 행에서 1의 값을 가지는 엘리먼트들간의 최대 거리를 나타낸다. 이 경우, 상기 부분 행렬 H2에 상응하는 나눗셈 회로를 표현하는 생성 다항식(generator polynomial)은 그 차수가 w가 되며, 따라서 w개의 쉬프트 레지스터들을 포함해야만 한다.
상기 도 5에서 그 슬라이딩 윈도우 사이즈가 w인 슬라이딩 윈도우를 부분 행렬 H2의 첫 번째 행에서 마지막 행까지 슬라이딩한다고 가정하고, 상기 슬라이딩 윈도우가 상기 부분 행렬 H2의 첫 번째 행에 위치할 경우의 시점을 t = 0라고 가정하고, 상기 슬라이딩 윈도우가 상기 부분 행렬 H2의 마지막 행에 위치할 경우의 시점 을 t = M-1이라고 가정하기로 한다. 이 경우, 슬라이딩 윈도우 상에 기재되는 부분 행렬 H2의 엘리먼트들이 상기 생성 다항식의 계수들이 되는 것이며, 상기 생성 다항식의 계수들은 상기 슬라이딩 윈도우의 슬라이딩에 상응하게 0 혹은 1의 값을 가지는 형태로 변화하게 된다.
그러면 다음으로 도 6을 참조하여 도 1의 부호화기(111) 내부 구조에 대해서 설명하기로 한다.
상기 도 6은 도 1의 부호화기(111) 내부 구조를 도시한 도면이다.
상기 도 6을 참조하면, 상기 부호화기(111)는 직렬/병렬 변환기(S/P: Serial to Parallel converter)와,
Figure 112006075647010-pat00022
곱셈기와, 병렬/직렬 변환기(P/S: Parallel to Serial converter)와, 다수의 가산기들과, 다수의 곱셈기들과, 다수의 쉬프트 레지스터들을 포함한다. 여기서, 상기 다수의 곱셈기들 각각에는 블록 부호를 생성하기 위한 생성 다항식의 계수들 각각이 일대일로 매핑되어 곱해지며, 상기 생성 다항식의 계수들은 결과적으로 상기 슬라이딩 윈도우에 상응하게 결정된다.
상기 도 6에 나타낸 바와 같이, 정보 벡터
Figure 112006075647010-pat00023
가 입력되면, 상기 정보 벡터 s는 상기 직렬/병렬 변환기로 입력되고, 상기 직렬/병렬 변환기는 상기 정보 벡터 s를 병렬 변환하여 상기
Figure 112006075647010-pat00024
곱셈기로 출력한다. 상기
Figure 112006075647010-pat00025
곱셈기는 상기 직렬/병렬 변환기에서 출력한 신호를 입력하여
Figure 112006075647010-pat00026
와 곱 한 후 상기 병렬/직렬 변환기로 출력한다. 상기 병렬/직렬 변환기는 상기
Figure 112006075647010-pat00027
곱셈기에서 출력한 신호를 입력하여 다시 직렬 변환한 후 가산기로 출력하고, 이후의 쉬프트 레지스터들과, 가산기들 및 곱셈기들의 동작은 상기 도 4에서 설명한 나눗셈 회로의 동작과 동일하므로 여기서는 그 상세한 설명을 생략하기로 한다.
또한, 상기 도 6에서 생성 다항식의 계수들 각각이 곱해지는 곱셈기들을 스위치로 구현할 수도 있음은 물론이다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같은 본 발명은, 블록 부호를 사용하는 통신 시스템에서 나눗셈 회로를 통해 블록 부호를 생성하는 것을 가능하게 하여 비교적 짧은 길이의 블록 부호, 특히 LDPC 부호를 생성하는 것을 가능하게 한다는 이점을 가진다.

Claims (16)

  1. 블록 부호를 사용하는 통신 시스템의 신호 송신 장치에서 신호 송신 방법에 있어서.
    정보 벡터를 생성 다항식에 상응하게 부호화하여 블록 부호로 생성하는 과정을 포함하며,
    패리티 검사 행렬이 상기 정보 벡터에 매핑되는 제1부분 행렬과 패리티 벡터에 매핑되는 제2부분 행렬을 포함할 경우, 상기 생성 다항식이 포함하는 계수들은 상기 제2부분 행렬을 상기 패리티 벡터가 포함하는 패리티 비트들의 개수에 상응하게 결정된 슬라이딩 윈도우 사이즈를 가지는 슬라이딩 윈도우의 슬라이딩에 상응하게 결정됨을 특징으로 하는 신호 송신 장치에서 신호 송신 방법.
  2. 제1항에 있어서,
    상기 생성한 블록 부호를 송신하는 과정을 더 포함하는 신호 송신 장치에서 신호 송신 방법.
  3. 제1항에 있어서,
    상기 제1부분 행렬은 시스테매틱(systematic)한 특성을 가지며, 상기 제2부 분 행렬은 논시스테매틱(nonsystematic)한 특성을 가지며, 상기 제2부분 행렬은 하삼각 행렬(lower triangular matrix) 형태를 가짐을 특징으로 하는 신호 송신 장치에서 신호 송신 방법.
  4. 제3항에 있어서,
    상기 패리티 벡터는 하기 수학식 12에 상응하게 생성됨을 특징으로 하는 신호 송신 장치에서 신호 송신 방법.
    Figure 112013007717505-pat00028
    상기 수학식 12에서, w는 슬라이딩 윈도우 사이즈를 나타내며, 상기 윈도우 사이즈는 상기 제2부분 행렬의 각 행이 포함하는 엘리먼트들중 양의 정수 또는 음의 정수 값을 가지는 엘리먼트간의 최대 거리를 나타내며, j는 상기 제2부분 행렬의 열 인덱스를 나타내며, pw는 상기 패리티 벡터가 포함하는 w번째 패리티 비트를 나타내며, sw는 상기 정보 벡터가 포함하는 w번째 정보 비트를 나타내며, gj는 j번째 생성 다항식 계수를 나타냄.
  5. 블록 부호를 사용하는 통신 시스템의 신호 송신 장치에 있어서,
    정보 벡터를 생성 다항식에 상응하게 부호화하여 블록 부호로 생성하는 부호화기를 포함하며,
    패리티 검사 행렬이 상기 정보 벡터에 매핑되는 제1부분 행렬과 패리티 벡터에 매핑되는 제2부분 행렬을 포함할 경우, 상기 생성 다항식이 포함하는 계수들은 상기 제2부분 행렬을 상기 패리티 벡터가 포함하는 패리티 비트들의 개수에 상응하게 결정된 슬라이딩 윈도우 사이즈를 가지는 슬라이딩 윈도우의 슬라이딩에 상응하게 결정됨을 특징으로 하는 신호 송신 장치.
  6. 제5항에 있어서,
    상기 신호 송신 장치는;
    상기 생성한 블록 부호를 송신하는 송신기를 더 포함하는 신호 송신 장치.
  7. 제5항에 있어서,
    상기 제1부분 행렬은 시스테매틱(systematic)한 특성을 가지며, 상기 제2부분 행렬은 논시스테매틱(nonsystematic)한 특성을 가지며, 상기 제2부분 행렬은 하삼각 행렬(lower triangular matrix) 형태를 가짐을 특징으로 하는 신호 송신 장치.
  8. 제7항에 있어서,
    상기 패리티 벡터는 하기 수학식 13에 상응하게 생성됨을 특징으로 하는 신호 송신 장치.
    Figure 112013007717505-pat00029
    상기 수학식 13에서, w는 슬라이딩 윈도우 사이즈를 나타내며, 상기 윈도우 사이즈는 상기 제2부분 행렬의 각 행이 포함하는 엘리먼트들중 양의 정수 또는 음의 정수 값을 가지는 엘리먼트간의 최대 거리를 나타내며, j는 상기 제2부분 행렬의 열 인덱스를 나타내며, pw는 상기 패리티 벡터가 포함하는 w번째 패리티 비트를 나타내며, sw는 상기 정보 벡터가 포함하는 w번째 정보 비트를 나타내며, gj는 j번째 생성 다항식 계수를 나타냄.
  9. 제7항에 있어서,
    상기 부호화기가 나눗셈 회로로 구현될 경우, 상기 나눗셈 회로의 계수들은 상기 생성 다항식 계수들과 일대일로 매핑됨을 특징으로 하는 신호 송신 장치.
  10. 블록 부호를 사용하는 통신 시스템의 신호 수신 장치에서 신호 수신 방법에 있어서,
    수신 신호를 패리티 검사 행렬에 상응하게 복호하여 정보 벡터로 복원하는 과정을 포함하며,
    상기 패리티 검사 행렬이 상기 정보 벡터에 매핑되는 제1부분 행렬과 패리티 벡터에 매핑되는 제2부분 행렬을 포함할 경우, 상기 신호 수신 장치에 대응하는 신호 송신 장치에서 사용한 생성 다항식이 포함하는 계수들은 상기 제2부분 행렬을 상기 패리티 벡터가 포함하는 패리티 비트들의 개수에 상응하게 결정된 슬라이딩 윈도우 사이즈를 가지는 슬라이딩 윈도우의 슬라이딩에 상응하게 결정됨을 특징으로 하는 신호 수신 장치에서 신호 수신 방법.
  11. 제10항에 있어서,
    상기 제1부분 행렬은 시스테매틱(systematic)한 특성을 가지며, 상기 제2부분 행렬은 논시스테매틱(nonsystematic)한 특성을 가지며, 상기 제2부분 행렬은 하삼각 행렬(lower triangular matrix) 형태를 가짐을 특징으로 하는 신호 수신 장치에서 신호 수신 방법.
  12. 제11항에 있어서,
    상기 패리티 벡터는 하기 수학식 14에 상응하게 생성됨을 특징으로 하는 신호 수신 장치에서 신호 수신 방법.
    Figure 112013007717505-pat00030
    상기 수학식 14에서, w는 슬라이딩 윈도우 사이즈를 나타내며, 상기 윈도우 사이즈는 상기 제2부분 행렬의 각 행이 포함하는 엘리먼트들중 양의 정수 또는 음의 정수 값을 가지는 엘리먼트간의 최대 거리를 나타내며, j는 상기 제2부분 행렬의 열 인덱스를 나타내며, pw는 상기 패리티 벡터가 포함하는 w번째 패리티 비트를 나타내며, sw는 상기 정보 벡터가 포함하는 w번째 정보 비트를 나타내며, gj는 j번째 생성 다항식 계수를 나타냄.
  13. 블록 부호를 사용하는 통신 시스템의 신호 수신 장치에 있어서,
    수신 신호를 패리티 검사 행렬에 상응하게 복호하여 정보 벡터로 복원하는 복호기를 포함하며,
    상기 패리티 검사 행렬이 상기 정보 벡터에 매핑되는 제1부분 행렬과 패리티 벡터에 매핑되는 제2부분 행렬을 포함할 경우, 상기 신호 수신 장치에 대응하는 신 호 송신 장치에서 사용한 생성 다항식이 포함하는 계수들은 상기 제2부분 행렬을 상기 패리티 벡터가 포함하는 패리티 비트들의 개수에 상응하게 결정된 슬라이딩 윈도우 사이즈를 가지는 슬라이딩 윈도우의 슬라이딩에 상응하게 결정됨을 특징으로 하는 신호 수신 장치.
  14. 제13항에 있어서,
    상기 제1부분 행렬은 시스테매틱(systematic)한 특성을 가지며, 상기 제2부분 행렬은 논시스테매틱(nonsystematic)한 특성을 가지며, 상기 제2부분 행렬은 하삼각 행렬(lower triangular matrix) 형태를 가짐을 특징으로 하는 신호 수신 장치.
  15. 제14항에 있어서,
    상기 패리티 벡터는 하기 수학식 15에 상응하게 생성됨을 특징으로 하는 신호 수신 장치.
    Figure 112013007717505-pat00031
    상기 수학식 15에서, w는 슬라이딩 윈도우 사이즈를 나타내며, 상기 윈도우 사이즈는 상기 제2부분 행렬의 각 행이 포함하는 엘리먼트들중 양의 정수 또는 음의 정수 값을 가지는 엘리먼트간의 최대 거리를 나타내며, j는 상기 제2부분 행렬의 열 인덱스를 나타내며, pw는 상기 패리티 벡터가 포함하는 w번째 패리티 비트를 나타내며, sw는 상기 정보 벡터가 포함하는 w번째 정보 비트를 나타내며, gj는 j번째 생성 다항식 계수를 나타냄.
  16. 제15항에 있어서,
    상기 복호기에 대응하는 부호화기가 나눗셈 회로로 구현될 경우, 상기 나눗셈 회로의 계수들은 상기 생성 다항식 계수들과 일대일로 매핑됨을 특징으로 하는 신호 수신 장치.
KR1020060102064A 2006-10-19 2006-10-19 블록 부호를 사용하는 통신 시스템에서 신호 송수신 장치및 방법 KR101279283B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060102064A KR101279283B1 (ko) 2006-10-19 2006-10-19 블록 부호를 사용하는 통신 시스템에서 신호 송수신 장치및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060102064A KR101279283B1 (ko) 2006-10-19 2006-10-19 블록 부호를 사용하는 통신 시스템에서 신호 송수신 장치및 방법

Publications (2)

Publication Number Publication Date
KR20080035404A KR20080035404A (ko) 2008-04-23
KR101279283B1 true KR101279283B1 (ko) 2013-06-26

Family

ID=39574396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060102064A KR101279283B1 (ko) 2006-10-19 2006-10-19 블록 부호를 사용하는 통신 시스템에서 신호 송수신 장치및 방법

Country Status (1)

Country Link
KR (1) KR101279283B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100869567B1 (ko) * 2008-07-03 2008-11-21 주식회사 유비콘테크놀로지 무선 ｕｓｂ 시스템의 데이터 송수신 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040034699A (ko) * 2001-09-06 2004-04-28 인터디지탈 테크날러지 코포레이션 Ｍａｐ 디코더용 파이프라인 구조
KR20050025075A (ko) * 2003-09-04 2005-03-11 더 디렉티브 그룹, 인크. 저밀도 패리티 검사 부호화 신호의 전송을 지원하는 방법,인코더 및 송신기
WO2005069775A2 (en) 2004-01-15 2005-08-04 Sandbridge Technologies, Inc. A method of reed-solomon encoding and decoding
KR100517983B1 (ko) 2002-12-28 2005-10-04 엘지전자 주식회사 비터비 복호기의 전송오류율 측정장치 및 그 운용방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040034699A (ko) * 2001-09-06 2004-04-28 인터디지탈 테크날러지 코포레이션 Ｍａｐ 디코더용 파이프라인 구조
KR100517983B1 (ko) 2002-12-28 2005-10-04 엘지전자 주식회사 비터비 복호기의 전송오류율 측정장치 및 그 운용방법
KR20050025075A (ko) * 2003-09-04 2005-03-11 더 디렉티브 그룹, 인크. 저밀도 패리티 검사 부호화 신호의 전송을 지원하는 방법,인코더 및 송신기
WO2005069775A2 (en) 2004-01-15 2005-08-04 Sandbridge Technologies, Inc. A method of reed-solomon encoding and decoding

Also Published As

Publication number Publication date
KR20080035404A (ko) 2008-04-23

Similar Documents

Publication Publication Date Title
US7653859B2 (en) System, apparatus and method for transmitting and receiving data coded by low density parity check code having variable coding rate
US6686853B2 (en) Method and apparatus for iterative decoding
CA2563642C (en) Apparatus and method for encoding and decoding a block low density parity check code
US8443265B2 (en) Method and apparatus for map decoding and turbo decoder using the same
US6910170B2 (en) Pre-decoder for a turbo decoder, for recovering punctured parity symbols, and a method for recovering a turbo code
KR101444458B1 (ko) 통신 시스템에서 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
EP1596501A1 (en) Apparatus and method for encoding and decoding block low density parity check codes with a variable coding rate
EP1701450A1 (en) Channel interleaving/deinterleaving for a communication system using a low density parity check (LDPC) code
EP1592137A1 (en) Apparatus and method for coding/decoding block low density parity check code with variable block length
US8539304B1 (en) Parallel encoder for low-density parity-check (LDPC) codes
EP1628401A1 (en) Apparatus and method for coding/decoding block low density parity check code with variable block length
US20110138258A1 (en) Encoding device and decoding device
CN107231158B (zh) 一种极化码迭代接收机、系统和极化码迭代译码方法
EP1589663A1 (en) System, apparatus and method for transmitting and receiving data coded by low density parity check code having variable coding rate
KR100369561B1 (ko) 터보 코드용 인코더 및 디코더
US20090019334A1 (en) Error correction system using concatenated codes
US8219868B1 (en) Quasi-cyclic low-density parity-check (QC-LDPC) encoder
EP4062540A1 (en) Spatially coupled forward error correction encoding method and device using generalized error locating codes as component codes
EP3713096A1 (en) Method and device for decoding staircase code, and storage medium
KR20160031781A (ko) 이진 직렬 연결된 부호를 사용하는 시스템에서 복호 방법 및 장치
US8700979B2 (en) Error correcting code decoding device, decoding method, and mobile station apparatus
KR101279283B1 (ko) 블록 부호를 사용하는 통신 시스템에서 신호 송수신 장치및 방법
JP5523064B2 (ja) 復号装置及び方法
WO2009102012A1 (ja) 復号化装置、復号化方法、復号化プログラム、受信装置、及び通信システム
JP3514213B2 (ja) 直接連接畳込み符号器、及び、直接連接畳込み符号化方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160614

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170519

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 7