JP3935471B2 - 最大事後確率(map)復号器のためのパイプラインアーキテクチャ - Google Patents
最大事後確率(map)復号器のためのパイプラインアーキテクチャ Download PDFInfo
- Publication number
- JP3935471B2 JP3935471B2 JP2003527681A JP2003527681A JP3935471B2 JP 3935471 B2 JP3935471 B2 JP 3935471B2 JP 2003527681 A JP2003527681 A JP 2003527681A JP 2003527681 A JP2003527681 A JP 2003527681A JP 3935471 B2 JP3935471 B2 JP 3935471B2
- Authority
- JP
- Japan
- Prior art keywords
- reverse
- metric
- stage
- memory
- calculated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N5/00—Computing arrangements using knowledge-based models
- G06N5/04—Inference or reasoning models
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3972—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using sliding window techniques or parallel windows
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
- H03M13/6505—Memory efficient implementations
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Artificial Intelligence (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computational Linguistics (AREA)
- Software Systems (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Image Processing (AREA)
- Analogue/Digital Conversion (AREA)
Description
Claims (26)
- 受信された信号の2値状態を判定する出力計算を実行するために必要とされるフォワードおよびリバースメトリックを計算する方法であって、
(a)前記フォワードメトリックの計算を2つのステージで実行するステップであって、前記フォワードメトリック計算の第1グループを第1ステージにおいて計算し、引き続いて前記フォワードメトリック計算の第2グループを第2ステージにおいて計算するステップと、
(b)リバースメトリック値と共に使用するために、前記第1ステージの間に計算されたフォワードメトリック値をメモリから読み出し、前記出力計算を実行するステップと、
(c)前記第1ステージに引き続いて、前記第2ステージにおいて前記リバースメトリック計算を実行するステップと、
(d)前記リバースメトリック計算が実行されているときに、前記フォワードメトリック計算の後半を実行するステップと、
(e)前記第1ステージにおいて実行された前記フォワードメトリック計算のそれぞれを格納するステップと、
(f)前記第1ステージの間に計算されたフォワードメトリック値が出力計算において使用するために読み出されたメモリ位置に、前記第2ステージの間に計算された各フォワードメトリック値を、前記第1ステージの間に計算された各フォワードメトリック値を格納した順序と逆の順序で書き込むステップと
を備えることを特徴とする方法。 - 前記第1ステージにおいて計算された前記フォワードメトリック値および前記第2ステージにおいて計算された前記リバースメトリック値を利用して出力計算を実行するステップをさらに備えることを特徴とする請求項1に記載の方法。
- ステップ(e)およびステップ(f)は、クロック信号の共通のクロックエッジを適用することにより実行されることを特徴とする請求項1に記載の方法。
- 前記第2ステージにおいて計算された前記フォワードメトリック値とともに使用するために、前記第2ステージに引き続く第3ステージにおいてリバースメトリック計算を実行し、前記第2ステージの間に計算された前記フォワードメトリック値および前記第3ステージの間に計算されたリバースメトリック値を利用して出力計算を実行するステップをさらに備えることを特徴とする請求項2に記載の方法。
- それぞれ付随するパリティビットを伴い、かつ雑音により乱されている可能性があるデータビットを受信するターボ復号器を動作させる方法であって、
(a)2つの連続した時間間隔においてフォワードメトリック計算を実行するステップであって、フォワードメトリック計算の第1グループが、第1の時間間隔において計算されるステップと、
(b)前記第1の時間間隔の間に実行された前記フォワードメトリック計算のそれぞれをメモリに格納するステップと、
(c)外部値計算においてリバースメトリック値とともに使用するために、前記第1の時間間隔の間に計算されたそれぞれのフォワードメトリック値を、前記第1の時間間隔の間に計算された各フォワードメトリック値を格納した順序と逆の順序で前記メモリから読み出すステップと、
(d)前記第1の時間間隔に続く第2の時間間隔の間で、かつ前記第1の時間間隔の間に実行された前記フォワードメトリック計算の完了の後に、リバースメトリック計算を実行するステップと、
(e)前記第1の時間間隔の間に計算された各フォワードメトリック値が前記メモリから読み出されたメモリ位置に、前記第2の時間間隔の間に計算された各フォワードメトリック値を、前記第1の時間間隔の間に計算された各フォワードメトリック値を格納した順序と逆の順序で書き込むステップと
を備えることを特徴とする方法。 - 受信された信号の2値状態を判定するための計算を実行するために必要とされるフォワードおよびリバースメトリックを計算する方法であって、
(a)外部メモリにおけるメモリ位置を生成するステップと、
(b)雑音またはこれと同様なものにより乱されている可能性があるデータビットおよび付随するパリティビットを備える信号を受信するステップと、
(c)前記データビット、付随するパリティビット、メモリ位置、および初期外部値を格納するステップと、
(d)前記データビット、付随するパリティビット、および初期外部値に基づいて第1組のフォワードメトリック値を計算するステップと、
(e)計算された前記第1組のフォワードメトリック値をフォワードメトリックメモリに格納するステップと、
(f)外部値計算においてリバースメトリック値とともに使用するために、計算された前記第1組のフォワードメトリック値を、格納した順序と逆の順序で前記フォワードメトリックメモリから読み出すステップと、
(g)前記リバースメトリック値が計算されている間に、第2組のフォワードメトリック値を計算するためにステップ(a)からステップ(c)を実行するステップと、
(h)前記外部値計算において使用するために、前記第1組のフォワードメトリック値の1つが読み出された位置と同一のメモリ位置に、前記第2組のフォワードメトリック値のそれぞれを、前記第1組のフォワードメトリック値を格納した順序と逆の順序で格納するステップと
を備えることを特徴とする方法。 - 受信された信号の2値状態を判定するための計算を実行するために要求されたフォワードメトリック(α)およびリバースメトリック(β)を計算するための方法であって、
(a)信号が雑音またはこれと同様なものにより乱されている可能性があり、それぞれ付随するパリティビットを有するデータビットを備える信号を受信するステップと、
(b)外部値を格納するために外部メモリにおけるメモリ位置を生成するステップと、
(c)第1のデータビット、付随するパリティビット、メモリ位置、および初期外部値を第1のメモリに格納するステップと、
(d)前記データビット、付随するパリティビット、および初期外部値に基づいて第1組のフォワードメトリック値を計算するステップと、
(e)計算された前記第1組のフォワードメトリック値をフォワードメトリックメモリに格納するステップと、
(f)外部値計算においてリバースメトリック値とともに使用するために、計算された前記第1組のフォワードメトリック値を、格納した順序と逆の順序で前記フォワードメトリックメモリから読み出すステップと、
(g)前記リバースメトリック値が計算されている間に、第2組のフォワードメトリック値を計算するためにステップ(a)からステップ(c)を実行するステップと、
(h)前記外部値計算において使用するために、前記第1組のフォワードメトリック値の1つが読み出された位置と同一のメモリ位置に、前記第2組のフォワードメトリック値を、前記第1組のフォワードメトリック値を格納した順序と逆の順序で格納するステップと
を備えることを特徴とする方法。 - 受信された信号の2値状態を判定するための計算を実行するために要求されたフォワードおよびリバースメトリックを計算するためのターボ復号器において使用するための格納方法であって、
(a)フォワードメトリック値の第1グループをメモリにおいて所定の順序で格納するステップと、
(b)最後に計算されたものから最初に計算されたものへの順序で格納されたフォワードメトリック値を読み出すステップと、
(c)所定の順序でフォワードメトリック値の第2のグループを格納することにより、前記第2グループの最初に計算されたフォワードメトリック値が、前記第2のグループの最後に計算されたフォワードメトリック値が読み出されたメモリ位置に格納されるステップと
を備えることを特徴とする格納方法。 - 前記メモリから読み出された前記フォワードメトリック値に基づいてリバースメトリック値を計算するステップをさらに備えることを特徴とする請求項8に記載の格納方法。
- 受信された信号の2値状態を判定するための計算を実行するために要求されたフォワードおよびリバースメトリックを計算するためのターボ復号器において使用するための装置であって、
データビットおよび付随するパリティビットを格納する第1のメモリと、
フォワードメトリックメモリと、
前記データビットおよび付随するパリティビットに基づいてフォワードメトリック値の第1グループを計算する手段と、
フォワードメトリック値の前記第1グループを前記メモリにおいて所定の順序で格納する手段と、
格納されたフォワードメトリック値の前記第1グループを、最後に計算されたものから最初に計算されたものへの順序で前記メモリから読み出す手段と、
前記計算する手段を制御して、フォワードメトリック値の前記第1のグループの計算に引き続く、フォワードメトリック値の第2グループを計算する手段と、
所定の順序で、フォワードメトリック値の前記第2グループを前記フォワードメトリックメモリに格納することにより、前記第2グループの最初に計算されたフォワードメトリック値を、前記第1グループの最後に計算されたフォワードメトリック値が読み出されたメモリ位置に格納する手段と
を備えることを特徴とする装置。 - フォワードメトリック値の前記第1のグループの計算の間に、前記第1のメモリから読み出された前記データビットおよび付随するパリティビットに基づくリバースメトリック値を計算する第2手段をさらに備えることを特徴とする請求項10に記載の装置。
- 受信された信号の2値状態を判定するための出力計算を実行するために要求されたフォワードおよびリバースメトリックを計算するための方法であって、
(a)前記リバースメトリックの計算を2つのステージで実行するステップであって、前記リバースメトリック計算の第1グループが第1ステージにおいて計算され、引き続きリバースメトリック計算の第2グループが第2ステージにおいて計算されるステップと、
(b)前記第1ステージにおいて実行された前記リバースメトリック計算のそれぞれをメモリに格納するステップと、
(c)前記出力計算において使用するため、前記第1ステージの間に計算された前記リバースメトリック値を、格納した順序と逆の順序で前記メモリから読み出すステップと、
(d)リバースメトリック計算の前記第1ステージの完了の後で、かつリバースメトリック計算の前記第2ステージの前に、前記フォワードメトリック計算を実行するステップと、
(e)前記第1ステージの間に計算されたリバースメトリック値が読み出されたメモリ位置に、前記第2ステージの間に計算された各リバースメトリック値を、前記第1ステージの間に計算されたリバースメトリック値を格納した順序と逆の順序で書き込むステップと
を備えることを特徴とする方法。 - 前記第1ステージにおいて計算された前記リバースメトリック値および前記第2ステージにおいて計算された前記フォワードメトリック値を利用して出力計算を実行するステップをさらに備えることを特徴とする請求項12に記載の方法。
- ステップ(c)およびステップ(e)は、クロック信号の共通のクロックエッジを適用して実行されることを特徴とする請求項12に記載の方法。
- 前記第2ステージに引き続く第3ステージにおいて、前記第2ステージにおいて計算された前記リバースメトリック値に対応するフォワードメトリック計算を実行するステップと、
前記第2ステージの間に計算された前記リバースメトリック値および前記第3ステージの間に計算された前記フォワードメトリック値を利用して出力計算を実行するステップと
をさらに備えることを特徴とする請求項13に記載の方法。 - データビットおよび関連付けられたパリティビットを含み、かつ伝送チャネルにおける雑音により乱されている可能性がある、遠隔地から受信された前記伝送信号を復号するための方法であって、
(a)第1の時間間隔の間に、送信地から受信されたそれぞれのデータビットおよびその付随するパリティビットに対するリバースメトリック値を計算するステップと、
(b)各リバースメトリック値を第1のメモリに格納するステップと、
(c)それぞれの受信されたデータビットおよび付随するパリティビットをそれらが受信されたときにローカルメモリに格納するステップと、
(d)外部値を計算する際に使用するために、前記第1のメモリからリバースメトリック値を、格納した順序と逆の順序で読み出すステップと、
(e)フォワードメトリック値を計算するために、以前に前記ローカルメモリに格納されている前記データビットおよび付随するパリティビットを利用するステップと、
(f)前記第1の時間間隔に続く第2の時間間隔の間に、前記第2の時間間隔の間に受信されたデータビットおよび付随するパリティビットに対するリバースメトリック値を計算し、かつステップ(d)の間に、前記第1の時間間隔の間に計算されたリバースメトリック値が読み出された前記第1のメモリのメモリ位置に、前記第2の時間間隔の間に計算された各リバースメトリック値を、前記第1の時間間隔の間に計算されたリバースメトリック値を格納した順序と逆の順序で格納するステップと
を備えることを特徴とする方法。 - 前記外部値を計算する際に使用するために、ステップ(c)の間に前記ローカルメモリに読み込まれた前記データビットおよび付随するパリティビットが、前記ローカルメモリから逆の順序で読み出されることを特徴とする請求項16に記載の方法。
- 所定のフォワードメトリック値、所定のリバースメトリック値、および所定のデータビットおよび付随するパリティビットに基づいて外部値を計算するステップをさらに備えることを特徴とする請求項17に記載の方法。
- 受信された信号の2値状態を判定する計算を実行するために必要とされたフォワードおよびリバースメトリックを計算するための方法であって、
(a)第1ステージの間にフォワードメトリック計算の第1グループを実行すること、
(b)フォワードメトリック値の前記第1グループをメモリに格納すること、
(c)前記第1ステージに引き続く第2ステージの間にリバースメトリック計算を実行すること、
(d)前記第2ステージの間にリバースメトリック値が計算されるときに、フォワードメトリック計算の第2グループを実行すること、
(e)前記受信された信号の2値状態を判定する計算を実行するために、前記第2ステージの間に計算された前記リバースメトリック値とともに使用するために、前記第1グループのフォワードメトリック値を、格納した順序と逆の順序で前記メモリから読み出すこと、および
(f)前記第2ステージにおいて前記リバースメトリック値が計算されている時間の間にフォワードメトリック値の前記第2グループの計算を格納することにより、前記第2ステージの間に計算された各フォワードメトリック値を、前記第1ステージの間に計算されたフォワードメトリック値が、前記受信された信号の2値状態を判定する計算を実行することにおいて使用するために読み出された位置と同一の位置に、前記第1グループのフォワードメトリック値を格納した順序と逆の順序で格納すること
を備えることを特徴とする方法。 - 受け取られた信号の2値状態を判定するための出力計算を実行するために要求されたフォワードおよびリバースメトリックを計算するための装置であって、
前記リバースメトリック計算を2つのステージで実行する手段であって、リバースメトリック計算の第1グループを第1ステージにおいて計算し、引き続いてリバースメトリック計算の第2グループを第2ステージにおいて計算する手段と、
前記第1ステージにおいて実行された前記リバースメトリック計算のそれぞれをメモリに格納する手段と、
前記第1ステージの間に計算された前記リバースメトリック値を、前記出力計算において使用するために、格納した順序と逆の順序で前記メモリから読み出す手段と、
リバースメトリック計算の前記第1ステージの完了の後で、かつリバースメトリック計算の前記第2ステージの前に、前記フォワードメトリック計算を実行する手段と、
前記第1ステージの間に計算されたリバースメトリック値が読み出されたメモリ位置に、前記第2ステージの間に計算された各リバースメトリック値を、前記第1ステージの間に計算されたリバースメトリック値を格納した順序と逆の順序で書き込む手段と
を備えることを特徴とする装置。 - 前記第1ステージにおいて計算された前記リバースメトリック値および前記第2ステージにおいて計算された前記フォワードメトリック値を利用して出力計算を実行する手段をさらに備えることを特徴とする請求項20に記載の装置。
- 前記第2ステージに引き続く第3ステージにおいて、前記第2ステージにおいて計算された前記リバースメトリック値に対応するフォワードメトリック計算を実行する手段と、
前記第2ステージの間に計算された前記リバースメトリック値および前記第3ステージの間に計算された前記フォワードメトリック値を利用して出力計算を実行する手段と
をさらに備えることを特徴とする請求項20に記載の装置。 - データビットおよび関連付けられたパリティビットを含み、かつ伝送チャネルにおける雑音により乱されている可能性がある、遠隔地から受信された前記伝送信号を復号する装置であって、
送信地から受信されたそれぞれのデータビットおよびその付随するパリティビットに対するリバースメトリック値を、第1の時間間隔の間に計算する手段と、
それぞれのリバースメトリック値を格納する第1メモリと、
それぞれの受信されたデータビットおよび付随するパリティビットを格納するローカルメモリと、
外部値を計算することにおいて使用するために、リバースメトリック値を、格納した順序と逆の順序で前記第1メモリから読み出す手段と、
以前に前記ローカルメモリに格納された前記データビットおよび付随するパリティビットを、フォワードメトリックを計算するために利用する手段と、
前記第1の時間間隔に続く第2の時間間隔の間に、前記第2の時間間隔の間に受信されたデータビットおよび付随するパリティビットに対するリバースメトリック値を計算し、前記第2の時間間隔の間に計算された各リバースメトリック値を、前記第1の時間間隔の間に計算されたリバースメトリック値が読み出された前記第1メモリのメモリ位置に、前記第1の時間間隔の間に計算されたリバースメトリック値を格納した順序と逆の順序で格納する手段と
を備えることを特徴とする装置。 - 前記ローカルメモリに読み込まれた前記データビットおよび付随するパリティビットを、読み出し専用の手段により前記外部値を計算することにおいて使用するために、前記ローカルメモリから逆の順序で読み出す手段を含むことを特徴とする請求項23に記載の装置。
- 所定のフォワードメトリック値、所定のリバースメトリック値、および所定のデータビットおよび付随するパリティビットに基づいて、外部値を計算する手段をさらに備えることを特徴とする請求項24に記載の装置。
- 受信された信号の2値状態を判定する出力計算を実行するために必要とされたフォワードおよびリバースメトリックを計算するための装置であって、
第1ステージの間にフォワードメトリック計算の第1グループを実行する手段と、
フォワードメトリック値の前記第1グループを格納するメモリ手段と、
前記第1ステージに引き続く第2ステージの間にリバースメトリック計算を実行する手段と、
前記第2ステージの間にリバースメトリック値が計算されるときに、フォワードメトリック計算の第2グループを実行する手段と、
前記受信された信号の2値状態を判定するための計算を実行するため前記第2ステージの間に計算された前記リバースメトリック値とともに使用するために、前記第1グループのフォワードメトリック値を、格納した順序と逆の順序で前記メモリから読み出す手段と、
前記第2ステージにおいて前記リバースメトリック値が計算されている時間の間に、フォワードメトリック値の前記第2グループの計算を格納することにより、前記第2ステージの間に計算された各フォワードメトリック値を、前記第1ステージの間に計算されたフォワードメトリック値が、前記受信された信号の2値状態を判定する計算を実行することにおいて使用するために読み出された位置と同一の位置に、前記第1グループのフォワードメトリック値を格納した順序と逆の順序で格納する手段と
を備えることを特徴とする装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US31785501P | 2001-09-06 | 2001-09-06 | |
US10/037,609 US6961921B2 (en) | 2001-09-06 | 2002-01-02 | Pipeline architecture for maximum a posteriori (MAP) decoders |
PCT/US2002/011664 WO2003023709A1 (en) | 2001-09-06 | 2002-04-15 | Pipeline architecture for maximum a posteriori (map) decoders |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005503058A JP2005503058A (ja) | 2005-01-27 |
JP3935471B2 true JP3935471B2 (ja) | 2007-06-20 |
Family
ID=26714300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003527681A Expired - Fee Related JP3935471B2 (ja) | 2001-09-06 | 2002-04-15 | 最大事後確率(map)復号器のためのパイプラインアーキテクチャ |
Country Status (15)
Country | Link |
---|---|
US (4) | US6961921B2 (ja) |
EP (2) | EP1423823B1 (ja) |
JP (1) | JP3935471B2 (ja) |
KR (4) | KR100905982B1 (ja) |
CN (2) | CN1284114C (ja) |
AT (1) | ATE438958T1 (ja) |
BR (1) | BR0212645A (ja) |
CA (1) | CA2459383A1 (ja) |
DE (1) | DE60233236D1 (ja) |
HK (1) | HK1068436A1 (ja) |
MX (1) | MXPA04002180A (ja) |
MY (1) | MY131249A (ja) |
NO (1) | NO20041357L (ja) |
TW (2) | TWI305701B (ja) |
WO (1) | WO2003023709A1 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6961921B2 (en) * | 2001-09-06 | 2005-11-01 | Interdigital Technology Corporation | Pipeline architecture for maximum a posteriori (MAP) decoders |
JP3898574B2 (ja) * | 2002-06-05 | 2007-03-28 | 富士通株式会社 | ターボ復号方法及びターボ復号装置 |
SG113431A1 (en) * | 2002-08-30 | 2005-08-29 | Oki Techno Ct Singapore Pte | Improved turbo decoder |
KR20040068771A (ko) * | 2003-01-27 | 2004-08-02 | 삼성전자주식회사 | 소프트 복조 방법 및 소프트 복조 장치 |
GB2409618A (en) * | 2003-12-23 | 2005-06-29 | Picochip Designs Ltd | Telecommunications decoder device |
US7343530B2 (en) * | 2004-02-10 | 2008-03-11 | Samsung Electronics Co., Ltd. | Turbo decoder and turbo interleaver |
US7555070B1 (en) * | 2004-04-02 | 2009-06-30 | Maxtor Corporation | Parallel maximum a posteriori detectors that generate soft decisions for a sampled data sequence |
JP2006115145A (ja) * | 2004-10-14 | 2006-04-27 | Nec Electronics Corp | 復号装置及び復号方法 |
KR101279283B1 (ko) * | 2006-10-19 | 2013-06-26 | 조지아 테크 리서치 코오포레이션 | 블록 부호를 사용하는 통신 시스템에서 신호 송수신 장치및 방법 |
US8411709B1 (en) | 2006-11-27 | 2013-04-02 | Marvell International Ltd. | Use of previously buffered state information to decode in an hybrid automatic repeat request (H-ARQ) transmission mode |
JP2009060455A (ja) * | 2007-08-31 | 2009-03-19 | Nec Corp | スライディングウィンドウターボ復号処理装置とその方法 |
US8897393B1 (en) | 2007-10-16 | 2014-11-25 | Marvell International Ltd. | Protected codebook selection at receiver for transmit beamforming |
WO2009063328A2 (en) * | 2007-10-17 | 2009-05-22 | Marvell World Trade Ltd. | State metrics memory reduction in a turbo decoder implementation |
US8542725B1 (en) | 2007-11-14 | 2013-09-24 | Marvell International Ltd. | Decision feedback equalization for signals having unequally distributed patterns |
GB0804206D0 (en) * | 2008-03-06 | 2008-04-16 | Altera Corp | Resource sharing in decoder architectures |
US8565325B1 (en) | 2008-03-18 | 2013-10-22 | Marvell International Ltd. | Wireless device communication in the 60GHz band |
US8572470B2 (en) * | 2008-03-28 | 2013-10-29 | Nxp, B.V. | Memory-efficient storage method: a fast BJCR based decoder implementation scheme |
US8761261B1 (en) | 2008-07-29 | 2014-06-24 | Marvell International Ltd. | Encoding using motion vectors |
US8498342B1 (en) | 2008-07-29 | 2013-07-30 | Marvell International Ltd. | Deblocking filtering |
US8345533B1 (en) | 2008-08-18 | 2013-01-01 | Marvell International Ltd. | Frame synchronization techniques |
US8681893B1 (en) * | 2008-10-08 | 2014-03-25 | Marvell International Ltd. | Generating pulses using a look-up table |
JP5196567B2 (ja) * | 2008-12-02 | 2013-05-15 | 日本電気株式会社 | 演算装置、復号化装置およびメモリ制御方法ならびにプログラム |
US8578255B1 (en) | 2008-12-19 | 2013-11-05 | Altera Corporation | Priming of metrics used by convolutional decoders |
US8520771B1 (en) | 2009-04-29 | 2013-08-27 | Marvell International Ltd. | WCDMA modulation |
EP2442451A1 (en) * | 2009-08-18 | 2012-04-18 | TELEFONAKTIEBOLAGET LM ERICSSON (publ) | Soft output Viterbi algorithm method and decoder |
US8817771B1 (en) | 2010-07-16 | 2014-08-26 | Marvell International Ltd. | Method and apparatus for detecting a boundary of a data frame in a communication network |
US12012219B2 (en) * | 2020-07-17 | 2024-06-18 | The Boeing Company | Aircraft buffet detection |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5148385A (en) | 1987-02-04 | 1992-09-15 | Texas Instruments Incorporated | Serial systolic processor |
US5208816A (en) | 1989-08-18 | 1993-05-04 | At&T Bell Laboratories | Generalized viterbi decoding algorithms |
US5263026A (en) | 1991-06-27 | 1993-11-16 | Hughes Aircraft Company | Maximum likelihood sequence estimation based equalization within a mobile digital cellular receiver |
US5381425A (en) | 1992-03-27 | 1995-01-10 | North Carolina State University | System for encoding and decoding of convolutionally encoded data |
BE1007183A3 (fr) * | 1993-06-18 | 1995-04-18 | Solvay | Ureines derivees d'alpha, omega-diaminoacides et procede pour leur preparation. |
US5450453A (en) | 1994-09-28 | 1995-09-12 | Motorola, Inc. | Method, apparatus and system for decoding a non-coherently demodulated signal |
US5933462A (en) * | 1996-11-06 | 1999-08-03 | Qualcomm Incorporated | Soft decision output decoder for decoding convolutionally encoded codewords |
JPH1124785A (ja) | 1997-07-04 | 1999-01-29 | Hitachi Ltd | 半導体集積回路装置と半導体メモリシステム |
US6563877B1 (en) * | 1998-04-01 | 2003-05-13 | L-3 Communications Corporation | Simplified block sliding window implementation of a map decoder |
US6343368B1 (en) * | 1998-12-18 | 2002-01-29 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and system for fast maximum a posteriori decoding |
US6484283B2 (en) * | 1998-12-30 | 2002-11-19 | International Business Machines Corporation | Method and apparatus for encoding and decoding a turbo code in an integrated modem system |
US6598204B1 (en) * | 1999-02-18 | 2003-07-22 | Imec Vzw | System and method of turbo decoding |
CN1201494C (zh) * | 1999-03-01 | 2005-05-11 | 富士通株式会社 | 最大后验概率译码方法和装置 |
US6754290B1 (en) * | 1999-03-31 | 2004-06-22 | Qualcomm Incorporated | Highly parallel map decoder |
JP3846527B2 (ja) * | 1999-07-21 | 2006-11-15 | 三菱電機株式会社 | ターボ符号の誤り訂正復号器、ターボ符号の誤り訂正復号方法、ターボ符号の復号装置およびターボ符号の復号システム |
US6226773B1 (en) * | 1999-10-20 | 2001-05-01 | At&T Corp. | Memory-minimized architecture for implementing map decoding |
US6857101B1 (en) * | 1999-12-14 | 2005-02-15 | Intel Corporation | Apparatus and method of storing reference vector of state metric |
US6477679B1 (en) * | 2000-02-07 | 2002-11-05 | Motorola, Inc. | Methods for decoding data in digital communication systems |
US6477681B1 (en) * | 2000-02-07 | 2002-11-05 | Motorola, Inc. | Methods for decoding data in digital communication systems |
US6856657B1 (en) * | 2000-02-10 | 2005-02-15 | Motorola, Inc. | Soft output decoder for convolutional codes |
US6658071B1 (en) * | 2000-02-14 | 2003-12-02 | Ericsson Inc. | Delayed decision feedback log-map equalizer |
DE60007956T2 (de) * | 2000-02-21 | 2004-07-15 | Motorola, Inc., Schaumburg | Vorrichtung und Verfahren zur SISO Dekodierung |
DE10012873A1 (de) * | 2000-03-16 | 2001-09-27 | Infineon Technologies Ag | Optimierter Turbo-Decodierer |
JP3514217B2 (ja) * | 2000-06-29 | 2004-03-31 | 日本電気株式会社 | ターボ復号方法及び受信機 |
US6725409B1 (en) * | 2000-06-30 | 2004-04-20 | Texas Instruments Incorporated | DSP instruction for turbo decoding |
US6829313B1 (en) * | 2000-07-17 | 2004-12-07 | Motorola, Inc. | Sliding window turbo decoder |
US6813743B1 (en) * | 2000-07-31 | 2004-11-02 | Conexant Systems, Inc. | Sliding window technique for map decoders |
US6452979B1 (en) * | 2000-09-06 | 2002-09-17 | Motorola, Inc. | Soft output decoder for convolutional codes |
US7234100B1 (en) * | 2000-09-28 | 2007-06-19 | Intel Corporation | Decoder for trellis-based channel encoding |
US6799295B2 (en) * | 2001-01-02 | 2004-09-28 | Icomm Technologies, Inc. | High speed turbo codes decoder for 3G using pipelined SISO log-map decoders architecture |
US6845482B2 (en) * | 2001-02-28 | 2005-01-18 | Qualcomm Incorporated | Interleaver for turbo decoder |
US7200799B2 (en) * | 2001-04-30 | 2007-04-03 | Regents Of The University Of Minnesota | Area efficient parallel turbo decoding |
US6392572B1 (en) * | 2001-05-11 | 2002-05-21 | Qualcomm Incorporated | Buffer architecture for a turbo decoder |
US6885711B2 (en) * | 2001-06-27 | 2005-04-26 | Qualcomm Inc | Turbo decoder with multiple scale selections |
US6961921B2 (en) * | 2001-09-06 | 2005-11-01 | Interdigital Technology Corporation | Pipeline architecture for maximum a posteriori (MAP) decoders |
JP3549519B2 (ja) * | 2002-04-26 | 2004-08-04 | 沖電気工業株式会社 | 軟出力復号器 |
-
2002
- 2002-01-02 US US10/037,609 patent/US6961921B2/en not_active Expired - Fee Related
- 2002-04-15 KR KR1020077011715A patent/KR100905982B1/ko not_active IP Right Cessation
- 2002-04-15 AT AT02797883T patent/ATE438958T1/de not_active IP Right Cessation
- 2002-04-15 DE DE60233236T patent/DE60233236D1/de not_active Expired - Lifetime
- 2002-04-15 EP EP02797883A patent/EP1423823B1/en not_active Expired - Lifetime
- 2002-04-15 EP EP09010052A patent/EP2159921A3/en not_active Withdrawn
- 2002-04-15 WO PCT/US2002/011664 patent/WO2003023709A1/en active Application Filing
- 2002-04-15 CN CNB028175859A patent/CN1284114C/zh not_active Expired - Fee Related
- 2002-04-15 BR BR0212645-1A patent/BR0212645A/pt not_active IP Right Cessation
- 2002-04-15 KR KR1020047003317A patent/KR100582051B1/ko not_active IP Right Cessation
- 2002-04-15 CN CN2006101464598A patent/CN1941637B/zh not_active Expired - Fee Related
- 2002-04-15 KR KR1020077028814A patent/KR20080003013A/ko not_active Application Discontinuation
- 2002-04-15 CA CA002459383A patent/CA2459383A1/en not_active Abandoned
- 2002-04-15 JP JP2003527681A patent/JP3935471B2/ja not_active Expired - Fee Related
- 2002-04-15 MX MXPA04002180A patent/MXPA04002180A/es not_active Application Discontinuation
- 2002-04-15 KR KR1020057015588A patent/KR100887263B1/ko not_active IP Right Cessation
- 2002-04-25 TW TW092127567A patent/TWI305701B/zh not_active IP Right Cessation
- 2002-04-25 TW TW091108599A patent/TWI301704B/zh not_active IP Right Cessation
- 2002-09-05 MY MYPI20023324A patent/MY131249A/en unknown
-
2004
- 2004-04-01 NO NO20041357A patent/NO20041357L/no not_active Application Discontinuation
-
2005
- 2005-01-21 HK HK05100601A patent/HK1068436A1/xx not_active IP Right Cessation
- 2005-09-06 US US11/219,986 patent/US7181670B2/en not_active Expired - Fee Related
-
2007
- 2007-01-12 US US11/653,014 patent/US7908545B2/en not_active Expired - Fee Related
-
2011
- 2011-03-10 US US13/045,041 patent/US8316285B2/en not_active Expired - Fee Related
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3935471B2 (ja) | 最大事後確率(map)復号器のためのパイプラインアーキテクチャ | |
US8196006B2 (en) | Modified branch metric calculator to reduce interleaver memory and improve performance in a fixed-point turbo decoder | |
KR20080098391A (ko) | 양방향 슬라이딩 윈도우 아키텍처를 갖는 map 디코더 | |
US6333954B1 (en) | High-speed ACS for Viterbi decoder implementations | |
JP2007532076A (ja) | ビタビ復号装置 | |
US8775914B2 (en) | Radix-4 viterbi forward error correction decoding | |
US6928599B2 (en) | Method and apparatus for decoding data | |
JP2001352256A (ja) | 復号装置及び復号方法 | |
JP4366867B2 (ja) | Map復号装置 | |
JP3235333B2 (ja) | ビタビ復号方法およびビタビ復号化装置 | |
US10185623B2 (en) | Reading and writing to NAND flash memories using charge constrained codes | |
KR100459414B1 (ko) | 터보 복호기의 복호 방법 | |
JP2002198827A (ja) | 最尤復号方法及び最尤復号器 | |
Manzoor et al. | VLSI implementation of an efficient pre-trace back approach for Viterbi algorithm |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061004 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070319 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |