TWI296421B - Semiconductor memory device and method for fabricating the same - Google Patents

Description

1296421 玖、發明說明： (一） 發明所屬之技術領域： 本發明係關於一種半導體記憶體元件；尤其是半導體記 憶體元件的電容器及其製造方法。 ' (二） 先前技術： 當已將半導體元件的單胞尺寸微小化時，就有各種希望 能發展一種能確保所需的電容之技術。其中之一種希望係 形成一種三維的電容器。尤其，凹型結構係一種最常見的 三維電容器結構。 · 此外，由於電容器形成之設計規則的減少，當電容器的 寬度減少時，爲了確保電容器在預定寬度下有最大的電容 値，電容器的高度反而要增加。但是，電容器高度的增加 可能會帶來許多問題。 第1A圖到第1D圖爲用以製造半導體元件之電容器的 傳統方法。尤其，在第1A圖到第1D圖中之各（A)部分 係根據傳統方法所製造之電容器的上視圖，而在第1 A圖 到第1D圖中之各（B)部分，係各（A)部分所圖示在A-A，方 β 向之電容器的橫截面圖。 參考第1Α圖，在提供各種不同的組件，如電晶體，之 基板1上，沉積第一層間絕緣層1 〇，然後蝕刻以形成許 多插栓11。在此，各插栓11接觸到雜質接面層，如源 極/汲極，或接觸墊，尤其，藉由電性連接到電容器的下 電極，其可以當接觸插栓。插栓11典型係由多晶矽製成 的。 -5- 1296421 其次，在上述包含插栓11之結構的整個表面上，形成 第二層間絕緣層1 2。該第二層間絕緣層1 2係由氧化矽系 材料製成的，如四乙基原矽酸酯（TEOS)或高密度電漿（HDP) 氧化物。 在第1 A圖的(A)部分中，從上視圖，各自爲圓形之四個 插栓1 1係以格子狀排列，而且第二層間絕緣層1 2形成在 其上。在此，插栓1 1可以形成其他形狀，如除了圓形之 外，還有矩形、多邊形、和橢圓形。 參考第1B圖，在第二層間絕緣層12之上，形成用以界 定電容器下電極之電容器接觸孔洞的光阻圖案13。形成 光阻圖案1 3，使其在第二層間絕緣層1 2之各預定部分 開口，其寬度大於各插栓11的寬度。此外，在第1B圖 的（A)部分中之光阻圖案13，具有可以允許第二層間絕 緣層1 2之各預定部分開成橢圓形的形狀。 參考第1 C圖，使用光阻圖案1 3當作蝕刻遮罩，餘刻第 二層間絕緣層1 2，形成用以曝露出各插栓丨1之表面的 開口，即接觸孔洞14。 此時，當第二層間絕緣層1 2的厚度很薄時，触刻的第 二層間絕緣層1 2具有垂直的外形。但是，當由於大型積 體性而造成接觸孔洞1 4的尺寸變得較小時，第一層間，絕 緣層1 2的高度就會變得更高。因此，第二層間絕緣層1 2 的蝕刻外形就會傾斜某個角度。尤其，當向下進行到接觸 孔洞14的底部14B時，傾斜角會變得更大。結果，電容 値減少超過根據接觸孔洞尺寸估計之起始期g @ 。s 1296421 此，要增加第二層間絕緣層1 2的厚度，藉由採用高等製 程，形成期望的接觸孔洞。此外，在第二層間絕緣層12 的厚度增加更厚之情形下，即使將接觸孔洞1 4的頂部1 4 A 形成某個寬度，接觸孔洞1 4的底部1 4B也會變得更窄。 _ 結果，接觸孔洞1 4可能不會接觸到插栓1 1。 參考第1C圖的（Α)部分，將第二層間絕緣層12的開口 開得比在接觸孔洞的頂部1 4 Α之插栓1 1寬。另一方面， 在接觸孔洞的底部1 4B，由於傾斜的蝕刻外形，所以第 二層間絕緣層1 2的開口開得比插栓1 1窄。 · 參考第1D圖，在上述包含接觸孔洞14之結構的整個表 面上，依序沉積用於下電極之導電層15、介電質層16 和用於上電極之導電層17。在此，用於下電極之導電層 1 5和用於上電極之導電層1 7，分別稱爲下電極導電層和 上電極導電層。 雖然並未說明，但是要將下電極導電層15、介電質層16 和上電極導電層17製作成圖案，以形成具有下電極，介 電質層和上電極結構之電容器。 ® 此外，雖然也並未說明，但是要在插栓1 1和下電極導 電層1 5之間，形成歐姆接觸層和用以防止下電極材料擴 散進入基板 1之擴散障壁層。該擴散障壁層具有 Ti/TiSi2/TiN 之結構。 如上所述，由於接觸孔洞具有較窄的底部，所以電容器 的電容値會減少超過期望的電容値。爲了解決此問題，可 能要增加接觸孔洞的尺寸，使得第二層間絕緣層的厚度減 -7- 1296421 少。但是，接觸孔洞會變得很密，而沒有空間可以增加各 接觸孔洞的尺寸，而且若接觸孔洞的尺寸增加超過可允許 的範圍，則位在相鄰接觸孔洞之間之第二層間絕緣層的厚 度D會變得更薄。結果，可能會穿透層間絕緣層的某些區 域，而且漏電流可能也會增加。 (三）發明內容： 因此，本發明之目的係要提供一種能夠增加電容器電容 値之半導體記憶體元件。 本發明之另一目的係要提供一種能夠藉由增加接觸孔洞 的尺寸’不用增加用在電容器之絕緣層的高度，就可以增 加電容器電容値之半導體記憶體元件的製造方法。 根據本發明之方向，本發明提供一種半導體記憶體元件 ，包含：形成在沉積在基板上之第一層間絕緣層中的許多 插栓；形成在含有許多插栓之結構上的第二層間絕緣層； 藉由通過第二層間絕緣層，電性連接到第一組插栓之第一 導電層；藉由通過第二層間絕緣層，形成在毗鄰第一組插 栓之第二組插栓上，而且平坦化到和第二層間絕緣層和第 一導電層相同的平面高度之第一電容器；形成在含有第一 電容器和第一導電層之結構上的第三層間絕緣層；形成在 含有第一導電層之結構上的第二電容器，該第二電容器藉 由通過第三層間絕緣層電性連接到第一導電層；及藉由通 過第三層間絕緣層電性連接到第一電容器，而且平坦化到 和第二電容器和第三層間絕緣層相同的高度之第二導電層 -8- 1296421 根據本發明之另一方向，本發明也提供一種半導體記憶 體元件之製造方法，其中包含下列步驟：在沉積在基板上 之第一層間絕緣層中，形成許多插栓；在含有許多插栓之 結構上，形成第二層間絕緣層；藉由通過第二層間絕緣層 ，形成電性連接到第一組插栓之第一導電層；藉由通過第 二層間絕緣層，在毗鄰第一組插栓之第二組插栓上，形成 第一電容器，平坦化該第一電容器到和第二層間絕緣層和 第一導電層相同的高度；在含有第一電容器和第一導電層 之結構上，形成第三層間絕緣層；藉由通過在第一導電層 上之第三層間絕緣層，形成電性連接到第一導電層之第二 電容器；及藉由通過第三層間絕緣層，形成電性連接到第 一電容器之第二導電層，將該第二導電層平坦化到和第二 電容器和第三層間絕緣層相同的高度。 (四）實施方式： 下面，將參考附圖更詳細的說明半導體記憶體元件之製 造方法的實施例。 第2圖爲根據本發明之優選實施例之半導體記憶體元件 的上視圖和橫截面圖。尤其，第2圖的（A)部分係半導體 記憶體元件的上視圖。第2圖的（B)部分係（A)部分所圖示 之線B-B’方向的半導體記憶體元件橫截面圖。 參考第2圖，第一層間絕緣層20被沉積在提供各種半 導體記憶體元件的組件，如電晶體，之基板2上。然後蝕 刻第一層間絕緣層2 0，以形成使與電容器接觸之許多插 栓2 1。之後，在上述含有許多以預定距離排列之插栓2 1 -9- 1296421 的結構上，形成第二層間絕緣層。藉由通過第二層間絕緣 層22，形成第一導電層26C，使得第一導電層26C可以 電性連接到第一組插栓2 1。在此，該第一組插栓2 1稱 爲第一插栓 2 1 A。此時，藉由通過第二層間絕緣層2 2， 形成第一電容器Capl，使得第一電容器Capl可以電性連 接到毗鄰第一插栓21A之第二組插栓21。在此，該第二 組插栓21稱爲第二插栓21B。平坦化第二層間絕緣層22 ，第一導電層26C和第一電容器Capl到相同的平面高度 〇 其次，在上述包含第一導電層26C和第一電容器Cap 1 之最終結構的整個表面上，形成第三層間絕緣層29。然 後，藉由通過第三層間絕緣層29，在第一導電層26C之 上，形成第二電容器Cap2，使得第二電容器 Cap2可以 電性連接到第一導電層 26C。形成第二導電層 33C，使 其藉由通過第三層間絕緣層2 9電性連接第一電容器C ap 1 。平坦化第三層間絕緣層2 9，第二導電層3 3 C和第二電 容器CaP2到相同的平面高度。 在此，第一電容器Cap 1包含：通過藉由蝕刻第二層間 絕緣層22所形成之開口，連接第二插栓21B之第一電極 26B，形成在第一電極26B上之第一介電質層27B，和形 成在第一介電質層27B上之第二電極28B。第二電容器 Cap2包含：通過藉由蝕刻第三層間絕緣層29所形成之開 口，連接第一導電層26C之第三電極33B，形成在第三電 極33B上之第二介電質層34B，和形成在第二介電質層 1296421 34B上之第四電極35B。 第一電極26B和第一導電層26C最好是由相同的材料 製 成的。同樣地，第三電極33B和第二導電層33C也是由 相 同的材料製成的。 第一導電層26C具有可允許其電性連接第一插栓21 A 之寬度，以防止其具有很差的空隙塡充特性，而且第一導 電層26C的寬度小於第一電容器Capl。因此，可能可以 形成具有較寬寬度之第一電容器Cap 1。 此外，第二導電層3 3 C具有可允許其電性連接第一電容 器Capl之寬度，以防止其具有很差的空隙塡充特性，而 且第二導電層33C的寬度小於第二電容器Cap2。因此， 可能可以形成具有較寬寬度之第二電容器Cap 2。 在此，兩個電容器Capl和Cap2之間的距離D變得更 窄。但是，實際上，期望發生稍微傾斜的蝕刻外形。在考 慮藉由傾斜蝕刻外形所形成的空間E之下，兩個電容器 Capl和Cap2之間的空間距離爲D + E。 如上所述，可能可以確保分配在有限空間內之兩個電容 器Capl和Cap2的尺寸。此結果還使其可能可以確保期望 的電容値和第二層間絕緣層2 2之減少的沉積厚度。第二 層間絕緣層2 2之減少的厚度還有可能可以防止在形成第 一電容器Cap 1時蝕刻外形傾斜。 在第2A圖的（A)部分中，雖然圖示第一電容器Capl、 1296421 第二電容器CaP2、第一導電層26(：和第二導電層33(：之 上視圖係圓形或橢圓形，但是這些組件仍有可能爲矩形或 多邊形。 在此，第一和第二電容器Cap 1和Cap2，及第一和第二 導電層26C和33C，係由選擇自由Pt、Rh、Ru、Ir、Os、 Pd、 PtOx、 RhOx、 RuOx、 IrOx、 〇s〇x、 PdOx、 CaRu03、 SrRu03 、BaRu03、BaSrRu03、Calr03、Srlr03、Balr03、（La，Sr)Co〇3 、Cu、A1、Ta、Mo、W、Au、Ag、WSix，TiSix、MoSix、 NoSix、TaSix、TiN、TaN、WN、TiSiN、TiAIN、TiBN、ZrSiN 、ZrAIN、MoSiN、MoAIN、TaSiN、和 TaAIN 或上列材料 之混料所組成之群組的材料所製成。 此外，第一和第二介電質層27B和3 4B可以由具有高 介電質常數K之介電質材料，如鈦酸鋇緦（BST)和Ta2〇5 ，或鐵電材料，如鈦酸鉛鉻（PZT)、鉬酸緦鉍（SBT)、鈮酸 緦鉍鉬（SBTN)和鈦酸鉍鑭（BLT)，所製成的。 下面，將更詳細的說明示於第2圖之半導體記憶體元件 的製造方法。 第3 A圖到第3 I圖爲根據本發明之優選實施例之半導體 記憶體元件的電容器製造方法的上視圖和橫截面圖。尤其 ，第3A圖到第31圖的各（A)部分係上述方法的上視圖。 第3A圖到第31圖的各（B)部分係取（A)部分之線B-B’方向 的橫截面圖。 參考第3A圖，第一層間絕緣層20被沉積在提供各種半 導體記憶體元件的組件，如電晶體，之基板2上。然後蝕 1296421 刻第一層間絕緣層2 Ο，以形成以預定距離彼此相互排列 之許多插栓2 1。 在此，插栓21接觸到雜質接面層，如形成在基板2上 之源極/汲極，或接觸墊。插栓2 1係電性連接到電容器 的下電極之接觸插栓。插栓2 1典型係由多晶矽製成的。 其次，在上述包含插栓21之結構的整個表面上，形成 用以層間絕緣之第二層間絕緣層2 2。該第二層間絕緣層 2 2最好是由典型的矽系材料製成的，如四乙基原矽酸酯 (TEOS)或高密度電漿（HDP)氧化物。 在第3Α圖的（Α)部分中，從上視圖，各自爲圓形之四個 插栓1 1係以格子狀排列，而且第二層間絕緣層1 2形成在 其上。在此，除了圓形或橢圓形以外，插栓2 1也可以形 成矩形或多邊形。 參考第3Β圖，在第二層間絕緣層22之上，形成用以界 定電容器接觸孔之光阻圖案23。光阻圖案23具有2個部 分：一部分是界定用以形成第一導電層2 6C之D1區域 9 及另一部分是界定用以形成第一電容器Capl之C1區域。 下面，分別將用以界定D 1區域之部分和用以界定C 1區 域之另一部分稱爲D1部分和C 1部分。尤其，D1部分係 形成圓形，其寬度小於或接近等於第一插栓21 A的寬度。 此外，各D 1部分係以對角排列。C 1部分也是形成圖形， 其寬度大於第二插栓21 B的寬度，而且各 C1部分係以 對角交叉D 1部分之對角排列方向排列。在此，光阻圖案 -13- 1296421 23具有允許第二層間絕緣層22有圓形開口之形狀。 參考第3C圖，藉由使用光阻圖案23當作蝕刻遮罩，蝕 刻第二層間絕緣層2 2，以同時形成開口，即第一電容器 接觸孔洞24和用以形成第一導電層26C之開口 25。下面 ’用以形成第一導電層26C之開口 25稱爲第一導電層開 口。此外，第一電容器接觸孔洞24和第一導電層開口 25 分別曝露出第二插栓2 1 B和第插栓2 1 A。此時，就可能可 以形成具有較寬寬度之第一電容器接觸孔洞24。因此， 不需要沉積厚度較厚之第二層間絕緣層22。結果，第二 層間絕緣層22具有接近垂直的蝕刻外形。 換言之，參考第3C圖的（A)部分，第一電容器接觸孔洞 24的上部24A和底部24B具有接近相同的尺寸，而且大 於插栓2 1，使得可以抑制接觸開口傾斜的缺點。 此外，雖然第一電容器接觸孔洞24的寬度有增大，但 是沒有形成毗鄰第一電容器接觸孔洞24之另一個電容器 接觸孔洞。此時，在第一電容器接觸孔洞24附近，形成 寬度遠窄於第電容器接觸孔洞24之導電層開口 25。因 此，第一電容器接觸孔洞24不會影響到其他區域。在此 ，考慮絕緣層22的厚度，當沉積用以形成導電層之導電 材料時，形成之導電層開口 25具有可以防止空隙塡充特 性問題之寬度。 參考第3 D圖，沿著包含電容器接觸孔洞24和導電層開 口 25之外形，沉積用以形成第一導電層26C之第一材料 26A和第一電容器Capl之第一電極26B，即下電極。同 -14- 1296421 時’弟一材料26A充分地塡入導電層開口 25。然後，在 料26A上’丨几積用以形成第一介電質層之第 一介電質材料27A，及再在其上，形成用以形成第一電容 器Capl的第二電極28B，即上電極，之第二材料28A。 參考第3E圖’執行用以平坦化第二材料28A、第一介 電質材料27A和第一材料26A之平坦化製程，直到第二 層間絕緣層2 2的上表面曝露出來爲止。根據此平坦化製 手壬’形成之第一導電層26C和第一電容器capi要平坦化 到相同的平面高度。此外，藉由通過第二層間絕緣層22 、第一導電層2 6C和第一電容器Capl分別電性連接到第 一插栓2 1 A和第二插栓2 1 B。此種平坦化製程之範例有化 學機械硏磨（CMP)製程或回蝕刻製程。 參考第3 F圖，在上述最終結構上，沉積第三層間絕緣 層2 9。第三層間絕緣層2 9最好是由典型的矽系材料所製 成的，如TEOS和HDP氧化物。 參考第3G圖，在第三層間絕緣層29之上，形成用以界 定另一個電容器接觸孔洞之光阻圖案30。如第3G圖的（A) 部分所示，光阻圖案30包含2個部分：一部分是界定用 以將第二導電層33C電性連接到第一電容器Capl的第二 電極28B之D2區域；及另一部分是界定用於第二電容 器Cap2之C2區域。下面’分別將用以界定D2區域之部 分和用以界定C 2區域之另一部分稱爲D 2部分和C 2部分 。尤其，D2部分係形成圓形’其寬度小於或接近等於第 二插栓21B的寬度。此外，各D2部分係以對角排列。C2 -15- 1296421 部分之寬度比第一插栓21A寬，而且各C2部分係以對角 交叉D2部分之對角排列方向排列。在此，光阻圖案3 0爲 圓形，使得第三層間絕緣層29開成圓形。 參考第3 Η圖，藉由使用光阻圖案當作蝕刻遮罩，蝕刻 第三層間絕緣層29，以形成開口，即第二電容器接觸孔 洞32和用以形成第二導電層33C之開口 3 1(下面稱爲第 二導電層開口 3 1)。在此，第二電容器接觸孔洞3 2和第 二導電層開口 31分別曝露出第一導電層26C和第一電容 器Capl的第二電極28Β。 此時’就可能可以形成具有較寬寬度之第二電容器接觸 孔洞3 2。因此，不需要沉積厚度較厚之第三層間絕緣層29 ’而此事實造成另一個結果，第三層間絕緣層2 9具有接 近垂直的蝕刻外形。 換言之，參考第3H圖的（A)部分，第二電容器接觸孔洞 32的上部32A和底部32B具有接近相同的尺寸。但是， 上部32A和底部32B之寬度比第一導電層26C寬，使得 可以抑制接觸開口傾斜的缺點。 此外’雖然第二電容器接觸孔洞32有變寬，但是沒有 形成峨鄰第二電容器接觸孔洞3 2之另一個電容器接觸孔 洞。此時’在第二電容器接觸孔洞3 2附近，形成寬度遠 窄於第二電容器接觸孔洞32之第二導電層開口 31。因 此’第二電容器接觸孔洞32不會影響其他區域。在此， 考慮第二層間絕緣層2 9的厚度，當沉積用以形成導電層 之導電材料時，形成之第二導電層開口 25具有可以防止 -16- 1296421 空隙塡充特性問題之寬度。 其次’沿著包含第二電容器接觸孔洞3 2之外形，藉由 同時塡充第二導電層開口 31，沉積用以形成第二電容器 Cap2的第三電極之第三材料33A和第二導電層33C。之 後，在第三材料上，依序沉積用以形成第二介電質層3 4B 之第二介電質材料34A，和用以形成第四電極35B之第四材 料 35A。 接著，執行用以平坦化第四材料35A、第二介電質材 料34A和第三材料33A之平坦化製程，使第二導電層33C 和第二電容器CaP2平坦化到相同的平面高度。此時，第 二導電層33C和第二電容器Cap2通過第三層間絕緣層29 ，分別電性連接到第一電容器C ap 1的第二電極2 8 B和第 一導電層26C。該平坦化製程之範例有CMP製程和回蝕刻 製程。 第4圖爲根據本發明之優選實施例之用以界定第一電容 器和第一導電層之區域的圖形上視圖。 當執行曝光製程以形成第一光阻圖案2 3時，可能使用 示於第4圖的（A)部分之圖形。此外，在用以形成第二光 阻圖案30之曝光製程時，可以使用示於第4圖的（B)部 分之圖形。尤其，示於第4圖的（B)部分之圖形係將示於 第4圖的（A)部分之圖形反轉所獲得的。因此，對於用於 形成第一和第二光阻圖案23和30之曝光製程，不需要額 外的和各自的圖形。 上述本發明之優選實施例提供下列優點。 1296421 第一，因爲大型積體性，所以電容器的底面積不會很容 易地確定。因此，需要增加絕緣層的厚度。但是，鈾刻製 程很難應用到此變厚的絕緣層。因此，元件的良率也會降 低。因此，在本發明之優選實施例中，至少形成兩個電容 器，以減少絕緣層的厚度和增加各電容器的尺寸。結果， 即使在絕緣層的厚度減少之情形下，也可能可以確保期望 的電容器電容値。 第二，在曝光製程中，形成具有最大尺寸之電容器接觸 孔洞，以補償降低的電容値。在此情形下，電容器接觸孔 洞間的空間會變窄。接觸孔洞間的窄空間變成漏電流和寄 生電容値增加的原因。但是，在本發明之優選實施例中， 電容器之間的空間變寬，而且電容器係對角排列。結果， 可能可以減少寄生電容値。 第三，在形成本發明優選實施例所圖示之雙電容器的情 形下，由於它們相反的配置關係，所以形成各電容器的接 觸孔洞不需要額外的圖形，因此可以減少形成另一圖形所 需之成本。 基於這些效應，還有可能可以增加半導體記憶體元件的 良率。 本發明已根據某些優選實施例詳細說明’但是對於熟悉 此項技術之人士，各種不同的變化例和修正例，明顯將不 脫離下面申請專利範圍所定義之本發明的範圍。 (五）圖式簡單說明： 第1A圖到第1D圖爲用以製造半導體元件的電容器之 1296421 傳統方法的上視圖和橫截面圖； 第2圖爲根據本發明之優選實施例的半導體記憶體元件 的上視圖和橫截面圖； 第3 A圖到第31圖爲根據本發明之優選實施例之半導體 記憶體元件的電容器製造方法的上視圖和橫截面圖；及 第4圖爲根據本發明之優選實施例之用以界定第一電容 器和第一導電層的區域的圖形上視圖。 主要部分之代表符號說明：

1 基板 2 基板 10 第一層間絕緣層 11 插栓 12 第二層間絕緣層 13 光阻圖案 14 接觸孔洞 14A 頂部

14B 底部 15 導電層 16 介電質層 17 導電層 2 0 第一層間絕緣層 21 插栓 2 1 A 第一插栓 2 1 B 第二插栓 1296421 22 第 二 層 23 光 阻 圖 24 第 — 電 24A 上 部 24B 底 部 25 開 □ 26 A 第 一 材 26B 第 一 電 26C 第 —* 導 27 A 第 —* 介 27B 第 一 介 28 A 第 二 材 28B 第 二 電 29 第 二 層 30 光 阻 圖 3 1 第 二 導 32 第 二 電 32 A 上 部 32B 底 部 33 A 第 三 材 33B 第 二 電 33C 第 二 導 34A 第 二 介 34B 第 二 介 間絕緣層 案 容器接觸孔洞 料 極 電層 電質材料 電質層 料 極 間絕緣層 案 電層開口 容器接觸孔洞 料 極 電層 電質材料 電質層

-20- 1296421 35 A 第四材料 35B 第四電極

-21-

Claims (1)

1296421 第92 1 3 46 84號「半導體記憶體元件及其製造方法」專利案 (2007年8月修正） 拾、申請專利範圍： 1.一種半導體記憶體元件，其包含： 許多插栓，形成在沉積在基板上之第一層間絕緣層中 第二層間絕緣層，形成在包含許多該等插栓之結構上 9 第一導電層，藉由通過該第二層間絕緣層，電性連接 到第一組插栓； 第一電容器，藉由通過第二層間絕緣層，形成在毗鄰 該第一組插栓之第二組插栓上，而且平坦化到和第二層 間絕緣層和第一導電層相同的平面高度； 第三層間絕緣層，形成在包含該第一電容器和該第一 導電層之結構上； 第二電容器，形成在包含該第一導電層之結構上，該 第二電容器藉由通過該第三層間絕緣層電性連接到該第 一導電層；及 第二導電層，藉由通過第三層間絕緣層電性連接到該 第一電容器，而且平坦化到和第二電容器和第三層間絕 緣層相同的高度。 2 ·如申請專利範圍第1項之半導體記憶體元件，其中該第 一電容器的寬度比該第一導電層的寬度寬，及該第二電 容器的寬度比該第二導電層的寬度寬。 1296421 3 ·如申請專利範圍第1項之半導體記憶體元件，其中該第 一電容器包含形成在該第一組插栓的各表面上之第一電 極’形成在該第一電極上之第一介電質層，和形成在該 第一介電質層上之第二電極，及該第一導電層則是由和 第一電極所使用之材料相同的材料所製成的。 4 ·如申請專利範圍第〗項之半導體記憶體元件，其中該第 二電容器包含形成在該第一導電層上之第三電極，形成 在該第三電極上之第二介電質層，和形成在該第二介電 質層上之第四電極，而該第二導電層則是由和該第三電 極所使用之材料相同的材料所製成的。 5·如申請專利範圍第1項之半導體記憶體元件，其中該第 一電容器和該第二電容器由上視圖視之爲圓形或多邊形 〇 6.如申請專利範圍第1項之半導體記憶體元件，其中該第 一導電層和該第二導電層由上視圖視之爲圓形或多邊形 〇 7 · —種半導體記憶體元件之製造方法，包含下列步驟： 在沉積在基板上之第一層間絕緣層中，形成許多插栓 9 在包含許多該等插栓之結構上，形成第二層間絕緣層 9 藉由通過該第二層間絕緣層’形成電性連接到該第一 組插栓之第一導電層； 藉由通過該第二層間絕緣層’在紙鄰該第一組插栓之 -2- 1296421 第二組插栓上，形成第一電容器，平坦化該第一電容器 到和第二層間絕緣層和第一導電層相同的阔度’ 在包含該第一電容器和該第一導電層之結構上，形成 第三層間絕緣層； 藉由通過在該第一導電層上之該第三層間絕緣層，形 成電性連接到第一導電層之一第二電容器；及 藉由通過該第三層間絕緣層，形成電性連接到該第一 電容器之第二導電層，及將該第二導電層平坦化到和第 二電容器和第三層間絕緣層相同的商度° 8 ·如申請專利範圍第7項之方法，其中該第一電谷器的寬 度比該第一導電層的寬度寬，而該第二電容器的寬度比 該第二導電層的寬度寬。 9.如申請專利範圍第7項之方法，其中形成該第一導電層 和該第一電容器的步驟還包含下列步驟： 藉由選擇性蝕刻該第二層間絕緣層’形成曝露出該第 一組和該第二組插栓的各表面之許多第一開口，使得用 以形成第一導電層之第一開口組的寬度比用以形成第一 電容器之第一開口組的寬度窄； 藉由同時塡充用以形成該第一導電層之該第一開口組 ，沿著包含用以形成該第一電容器之第一開口組之外形 ’沉積用以形成該第一電容器的第一電極和該第一導電 層之第一材料； 在該第一材料之上，沉積第一介電質材料； 在該第一介電質層之上，沉積用以形成第二電極之 -3- 1296421 二材料；及 平坦化該第二材料、該第一介電質材料和該第一材料 ，直到曝露出該第二層間絕緣層的表面。 - 1 0 ·如申請專利範圍第7項之方法，其中形成該第二導電層 - 和該第二電容器的步驟還包含下列步驟： 藉由選擇性蝕刻該第三層間絕緣層，形成曝露出該第 一導電層和該第一電容器的各表面之許多第二開口，使 得用以形成該第二導電層之第二開口組的寬度比用以形 成該第二電容器之第二開口組的寬度窄； φ 藉由同時塡充用以形成該第二導電層之第二開口組， 沿者包含用以形成第二電容器的該第二開口組之外形， 沉積用以形成該第二電容器的第三電極和該第二導電層 之第三材料； 在該第三材料之上，沉積第二介電質材料； 在該第二介電質層之上，沉積用以形成該第二電容器 的第四電極之第四材料；及 平坦化該第四材料、該第二介電質材料和該第三材料 鲁 ，直到曝露出該第三層間絕緣層的表面。 1 1 ·如申請專利範_第9項之方法，其中用以形成許多該第 一開口之第一遮罩圖案和用以形成許多該第二開口之第 二遮罩圖案，具有反轉的配置關係。 1 2 ·如申請專利範圍第1 〇項之方法，其中用以形成許多該 第一開口之該第一遮罩圖案和用以形成許多該第二開口 之該第二遮罩圖案，具有反轉的配置關係。 -4- 1296421 13.如申請專利範圍第9項之方法，其中執行平坦化之製程 的步驟係採用回蝕刻製程或化學機械硏磨製程。 14·如申請專利範圍第10項之方法，其中執行平坦化之製 β 程的步驟係採用回蝕刻製程或化學機械硏磨製程。 · 1 5 ·如申請專利範圍第7項之方法，其中該第一電容器和該 第二電容器由上視圖視之爲圓形或多邊形。 1 6 ·如申請專利範圍第7項之方法’其中該第一導電層和該 第二導電層由上視圖視之爲圓形或多邊形。 -5- 1296421 月曰修(更)正替換頁

14A

第1C圖 14A

第ID圖 1296421 ι 、 柒、指定代表圖： (一） 本案指定代表圖為：第（2)圖。 (二) 本代表圖之元件代表符號簡單說明: 捌、本案若有化學式時，請揭示最能顯示發明特徵的化學式： 2 基 板 20 第 —» 層 間 絕 緣 層 2 1 插 栓 2 1 A 第 一 插 栓 2 1 B 第 二 插 栓 22 第 二 層 間 絕 緣 層 26B 第 一 電 極 26C 第 一 導 電 層 27B 第 — 介 電 質 層 28B 第 二 電 極 29 第 二 層 間 絕 緣 層 33B 第 二 電 極 33C 第 二 導 電 層 34B 第 二 介 電 質 層 3 5B 第 四 電 極 -4-