CN1519943A - 半导体内存组件及其制造方法 - Google Patents
半导体内存组件及其制造方法 Download PDFInfo
- Publication number
- CN1519943A CN1519943A CNA2004100393346A CN200410039334A CN1519943A CN 1519943 A CN1519943 A CN 1519943A CN A2004100393346 A CNA2004100393346 A CN A2004100393346A CN 200410039334 A CN200410039334 A CN 200410039334A CN 1519943 A CN1519943 A CN 1519943A
- Authority
- CN
- China
- Prior art keywords
- capacitor
- conductive layer
- insulating film
- interlayer insulating
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 239000003990 capacitor Substances 0.000 claims abstract description 141
- 239000010410 layer Substances 0.000 claims description 122
- 239000011229 interlayer Substances 0.000 claims description 94
- 239000000463 material Substances 0.000 claims description 29
- 239000000126 substance Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 239000003989 dielectric material Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 8
- 238000003701 mechanical milling Methods 0.000 claims 2
- 238000009413 insulation Methods 0.000 abstract description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 101150077194 CAP1 gene Proteins 0.000 description 23
- 101100245221 Mus musculus Prss8 gene Proteins 0.000 description 23
- 101150014715 CAP2 gene Proteins 0.000 description 15
- 101100260872 Mus musculus Tmprss4 gene Proteins 0.000 description 15
- 230000004888 barrier function Effects 0.000 description 8
- 230000000712 assembly Effects 0.000 description 3
- 238000000429 assembly Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910016062 BaRuO Inorganic materials 0.000 description 1
- 229910018921 CoO 3 Inorganic materials 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 240000001439 Opuntia Species 0.000 description 1
- 229910019023 PtO Inorganic materials 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- 229910004491 TaAlN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910010060 TiBN Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910008812 WSi Inorganic materials 0.000 description 1
- WOIHABYNKOEWFG-UHFFFAOYSA-N [Sr].[Ba] Chemical compound [Sr].[Ba] WOIHABYNKOEWFG-UHFFFAOYSA-N 0.000 description 1
- VNSWULZVUKFJHK-UHFFFAOYSA-N [Sr].[Bi] Chemical compound [Sr].[Bi] VNSWULZVUKFJHK-UHFFFAOYSA-N 0.000 description 1
- OEBXVKWKYKWDDA-UHFFFAOYSA-N [Ta].[Bi].[Sr] Chemical compound [Ta].[Bi].[Sr] OEBXVKWKYKWDDA-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- RZEADQZDBXGRSM-UHFFFAOYSA-N bismuth lanthanum Chemical compound [La].[Bi] RZEADQZDBXGRSM-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明关于一种半导体内存组件及其制造方法。尤其，该半导体内存组件至少包含两个电容器，以增加绝缘层的厚度和增加各电容器的尺寸，其中绝缘层的厚度和电容器的尺寸是寄生电容和漏电流增加的因素。此外，这两个电容器呈对角排列，因此各电容器所形成的宽度会变宽。再者，根据本发明的优选实施例，在形成双电容器的情形下，由于它们反转的配置关系，所以不需要额外的图形形成接触孔洞。
Description
技术领域
本发明关于一种半导体内存组件；尤其是半导体内存组件的电容器及其制造方法。
背景技术
当已将半导体组件的单胞尺寸微小化时，人们就试图开发一种能确保所需的电容的技术。其中之一是形成一种三维的电容器。具体的说，凹型结构是一种最常见的三维电容器结构。
此外，由于电容器形成的设计规则的减少，当电容器的宽度减少时，为了确保电容器在预定宽度下有最大的电容值，电容器的高度反而要增加。但是，电容器高度的增加可能会带来许多问题。
图1A到图1D为用以制造半导体组件的电容器的传统方法。尤其，在图1A到图1D中的各(A)部分是根据传统方法所制造的电容器的俯视图，而在图1A到图1D中之各(B)部分，系各(A)部分所图标在A-A′方向之电容器的横截面图。
参考图1A，在提供各种不同的组件，如晶体管，的基板1上，沉积第一层间绝缘层10，然后蚀刻以形成许多插栓11。在此，各插栓11接触到杂质接面层，如源极/漏极，或接触垫，尤其，藉由电性连接到电容器的下电极，其可以当接触插栓。插栓11一般由多晶硅制成。
其次，在上述包含插栓11的结构的整个表面上，形成第二层间绝缘层12。该第二层间绝缘层12由氧化硅材料制成，如四乙基原硅酸酯(TEOS)或高密度电浆(HDP)氧化物。
在图1A的(A)部分中，从俯视图，各自为圆形的四个插栓11以格子状排列，而且第二层间绝缘层12形成在其上。在此，插栓11可以形成其它形状，如除了圆形之外，还有矩形、多边形、和椭圆形。
参考图1B，在第二层间绝缘层12之上，形成用以界定电容器下电极的电容器接触孔洞的光阻图案13。形成光阻图案13，使其在第二层间绝缘层12的各预定部分开口，其宽度大于各插栓11的宽度。此外，在图1B的(A)部分中的光阻图案13，具有可以允许第二层间绝缘层12的各预定部分开成椭圆形的形状。
参考图1C，使用光阻图案13当作蚀刻屏蔽，蚀刻第二层间绝缘层12，形成用以暴露出各插栓11表面的开口，即接触孔洞14。
此时，当第二层间绝缘层12的厚度很薄时，蚀刻的第二层间绝缘层12具有垂直的纵深。但是，当由于高度集成而造成接触孔洞14的尺寸变得较小时，第二层间绝缘层12的高度就会变得更高。因此，第二层间绝缘层12的蚀刻纵深就会倾斜某个角度。尤其，当向下进行到接触孔洞14的底部14B时，倾斜角会变得更大。结果，电容值减少超过根据接触孔洞尺寸估计的起始期望电容值。因此，要增加第二层间绝缘层12的厚度，藉由采用高等工艺，形成期望的接触孔洞。此外，在第二层间绝缘层12的厚度增加更厚的情形下，即使将接触孔洞14的顶部14A形成某个宽度，接触孔洞14的底部14B也会变得更窄。结果，接触孔洞14可能不会接触到插栓11。
参考图1C的(A)部分，将第二层间绝缘层12的开口开得比在接触孔洞的顶部14A的插栓11宽。另一方面，在接触孔洞的底部14B，由于倾斜的蚀刻纵深，所以第二层间绝缘层12的开口开得比插栓11窄。
参考图1D，在上述包含接触孔洞14结构的整个表面上，依序沉积用于下电极的导电层15、介电质层16和用于上电极的导电层17。在此，用于下电极的导电层15和用于上电极的导电层17，分别称为下电极导电层和上电极导电层。
虽然并未说明，但是要将下电极导电层15、介电质层16和上电极导电层17制作成图案，以形成具有下电极，介电质层和上电极结构的电容器。
此外，虽然也并未说明，但是要在插栓11和下电极导电层15之间，形成欧姆接触层和用以防止下电极材料扩散进入基板1的扩散障壁层。该扩散障壁层具有Ti/TiSi2/TiN的结构。
如上所述，由于接触孔洞具有较窄的底部，所以电容器的电容值会减少超过期望的电容值。为了解决此问题，可能要增加接触孔洞的尺寸，使得第二层间绝缘层的厚度减少。但是，接触孔洞会变得很密，而没有空间可以增加各接触孔洞的尺寸，而且若接触孔洞的尺寸增加超过可允许的范围，则位在相邻接触孔洞之间的第二层间绝缘层的厚度D会变得更薄。结果，可能会穿透层间绝缘层的某些区域，而且漏电流可能也会增加。
发明内容
因此，本发明的目的在于提供一种能够增加电容器电容值的半导体内存组件。
本发明的另一目的在于提供一种能够通过增加接触孔洞的尺寸，不用增加用在电容器的绝缘层的高度，就可以增加电容器电容值的半导体内存组件的制造方法。
根据本发明的一个方面，本发明提供了一种半导体内存组件，包括：形成在沉积在基板上的第一层间绝缘层中的许多插栓；形成在含有所述许多插栓结构上的第二层间绝缘层；穿过第二层间绝缘层，电性连接到第一组插栓的第一导电层；穿过第二层间绝缘层，形成在毗邻第一组插栓的第二组插栓上，而且平坦化到和第二层间绝缘层及第一导电层相同的平面阶层的第一电容器；形成在含有第一电容器和第一导电层的结构上的第三层间绝缘层；形成在含有第一导电层的结构上的第二电容器，所述第二电容器穿过第三层间绝缘层电性连接到第一导电层；以及穿过第三层间绝缘层电性连接到第一电容器，而且平坦化到和第二电容器及第三层间绝缘层相同阶层的第二导电层。
根据本发明的另一方面，本发明提供了一种半导体内存组件的制造方法，包括如下步骤：于沉积在基板上的第一层间绝缘层中，形成许多插栓；在含有所述许多插栓的结构上，形成第二层间绝缘层；穿过第二层间绝缘层，形成电性连接到第一组插栓的第一导电层；穿过第二层间绝缘层，在毗邻第一组插栓的第二组插栓上，形成第一电容器，平坦化该第一电容器到和第二层间绝缘层及第一导电层相同的阶层；在含有第一电容器和第一导电层的结构上，形成第三层间绝缘层；穿过第一导电层上的第三层间绝缘层，形成电性连接到第一导电层的第二电容器；以及穿过第三层间绝缘层，形成电性连接到第一电容器的第二导电层，将该第二导电层平坦化到和第二电容器及第三层间绝缘层相同的阶层。
附图说明
图1A到图1D为用以制造半导体组件的电容器的传统方法的俯视图和横截面图；
图2为本发明的优选实施例的半导体内存组件的俯视图和横截面图；
图3A到图3I为本发明的优选实施例的半导体内存组件的电容器制造方法的俯视图和横截面图；及
图4为本发明的优选实施例的用以界定第一电容器和第一导电层的区域的图形俯视图。
具体实施方式
下面，将参考附图更详细地说明半导体内存组件的制造方法的实施例。
图2为本发明的优选实施例的半导体内存组件的俯视图和横截面图。尤其，图2的(A)部分是半导体内存组件的俯视图。图2的(B)部分是沿(A)部分中的线B-B′方向的半导体内存组件横截面图。
参考图2，第一层间绝缘层20被沉积在包括各种半导体内存组件，如晶体管的基板2上。然后蚀刻第一层间绝缘层20，以形成使与电容器接触的许多插栓21。之后，在上述含有许多以预定距离排列的插栓21的结构上，形成第二层间绝缘层。穿过第二层间绝缘层22，形成第一导电层26C，使得第一导电层26C可以电性连接到第一组插栓21。在此，该第一组插栓21称为第一插栓21A。通过，穿过第二层间绝缘层22，形成第一电容器Cap1，使得第一电容器Cap1可以电性连接到毗邻第一插栓21A的第二组插栓21。在此，该第二组插栓21称为第二插栓21B。平坦化第二层间绝缘层22，第一导电层26C和第一电容器Cap1到相同的平面阶层。
其次，在上述包含第一导电层26C和第一电容器Cap1结构的整个表面上，形成第三层间绝缘层29。然后，穿过第三层间绝缘层29，在第一导电层26C之上，形成第二电容器Cap2，使得第二电容器Cap2可以电性连接到第一导电层26C。形成第二导电层33C，使其穿过第三层间绝缘层29电性连接第一电容器Cap1。平坦化第三层间绝缘层29，第二导电层33C和第二电容器Cap2到相同的平面阶层。
在此，第一电容器Cap1包含：通过藉由蚀刻第二层间绝缘层22所形成的开口而连接第二插栓21B的第一电极26B，形成在第一电极26B上的第一介电质层27B，和形成在第一介电质层27B上的第二电极28B。第二电容器Cap2包含：通过藉由蚀刻第三层间绝缘层29所形成的开口，连接第一导电层26C的第三电极33B，形成在第三电极33B上的第二介电质层34B，和形成在第二介电质层34B上的第四电极35B。
第一电极26B和第一导电层26C最好是由相同的材料制成的。同样地，第三电极33B和第二导电层33C也是由相同的材料制成的。
第一导电层26C具有可允许其电性连接第一插栓21A的宽度，以防止其具有很差的空隙填充特性，而且第一导电层26C的宽度小于第一电容器Cap1。因此，可能可以形成具有较宽宽度的第一电容器Cap1。
此外，第二导电层33C具有可允许其电性连接第一电容器Cap1的宽度，以防止其具有很差的空隙填充特性，而且第二导电层33C的宽度小于第二电容器Cap2。因此，可能可以形成具有较宽宽度的第二电容器Cap2。
在此，两个电容器Cap1和Cap2之间的距离D变得更窄。但是，实际上，期望发生稍微倾斜的蚀刻纵深。在考虑藉由倾斜蚀刻纵深所形成的空间E之下，两个电容器Cap1和Cap2之间的空间距离为D+E。
如上所述，可能可以确保分配在有限空间内的两个电容器Cap1和Cap2的尺寸。此结果还使其可能可以确保期望的电容值和第二层间绝缘层22减少的沉积厚度。第二层间绝缘层22减少的厚度还有可能可以防止在形成第一电容器Cap1时蚀刻纵深倾斜。
在图2A的(A)部分中，虽然图标第一电容器Cap1、第二电容器Cap2、第一导电层26C和第二导电层33C的俯视图为圆形或椭圆形，但是这些组件仍有可能为矩形或多边形。
在此，第一和第二电容器Cap1和Cap2，及第一和第二导电层26C和33C，由Pt、Rh、Ru、Ir、Os、Pd、PtOx、RhOx、RuOx、IrOx、OsOx、PdOx、CaRuO3、SrRuO3、BaRuO3、BaSrRuO3、CaIrO3、SrIrO3、BaIrO3、(La，Sr)CoO3、Cu、Al、Ta、Mo、W、Au、Ag、WSix，TiSix、MoSix、NoSix、TaSix、TiN、TaN、WN、TiSiN、TiAlN、TiBN、ZrSiN、ZrAlN、MoSiN、MoAlN、TaSiN、和TaAlN或上述材料的混料所组成的材料所制成。
此外，第一和第二介电质层27B和34B可以由具有高介电质常数K的介电质材料，如钛酸钡锶(BST)和Ta2O5，或铁电材料，如钛酸铅锆(PZT)、钽酸锶铋(SBT)、铌酸锶铋钽(SBTN)和钛酸铋镧(BLT)所制成。
下面，将更详细地说明图2中的半导体内存组件的制造方法。
图3A到图3I为本发明的优选实施例的半导体内存组件的电容器制造方法的俯视图和横截面图。尤其，图3A到图3I的各(A)部分为上述方法的俯视图。图3A到图3I的各(B)部分为沿(A)部分的线B-B′方向的横截面图。
参考图3A，第一层间绝缘层20被沉积在包括各种半导体内存组件如晶体管的基板2上。然后蚀刻第一层间绝缘层20，以形成以预定距离彼此相互排列的许多插栓21。
在此，插栓21接触到杂质接面层，如形成在基板2上的源极/漏极，或接触垫。插栓21电性连接到电容器的下电极的接触插栓。插栓21-般由多晶硅制成。
其次，在上述包含插栓21结构的整个表面上，形成用于层间绝缘的第二层间绝缘层22。该第二层间绝缘层22最好由典型的硅系材料制成，如四乙基原硅酸酯(TEOS)或高密度电浆(HDP)氧化物。
在图3A的(A)部分中，从俯视图，各自为圆形的四个插栓11以格子状排列，而且第二层间绝缘层12形成在其上。在此，除了圆形或椭圆形以外，插栓21也可以形成矩形或多边形。
参考图3B，在第二层间绝缘层22之上，形成用以界定电容器接触孔的光阻图案23。光阻图案23具有2个部分：一部分是界定用以形成第一导电层26C的D1区域；另一部分是界定用以形成第一电容器Cap1的C1区域。下面，分别将用以界定D1区域的部分和用以界定C1区域的另一部分称为D1部分和C1部分。尤其，D1部分形成圆形，其宽度小于或接近等于第一插栓21A的宽度。此外，各D1部分以对角排列。C1部分也是形成图形，其宽度大于第二插栓21B的宽度，而且各C1部分以对角交叉D1部分的对角排列方向排列。在此，光阻图案23具有允许第二层间绝缘层22有圆形开口的形状。
参考图3C，通过使用光阻图案23当作蚀刻屏蔽，蚀刻第二层间绝缘层22，以同时形成开口，即第一电容器接触孔洞24和用以形成第一导电层26C的开口25。下面，用以形成第一导电层26C的开口25称为第一导电层开口。此外，第一电容器接触孔洞24和第一导电层开口25分别暴露出第二插栓21B和第一插栓21A。此时，就能形成具有较宽宽度的第一电容器接触孔洞24。因此，不需要沉积厚度较厚的第二层间绝缘层22。结果，第二层间绝缘层22具有接近垂直的蚀刻纵深。
换言之，参考图3C的(A)部分，第一电容器接触孔洞24的上部24A和底部24B具有接近相同的尺寸，而且大于插栓21，使得可以抑制接触开口倾斜的缺点。
此外，虽然第一电容器接触孔洞24的宽度有增大，但是没有形成毗邻第一电容器接触孔洞24的另一个电容器接触孔洞。同时，在第一电容器接触孔洞24附近，形成宽度远窄于第电容器接触孔洞24的导电层开口25。因此，第一电容器接触孔洞24不会影响到其它区域。在此，考虑绝缘层22的厚度，当沉积用以形成导电层的导电材料时，形成的导电层开口25具有可以防止空隙填充特性问题的宽度。
参考图3D，沿着包含电容器接触孔洞24和导电层开口25的纵深，沉积用以形成第一导电层26C的第一材料26A和第一电容器Cap1的第一电极26B，即下电极。同时，第一材料26A充分地填入导电层开口25。然后，在第一材料26A上，沉积用以形成第一介电质层27B的第一介电质材料27A，及再在其上，形成用以形成第一电容器Cap1的第二电极28B，即上电极，的第二材料28A。
参考图3E，执行用以平坦化第二材料28A、第一介电质材料27A和第一材料26A的平坦化工艺，直到第二层间绝缘层22的上表面暴露出来为止。根据此平坦化工艺，形成的第一导电层26C和第一电容器Cap1要平坦化到相同的平面阶层。此外，穿过第二层间绝缘层22，第一导电层26C和第一电容器Cap1分别电性连接到第一插栓21A和第二插栓21B。平坦化工艺的范例有化学机械研磨(CMP)工艺或回蚀工艺。
参考图3F，在上述所得结构的基础上，沉积第三层间绝缘层29。第三层间绝缘层29最好由典型的硅系材料制成，如TEOS和HDP氧化物。
参考图3G，在第三层间绝缘层29之上，形成用以界定另一个电容器接触孔洞的光阻图案30。如图3G的(A)部分所示，光阻图案30包含2个部分：一部分是界定用以将第二导电层33C电性连接到第一电容器Cap1的第二电极28B的D2区域；及另一部分是界定用于第二电容器Cap2的C2区域。下面，分别将用以界定D2区域的部分和用以界定C2区域的另一部分称为D2部分和C2部分。尤其，D2部分形成圆形，其宽度小于或接近等于第二插栓21B的宽度。此外，各D2部分以对角排列。C2部分的宽度比第一插栓21A宽，而且各C2部分以对角交叉D2部分的对角排列方向排列。在此，光阻图案30为圆形，使得第三层间绝缘层29开成圆形。
参考图3H，藉由使用光阻图案当作蚀刻屏蔽，蚀刻第三层间绝缘层29，以形成开口，即第二电容器接触孔洞32和用以形成第二导电层33C的开口31(下面称为第二导电层开口31)。在此，第二电容器接触孔洞32和第二导电层开口31分别暴露出第一导电层26C和第一电容器Cap1的第二电极28B。
此时，就能形成具有较宽宽度的第二电容器接触孔洞32。因此，不需要沉积厚度较厚的第三层间绝缘层29，而此事实造成另一个结果，第三层间绝缘层29具有接近垂直的蚀刻纵深。
换言之，参考图3H的(A)部分，第二电容器接触孔洞32的上部32A和底部32B具有接近相同的尺寸。但是，上部32A和底部32B之宽度比第一导电层26C宽，使得可以抑制接触开口倾斜的缺点。
此外，虽然第二电容器接触孔洞32变宽，但是没有形成毗邻第二电容器接触孔洞32的另一个电容器接触孔洞。此时，在第二二电容器接触孔洞32附近，形成宽度远窄于第二电容器接触孔洞32的第二导电层开口31。因此，第二电容器接触孔洞32不会影响其它区域。在此，考虑第三层间绝缘层29的厚度，当沉积用以形成导电层的导电材料时，形成的第二导电层开口25具有可以防止空隙填充特性问题的宽度。
其次，沿着包含第二电容器接触孔洞32的纵深，藉由同时填充第二导电层开口31，沉积用以形成第二电容器Cap2的第三电极的第三材料33A和第二导电层33C。之后，在第三材料上，依序沉积用以形成第二介电质层34B的第二介电质材料34A，和用以形成第四电极35B的第四材料35A。
接着，执行用以平坦化第四材料35A、第二介电质材料34A和第三材料33A的平坦化工艺，使第二导电层33C和第二电容器Cap2平坦化到相同的平面阶层。此时，第二导电层33C和第二电容器Cap2通过第三层间绝缘层29，分别电性连接到第一电容器Cap1的第二电极28B和第一导电层26C。该平坦化工艺的范例有CMP工艺和回蚀工艺。
图4为本发明优选实施例的用以界定第一电容器和第一导电层的区域的图形俯视图。
当执行曝光工艺以形成第一光阻图案23时，可能使用示于图4的(A)部分的图形。此外，在用以形成第二光阻图案30的曝光工艺时，可以使用图4的(B)部分所示的图形。尤其，图4的(B)部分的图形是将图4的(A)部分的图形反转所获得的。因此，对于用于形成第一和第二光阻图案23和30的曝光工艺，不需要额外的和各自的图形。
上述本发明的优选实施例具有下列优点。
第一，因为高度集成，所以电容器的底面积不会很容易地确定。因此，需要增加绝缘层的厚度。但是，蚀刻工艺很难应用到该变厚的绝缘层。因此，组件的产量也会降低。因此，在本发明的优选实施例中，至少形成两个电容器，以减少绝缘层的厚度和增加各电容器的尺寸。因此，即使在绝缘层的厚度减少的情形下，也可能可以确保期望的电容器电容值。
第二，在曝光工艺中，形成具有最大尺寸的电容器接触孔洞，以补偿降低的电容值。在此情形下，电容器接触孔洞间的空间会变窄。接触孔洞间的窄空间变成漏电流和寄生电容值增加的原因。但是，在本发明的优选实施例中，电容器之间的空间变宽，而且电容器呈对角排列。因此，可以减少寄生电容值。
第三，在形成本发明优选实施例所示的双电容器的情形下，由于它们相反的配置关系，所以形成各电容器的接触孔洞不需要额外的图形，因此可以减少形成另一图形所需的成本。
基于这些效应，还有可能可以增加半导体内存组件的产量。
本发明已参考某些优选实施例详细说明，但是对于本领域的技术人员，可以在不脱离本发明范围的情况下做出各种不同的变化和修改，因此本发明的保护范围应以权利要求所界定的为准。
Claims (16)
1.一种半导体内存组件，包括：
形成在沉积在基板上的第一层间绝缘层中的许多插栓；
形成在包含所述许多插栓的结构上的第二层间绝缘层；
穿过第二层间绝缘层，电性连接到第一组插栓的第一导电层；
穿过第二层间绝缘层，形成在毗邻第一组插栓的第二组插栓上，而且平坦化到和第二层间绝缘层及第一导电层相同的平面阶层的第一电容器；
形成在包含第一电容器和第一导电层的结构上的第三层间绝缘层；
形成在包含第一导电层的结构上的第二电容器，所述第二电容器穿过第三层间绝缘层电性连接到第一导电层；以及
穿过第三层间绝缘层电性连接到第一电容器，而且平坦化到和第二电容器及第三层间绝缘层相同阶层的第二导电层。
2.如权利要求1所述的半导体内存组件，其特征在于，第一电容器的宽度比第一导电层的宽度宽，而第二电容器的宽度比第二导电层的宽度宽。
3.如权利要求1所述的半导体内存组件，其特征在于，第一电容器包含形成在第一组插栓的各表面上的第一电极、形成在第一电极上的第一介电质层和形成在第一介电质层上的第二电极，所述第一导电层所使用的材料和第一电极相同。
4.如权利要求1所述的方法，其特征在于，第二电容器包含形成在第一导电层上的第三电极、形成在第三电极上的第二介电质层和形成在第二介电质层上的第四电极，所述第二导电层所使用的材料和第三电极相同。
5.如权利要求1所述的方法，其特征在于，第一电容器和第二电容器由俯视图视之为圆形或多边形。
6.如权利要求1所述的方法，其特征在于，第一导电层和第二导电层由俯视图视之为圆形或多边形。
7.一种半导体内存组件的制造方法，包括如下步骤：
在沉积在基板上的第一层间绝缘层中，形成许多插栓；
在包含所述许多插栓的结构上，形成第二层间绝缘层；
穿过第二层间绝缘层，形成电性连接到第一组插栓的第一导电层；
穿过第二层间绝缘层，在毗邻第一组插栓的第二组插栓上，形成第一电容器，平坦化所述第一电容器到和第二层间绝缘层及第一导电层相同的阶层；
在包含第一电容器和第一导电层的结构上，形成第三层间绝缘层；
穿过第一导电层上的第三层间绝缘层，形成电性连接到第一导电层的第二电容器；及
穿过第三层间绝缘层，形成电性连接到第一电容器的第二导电层，将所述第二导电层平坦化到和第二电容器及第三层间绝缘层相同的阶层。
8.如权利要求7所述的方法，其特征在于，第一电容器的宽度比第一导电层的宽度宽，而第二电容器的宽度比第二导电层的宽度宽。
9.如权利要求7所述的方法，其特征在于，形成所述第一导电层和所述第一电容器的步骤进一步包括如下步骤：
通过选择性地蚀刻第二层间绝缘层，形成暴露出第一组和第二组插栓各表面的许多第一开口，使得用以形成第一导电层的第一开口组的宽度比用以形成第一电容器的第一开口组的宽度窄；
藉由同时填充用以形成第一导电层的第一开口组，沿着包含第一开口组的纵深，沉积用以形成第一电容器的第一电极和第一导电层的第一材料；
在第一材料之上，沉积第一介电质材料；
在第一介电质层之上，沉积用以形成第二电极的第二材料；及
平坦化第二材料、第一介电质材料和第一材料，直到暴露出第二层间绝缘层的表面。
10.如权利要求7所述的方法，其特征在于，形成第二导电层和第二电容器的步骤包括如下步骤：
选择性地蚀刻第三层间绝缘层，形成暴露出第一导电层和第一电容器的各表面的许多第二开口，使得用以形成第二导电层的第二开口组的宽度比用以形成第二电容器的第二开口组的宽度窄；
藉由同时填充用以形成第二导电层的第二开口组，沿着包含用以形成第二电容器的第二开口组的纵深，沉积用以形成第二电容器的第三电极和第二导电层的第三材料；
在第三材料之上，沉积第二介电质材料；
在第二介电质层之上，沉积用以形成第二电容器的第四电极的第四材料；及
平坦化第四材料、第二介电质材料和第三材料，直到暴露出第三层间绝缘层的表面。
11.如权利要求9所述的方法，其特征在于，用以形成许多第一开口的第一屏蔽图案和用以形成许多第二开口的第二屏蔽图案具有反转的配置关系。
12.如权利要求10所述的方法，其特征在于，用以形成许多第一开口的第一屏蔽图案和用以形成许多第二开口的第二屏蔽图案具有反转的配置关系。
13.如权利要求9所述的方法，其特征在于，平坦化工艺采用回蚀工艺或化学机械研磨工艺执行。
14.如权利要求10所述的方法，其特征在于，平坦化工艺采用回蚀工艺或化学机械研磨工艺执行。
15.如权利要求7所述的方法，其特征在于，第一电容器和第二电容器由俯视图视之为圆形或多边形。
16.如权利要求7所述的方法，其特征在于，第一导电层和第二导电层由俯视图视之为圆形或多边形。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0005496A KR100502669B1 (ko) | 2003-01-28 | 2003-01-28 | 반도체 메모리소자 및 그 제조 방법 |
| KR10-2003-0005496 | 2003-01-28 | ||
| KR1020030005496 | 2003-01-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1519943A true CN1519943A (zh) | 2004-08-11 |
| CN1292482C CN1292482C (zh) | 2006-12-27 |
Family
ID=36596492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100393346A Expired - Fee Related CN1292482C (zh) | 2003-01-28 | 2004-01-19 | 半导体存储器元件及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7012002B2 (zh) |
| JP (1) | JP2004235616A (zh) |
| KR (1) | KR100502669B1 (zh) |
| CN (1) | CN1292482C (zh) |
| TW (1) | TWI296421B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006019455A (ja) * | 2004-06-30 | 2006-01-19 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP4282646B2 (ja) | 2005-09-09 | 2009-06-24 | 株式会社東芝 | 半導体装置の製造方法 |
| JP5459894B2 (ja) * | 2005-12-27 | 2014-04-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US20080217672A1 (en) * | 2007-03-09 | 2008-09-11 | Qimonda Ag | Integrated circuit having a memory |
| US7829410B2 (en) * | 2007-11-26 | 2010-11-09 | Micron Technology, Inc. | Methods of forming capacitors, and methods of forming DRAM arrays |
| US20090302479A1 (en) * | 2008-06-06 | 2009-12-10 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Semiconductor structures having vias |
| KR20230014446A (ko) * | 2021-07-21 | 2023-01-30 | 에스케이하이닉스 주식회사 | 반도체 소자 및 이를 제조하는 방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722595A (ja) * | 1993-06-22 | 1995-01-24 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH07161832A (ja) * | 1993-12-08 | 1995-06-23 | Oki Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
| JPH08139293A (ja) * | 1994-09-17 | 1996-05-31 | Toshiba Corp | 半導体基板 |
| JPH10242410A (ja) * | 1996-12-26 | 1998-09-11 | Sony Corp | 半導体メモリセル及びその作製方法 |
| JP3030812B2 (ja) * | 1997-05-06 | 2000-04-10 | ナショナル・サイエンス・カウンシル | 化学的機械研磨法を利用したｄｒａｍキャパシタの製造法 |
| US5851875A (en) * | 1997-07-14 | 1998-12-22 | Micron Technology, Inc. | Process for forming capacitor array structure for semiconductor devices |
| US6344413B1 (en) * | 1997-12-22 | 2002-02-05 | Motorola Inc. | Method for forming a semiconductor device |
| US6479341B1 (en) * | 1998-03-02 | 2002-11-12 | Vanguard International Semiconductor Corporation | Capacitor over metal DRAM structure |
| KR20000053391A (ko) * | 1999-01-12 | 2000-08-25 | 루센트 테크놀러지스 인크 | 다이나믹 램 셀을 포함하는 집적 회로 및 집적 회로 형성방법 |
| JP4063450B2 (ja) * | 1999-06-14 | 2008-03-19 | エルピーダメモリ株式会社 | 半導体集積回路装置 |
| KR20020065795A (ko) * | 2001-02-07 | 2002-08-14 | 삼성전자 주식회사 | 디램 장치 및 그 형성 방법 |
-
2003
- 2003-01-28 KR KR10-2003-0005496A patent/KR100502669B1/ko not_active IP Right Cessation
- 2003-12-09 TW TW092134684A patent/TWI296421B/zh not_active IP Right Cessation
- 2003-12-11 JP JP2003413895A patent/JP2004235616A/ja active Pending
- 2003-12-30 US US10/749,750 patent/US7012002B2/en not_active Expired - Fee Related
-
2004
- 2004-01-19 CN CNB2004100393346A patent/CN1292482C/zh not_active Expired - Fee Related
-
2005
- 2005-12-22 US US11/317,809 patent/US7112840B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7112840B2 (en) | 2006-09-26 |
| JP2004235616A (ja) | 2004-08-19 |
| KR20040069070A (ko) | 2004-08-04 |
| CN1292482C (zh) | 2006-12-27 |
| US20040157388A1 (en) | 2004-08-12 |
| TW200414327A (en) | 2004-08-01 |
| TWI296421B (en) | 2008-05-01 |
| KR100502669B1 (ko) | 2005-07-21 |
| US20060134861A1 (en) | 2006-06-22 |
| US7012002B2 (en) | 2006-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100487519B1 (ko) | 반도체 장치의 커패시터 및 그 제조 방법 | |
| US5633781A (en) | Isolated sidewall capacitor having a compound plate electrode | |
| US7420237B2 (en) | Capacitor element | |
| US20060001070A1 (en) | Capacitor of a memory device and fabrication method thereof | |
| EP1353370A2 (en) | Semiconductor memory capacitor and method for fabricating the same | |
| US7732296B2 (en) | Method of fabricating metal-insulator-metal capacitor and metal-insulator-metal capacitor manufactured by the method | |
| CN110676255B (zh) | 半导体存储器件 | |
| US11875992B2 (en) | Semiconductor devices including a support pattern on a lower electrode structure | |
| US7112840B2 (en) | Semiconductor memory device and method for fabricating the same | |
| CN1264220C (zh) | 强电介质存储装置及其制造方法 | |
| KR100456577B1 (ko) | 반도체 장치의 커패시터 및 그 제조 방법 | |
| CN1201397C (zh) | 具有钌电极的半导体存储器及其制造方法 | |
| CN1276511C (zh) | 具有接触电容器电极的插塞的半导体存储器及其制造方法 | |
| US6277702B1 (en) | Capacitor of a semiconductor device and a method of fabricating the same | |
| US20020109231A1 (en) | Composite structure of storage node and method of fabrication thereof | |
| JP3802808B2 (ja) | メモリセル、論理領域およびダミー構造を備えた半導体メモリ素子 | |
| KR20030057641A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20240002974A (ko) | 반도체 장치 | |
| JP2005051135A (ja) | 半導体装置の製造方法 | |
| CN1242483C (zh) | 含有复合式接触栓塞的存储元件与制造方法 | |
| CN1241023A (zh) | 电容器及其制造方法 | |
| CN1463044A (zh) | 带复合式储存节结构的电容及其制造方法 | |
| KR980012416A (ko) | 병립형 커패시터 및 그 제조방법 | |
| KR19980035601A (ko) | 커패시터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20061227 Termination date: 20140119 |