TWI295089B - Wiring substrate and the manufacturing method of the same - Google Patents

Description

1295089 九、發明說明： 【發明所屬之技術領域】 本發明係關於配線基板及配線基板之製造方法。 【先前技術】 專利文獻1 :日本特開2003 - 1 42624號公報 CPU及其他LSI等高速動作之積體電路裝置中，係對積 體電路內之數個電路區塊，以自共用之電源分歧之形式分 配電源線，不過電路區塊內之許多元件同時高速切換時， ® 會自電源一次引出大電流，而有電源電壓之變動成爲一種 雜訊，並經由電源線而傳播至各電路區塊之問題。因此， 各電路區塊設置降低電源阻抗用之去耦電容器，可有效抑 制電源電壓變動造成在區塊間雜訊傳播。 再者，CPU等大規模之積體電路中形成許多電路區塊， 電源端子及接地端子數量亦有增加之趨勢，且端子間距離 亦逐漸縮小。去耦電容器需要連接於對各電路區塊之各電 源線，在許多端子密集之積體電路中個別連接電容器，不 • 僅安裝技術上有困難，且亦與小型化等之趨勢背道而馳。 因此，專利文獻1中揭示有：堆疊強電介質膜與金屬膜， 而形成個別地連接於密集之積體電路側端子之許多電容器 端子之去耦電容器。由於在高速切換時因電源電壓變動造 成之雜訊問題特別容易表面化之高頻區域（特別是100MHz 以上）中，電源阻抗中介電性電抗項所佔之比重大，因此， 使導通於去耦電容器之電源端子與接地端子之距離儘量接 ' 近，可有效減低電源阻抗。此外，端子部分之電感增加時， • 亦有與去耦電容器之電容成分結合而產生共振點，可獲得 1295089 充分之阻抗減低效果之帶域寬縮小之問題。因此，如上述 製作端子間距離小之電容器，不僅元件小型化，亦有有助 於原本目的之電源阻抗減低與其寬域化之優點。 但是，前述之專利文獻1中，係形成在設於電子零件與 配線基板間之中間基板上安裝電容器之構造，由於介有中 間基板，不但電子零件對配線基板之組裝工時增加，且有 不易使配線基板與電子零件之總成薄型化之問題。本發明 人檢討在電介質層使用包含高分子材料之堆疊層之所謂有 Φ 機配線基板中，以替換前述堆疊層之一部分之形式組裝使用 高電介質陶瓷層之電容器。藉此與使用中間基板之構造比 較，雖可實現總成之薄型化，不過卻呈現如下之問題。 亦即，堆疊層與電容器部分之密合強度容易降低，特別是 施加覆晶連接電子零件之平坦化熱處理等之熱循環時，堆 疊層與高電介質陶瓷層之線膨脹係數差，導致層間剪切熱 應力程度提高，亦容易產生剝離等之問題。此外，使用高 電介質陶瓷薄層之電容器有與配線用之堆疊層接合時之處 Φ 理困難，製造效率差之問題。 再者，先前技術之配線基板之單位（封裝）對外形尺寸， 雖儘量在寬廣區域形成電容器者可形成之電容增大，但 是，配線基板之單位（封裝）與電容器形成相同尺寸時’ 對配線基板之單位（封裝）切割時，會切斷電容器部分’ 因而產生以下之問題。 (1) 在切割後之封裝端面上，銅等金屬構成之電極露出 _ 時，產生電極之氧化腐蝕。 (2) 與各高分子材料比較，與電極或陶瓷電介質層之界面 1295089 密合減弱，因切割時之剪切應力造成層間剝離，並形成爾 m 後受潮侵入路徑。 (3) 切割時，在銅等金屬構成之電極上容易產生塌邊，而 發生層間短路。 (4) 與高分子材料單體比較，銅等金屬構成之電極以及特 別是鈦酸鋇等強電介質構成之陶瓷電介質層，使切割時之 負荷增大，促進切刀之磨損，而發生切屑。 此外，本發明人檢討在電介質層使用包含高分子材料之 Φ 堆疊樹脂絕緣層之如有機配線基板中，以替換上述堆疊樹脂 絕緣層之一部分之形式組裝使用高電介質陶瓷層之電容 器。藉此與使用中間基板之構造比較，可實現總成之薄型 化。 亦考慮電容器形成於基板核心部之第一側（表側）與第 二側（背側）兩者，不過，僅在一方電容即充分時，爲了 抑制成本增加，須僅在安裝電子零件之第一側形成電容 器。採用此種構造時，呈現如下之問題。 φ 第一個問題係形成第一側之電容器時使用之處理液會影 響第二側之要素。特別是有除去導通孔之殘渣時使用之去 膠渣（desmeaO液會腐蝕高分子材料之問題。一般有機配線 基板之製造過程中，由於在基板核心部之兩側同時進行堆 疊處理，因此不致發生一側過度腐蝕之問題。但是，僅在 基板核心部之一側形成包含陶瓷電介質層之電容器時，其 原理不適用。形成電容器之上側電極之導體層時，形成將 . 該導體層連接於基板核心部側相同極性之導體層用之導 通。而形成須成爲該導通之導通孔，並在導通孔之內面形 1295089 , m. ‘成導通導體，不過，導通孔在導體形成前必須洗淨。洗淨 導通孔時，露出於第二側之高分子材料電介質層因洗淨亦 而受到不需要之腐蝕作用。因而，於電容器形成後，發生 重新形成於第一側之高分子材料電介質層與第二側之高分 子材料電介質層之表面狀態不均一。該事實表示不易在第 側與弟一側上形成均一厚度、均一性皙之電鍍層。 另一個問題係依據有無電容器，第一側與第二側之機械 性特性不均衡。該事實表示進行熱過程時，容易發生翹曲 _ 及剝離等之問題。 【發明内容】 本發明之目的在提供一種可輕易製造具有複合堆疊陶瓷 電介質層與高分子材料電介質層構造之配線基板之配線基 板之製造方法，及藉此可製造之配線基板，且形成可提高 層間之密合強度，進而於平坦化熱處理時等不易發生剝離 等問題之配線基板。 本發明之其他目的在提供一種在內藏電容器之配線基板 # 構造中，藉由比封裝之端面，下降形成電容器之陶瓷電介 質層之外形端面，電容器之電極層之外形端面比陶瓷電介 質層之外形端面進一步下降，避免電容器露出於封裝端 面，而形成不易發生層間短路，可靠性高之構造之配線基 板及其製造方法。 爲了達成上述目的，本發明之第一特徵提供一種配線基 板之製造方法，該配線基板係在基板核心部之至少一方主 ^ 表面上形成堆疊有電介質層與導體層之配線疊層部’該配 • 線疊層部中具有複合疊層部，其係自基板核心部側起’依 4 1295089 - 序相互接觸而堆疊：高分子材料電介質層、導體層及陶瓷 電介質層’其特徵爲依序實施：第一疊層體製造步驟，其 係在轉印來源基板之一方主表面上，依序形成陶瓷電介質 層與導體層，而製造第一疊層體；第二疊層體製造步驟， 其係在基板核心部之主表面上形成高分子材料電介質層， 而製造第二疊層體；貼合步驟，其係貼合第一疊層體之導 體層與第二疊層體之高分子材料電介質層；及轉印來源基 板除去步驟，其係自陶瓷電介質層除去轉印來源基板。 儀I 藉由上述本發明之配線基板之製造方法，而製造在基板 核心部之至少一方主表面上形成堆疊有電介質層與導體層 之配線疊層部，在該配線疊層部中具有自基板核心部側 起，依序相互接觸而堆疊高分子材料電介質層（亦即堆疊 層）、導體層及陶瓷電介質層之複合疊層部之配線基板時， 在轉印來源基板之一方主表面上依序形成陶瓷電介質層與 導體層，而製造第一疊層體，將其與在基板核心部之主表 面上形成高分子材料電介質層之第二疊層體重疊而貼合 Φ 後，除去轉印來源基板。亦即，既薄又脆之陶瓷電介質層， 只須以轉印來源基板補強之形式提供貼合步驟即可，無須 將其單獨處理，因此，可大幅提高上述具有堆疊有高分子 材料電介質層、導體層及陶瓷電介質層之複合疊層部之配 線基板之製造效率及良率。 本發明之第二特徵提供一種配線基板’其特徵爲：在基 板核心部之至少一方主表面上形成堆疊有電介質層與導體 ^ 層之配線疊層部，該配線疊層部中包含複合疊層部’其係 ， 自基板核心部側起，依序相互接觸而堆疊：高分子材料電 -10- 1295089 ^ 介質層、導體層及陶瓷電介質層，該複合疊層部中，導體 層具有在面內方向欠缺層之一部分之導體層側缺口部，此 外，陶瓷電介質層具有在面內方向欠缺層之一部分之陶瓷 側缺口部，而形成該陶瓷側缺口部與導體側缺口部相互連 通之連通缺口部，構成高分子材料電介質層之高分子材料 在連通缺口部中，以經過導體側缺口部而到達陶瓷側缺口 部之形式塡充。 藉由上述本發明之配線基板之構造，由於係自基板核心 • 部側起，依序相互接觸而堆疊有：高分子材料電介質層、 導體層及陶瓷電介質層之複合疊層部中，構成高分子材料 電介質層之高分子材料塡充於形成於導體層及陶瓷電介質 層側之連通缺口部側，因此，藉由其錨固效應，可提高層 間之密合強度，進而於平坦化熱處理時等亦不易產生剝離 等之問題。 上述配線基板可利用本發明之製造方法而製造如下。亦 即，包含以下步驟來實施第一疊層體製造步驟：陶瓷側缺 Φ 口部圖案化步驟，其係在形成於轉印來源基板之一方主表 面上之陶瓷電介質層上，圖案化形成陶瓷側缺口部；導體 層形成步驟，其係在該圖案化後之陶瓷電介質層上形成導 體層；及導體側缺口部圖案化步驟，其係對該導體層，以 連通於陶瓷側缺口部之方式而圖案化形成導體側缺口部。 而後，在貼合步驟中，對於形成有包含陶瓷側缺口部以及 與其連通之導體側缺口部之連通缺口部之第一疊層體，在 . 該連通缺口部之開口側之主表面上，將高分子材料電介質 層未硬化或半硬化狀態之第二疊層體，重疊該高分子材料 -11- 1295089 . 電介質層之主表面，在其狀態下，將此等第一疊層體及第 二疊層體在疊層方向上加壓，而將構成高分子材料電介質 層之未硬化或半硬化狀態之高分子材料壓入塡充於連通缺 口部，而後，使該高分子材料硬化。藉由該方法，可將構 成高分子材料電介質層之未硬化或半硬化狀態之高分子材 料，藉由加壓貼合而確實塡充於連通缺口部，而可輕易獲 得上述配線基板之構造。 其次，本發明之配線基板將複合疊層部中包含之導體層 • 作爲第一導體層，而具有對陶瓷電介質層，自與第一導體 層相反側堆疊之第二導體層，此等第一導體層、陶瓷電介 質層及第二導體層可形成電容器。藉由該構造，可將去耦 用等之電容器組裝於包含高分子材料電介質層（堆疊層）之 配線疊層部中’無須附加在配線基板與搭載於其上之電子 零件（圖上未顯示）之間組裝電容器之中間基板，而有助 於總成之薄型化。此時’可於轉印來源基板除去步驟結束 後，在陶瓷電介質層之除去該轉印來源基板之主表面側形 Φ 成第二導體層。 本發明之第三特徵提供一種配線基板，其具有複合疊層 部，其係依序相互接觸而堆疊有··高分子材料電介質層、 導體層及包含高介電常數陶瓷之陶瓷電介質層，其特徵 爲：在前述複合疊層部中，前述導體層具有在面內方向欠 缺層之一部分之導體層側缺口部，此外，前述陶瓷電介質 層具有在面內方向欠缺層之一部分之陶瓷側缺口部，而形 ， 成該陶瓷側缺口部與前述導體層側缺口部相互連通之連通 • 缺口部，構成前述高分子材料電介質層之高分子材料在前 -12- 1295089 述連通缺口部中，以經過前述導體層側缺口部而到達前述 陶瓷側缺口部之形式塡充’將前述複合疊層部中包含之則 述導體層作爲第一導體層’將對前述陶瓷電介質層’而自 與前述第一導體層相反側堆疊之導體層作爲第二導體層’ 自配線基板之單位之端面’則述陶瓷電介質層之外形端面 至少下降第一下降寬程度，前述第一導體層及前述第二導 體層之外形端面至少下降比前述第一下降寬大之第二下降 寬程度，並藉由前述第一導體層、前述陶瓷電介質層及前 Φ 述第二導體層而形成電容器。 本發明之第四特徵提供一種配線基板之製造方法，該配 線基板具有複合疊層部，其係依序相互接觸而堆疊：高分 子材料電介質層、導體層及包含高介電常數陶瓷之陶瓷電 介質層，其特徵爲依序實施：第一疊層體製造步驟，其係 在轉印來源基板之一方主表面上，依序形成前述陶瓷電介 質層與前述導體層，而製造第一疊層體；第二疊層體製造 步驟，其係在前述基板核心部之主表面上形成前述高分子 Φ 材料電介質層，而製造第二疊層體；貼合步驟，其係將前 述複合疊層部中包含之前述導體層作爲第一導體層，將對 前述陶瓷電介質層，自與前述第一導體層相反側堆疊之導 體層作爲第二導體層，以自配線基板之單位之端面，前述 陶瓷電介質層之外形端面至少下降第一下降寬程度，前述 第一導體層及前述第二導體層之外形端面至少下降比前述 第一下降寬大之第二下降寬程度，並藉由前述第一導體 層、前述陶瓷電介質層及前述第二導體層而形成電容器之 . 方式，貼合數個前述第一疊層體之前述導體層與前述第二 -13- 1295089 • 疊層體之前述高分子材料電介質層；及轉印來源基板除去 步驟’其係自前述陶瓷電介質層除去前述轉印來源基板。 藉由本發明第三特徵之配線基板及第四特徵之配線基板 之製造方法，由於係自配線基板之單位之端面，陶瓷電介 質層之外形端面至少下降第一下降寬程度，第一導體層及 第二導體層之外形端面至少下降比前述第一下降寬大之第 二下降寬程度，並藉由第一導體層、陶瓷電介質層及第二 導體層而形成電容器，因此可獲得以下之效果。 ^ ( 1 )由於在切割後之封裝端面上，第一導體層、陶瓷電介 質層及第二導體層不致露出，因此防止封裝端面之氧化腐 蝕。 (2) 防止因切割時之剪切應力造成層間剝離及受潮侵入 路徑。 (3) 防止切割時，銅等金屬構成之電極塌邊而造成層間短 路。 (4) 減輕銅等金屬構成之電極及鈦酸鋇等強電介質構成 φ 之陶瓷電介質層避免切斷之切割負荷。 此外，適用本發明之配線基板可構成：如在基板部之至 少一方主表面上形成堆疊有電介質層與導體層之配線疊層 部，在該配線疊層部中具有複合疊層部，其係自基板核心 部側起，依序相互接觸而堆疊：高分子材料電介質層（亦 即堆疊樹脂絕緣層）、導體層及陶瓷電介質層，不過，不具 核心之所謂無核心基板等，當然亦可適用本發明。 . 本發明之第五特徵提供一種配線基板之製造方法，該配 線基板具有複合疊層部，其係依序相互接觸而堆疊：高分 -14- 1295089· • 子材料電介質層、導體層及包含高介電常數陶瓷之陶瓷電 介質層，其特徵爲依序實施：第一疊層體製造步驟，其係 在轉印來源基板之一方主表面上，依序形成陶瓷電介質層 與導體層，而製造第一疊層體；第二疊層體製造步驟，其 係除前述第一疊層體之外，還製造在貼合面側具有高分子 材料電介質層之第二疊層體；貼合步驟，其係貼合第一疊 層體之導體層與第二疊層體之高分子材料電介質層；及轉 印來源基板除去步驟，其係自陶瓷電介質層除去轉印來源 _ 基板。 藉由本發明第五特徵之配線基板之製造方法，於製造具 有依序相互接觸而堆疊有高分子材料電介質層、導體層及 陶瓷電介質層之複合疊層部之疊層體時，係在轉印來源基 板之一方主表面上依序形成陶瓷電介質層與導體層，而製 造第一疊層體，將其重疊貼合於在貼合面側具有高分子材 料電介質層之第二疊層體後，除去轉印來源基板。亦即， 既薄又脆之陶瓷電介質層，只須以轉印來源基板補強之形 Φ 式提供貼合步驟即可，無須將其單獨處理，因此，可大幅 提高上述具有堆疊有高分子材料電介質層、導體層及陶瓷 電介質層之複合疊層部之疊層體之製造效率及良率。 本發明中所謂高介電常數陶瓷，係指相對介電常數爲i 0 以上之陶瓷者，特別是需要高介電常數者時，可採用強介 電性陶瓷。局介電常數陶瓷，係具有銘駄礦型結晶構造之 強介電性複合氧化物陶瓷，如由鈦酸鋇、鈦酸緦及鈦酸鉛 . 之一種或兩種以上構成之陶瓷，其介電常數特別高，此外 製造亦較容易，因此，可適合採用於本發明。 -15- 1295089 礞 ， 貼合步驟中，採用在疊層方向上加壓貼合第一疊層體及 第二疊層體之方法時，可提高第一疊層體之導體層與第二 疊層體之高分子材料電介質層於貼合後之密合強度。 在本發明適用對象之疊層體中，上述複合疊層部之導體 層具有在面內方向欠缺層之一部分之導體層側缺口部，此 外，陶瓷電介質層具有在面內方向欠缺層之一部分之陶瓷 側缺口部，而形成該陶瓷側缺口部與導體側缺口部相互連 通之連通缺口部，構成高分子材料電介質層之高分子材料 _ 在連通缺口部中，可構成經過導體側缺口部而到達陶瓷側 缺口部之形式進行塡充。如此，由於構成高分子材料電介 質層之高分子材料塡充於形成於導體層及陶瓷電介質層側 之連通缺口部側，因此，藉由錨固效應可提高層間之密合 強度，進而於平坦化熱處理時等亦不易產生剝離等之問題。 該構造之配線疊層部可以利用本發明之製造方法之形式 製造如下：亦即，包含以下步驟來實施第一疊層體製造步 驟：陶瓷側缺口部圖案化步驟，其係在形成於轉印來源基 φ 板之一方主表面上之陶瓷電介質層上，圖案化形成陶瓷側 缺口部；導體層形成步驟，其係在該圖案化後之陶瓷電介 質層上形成導體層；及導體側缺口部圖案化步驟，其係對 該導體層，以連通於陶瓷側缺口部之方式而圖案化形成導 體側缺口部。而後，在貼合步驟中，對於形成有包含陶瓷 側缺口部以及與其連通之導體側缺口部之連通缺口部之第 一疊層體，在該連通缺口部之開口側之主表面上，將高分 、 子材料電介質層未硬化或半硬化狀態之第二疊層體，重疊 . 該高分子材料電介質層之主表面，在其狀態下，將此等第 -16- 1295089 - 一疊層體及第二疊層體在疊層方向上加壓，而將構成高分 子材料電介質層之未硬化或半硬化狀態之高分子材料壓入 塡充於連通缺口部，而後，使該高分子材料硬化。藉由該 方法，可將構成高分子材料電介質層之未硬化或半硬化狀 態之高分子材料，藉由加壓貼合而確實塡充於連通缺口 部，而可輕易獲得上述配線基板之構造。 陶瓷電介質層除電容器之外，亦可用作構成微波傳送線 (microstrip line)、傳送線及共面性波導管（copianar _ wave-guide)等之分佈常數電路疊層體之電介質層。藉由將 該電介質層作爲陶瓷電介質層，可提高分佈常數電路疊層 體中包含之線路導體之波長縮短率，而有助於電路要素（如 λ / 4線路等）之小型化。此外，由於獲得相同特性阻抗 用之線路寬亦縮小，因此，可滿足阻抗整合等高頻電路特 有之要求，且可輕易謀求配線部之微細化。如以金屬面導 體（作爲接地層及電源層之功能者）覆蓋陶瓷電介質層之 一方主表面，另外，在另一方主表面上配置線路導體時， • 可獲得微波傳送線或傳送線構造。此時，可將其線路導體 作爲第一導體層，以覆蓋其之形式，而將高分子材料電介 質層以與前述陶瓷電介質層之形成該線路導體之背景區域 之主表面接觸之形式而配置。 本發明之第六特徵提供一種電容器內藏型之配線基板之 製造方法，該配線基板係藉由延伸於厚度方向之上下之導 體具有形成於內部之支撐基體，分別在該支撐基體之第一 • 側與第二側形成堆疊有高分子材料電介質層與導體層之配 . 線疊層部，而僅在位於第一側之第一側配線疊層部中形成 -17- 1295089 _ 包含陶瓷電介質層之電容器而構成，其主要特徵爲包含以 下步驟：將自支撐基體側起，依序相互接觸而堆疊有：高 分子材料電介質層，形成電容器之一方電極之導體層及陶 瓷電介質層之複合疊層部作爲第一側配線疊層部之一部 分’而在支撐基體上，或以包含於該支撐基體之形式形成； 在支撐基體上形成須構成位於第二側之第二側配線疊層部 之筒分子材料電介質層；在高分子材料電介質層露出於第 一側之狀態下，在第一側之複合疊層部中開設形成層間連 接用之導通導體用之導通孔；在筒分子材料電介晳層露出 於第二側之狀態下，以對高分子材料具有腐蝕力之藥劑洗 淨形成於第一側之導通孔；在上述導通孔之內面形成導 體’視爲導通導體，進一步將複合疊層部中包含之導體層 作爲第一導體層，對陶瓷電介質層，自與第一導體層相反 側堆疊第二導體層，以此等第一導體層、陶瓷電介質層及 第二導體層形成電容器；及以另外之高分子材料電介質層 覆蓋經藥劑而面粗縫化之第二側之高分子材料電介質層， Φ 而使此等新舊之高分子材料電介質層合體。 以導通導體取得層間之導通連接之構造，即使是電容器 內藏型之配線基板亦不改變。亦即，形成電容器之電極之 第二導體層與支撐基體上之導體層之導通，係以導通導體 而獲得。導通導體用之導通孔可藉由雷射照射技術或光刻 技術而形成，不過任何技術，均需要洗淨導通孔之洗淨步 驟，來防止導通不良之發生。其洗淨步驟理想上僅將第一 . 側作爲對象，不過，在重視生產性之批量處理中，係採用 在容納藥劑之洗淨槽中浸漬全部工件（work)之方法。由於 -18- 1295089 , 其藥劑腐蝕高分子材料，因此必然造成第二側之高分子材 料電介質層之面粗糙。上述本發明係以另外之高分子材料 電介質層覆蓋第二側之其高分子材料電介質層。藉此，形 成新舊之高分子材料電介質層合體之厚的高分子材料電介 質層。亦即’可使在第一側新形成之高分子材料電介質層 與第二側之高分子材料電介質層之表面狀態均一化。因而 可在第一側與第二側上形成均一厚度、均一性質之電鍍層。 爲了防止第二側之高分子材料電介質層之面粗糙，亦考 詹 慮在弟一側之導通孔洗淨時實施帶掩模（tape masking)，不 過，由於帶將於爾後除去，因此，與修正第一側配線疊層 部與第二側配線疊層部之機械性特性不均衡無關。由於本 發明係採用以厚之高分子材料電介質層彌補無電容器之部 分之形式’因此可提高第二側配線疊層部之強度，進而可 獲得第二側配線疊層部與第一側配線疊層部之強度平衡性 優異，而可承受翹曲及剝離之構造。 上述本發明中，具體而言，以另外之高分子材料電介質 • 層覆蓋高分子材料電介質層之步驟，可採用堆疊包含高分 子材料之膜之步驟，或是塗敷液狀高分子材料之步驟。特 別是適合採用堆疊具有相同厚度及相同特性之堆疊用樹脂 膜（如可從味之素公司獲得）之方法。藉由該方法，由於 可直接使用以一般堆疊法而使用之裝置，因此有助於抑制製 造成本。基於相同之理由，可同時間進行以另外之高分子 材料電介質層覆蓋第二側之高分子材料電介質層之步驟， ， 與在第一側形成新之高分子材料電介質層之步驟，並藉由 、 導通形成步驟及圖案電鍍步驟而形成其他導體層之堆疊 -19- 1295089 法，進行第一側配線疊層部及第二側配線疊層部之形成。 * 此外，本發明人於形成構成電容器之複合疊層部時，亦 注意到需要克服下述（1)，（2)之技術性問題。 (1)堆疊樹脂絕緣層及導體層與電容器部分之密合強度容 易降低，特別是施加覆晶連接電子零件之平坦化熱處理等 之熱循環時，堆疊樹脂絕緣層與高電介質陶瓷層之線膨脹係 數差造成層間之剪切熱應力程度提高，亦容易發生剝離等 之問題。 _ (2)使用薄之高電介質陶瓷層之電容器，與配線用之堆疊 樹脂絕緣層接合時之處理困難，而發生製造效率差之問題。 以上問題可採用以下之步驟來對應。亦即，形成複合疊 層部之步驟可依序實施：第一疊層體製造步驟，其係在轉 印來源基板之一方主表面上依序形成陶瓷電介質層與導體 層，而製造第一疊層體；第二疊層體製造步驟，其係在支 撐基體之主表面上形成高分子材料電介質層，而製造第二 疊層體；貼合步驟，其係貼合第一疊層體之導體層與第二 φ 疊層體之高分子材料電介質層；及轉印來源基板除去步 驟，其係自陶瓷電介質層除去轉印來源基板。如此，既薄 又脆之陶瓷電介質層，只須以轉印來源基板補強之形式提 供貼合步驟即可，無須將其單獨處理，因此，可大幅提高 上述具有堆疊有高分子材料電介質層、導體層及陶瓷電介 質層之複合疊層部之配線基板之製造效率及良率。 本發明之第七特徵提供一種配線基板，其係安裝電子零 ， 件用，其特徵爲：具備在內部形成有延伸於厚度方向上下 ，之通孔導體之支撐基體，形成分別在支撐基體之第一側與 -20- 1295089 • 第一側堆疊有筒分子材料電介質層與導體層之配線疊層 部，僅在位於第一側之第一側配線疊層部中形成包含陶瓷 電介質層之電谷器，第〜側配線疊層部具有自支撐基體側 起，依序相互接觸而堆疊有··高分子材料電介質層，形成 電容器之一方電極之導體層及陶瓷電介質層之複合疊層 部，並以覆蓋陶瓷電介質層之形式而形成電容器之另一方 電極之導體層’位於第二側之第二側配線疊層部，自支撐 基體算起’在相當於第~側之複合疊層部之層級中，具有 0 比該複合疊層部中包含之高分子材料電介質層增加厚度之 高分子材料電介質層。 上述本發明之第二側配線疊層部不具電容器，而代之以 具有厚之高分子材料電介質層。亦即，使第一側配線疊層 部之機械特性與第二側配線疊層部之機械特性接近，可使 兩者之強度平衡性均一化。因此，即使是僅第一側配線疊 層部具有電容器之構造，仍不易發生翹曲及剝離等之問題。 此外，上述配線基板中，位於第二側之第二側配線疊層 Φ 部之導體層之層數可比第一側配線疊層部之導體層之層數 少，如此可簡化第二側配線疊層部之構造。 其他形式中，本發明之配線基板之特徵爲：在支撐基體 之至少一方主表面上形成堆疊有電介質層與導體層之配線 疊層部，該配線疊層部中包含複合疊層部’其係自支撐基 體側起，依序相互接觸而堆疊有：高分子材料電介質層、 導體層及陶瓷電介質層，該複合疊層部中’導體層具有在 , 面內方向欠缺層之一部分之導體層側缺口部，此外，陶瓷 電介質層具有在面內方向欠缺層之一部分之陶瓷側缺口 -21- 1295089 部，並形成該陶瓷側缺口部與導體側缺口部相互連通之連 嫌 通缺口部，構成高分子材料電介質層之高分子材料在連通 缺口部中，以經過導體側缺口部而到達陶瓷側缺口部之形 式塡充。 藉由上述本發明第七特徵之配線基板之構造，由於係自 支撐基體側起，依序相互接觸而堆疊有：高分子材料電介 質層、導體層及陶瓷電介質層之複合疊層部中，構成高分 子材料電介質層之高分子材料塡充於形成於導體層及陶瓷 _ 電介質層側之連通缺口部側，因此，藉由其錨固效應，可 提高層間之密合強度，進而於平坦化熱處理時等亦不易產 生剝離等之問題。 上述配線基板可以利用本發明第六特徵之製造方法之形 式而製造如下。亦即，包含以下步驟來實施前述第一疊層 體製造步驟：陶瓷側缺口部圖案化步驟，其係在形成於轉 印來源基板之一方主表面上之陶瓷電介質層上，圖案化形 成陶瓷側缺□部；導體層形成步驟，其係在該圖案化後之 φ 陶瓷電介質層上形成導體層；及導體側缺口部圖案化步 驟’其係對該導體層，以連通於陶瓷側缺口部之方式而圖 案化形成導體側缺口部。而後，在貼合步驟中，對於形成 有包含陶瓷個j缺口部以及與其連通之導體側缺口部之連通 缺□部之第一疊層體，在該連通缺口部之開口側之主表面 ± @ ί材料電介質層未硬化或半硬化狀態之第二疊 層體’重疊該高分子材料電介質層之主表面，在其狀態下， ^ 將此等第一疊靥體及第二疊層體在疊層方向上加壓，而將 . 構成局分子材料電介質層之未硬化或半硬化狀態之高分子 -22- 1295089 蠓 ^ 材料壓入塡充於連通缺口部，而後，使該高分子材料硬化。 藉由該方法，可將構成高分子材料電介質層之未硬化或半 硬化狀態之高分子材料，藉由加壓貼合而確實塡充於連通 缺口部，而可輕易獲得上述配線基板之構造。 【實施方式】 以下’使用圖式說明本發明之實施形態。 第1圖係模式顯示本發明一種實施形態之配線基板1之 剖面構造者。該配線基板1在由耐熱性樹脂板（如雙馬來 ^ 醯亞胺一三氮雜苯樹脂板）及纖維強化樹脂板（如玻璃纖 維強化環氧樹脂）等構成之板狀核心2 c之兩個表面上，分 別形成在指定之圖案中形成配線金屬層之核心導體層4Y， 4y。形成此等核心導體層4Y，4y作爲覆蓋板狀核心2c之表 面大部分之面導體圖案，而用作電源層（圖中符號41)或 接地層（圖中符號40 )者。另外在板狀核心2c中形成藉由 鑽頭等而穿設之通孔1 1 2，在其內壁面形成有使核心導體層 4Y，4y相互導通之通孔導體30。此外，通孔112藉由環氧 H 樹脂等樹脂製塡孔材料3 1而塡充。 此外，在核心導體層4Y，4y之上層，分別形成有包含環 氧樹脂等高分子材料（及包含介電常數及耐絕緣壓調整用 之二氧化矽粉末等之無機塡料：其他高分子材料電介質層 亦同）之第一導通層（堆疊層：電介質層）3Y，3y。再者’ 在其表面藉由銅電鍍而形成有第三導體層4A，4a。另外， 核心導體層4Y，4y與第三導體層4A, 4a分別藉由導通34 • 而層間連接。同樣地，在第三導體層4A，4a之上層分別形 、 成有第二導通層3A，3a。基板核心部2包含：板狀核心2c、 -23- 1295089 • 核心導體層4Y，4y及第一導通層3Y，3y。 於基板核心部2之第一主表面側（圖中顯示於上側之主 表面），在第三導體層4A上依序堆疊：第一高分子材料電 介質層3A，包含銅電鍍層之第一導體層4B，陶瓷電介質層 5，包含銅電鍍層之第二導體層4C，第二高分子材料電介 質層3B及形成數個電子零件連接用之端子焊墊10之第四 導體層4D，而形成第一側配線疊層部6。第一導體層4B、 第二導體層4C及第四導體層4D分別經由中間焊墊12，而 φ 以作爲銅之場電鍍部而形成之導通34在疊層方向導通連 接。此外，於基板核心部2之第二主表面側（圖中顯示於 下側之主表面），在第一導通層3y上依序堆疊：背面第三 導體層4a、高分子材料電介質層3a、及包含背面側金屬端 子焊墊10’之背面第一導體層4b，而形成第二側配線疊層 部7。背面側金屬端子焊墊1 〇’係用作背面焊墊者，其係 用於將配線基板1本身藉由針孔柵欄陣列（PGA )或球柵 欄陣列（BGA )而連接於主基板等。 ^ 連接端子焊墊10與背面側端子焊墊10’ ，而包含：導通 孔34、中間焊墊12及通孔導體30之導通路徑有：信號甩 導通路徑SL、電源用導通路徑PL及接地用導通路徑GL三 種。另外，信號用導通路徑SL中包含之通孔導體30藉由 絕緣用空隙部40i，41i而與電源層41或接地層40絕緣。此 外，電源用導通路徑PL中包含之通孔導體30藉由絕緣用 空隙部40i，而與接地層40絕緣，接地用導通路徑GL中包 ★ 含之通孔導體3 0藉由絕緣用空隙部4 1 i，而與電源層4 1絕 緣。 -24- 1295089 上述之配線基板1在基板核心部2之至少一方主表面上 形成堆疊有電介質層與導體層之配線疊層部6，該配線疊 層部6中具有複合疊層部8 ’其係自基板核心部2側起，依 序相互接觸而堆疊有：高分子材料電介質層3A、導體層4B 及陶瓷電介質層5(作爲包含缺口部16之槪念：除去缺口 部1 6之陶瓷層以符號15而表示）。 製造此種配線基板1用之本發明之配線基板之製造方法 的要旨如下。 (1) 在轉印來源基板50之一方主表面上依序形成陶瓷電 介質層5與導體層4B，而製造第一疊層體60(第一疊層體 製造步驟：第4圖〜第5圖，步驟1〜9)。 (2) 在基板核；Lj、部2之主表面上形成筒分子材料電介質層 3A，而製造第二疊層體70(第二疊層體製造步驟：第6圖， 步驟1 0〜1 1 )。 (3) 貼合第一疊層體60之導體層4B與第二疊層體70之 局分子材料電介質層3A(貼合步驟：第7圖〜第9圖，步 驟1 2〜1 3 )。 (4) 自陶瓷電介質層5除去轉印來源基板50(轉印來源基 板除去步驟：第1 0圖，步驟1 4，1 5 )。 (5) 將貼合第一疊層體60與第二疊層體70者（面板）切 割成配線基板1之單位（封裝）70u (第14A，14B圖）。 藉由上述本發明之配線基板之製造方法，在轉印來源基 板50之一方主表面上依序形成陶瓷電介質層5與導體層 4B ’而製造第一疊層體6〇，將其與在基板核心部2之主表 面上形成高分子材料電介質層3A之第二疊層體70重疊而 -25- 1295089 * c • 貼合後，除去轉印來源基板5 0，切割成配線基板1之單位 7〇u。亦即，既薄又脆之陶瓷電介質層5，只須以轉印來源 基板50補強之形式提供貼合步驟即可，無須將其單獨處 理’因此，可大幅提高上述具有堆疊有高分子材料電介質 層3A、導體層4B及陶瓷電介質層5之複合疊層部8之配 線基板1之製造效率及良率。 貼合步驟中，如第7圖〜第9圖所示，藉由在分別形成於 第一疊層體60及第二疊層體70之導引貫穿孔5 0h，70h中 φ 插通定位用銷90，可將第一疊層體60及第二疊層體70相 互定位而貼合。藉此，可有效防止第一疊層體60側之陶瓷 電介質層5及與其接觸而堆疊之導體層4B，與第二疊層體 70側之局分子材料電介質層3A之圖案偏差等。如第2圖 所示，本實施形態中，轉印來源基板50使用藉由鑽頭穿孔 等而形成導引貫穿孔50h者。 轉印來源基板50可使用熔點比構成陶瓷電介質層5之陶 瓷之燒結溫度高之金屬基板50。此時，上述第一疊層體製 造步驟可實施具有以下步驟者：在轉印來源基板50之主表 面上形成包含陶瓷電介質層5之燒結前素材之未燒結陶瓷 素材層15g之未燒結陶瓷素材層形成步驟（第4圖：步驟 1〜步驟3 );及與金屬基板50 —起燒結未燒結陶瓷素材層 15 g之燒結步驟（第5圖：步驟4)。 陶瓷電介質層5構成結晶質層，有助於提高介電常數（特 別是強介電性陶瓷時），而宜採用燒結陶瓷。使用熔點比 、構成陶瓷電介質層5之陶瓷之燒結溫度高之金屬基板5 0作 爲轉印來源基板5 0時，即使於未燒結陶瓷素材層1 5 g燒結 -26- 1295089 „ 時，仍可將轉印來源基板50活用於處理，且即使與陶瓷電 介質層5 —起將轉印來源基板5 0暴露於燒結之熱過程中仍 無問題，因此處理極爲簡單。 另外，陶瓷電介質層5亦可藉由濺射法等之氣相沉積法 及溶膠凝膠法等之化學溶液成膜法而形成。不過，採用氣 相沉積法時，須藉由將板狀基體加熱而成膜，來促進結晶 化，採用化學溶液成膜法時，須以乾燥後之燒結處理來進 行膜之結晶化。 φ 如使用於電容器之陶瓷電介質層5,爲了提高靜電電容， 而以具有鈣鈦礦型結晶構造之複合氧化物，如以鈦酸鋇、 鈦酸緦及鈦酸鉛之一種或兩種以上構成者，其介電常數特 別高’此外，由於製造亦較容易，因此適合用於本發明。 此時’上述金屬基板50亦可採用鐵系或鎳系之金屬板，進 一步可採用高熔點之鉬系、鎢系及鉅系等之金屬板。 未燒結陶瓷素材層1 5 g可採用將陶瓷原料粉末與結合用 高分子材料（亦即黏合劑）攪拌而形成片狀之未加工陶瓷 % 片15g。未加工陶瓷片15g之薄層可藉由刮刀片法等而輕易 製造，此外，由於撓曲性大，因此處理亦容易。藉由其燒 結而獲得之陶瓷電介質層5之厚度如爲l#m以上，100// m以下。陶瓷電介質層5包含相對介電常數爲1〇以上之高 介電常數陶瓷。 陶瓷電介質層5需要圖案化成適合用於後述形成導通孔 及調整電容器之電容等之形狀。但是，由於陶瓷電介質在 ‘化學上亦穩定，因此不易藉由化學性蝕刻而圖案化，此外， - 由於係高熔點，因此藉由燒結而緻密化狀態下，藉由雷射 -27- 1295089 . 等圖案化亦困難。但是，採用以下之方法即可非常容易地 實施上述之圖案化。亦即，將未加工陶瓷片1 5 g貼合於金 屬基板50上（第4圖：步驟1 )，其次，圖案化成欲獲得 該未加工陶瓷片15g之陶瓷電介質層5之形狀後（步驟2)， 實施燒結步驟（第5圖：步驟4 )。由於未加工陶瓷片15g 之狀態，係藉由結合用高分子材料而僅結合有陶瓷粉末之 狀態，因此可藉由雷射光照射而輕易燒濺陶瓷片之不需要 部分。另外，相同之方法，即使燒結藉由溶膠凝膠法而獲 φ 得之未燒結之陶瓷乾燥塗敷層而形成陶瓷電介質層5，仍 可達到相同之效果。 如第3圖所示，未加工陶瓷片15g可形成於包含高分子 材料之承載片5 1 (如聚對苯二甲酸乙二醇酯樹脂片）上。 該方法可藉由熟知之刮刀片法等高效率製造未加工陶瓷片 15g。具體而言，係在陶瓷原料粉末中添加結合用高分子材 料、分散劑、可塑劑及溶劑等形成漿液，塗敷於承載片5 1 上使其乾燥，而形成未加工陶瓷片15g ° φ 未加工片15g藉由引出捲成滾筒狀之承載片51，並塗敷 漿液，而形成長條形狀之附承載片之未加工陶瓷片52。從 確保漿液塗敷、乾燥等之未加工片製造時之強度，及未加 工片1 5 g脫模性之觀點而言，承載片5 1宜由聚對苯二甲酸 乙二醇酯樹脂構成。 藉由燒結而獲得之陶瓷電介質層之厚度’欲將其使用於 形成高電容之電容器等時，須將厚度調整成丨〆111以上，100 、// m以下。因此，使用於該陶瓷電介質層之燒結形成之未 -加工陶瓷片15g之厚度，亦以獲得上述燒結後之厚度的方 -28- 1295089 ^ 式而適切調整（如2//m以上，200//m以下）。另外’附 承載片未加工陶瓷片52,在使用其製造基板（疊層體）時， 需要使用切割刀而切割成適當之大小。未加工陶瓷片1 5g 之厚度調整成上述之薄度時，若承載片51過薄，在切割刀 近旁，容易在未加工陶瓷片15g上產生裂縫等’而容易在 切割精密度上產生問題。爲了避免此種問題，包含聚對苯 二甲酸乙二醇酯樹脂之承載片51之厚度須設定爲20//m以 上。另外，承載片5 1之厚度上限雖無特別限制，不過設定 Φ 在100// m以下時，發現在謀求捲繞等便利性上有適度之撓 曲性。 切割後之附承載片未加工陶瓷片52中，藉由沖裁加工等 而形成導引貫穿孔5 2h。此外，如第2圖所示，金屬基板 50中亦在對應之位置上形成有導引貫穿孔50h。該導引貫 穿孔50h可藉由化學蝕刻而輕易地形成（特別是金屬基板 之厚度爲1 00 # m以下（考慮處理性時爲20 // m以上）時）。 具體而言，係以抗蝕層覆蓋金屬基板50之主表面，其中形 φ 成對應於導引貫穿孔形狀之飩刻窗，並藉由浸漬於鈾刻液 而形成。蝕刻液可使用與除去金屬基板50時者（後述）相 同者。 此時，如第4圖之步驟1，在與貼合面相反側，將承載 片5 1予以一體化之狀態之該未加工陶瓷片1 5g貼合於金屬 基板50上，如步驟2，在其狀態下，與承載片5 1 —起將該 未加工陶瓷片1 5g予以雷射圖案化，而後，如步驟3所示， ‘除去承載片51，而可實施燒結步驟。與承載片51 —起將未 .加工陶瓷片1 5g進行雷射圖案化時，由於被圖案化區域之 -29- 1295089 周圍被承載片5 1保護，因此，具有燒濺之未加工陶瓷片1 5 g 之飛沬亦可與承載片51 —起除去，此外，在圖案化後之未 加工陶瓷片15g上不易因該飛沬而產生污染之優點。 採用與金屬基板50 —起燒結未燒結陶瓷素材層15g之步 驟時，如第6圖（步驟1 1 )所示，包含基板核心部2之第 二疊層體70，係將須製造之配線基板之單位70ιι (具體而 言，係第二疊層體70中成爲1個配線基板之單位一部之部 分）在數個面內予以一體化者。如第6圖之步驟10所示， 第二疊層體70係在預先準備之基板核心部2之兩個主表面 上形成高分子材料電介質層3A，3a，進一步如步驟11所 示，藉由鑽孔而形成導引貫穿孔70h。導引貫穿孔70h形成 於各單位70u之各個四個角落。 於貼合步驟中，如第7圖所示，須採用將數個包含之單 位7 0ιι (具體而言，於第一疊層體60中成爲1個配線基板 之單位一部之部分）比該第二疊層體70 (具體而言，比第 二疊層體70中，成爲1個配線基板之單位一部之部分的數 量）少而形成第一叠層體60者，堆疊於第二疊層體70上而 配置之步驟。未燒結陶瓷素材層15g藉由燒結而發生收縮， 使用大面積之金屬基板50時，因其收縮之影響，極可能導 致獲得之第一疊層體60翹曲。但是，藉由對第二疊層體70 分割配置數個第一疊層體60，與一體形成第一疊層體60 全體時比較，可減少燒結時翹曲之影響。此時，如第8圖 所示，藉由在形成於第一疊層體60之各個四個角落之導引 貫穿孔60h與對應於其之第二疊層體70側之導引貫穿孔 70h中插入定位用銷90，而將各第一疊層體60定位於第二 -30- 1295089 . 疊層體70來進行貼合時，可提高各個第一疊層體60對第 二疊層體70之定位精確度。 於轉印來源基板除去步驟中，金屬基板50可藉由化學蝕 刻而除去。藉由該方法，可將對薄層之陶瓷電介質層5之 機械性損傷限制在最小限度，並可除去金屬基板50 °使用 鐵系或鎳系之金屬基板50時之蝕刻劑，如可採用氯化鐵 (III )水溶液、氯化銅（II )水溶液，進一步可採用鹽酸 等酸系蝕刻劑。另外，金屬基板50亦可化學蝕刻全體，如 % 使用鐵系或鎳系之金屬基板50時，將該金屬基板50構成 包含：本體層，及鐵含量比該本體層高之分離層者，藉由 蝕刻其分離層，而剝離基板本體部，亦可減少全體之基板 飩刻量。 回到第1圖，配線基板1於複合疊層部8中，導體層4B 具有在面內方向欠缺層之一部分之導體側缺口部18，此 外，陶瓷電介質層5具有在面內方向欠缺層之一部分之陶 瓷側缺口部1 6，而形成該陶瓷側缺口部1 6與導體側缺口部 φ 18相互連通之連通缺口部21，構成高分子材料電介質層3A 之高分子材料於連通缺口部2 1中，係以經過導體側缺口部 1 8而到達陶瓷側缺口部1 6之形式來塡充。 由於上述本發明之配線基板1之構造，係自基板核心部 2側起，依序相互接觸而堆疊有：高分子材料電介質層3 A、 導體層4B與陶瓷電介質層5之複合疊層部8中，構成高分 子材料電介質層3A之高分子材料塡充於形成於導體層4B .及陶瓷電介質層5側之連通缺口部21側，因此，藉由其錨 . 固效應，可提高層間之密合強度，進而於平坦化熱處理時 -31- 1295089 等中亦不易產生剝離等之問題。 上述構造可藉由如以下所述地執行第一疊層體製造步驟 而獲得。 (卜1)在形成於轉印來源基板5 0之一方主表面上之陶瓷 電介質層1 5 g中，圖案化形成陶瓷側缺口部1 6 (.陶瓷側缺 口部圖案化步驟：第4圖，步驟3 ) ° (1-2)在該圖案化後之陶瓷電介質層15上形成導體層54 (爾後成爲4B )(導體層形成步驟··第5圖，步驟5 ) ° • (1-3)對該導體層4B，以連通於陶瓷側缺口部16之方式 圖案化形成導體側缺口部1 8 (導體側缺口部圖案化步驟： 步驟6〜9 )。 第5圖中，如步驟5所示，導體層5 4作爲包住轉印來源 基板50與實施圖案化及燒結之陶瓷電介質層15全體之銅 電鍍層而形成。步驟6中形成感光性抗蝕層5 5 ’在步驟7 中，藉由將其曝光及顯像，而將蝕刻窗55p予以圖案化。 如步驟8所示，使用該抗蝕層55，飩刻導體層54後’如步 • 驟9所示，除去抗餓層55。

另外，藉由將感光性之抗蝕層55曝光及顯像’而將鈾刻 窗5 5p予以圖案化之步驟（第5圖：步驟7 ) ’如第14A 圖及第14B圖之模式顯示，將藉由其次之鈾刻步驟（第5 圖：步驟8 )而形成之第一電極20之外形端面，考慮須獲 得之配線基板1之單位（封裝）70ιι之外形尺寸’以及爾後 進行之切割步驟中之切割片寬及其誤差，以自切割面至少 下降第二下降寬 We (> Wbt)程度（在內側）而形成之方 式，將鈾刻窗55p予以圖案化。第二下降寬WE之値須爲 -32- 1295089 下 〇 積 寬 裝 成 形 內 層 形 部 21 化 介 板 板 通 板 導 插 銷 擠 疊 ^ 0.8mm以上，2.5mm以下之軸圍’如设疋爲1.0mm。弟一. 降寬WE未達0.8mm時，第一電極20塌邊，可能造成短路 此外，第二下降寬WE比2.5mm大時，第一電極20之面 縮小而不適宜。第二電極1 1亦同樣地，設定第二下降 We之値。如此，藉由設定第二下降寬WE之値，除比封 端面下降形成電容器之陶瓷電介質層1 5之外形端面（形 於內側）之外，藉由使第一電極20及第二電極1 1之外 端面比陶瓷電介質層1 5之外形端面進一步下降（形成於 φ 側），可避免電容器露出於封裝端面，而確實防止發生 間短路。 而後，如第7圖及第8圖所示，於貼合步驟中，對於 成有包含陶瓷側缺口部1 6以及與其連通之導體側缺口 18之連通缺口部21之第一疊層體60，在該連通缺口部 之開口側之主表面上，將高分子材料電介質層3A爲未硬 或半硬化狀態之第二疊層體70重疊於該高分子材料電 質層3 A之主表面。此時，自上側依序堆疊有：上基 φ (base) 80 (具有導引插通孔80h )，包含不銹鋼等之輔助 81(具有導引插通孔81h)，脫模薄膜82 (具有導引插 孔82h)，形成有各第一疊層體60之收容部83w之隔離 83，第一疊層體60，第二疊層體70，脫模薄膜84(具有 引插通孔84h)，包含不銹鋼等之輔助板85 (具有導引 通孔85h) ’下板86(具有保持定位用銷90之基端部之 保持孔86h )，緩衝片87及承載板88。 而後’如第9圖所示，使用圖上未顯示之熟知之油壓 ，壓裝置等’將上述疊層體加壓。將第一疊層體6〇及第二 -33- 1295089 - 層體70在疊層方向上加壓時，構成高分子材料電介質層3八 之未硬化或半硬化狀態之高分子材料壓入塡充於連通缺口 部2 1。而後’藉由加熱等使該局分子材料硬化。構成高分^ 子材料電介質層3Α之未硬化或半硬化狀態之高分子材料 藉由加壓貼合，可確實塡充於連通缺口部21中，而可輕胃 獲得上述配線基板1之構造。 將數個第一疊層體60轉印擠壓於第二疊層體70時，空 白之基板部分，亦藉由配置具有與第一疊層體60相同厚度 % 之金屬板之隔離板8 3，可無階差地加壓，而可抑制不需要 之高分子材料流動。如轉印擠壓時之第一疊層體60之厚度 爲 O.lmmt 以上，lmmt 以下（宜爲 0.235mmt 以上，〇.36〇mmt 以下）’因此隔離板83之厚度亦使用0.lmmt以上，lmmt 以下（宜爲0.235mmt以上，0.360mmt以下）之金屬板（如 不銹鋼板）。 回到第1圖，配線基板1將複合疊層部8中包含之導體 層4B作爲第一導體層4B，並具有對陶瓷電介質層5，自與 • 第一導體層4B相反側堆疊之第二導體層4C，此等第一導 體層4B、陶瓷電介質層5及第二導體層4C可形成電容器。 第一導體層4B上形成電容器之第一電極20，第二導體層 4C上形成第二電極11。第一電極20及第二電極11之一方 連接於電源用導通路徑PL，另一方連接於接地用導通路徑 PL。另外，藉由形成通過導通3 4等用之缺口部，在面內方 向分斷第一電極20及第二電極11，面內之投影重疊區域亦 變少，實際上缺口部以外之部分在面內方向形成連續薄 膜，投影重疊面積亦遠比露出於剖面大。此外，陶瓷電介 -34- 1295089 鼇 . 質層5亦相同。藉由該構造，可在包含高分子材料電介質 層（堆疊層）之配線疊層部6中組裝去耦用等之電容器，而 無須在配線基板與搭載於其上之電子零件（圖上未顯示） 之間外加安裝電容器之中間基板，而有助於總成之薄型 化。此時，可於轉印來源基板除去步驟結束後，在陶瓷電 介質層5之除去有該轉印來源基板50之主表面側形成第二 導體層4C。 第一導體層4B、陶瓷電介質層5及第二導體層4C形成 φ 電容器之構造，於連通缺口部21之至少一個中，對塡充陶 瓷側缺口部1 6之陶瓷側高分子材料塡充部1 7，在與連通於 導體側缺口部1 8者之相反側中，接觸而配置有形成第二導 體層4C之一部分之導體圖案（第二電極）11。該導體圖案 11及陶瓷側高分子材料塡充部17之邊界面與陶瓷電介質 層5之第二導體層4C側之主表面形成同一面。藉此，陶瓷 電介質層5之第二導體層4C側主表面之平坦度提高，其在 配線疊層部6表面之平坦度中亦持續，如形成於配線疊層 # 部6最表層部之電子零件連接用焊墊1 2之共面性良好。 此種構造如上述，於貼合步驟中，藉由在連通缺口部2 i 中壓入高分子材料而硬化，而以藉由轉印來源基板50之主 表面與陶瓷電介質層5共面化之形式而形成陶瓷側高分子 材料塡充部17 (第1 0圖··步驟丨4 )，而後，實施轉印來 源基板除去步驟，即可輕易形成（步驟丨5 )。 4A， 回到第1圖’配線基板1構成對高分子材料電介質層 3A’自與第一導體層4B相反側形成與其接觸之第三導體層 4A’形成第二導體層4C之導體圖案11與第三導體層 -35- 1295089 _ - 藉由依序貫穿陶瓷電介質層5、第一導體層4B及高分子材 料電介質層3A之導通孔34而導通連接，且第一導體層4B 與該導通孔3 4之間，藉由塡充導體側缺口部1 8之高分子 材料而相互絕緣，並且在陶瓷側缺口部1 6中，形成導通用 之貫穿孔34h形成於塡充該陶瓷側缺口部1 6之陶瓷側高分 子材料塡充部.1 7。該構造原本並非在具有絕緣功能之陶瓷 電介質層5上直接穿設導通用之貫穿孔，而係在其內側之 陶瓷側高分子材料塡充部1 7中形成該貫穿孔，因此，有貫 • 穿孔34h形成容易之優點。具體而言，如第1〇圖之步驟15 及1 6所示，對陶瓷側高分子材料塡充部1 7，自藉由除去轉 印來源基板50而露出之主表面側，藉由雷射LB (雷射加 工）可輕易地形成導通用之貫穿孔（導通孔34h )。雷射 LB係C〇2雷射、YAG雷射或準分子雷射。除藉由雷射加工 而形成導通孔34h之方法外，亦可採用藉由光刻技術而形 成導通孔3 4 h之方法。 此外，配線基板1中，於第二導體層4C上，以面內方向 • 欠缺層之一部分之第二導體側缺口部18與連通缺口部21 之一部分者連通之形式而形成。塡充該第二導體側缺口部 18之第二導體側高分子材料塡充部19S，在與連通缺口部 2 1之連通區域中，與塡充陶瓷側缺口部！ 6之陶瓷側高分子 材料塡充部17接合，並且以自該連通缺口部21之周緣， 以一部分繞進之形式而形成於陶瓷電介質層5之主表面 彻1°藉此’獲得連通缺口部21之內部及表面與背面藉由高 分子材料而一體地連接之構造，此外，藉由第二導體側高 分子材料塡充部19S自連通缺口部21之周緣繞進陶瓷電介 -36- 1295089 • 質層5之主表面側，而成爲陶瓷電介質層5之包含連通缺 口部2 1側面之緣部埋設於高分子材料中之形式。結果，極 不易產生將陶瓷電介質層5之主表面作爲邊界之剝離等。 該效果於連通缺口部2 1與第二導體側缺口部1 8沿著陶瓷 電介質層5之外周緣而形成時特別顯著。 上述構造藉由採用以下之方法即可輕易獲得，其係於轉 印來源基板除去步驟結束後，形成第二導體層4C，此外， 以與連通缺口部21之一部分連通之形式而形成第二導體 Φ 側缺口，部1 8 (第1 1圖：步驟17〜第1 2圖：步驟2 1 )，其 次，在形成該第二導體側缺口部18之第二導體層4C之主 表面上堆疊形成另外之高分子材料電介質層3B (步驟 22)，將構成該高分子材料電介質層3B之高分子材料塡充 於第二導體側缺口部1 8中，而與陶瓷側高分子材料塡充部 1 7接合。 步驟17中，以電鍍導通用之無電解銅電鍍層91覆蓋導 體圖案17之露出表面部及導逋孔34h之內面，步驟18中， φ 進一步形成抗電鍍層92。而後，於步驟19中，在抗電鍍層 92上實施曝光及顯像，形成對應於欲賦予電鍍部分之電鍍 窗 92p。 另外，藉由將抗電鍍層92曝光及顯像，而將電鍍窗92p 予以圖案化之步驟（第1 1圖：步驟19 )，如第14A圖及 第14B圖之模式顯示，將藉由其次之電鍍步驟（第12圖： 步驟20 )而形成之第二電極1 1之外形端面，考慮須獲得之 配線基板1之單位（封裝）70u之外形尺寸，以及爾後進行 之切割步驟中之切割片寬及其誤差，以自切割面至少下降 -37- 1295089 - 第一下降寬WE( >WBT)程度而形成之方式，將電鍍窗92p 予以圖案化。 於第12圖之步驟2〇中，藉由電解銅電鍍塡充電鍍導通 孔34h之內部，而形成導通34及中間焊墊12。於步驟21 中’除去抗電鍍層92，進一步藉由快速蝕刻除去未形成電 解銅電鍍而露出之無電解銅電鍍層，而形成用於形成第二 導體側缺口部1 8之第二導體層4C。而後，於步驟22中， 形成高分子材料電介質層3B。另外，而後在第13圖之步 Φ 驟23中’於高分子材料電介質層3B中形成導通孔34h， 進一步於步驟24中’電鍍形成埋入該導通孔34h之導通34 與端子焊墊10，10’ 。 最後’藉由圖上未顯示之熟知之切割機器切割步驟24中 獲得之面板，如第14A圖及第14B圖之模式顯示，形成配 線基板1之各單位70u之封裝。此時如前述，由於陶瓷電 介質層15之外形端面自切割面至少下降第一下降寬wBT程 度而形成（第4圖：步驟2，3)，且自第一電極20及第二 φ 電極1 1之外形端面切割面至少下降第二下降寬We程度而 形成（第5圖··步驟8，第12圖：步驟20 )，因此防止陶 瓷電介質層15與第一電極20及第二電極11露出於切割後 之封裝端面，可預防發生氧化腐蝕。此外，由於第一電極 20及第二電極11與陶瓷電介質層15之界面密合性強，因 此，可預防切割時之剪切應力造成層間剝離及爾後之受潮 侵入路徑。再者，於切割時，第一電極20及第二電極1 1 中不產生他邊，而不致發生層間短路。再者’與與高分子 材料電介質比較，雖第一電極20及第二電極11之導體（如 -38- 1295089 巍 • 銅），以及特別是形成陶瓷電介質層1 5之強電介質（如鈦 酸鋇）使切割時之負荷增大，而促進切片之磨損及發生切 屑，不過可預防此種情形。 再者，從第1圖可瞭解，本發明之配線基板1僅在第一 側配線疊層部6中形成電容器，而未在第二側配線疊層部 7中形成電容器。雖是依據陶瓷電介質層5之材料等而定， 但是僅第一側配線疊層部6可確保必要之靜電電容（如1 //F以上）。因而，第二側配線疊層部7中不需要電容器。 • 然而該構造中，不具電容器部分之第二側配線疊層部7之 導體層之層數比第一側配線疊層部6之導體層之層數少。 此外，第二側配線疊層部7之層厚比第一側配線疊層部6 之層厚小。如此，可能在基板核心部2之上下產生強度平 衡之不均衡，而對翹曲及剝離之可、靠性降低。雖亦考慮在 相當於電容器之電極之層級上形成電源或接地之面導體之 構造，不過該構造無效。 因此，如與第15 A圖、第15 B圖對比顯示，本發明之構 φ 造係在自基板核心部2數起，相當於第一側之複合疊層部 8之層級中’使第二側配線疊層部7具備厚度比該複合疊 層部8中包含之高分子材料電介質層3A增加之高分子材料 電介質層33。將第一側配線疊層部6之複合疊層部8中包 含之高分子材料電介質層3A之厚度設爲D1，將第二側配 線疊層部7之高分子材料電介質層33之厚度設爲D2時， 係D2~2D1。另外，高分子材料電介質層之厚度，基本上 係以被上下之導體層夾著之部分的厚度來定義。 具有上述厚度D2之高分子材料電介質層33藉由兩次膜 -39- 4 1295089 - 疊層而獲得。高分子材料電介質層不論是第一側或第二 側，由於全部係使用包含相同厚度及相同材料之堆疊用樹脂 膜，因此，成爲D2# 2D 1。分成數次形成高分子材料電介 質層3 3是有原因的。以下從轉印來源基板步驟結束後起詳 細作說明。另外，自第4圖之步驟1起，至第10圖之步驟 1 5 (轉印來源基板除去步驟），係在基板核心部2上形成 複合疊層部8 ’而作爲第一側配線疊層部6之一部分的步 驟。 % 顯示於第1 〇圖之步驟1 5之轉印來源基板除去步驟結束 後，進入形成第二導體層4C來形成電容器上側之電極之階 段。此時，第二側進行至在基板核心部2上設置基板導體 層4 a及高分子材料電介質層3 a之階段。亦即，第二側配 線疊層部7之形成，係進行至先前說明之第二疊層體形成 步驟（第6圖之步驟1 1 )之階段爲止。 爲了形成第二導體層4C而形成電容器之電極，如第10 圖之步驟1 6所示’進行在複合疊層部8中穿設形成層間連 φ 接用之導通導體34用之導通孔34h之步驟。該步驟係對陶 瓷側高分子材料塡充部1 6，自藉由除去轉印來源基板5 0 而露出之主表面側’如前述藉由雷射加工或光刻技術而形 成導通孔34h之步驟。在進行穿設導通孔之步驟中，第二 側仍然是高分子材料電介質層3 a露出之狀態。因此，採用 光刻技術時’可以不蝕刻第二側之高分子材料電介質層3 a 之方式’藉由膠帶（tape)等之保護材料進行遮蔽。採用雷射 LB之方法時，則不需要此種手續，因此步驟數少。 如步驟16所示’導通孔3411形成在面內方向，塡充導體 -40- 1295089 側缺口部18之高分子材料在與形成第一導體層4B之導體 圖案之間具有保留之大小（直徑），並且在自表面側依序 貫穿：形成複合疊層部8之陶瓷電介質層5、第一導體層 4B及高分子材料電介質層3A，而形成基板導體層4A之導 體露出於底部之形態。藉由限制直徑而形成導通孔34h，而 以與第一導體層4A直流性分離之方式，可輕易形成第二導 體層4C (以導通導體34連接於基板導體層4A)。導通孔 34h之直徑成爲對應於適切調整之雷射LB之光點徑者。 > 其次，如第11圖之步驟17所示，轉移至形成無電解電 鍍層91之步驟，不過，在其步驟之前，係以對高分子材料 具有腐鈾力之藥劑（消拖尾液）洗淨導通孔34h內。此因， 在導通孔34h之底部附著有雷射加工產生之污跡（smear) (樹脂殘渣）。消拖尾液如可使用鹼性過錳酸鉀溶液。另 外，在除去導通孔3 4h底部之污跡之步驟中，可採用使用 消拖尾液之濕式。此外，考慮生產性，宜採用在消拖尾液 中浸漬全部工件（製造中之配線基板）之方法。 > 除去導通孔34h內之污跡之步驟結束後，進行水洗、中 和等之各洗淨步驟，進一步，將工件（製造中之配線基板） 之表面予以活性化後，轉移至步驟1 7之無電解銅電鍍步 驟。無電解銅電鍍步驟中，在工件之表面全體形成無電解 電鍍層9 1。將工件之表面予以活性化之活性化步驟及無電 解銅電鍍步驟，由於係在活性化處理液及無電解銅電鍍液 中直接浸漬工件，因此，在第二側之高分子材料電介質層 3 a表面亦形成無電解銅電鍍層9 1，不過，藉由後述之快速 蝕刻可將其輕易除去。 -41- 1295089 無電解銅電鍍層9 1係進行步驟20之電解銅電鍍步驟用 之通電用之基底導體。電解銅電鑛步驟係在導通孔34h之 內面形成導通導體34,並且與該導通導體34 —體地形成第 二導體層4C之步驟。電解銅電鍍步驟係在僅須形成導體圖 案之部分露出之方式而形成抗電鑛層92之狀態下進行。抗 電鍍層92如步驟18所示，貼合形成膜狀之乾膜抗飩劑（dry film resist)92後，如步驟19所示，藉由光刻技術將該乾膜 抗鈾劑92予以圖案化而形成。抗電鍍層92亦在第二側之 Φ 高分子材料電介質層3a上覆蓋全面而形成。該高分子材料 電介質層3a係防止與電解銅電鍍液接觸用者。抗電鍍層92 之圖案化結束後，進行第12圖之電解銅電鍍步驟，對陶瓷 電介質層5，而自與第一導體層4B相反側堆疊第二導體層 4C。如此，藉由第一導體層4B、陶瓷電介質層5及第二導 體層4C完成電容器之構造。 另外，導通導體34係作爲在導通孔34h內之全部塡充電 鍍導體之場導通，不過，亦可採用僅在導通孔34h之內壁 Φ 面形成電鍍導體之共形導通。此外，本實施形態係採用藉 由無電解銅電鍍步驟而形成通電用之基底導體後，進行電 解銅電鍍步驟之半主動法，不過亦可僅藉由無電電鍍法而 形成必要厚度之第二導體層4C。 如上述完成電容器構造後，其次，如步驟2 1所示，除去 第一側與第二側之抗電鍍層92，藉由快速蝕刻而除去無電 解電鍍層92。而後，藉由形成導通及使用電鍍技術之堆疊 法’形成至第一側之外部連接端子（端子焊墊1 〇 )及第二 側之外部連接端子（端子焊墊1 〇 ’ )。具體而言，在第一 -42- Ι295Ό89 側之第二導體層4C上形成高分子材料電介質 將第二側之高分子材料電介質層 B並且 a 以與其高分子材Μ泰 介質層3a Τ同之另外高分子材料電介質μ % = 第二側之高分子材料電介質層3a經第ΐ6圖之導；；"： 形成時之消拖尾步驟而面粗糙，因 7 ^ U此形成上述新的高分 子材料電介質層33。如此，此等高分子 一 ，问力亍材料電介質層3a 及高分子材料電介質層31)合體，而可 — 一 丨丨丨」」3又侍具有無面粗糙表 面之厚的筒分子材料電介質層33。 暫時’在®粗糖狀態之第二側之高&子材料電介暂層h 上’如步驟23所示，开乡成導通孔34h，並如步驟24所示， 形成端子焊墊10’ 。此時，該高分子材料電介質層3a兩度 受到消拖尾處理’而過度面粗糙。這表示在第一側與第二 側之電鍍條件不同，而引起形成均一厚度及均一特性之電 鍍層困難之問題。然而，本發明如第1 2圖之步驟2 2所示， 由於第一側亦形成新的高分子材料電介質層3 b，因此完全 無此種問題。不過，由於第一側之高分子材料電介質層3 b 與弟一側之商分子材料電介質層33之厚度不同，因此形成 導通孔時需要適切調整照射之雷射的條件。 此外，藉由在第二側設置厚的高分子材料電介質層3 3， 亦可期待第二側配線疊層部7之強度提高之效果。僅爲了 改善表面狀態之目的，開始即以不引起面粗糙之方式，而 保護第二側之高分子材料電介質層3 a，進行消拖尾步驟， 並以消拖尾液僅在第一側之噴射方法進行消拖尾步驟，而 以乾式進行消拖尾步驟即可。然而，如此無法達到第二側 配線疊層部7之強度提高之效果。因此，宜採用本實施形 -43- Ι295Ό89 - 知之程序。當然保護第二側之高分子材料電介質層3a，而 進行消拖尾步驟，並以消拖尾液僅在第一側之噴射方法進 行消拖尾步驟，而以乾式進行消拖尾步驟之方法，從生產 性之觀點而言，亦有不如本實施形態之原因。 此外’亦可使第一側配線疊層部6與第二側配線疊層部 7之厚度相等。如此可防止配線基板之翹曲。此時，於形 成高分子材料電介質層33時，可藉由將高分子材料電介質 層3 b數次膜疊層而作成。此外，爲了良好地形成第二側配 # 線疊層部7之導通孔34,還有高分子材料電介質層33過厚 之問題。因此，亦可將僅包含高分子材料電介質層3 a及高 分子材料電介質層3b之高分子材料電介質層33經由導體 層而形成兩層部分（或數層部分）。此時，在高分子材料 電介質層33上形成與基板導體層4a相同圖案之導體層 後，進一步與步驟22同樣地形成高分子材料電介質層（可 爲與局分子材料電介質層33相同厚度者）。而後，與步驟 23同樣地，在該高分子材料電介質層上形成導通孔34，而 φ 後與步驟24同樣地，可藉由電鍍形成埋入該導通孔34之 導通34與端子焊墊10’ 。 此外，第一側及第二側之高分子材料電介質層3 B，3 b， 除堆疊預先形成膜狀之高分子材料之方法外，亦可藉由塗 敷液狀之高分子材料並予以乾燥而形成，不過以前者之方 法較佳。從第1圖等瞭解，本發明之配線基板1，將複合 疊層部8形成於基板核心部2上時使用之導引貫穿孔7Oh 保留，由於兩端以高分子材料電介質層3B，3b堵塞，因此 外觀上看不到導引貫穿孔7〇h。以徹底堵塞導引貫穿孔7〇h -44- Ι295Ό89 之方式’而形成高分子材料電介質層3B，3b時，宜採用堆 疊形成膜狀之高分子材料之方法。當然，以最後製品中不 保留導引貫穿孔70h之方式，而在包圍製品部分之取代部 分形成導引貫穿孔70h來設計時，由於完全無須考慮上述 之事項，因此可以說適合採用。 【圖式簡單說明】 第1圖係本發明實施態樣之配線基板之剖面圖。 第2圖係顯示第1圖之配線基板製造步驟圖。 I 第3圖係顯示第1圖之配線基板製造步驟圖。 第4圖係顯示第1圖之配線基板製造步驟圖。 第5圖係顯示第1圖之配線基板製造步驟圖。 第6圖係顯示第1圖之配線基板製造步驟圖。 第7圖係顯示第1圖之配線基板製造步驟圖。 第8圖係顯示第1圖之配線基板製造步驟圖。 第9圖係顯示第1圖之配線基板製造步驟圖。 第1 0圖係顯示第1圖之配線基板製造步驟圖。 > 第11圖係顯示第1圖之配線基板製造步驟圖。 第1 2圖係顯示第1圖之配線基板製造步驟圖。 第13圖係顯示第1圖之配線基板製造步驟圖。 第1 4 A圖係模式顯示切割之封裝圖。 第14B圖係模式顯示切割之封裝圖。 第1 5 A圖係配線疊層部之放大剖面圖。 第1 5 B圖係配線疊層部之放大剖面圖。 【主要元件符號說明】 1 配線基板 -45- 1295089

2 基板核心部 2c 板狀核心 3A，3a 第二導通層 3Y，3y 第一導通層（堆疊層，電介質, 3B 第二高分子材料電介質層 3b 高分子材料電介質層 4A，4a 第三導體層 4Y，4y 核心導體層 4B 第一導體層 4b 背面第一導體層 4C 第二導體層 4D 第四導體層 5 陶瓷電介質層 6 第一側配線疊層部 7 第二側配線疊層部 8 複合疊層部 10 端子焊墊 10， 背面側金屬端子焊墊 11 第二電極 12 中間焊墊 16 陶瓷側缺口部 17 陶瓷側高分子材料塡充部 18 導體側缺口部 19S 第二導體側高分子材料塡充部 -46- 1295089 20 第一電極 21 連通缺口部 30 通孔導體 31 塡孔材料 33 高分子材料電介質層 34 導通孔 34h 導通孔 40 接地層 40i 絕緣用空隙部 41 電源層 41i 絕緣用空隙部 50 轉印來源基板（金屬基板） 50h 導引貫穿孔 70h 導引貫穿孔 112 通孔 GL 接地用導通路徑 PL 電源用導通路徑 SL 信號用導通路徑 -47-

Claims (1)

1295089 b % . 第 94146607 號 A A,修幽正替換頁 配線基板及配線基板的製造方法」專利案 (2007年8月24日修正） 十、申請專利範圍： 1 · 一種配線基板，其特徵爲：在基板核心部之至少一方主 表面上形成堆疊有電介質層與導體層之配線疊層部，該 配線疊層部中包含複合疊層部，其係自前述基板核心部 側起’依序使高分子材料電介質層、導體層及陶瓷電介 質層相互接觸而堆疊，前述複合疊層部中，前述導體層 具有在面內方向欠缺了層的一部分之導體層側缺口部， 此外’前述陶瓷電介質層具有在面內方向欠缺層之一部 分之陶瓷側缺口部，而形成該陶瓷側缺口部與前述導體 側缺口部相互連通之連通缺口部，構成前述高分子材料 電介質層之高分子材料在前述連通缺口部中，以經過前 述導體側缺口部而到達前述陶瓷側缺口部之形式塡充。 2.如申請專利範圍第1項之配線基板，其中將前述複合疊 層部中包含之前述導體層作爲第一導體層，而具有自前 述第一導體層的相反側對前述陶瓷電介質層堆疊之第二 導體層，此等第一導體層、陶瓷電介質層及第二導體層 形成電容器。 3.如申請專利範圍第2項之配線基板，其中於前述連通缺 口部之至少一個中，對塡充前述陶瓷側缺口部之陶瓷側 高分子材料塡充部，在與連通於前述導體側缺口部者之 相反側中，接觸而配置有形成前述第二導體層之一部分 之導體圖案，該導體圖案及前述塡充部之邊界面係與前 述陶瓷電介質層之第二導體層側之主表面形成同一面。 ；l295〇89 . 4 .如申請專利範圍第3項之配線基板，其中對前述高分子 材料電介質層，自前述第一導體層的相反側形成與其接 觸之第三導體層，形成前述第二導體層之前述導體圖案 與前述第三導體層，藉由依序貫穿前述陶瓷電介質層、 前述第一導體層及前述高分子材料電介質層之導通孔而 導通連接，且前述第一導體層與該導通孔之間，藉由塡 充前述導體側缺口部之高分子材料而相互絕緣，並且在 前述陶瓷側缺口部中，形成前述導通用之貫穿孔係形成 ^ 於塡充該陶瓷側缺口部之陶瓷側高分子材料塡充部。 5 ·如申請專利範圍第2至4項中任一項之配線基板，其中 於前述第二導體層上，以在面內方向欠缺了層的一部分 之第二導體側缺口部，係形成與前述連通缺口部之一部 分者連通之形式，而塡充該第二導體側缺口部之第二導 體側高分子材料塡充部係在與前述連通缺口部之連通區 域中，與塡充前述陶瓷側缺口部之陶瓷側高分子材料塡 充部接合，並且自該連通缺口部之周緣，以一部分繞進 # 之形式而形成於前述陶瓷電介質層之主表面側。 6.如申請專利範圍第5項之配線基板，其中前述連通缺口 •部與前述第二導體側缺口部係沿著前述陶瓷電介質層之 外周緣而形成。 7 · 一種配線基板，其具有複合疊層部，其係依序使高分子 材料電介質層、導體層及包含高介電常數陶瓷之陶瓷電 介質層相互接觸而堆疊， ' 其特徵爲：在前述複合疊層部中，前述導體層具有在面內 • 方向欠缺了層的一部分之導體層側缺口部，此外，前述 (S ) -2- 1295089 陶瓷電介質層具有在面內方向欠缺了層的一部分之陶瓷 側缺口部，而形成該陶瓷側缺口部與前述導體層側缺口 部相互連通之連通缺口部，構成前述高分子材料電介質 層之高分子材料在前述連通缺口部中，以經過前述導體 層側缺口部而到達前述陶瓷側缺口部之形式塡充，將前 述複合疊層部中包含之前述導體層作爲第一導體層，將 自前述第一導體層的相反側對前述陶瓷電介質層堆疊之 導體層作爲第二導體層，自配線基板之單位之端面，前 述陶瓷電介質層之外形端面至少下降第一下降寬程度， 前述第一導體層及前述第二導體層之外形端面至少下降 比前述第一下降寬大之第二下降寬程度，並藉由前述第 一導體層、前述陶瓷電介質層及前述第二導體層而形成 電容器，於前述第二導體層上，在面內方向欠缺了層的 一部分之第二導體側缺口部，係形成與前述連通缺口部 之一部分者連通之形式，而塡充該第二導體側缺口部之 第二導體側高分子材料塡充部，係在與前述連通缺口部 之連通區域中，與塡充前述陶瓷側缺口部之陶瓷側高分 子材料塡充部接合，並且自該連通缺口部之周緣，以一 部分繞進之形式而形成於前述陶瓷電介質層之主表面 側。 8.如申請專利範圍第7項之配線基板，其中於前述連通缺 口部之至少一個中，對塡充前述陶瓷側缺口部之陶瓷側 高分子材料塡充部，在與連通於前述導體層側缺口部者 之相反側中，接觸而配置有形成前述第二導體層之一部 分之導體圖案，該導體圖案及前述陶瓷側高分子材料塡 -3- 1295089 充部之邊界面係與前述陶瓷電介質層之第二導 主表面形成同一面。 9 ·如申請專利範圍第8項之配線基板，其中對前 材料電介質層，自前述第一導體層相反側形成 之第三導體層，形成前述第二導體層之前述導 前述第三導體層，藉由依序貫穿前述陶瓷電介 述第一導體層及前述高分子材料電介質層之導 導通連接，且前述第一導體層與該導通導體之 I 塡充前述導體側缺口部之高分子材料而相互絕 在前述陶瓷側缺口部中，形成前述導通導體 孔，係形成於塡充該陶瓷側缺口部之陶瓷側高 塡充部。 10.如申請專利範圍第7項至9項中任一項之配線 中第二下降寬爲〇.8mm以上2.5mm以下。 1 1 ·如申請專利範圍第7至9項中任一項之配線基 前述連通缺口部與前述第二導體側缺口部係沿 > 瓷電介質層之外周緣而形成。 1 2 · —種配線基板，其係安裝電子零件用，其特徵 具備在內部形成有延伸於厚度方向上下之 撐基體， 在前述支撐基體之第一側與第二側分別形 分子材料電介質層與導體層之配線疊層部， 僅在位於前述第一側之第一側配線疊層部 含陶瓷電介質層之電容器， 前述第一側配線疊層部具有自前述支撐基 體層側之 述局分子 與其接觸 體圖案與 質層、前 通導體而 間，籍由 緣，並且 用之貫穿 分子材料 基板，其 板，其中 著前述陶 爲： 導體之支 成堆疊高 中形成包 體側起， -4- 1295089 依序使高分子材料電介質層、形成電容器之一方電極之 導體層及陶瓷電介質層相互接觸而堆疊之複合疊層部， 而形成電容器之另一方電極之導體層係形成覆蓋前述陶 瓷電介質層之形式， 位於前述第二側之第二側配線疊層部，自前述支撐 基體算起，在相當於前述第一側之前述複合疊層部之層 級中，具有比該複合疊層部中包含之前述高分子材料電 介質層厚度還厚之高分子材料電介質層。 Φ 1 3 . —種配線基板之製造方法，該配線基板係在基板核心部 之至少一方主表面上形成堆疊有電介質層與導體層之配 線疊層部，該配線疊層部中具有複合疊層部，其係自前 述基板核心部側起，依序使高分子材料電介質層、導體 層及陶瓷電介質層相互接觸而堆疊， 其特徵爲依序實施： 第一疊層體製造步驟，其係在轉印來源基板之一方 主表面上，依序形成前述陶瓷電介質層與前述導體層， φ 而製造第一疊層體； 第二疊層體製造步驟，其係在前述基板核心部之主 表面上形成前述高分子材料電介質層，而製造第二疊層 am · 體， 貼合步驟，其係貼合前述第一疊層體之前述導體層 與則述弟一*疊層體之則述筒分子材料電介質層；及 轉印來源基板除去步驟，其係自前述陶瓷電介質層 除去前述轉印來源基板。 1 4 .如申請專利範圍第1 3項之配線基板之製造方法，其中 -5· 1295089 前述貼合步驟中’藉由在分別形成於前述第一餐層體及 弟一疊層體之導引貫穿孔中插通定位用銷，而將第一疊 層體及第二疊層體相互定位而貼合。 1 5 .如申請專利範圍第1 3項之配線基板之製造方法，其中 前述轉印來源基板係使用熔點比構成前述陶瓷電介質層 之陶瓷之燒結溫度阔之金屬基板，前述第一^疊層體製造 步驟具有：未燒結陶瓷素材層形成步驟，其係在前述轉 印來源基板之前述主表面上形成由前述陶瓷電介質朦之 燒結前素材所構成的未燒結陶瓷素材層；及燒結步驟， 其係將前述未燒結陶瓷素材層與前述金屬基板一起燒 結。 16.如申請專利範圍第15項之配線基板之製造方法，其中 前述未燒結陶瓷素材層係將陶瓷原料粉末與結合用高分 子材料攪拌而形成片狀之未加工陶瓷片。 1 7 .如申請專利範圍第1 6項之配線基板之製造方法，其中 在前述金屬基板上貼合前述未加工陶瓷片’其次，將該 未加工陶瓷片圖案化成欲獲得陶瓷電介質層之形狀後’ 實施前述燒結步驟。 1 8 .如申請專利範圍第1 7項之配線基板之製造方法，其中 在由高分子材料所構成的承載片上形成前述未加工陶瓷 片，將承載片被一體化於貼合面的相反側之狀態下的該 未加工陶瓷片，貼合在前述金屬基板上’在其狀態下’ 將該未加工陶瓷片與前述承載片一起進行雷射圖案化’ 而後，除去前述承載片，實施前述燒結步驟。 1 9 ·如申請專利範圍第1 5至1 8項中任一項之配線基板之製 -6- 1295089 造方法’其中於前述貼合步驟中，含有前述基板核心部 t前述第二疊層體係欲製造之配線基板之單位被一體化 於數個面內者’前述第一疊層體係以有數個被包含的前 述單位是形成少於該第二疊層體的方式而組合配置於前 述第二疊層體上。 20.如申請專利範圍第19項之配線基板之製造方法，其中 藉由在形成於前述第一疊層體之各個四個角落之導引貫 穿？L ’及與其對應之第二疊層體側之導引貫穿孔中插通 定位用銷’而將各前述第一疊層體定位貼合於前述第二 疊層體上。 2 1 ·如申請專利範圍第1 3項之配線基板之製造方法，其中 前述轉印來源基板除去步驟中，係藉由化學蝕刻而除去 前述金屬基板。 22.如申請專利範圍第13項之配線基板之製造方法，其中 申請專利範圍第丨至6項中任一項之配線基板係製造對 象，且前述第一疊層體製造步驟包含：陶瓷側缺口部圖 案化步驟，其係在形成於轉印來源基板之一方主表面上 之前述陶瓷電介質層上，圖案化形成前述陶瓷側缺口 部；導體層形成步驟，其係在該圖案化後之陶瓷電介質 層上形成前述導體層；及導體側缺口部圖案化步驟，其 係對該導體層，以連通於前述陶瓷側缺口部之方式而圖 案化形成前述導體側缺口部；在前述貼合步驟中，對於 形成有包含前述陶瓷側缺口部以及與其連通之前述導體 側缺口部之前述連通缺口部之前述第一疊層體，在該連 通缺口部之開口側之主表面上，將前述高分子材料電介 1295089 質層未硬化或半硬化狀態之前述第二疊層體，重疊該高 分子材料電介質層之主表面，在其狀態下，將此等第一 疊層體及第二疊層體在疊層方向上加壓，而將構成前述 高分子材料電介質層之未硬化或半硬化狀態之高分子材 料壓入塡充於前述連通缺口部，而後，使該高分子材料 硬化。 23.如申請專利範圍第22項之配線基板之製造方法，其中 申請專利範圍第2至6項中任一項之配線基板係製造對 象，且於前述轉印來源基板除去步驟結束後，在前述陶 瓷電介質層之除去該轉印來源基板之主表面側形成前述 第二導體層。 24·如申請專利範圍第23項之配線基板之製造方法，其中 申請專利範圍第3或4項之配線基板係製造對象，且於 前述貼合步驟中，藉由在前述連通缺口部中壓入前述高 分子材料使其硬化，而以藉由前述轉印來源基板之主表 面，與前述陶瓷電介質層共面化之形式形成前述陶瓷側 高分子材料塡充部，而後，實施前述轉印來源基板除去 步驟。 25·如申請專利範圍第24項之配線基板之製造方法，其中 申請專利範圍第4項之配線基板係製造對象，且藉由對 前述陶瓷側高分子材料塡充部，自除去前述轉印來源基 板而露出之主表面側，雷射穿設形成前述導通用之貫穿 孔而形成。 26.如申請專利範圍第23項之配線基板之製造方法，其中 申請專利範圍第5或6項之配線基板係製造對象，且於 -8- 1295089 前述轉印來源基板除去步驟結束後，形成前述第二 層，=外，以與前述連通缺口部之一部分者連通之 形成前述第二導體側缺口部，其次’在形成有該第 體側缺口部之前述第二導體層之主表面上堆疊形成 之高分子材料電介質層，將構成該高分子材料電介 之筒分子材料塡充於前述第二導體側缺口部，並將 分子材料電介質層與前述陶瓷側高分子材料塡充 合。 • 2 7 · —種配線基板之製造方法，該配線基板具有複合 部’其係依序使高分子材料電介質層、導體層及包 介電常數陶瓷之陶瓷電介質層相互接觸而堆疊， 其特徵爲依序實施如下步驟： 第一疊層體製造步驟，其係在轉印來源基板之 主表面上，依序形成前述陶瓷電介質層與前述導體 而製造第一疊層體； 第二疊層體製造步驟，其係製造形成有前述高 φ 材料電介質層之第二疊層體； 貼合步驟，其係將前述複合疊層部中包含之前 體層作爲第一導體層，將自前述第一導體層相反側 述陶瓷電介質層堆疊之導體層作爲第二導體層’以 線基板之單位之端面，前述陶瓷電介質層之外形端 少下降第一下降寬程度，前述第一導體層及前述第 體層之外形端面至少下降比前述第一下降寬還大之 下降寬程度，並藉由前述第一導體層、前述陶瓷電 層及前述第二導體層而形成電容器之方式’貼合前 導體 形式 二導 另外 質層 該高 部接 疊層 含高 一方 層， 分子 述導 對前 自配 面至 二導 第二 介質 述第 -9- l295〇89 〜疊層體之前述導體層與前述第二疊層體之 材料電介質層；及. 轉印來源基板除去步驟，其係自前述陶 除去前述轉印來源基板。 28·如申請專利範圍第27項之配線基板之製造 於前述貼合步驟中，前述第二疊層體係欲製 板之單位被一體化於數個面內者，前述第一 有數個被包含的前述單位是形成少於該第二 的方式組合配置於前述第二疊層體上。 29·如申請專利範圍第27或28項之配線基板之 其中於前述貼合步驟中，藉由在分別形成於 層體及前述第二疊層體之導引貫穿孔中插通 而相互定位貼合數個前述第一疊層體及第二^ 30·如申請專利範圍第29項之配線基板之製造 藉由在形成於前述第一疊層體之導引貫穿孔 應之第二疊層體之導引貫穿孔中插通定位用 述第一疊層體定位貼合於前述第二疊層體。 3 1 ·如申請專利範圍第27項之配線基板之製造 於前述貼合步驟中，將數個前述第一疊層體 於隔離板之收容部中，而相互貼合數個前述 之前述導體層與前述第二疊層體之前述高分 質層。 32.如申請專利範圍第31項之配線基板之製造 前述隔離板係以具有與數個前述第一疊層體 金屬板所構成。 前述高分子 瓷電介質層 方法，其中 造之配線基 疊層體係以 疊層體還少 製造方法， 前述第〜疊 定位用銷， 疊層體。 方法，其中 以及與其對 銷，而將前 方法，其中 收容於形成 第〜疊層體 子材料電介 方法’其中 相同摩度之 -10- 1295089 3 3 ·如申請專利範圍第27項之配線基板之製造方法，其中 前述第一疊層體製造步驟包含：陶瓷側缺口部圖案化步 驟，其係在形成於轉印來源基板之一方主表面上之前述 陶瓷電介質層上，圖案化形成前述陶瓷側缺口部；導體 層形成步驟，其係在該圖案化後之陶瓷電介質層上形成 前述導體層；及導體側缺口部圖案化步驟，其係對該導 體層，以形成前述陶瓷側缺口部與導體側缺口部相互連 通之連通缺口部之方式，而圖案化形成前述導體側缺口 部； 於前述貼合步驟中，對於形成有前述陶瓷側缺口部 以及與其連通之前述導體側缺口部之數個前述第一疊層 體’在該導體側缺口部之開口側之主表面上，以該高分 子材料電介質層之主表面重疊前述高分子材料電介質層 未硬化或半硬化狀態之前述第二疊層體，在該狀態下， 將數個第一疊層體及第二疊層體在疊層方向上加壓，而 將構成前述高分子材料電介質層之未硬化或半硬化狀態 之高分子材料壓入塡充於前述陶瓷側缺口部及前述導體 側缺口部，而後，使該高分子材料硬化。 34.如申請專利範圍第33項之配線基板之製造方法，其中 於前述貼合步驟中’藉由將前述高分子材料壓入前述連 通缺口部並使其硬化，使前述轉印來源基板之主表面， 以與前述陶瓷電介質層共面化之形式，而形成塡充於前 述陶瓷側缺口部之高分子材料構成之陶瓷側高分子材料 塡充部，而後實施前述轉印來源基板除去步驟。 3 5 . —種配線基板之製造方法，該配線基板具有複合疊層 -11· 1295089 部’其係依序使高分子材料電介質層、導體層及包含高 電吊數陶瓷之陶瓷電介質層相互接觸而堆疊， 其特徵爲依序實施以下步驟： 第一疊層體製造步驟，其係在轉印來源基板之一方 主表面上，依序形成前述陶瓷電介質層與前述導體層， 而製造第一疊層體； 第二疊層體製造步驟，其將貼合面側具有高分子材 料電介質層之第二疊層體以有別於前述第一疊層體的方 式來製造； 貼合步驟，其係貼合前述第一疊層體之前述導體層 與前述第二疊層體之前述高分子材料電介質層；及 轉印來源基板除去步驟，其係自前述陶瓷電介質層 除去前述轉印來源基板。 36·如申請專利範圍第35項之配線基板之製造方法，其中 於前述貼合步驟中，藉由在分別形成於前述第一疊層體 及第二疊層體之導引貫穿孔中插通定位用銷，而相互定 位貼合前述第一疊層體及第二疊層體。 37.如申請專利範圍第35或36項之配線基板之製造方法， 其中前述轉印來源基板係使用熔點比構成前述陶瓷電介 質層之陶瓷之燒結溫度更高之金屬基板’則述第一疊層 體製造步驟具有：未燒結陶瓷素材層形成步驟’其係在 前述轉印來源基板之前述主表面上’形成包含前述陶瓷 電介質層之燒結前素材之未燒結陶瓷素材層；及 燒結步驟，其係與前述金屬基板一起燒結前述未燒 結陶瓷素材層。 -12-

1295089 38. 如申請專利範圍第37項之配線基板之製造方法， 藉由在分別形成於前述第一疊層體及第二疊層體之 貫穿孔中插通定位用銷，而相互定位貼合前述第-體及第二疊層體，並且，前述導引貫穿孔藉由化導 而形成於前述金屬基板上。 39. 如申請專利範圍第37項之配線基板之製造方法， 前述未燒結陶瓷素材層係將陶瓷原料粉末與結合月 子材料攪拌，而形成片狀之未加工陶瓷片。 40. 如申請專利範圍第39項之配線基板之製造方法， 在前述金屬基板上貼合前述未加工陶瓷片，其次， 未加工陶瓷片圖案化成欲獲得之陶瓷電介質層之 後，實施前述燒結步驟。 41. 如申請專利範圍第40項之配線基板之製造方法， 在包含高分子材料之承載片上形成前述未加工陶g 在前述金屬基板上貼合在與貼合面相反側，承載戶 化狀態之該未加工陶瓷片，在該狀態下，與前述 一起將該未加工陶瓷片進行雷射圖案化，而後，I 述承載片，實施前述燒結步驟。 42. 如申請專利範圍第41項之配線基板之製造方法： 前述未加工陶瓷片係以藉由燒結而獲得之前述陶· 質層之厚度爲l//m以上，100//m以下之方式來言j 度。 43. 如申請專利範圍第42項之配線基板之製造方法 前述承載片係使用厚度爲20// m以上，100// m以一 對苯二甲酸乙二醇酯樹脂膜。 其中 :導引 -疊層 〖蝕刻 其中 3高分 其中 將該 :形狀 其中 g片， t 一體 k載片 隹去前 ，其中 S電介 圈整厚 ，其中 F之聚 -13- 1295089 r . 44 ·如申請專利範圍第3 5項之配線基板之製造方 於前述轉印來源基板除去步驟中，藉由化學蝕 前述金屬基板。 45. 如申請專利範圍第35項之配線基板之製造方 於前述貼合步驟中，在疊層方向加壓而貼合前 層體及前述第二疊層體。 46. —種電容器內藏型之配線基板之製造方法，該 係具有在內部形成有延伸於厚度方向上下之導 φ 基體’分別在該支撐基體之第一側與第二側形 高分子材料電介質層與導體層之配線疊層部， 於前述第一側之第一側配線疊層部中形成包含 質層之電容器，其特徵爲包含以下步驟： 將自前述支撐基體側起，依序使高分子材 層、形成電容器之一方電極之導體層及陶瓷電 互接觸而堆疊之複合疊層部作爲前述第一側配 之一部分’而形成於前述支撐基體上； φ 在前述支撐基體上，或以包含於該支撐 式’形成用以構成位於前述第二側之第二側配 之前述高分子材料電介暂層； 在前述高分子材料電介質層露出於第二 下’在前述第一側之前述複合疊層部中開設用 間連接用之導通導體用之導通孔； 在前述高分子材料電介質層露出於前述第 態下’以對局分子材料具有腐蝕力之藥劑對形 第一側之前述導通孔內做洗淨； 法，其中 刻而除去 法，其中 述第一疊 配線基板 體的支撐 成堆疊有 而僅在位 陶瓷電介 料電介質 介質層相 線疊層部 基體之形 線疊層部 側之狀態 以形成層 二側之狀 成於前述 -14· 1295089 在前述導通孔之內面形成導體，視爲 體，進一歩將前述複合疊層部中包含之前述 第一導體層，自目U述第一導體層相反側對前 質層堆疊第一導體層，以此等第一導體層、 層及第二導體層來形成電容器；及 以另外的问分子材料電介質層覆蓋已被 行面粗糙化之前述第二側之前述高分子材料 並使此等新舊之咼分子材料電介質層合體。 φ 4 7 ·如申請專利範圍第4 6項之配線基板之製造 以另外的咼分子材料電介質層覆蓋前述高分 質層之步驟’係堆疊由高分子材料構成的膜 是塗敷液狀的前述高分子材料之步驟。 4 8 ·如申請專利範圍弟4 6或4 7項之配線基板之 其中同時期進行以下步驟： 以另外的高分子材料電介質層覆蓋第二 分子材料電介質層；及 φ 在第一側形成新的高分子材料電介質層 並藉由導通孔形成步驟及圖案電鍍步驟 其他導體層之堆疊法’促進則述第一^側配線疊 第二側配線疊層部之形成。 4 9 ·如申請專利範圍第4 6項之配線基板之製造 形成前述複合疊層部之步驟依序實施如下步 第一疊層體製造步驟，其係在轉印來源 主表面上依序形成前述陶瓷電介質層與前述 製造第一疊層體； 前述導通導 導體靥作爲 述陶瓷電介 陶瓷電介質 前述藥劑施 電介質層， 方法，其中 子材料電介 之步驟，或 製造方法， 側之前述高 而持續形成 層部及前述 方法，其中 驟： 基板之一方 導體層，而 -15- 1295089 第二疊層體製造步驟，其係在前述支撐基體之主表 面上形成前述高分子材料電介質層，而製造第二疊層體； 貼合步驟’其係貼合前述第一疊層體之前述導體層 與前述第二疊層體之前述高分子材料電介質層；及 轉印來源基板除去步驟，其係自前述陶瓷電介質層 除去前述轉印來源基板。 50. 如申請專利範圍第49項之配線基板之製造方法，其中 前述第一疊層體製造步驟包含：陶瓷側缺口部圖案化步 驟，其係在形成於轉印來源基板之一方主表面上之前述 陶瓷電介質層上，圖案化形成在面內方向欠缺了層的一 部分之陶瓷側缺口部；導體層形成步驟，其係在該圖案 化後之陶瓷電介質層上形成前述導體層；及導體側缺口 部圖案化步驟，其係對該導體層，以連通於前述陶瓷側 缺口部之方式而圖案化形成在面內方向欠缺層之一部分 之導體側缺口部， 於前述貼合步驟中，對於形成有包含前述陶瓷側缺 口部以及與其連通之前述導體側缺口部之連通缺口部之 前述第一疊層體，在該連通缺口部之開口側之主表面 上，將前述高分子材料電介質層未硬化或半硬化狀態之 前述第二疊層體，重疊該高分子材料電介質層之主表 面，在該狀態下，將此等第一疊層體及第二疊層體在疊 層方向上加壓，而將構成前述高分子材料電介質層之未 硬化或半硬化狀態之高分子材料壓入塡充於前述連通缺 口部，而後，使該高分子材料硬化。 51. 如申請專利範圍第50項之配線基板之製造方法，其中 -16- 1295089 於前述貼合步驟中，藉由在前述連通缺口部中壓入前述 高分子材料使其硬化，藉由前述轉印來源基板之主表 面，以與前述陶瓷電介質層共面化之形式’形成用以塡 充前述陶瓷側缺口部之陶瓷側高分子材料塡充部’而後 實施前述轉印來源基板除去步驟’ 前述穿設導通孔步驟，包含對前述陶瓷側高分子材 料塡充部，自藉由除去前述轉印來源基板而露出之主表 面側，雷射加工而形成前述導通孔之步驟。

5 2 ·如申請專利範圍第51項之配線基板之製造方法，其中 前述穿設導通孔之步驟’係以具有要塡充前述導體側缺 導體層之間的大 前述第〜導體層 成前述導通孔。 口部之高分子材料可殘留在前述第〜 小，並以依序貫穿前述陶瓷電介質層、 及前述高分子材料電介質層之方式來开多

-17- 1295089 七、指定代表圖： (一） 本案指定代表圖為：第（1 )圖。 (二) 本代表圖之元件符號簡單說明：

1 配線基板 2 基板核心部 2c 板狀核心 3A，3a 第二導通層 3Y，3y 第一導通層（堆疊層，電介質層） 3B 第二高分子材料電介質層 3b 高分子材料電介質層 4A，4a 第三導體層 4Y，4y 核心導體層 4B 第一導體層 4b 背面第一導體層 4C 第二導體層 4D 第四導體層 5 陶瓷電介質層 6 第一側配線疊層部 7 第二側配線疊層部 8 複合疊層部 10 端子焊墊 10， 背面側金屬端子焊墊 11 第二電極 12 中間焊墊 16 .陶瓷側缺口部 17 陶瓷側高分子材料塡充部 18 導體側缺口部 19S 第二導體側高分子材料塡充部 20 第一電極 -4- 1295089 21 連通缺口部 30 通孔導體 31 塡孔材料 33 高分子材料電介質層 34 導通孔 34h 導通孔 40 接地層 40i 絕緣用空隙部 41 電源層 41i 絕緣用空隙部

50 轉印來源基板（金屬基板） 50h 導引貫穿孔 70h 導引貫穿孔 112 通孔 GL 接地用導通路徑 ’ PL 電源用導通路徑 SL 信號用導通路徑

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：