TWI292441B - - Google Patents

Download PDF

Info

Publication number
TWI292441B
TWI292441B TW91136459A TW91136459A TWI292441B TW I292441 B TWI292441 B TW I292441B TW 91136459 A TW91136459 A TW 91136459A TW 91136459 A TW91136459 A TW 91136459A TW I292441 B TWI292441 B TW I292441B
Authority
TW
Taiwan
Prior art keywords
substrate
plasma
treatment
substrate processing
processing
Prior art date
Application number
TW91136459A
Other languages
English (en)
Other versions
TW200301311A (en
Inventor
Takuya Sugawara
Seiji Matsuyama
Masaru Sasaki
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200301311A publication Critical patent/TW200301311A/zh
Application granted granted Critical
Publication of TWI292441B publication Critical patent/TWI292441B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/518Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

1292441 五 形 U 閘 定 化 統 隧 耗 I 術 不 許 材 閘 發明說明(1) 、[發明所屬之技術領域] 本發明係關於一般之基板處理技術,尤其和在基板上 成高電介質膜之基板處理方法相關。 隨著微細化技術的進展,現在已可製造具有低於0 · 1 in閘極長度之MOS電晶體的超微細加工半導體裝置。 此超微細加工半導體裝置中,為了縮短M0S電晶體之 極長度及提高半導體裝置之動作速度,就必須依據比例 律而減少閘極絕緣膜之厚度。例如,若使用傳統之矽氧 膜做為閘極絕緣膜時,閘極絕緣膜之厚度就必須降至傳 ?nm以下。然而,氧化膜之厚度若降至此程度,因 ::應會使流過氧化膜之閘極漏電流會增大,而導致消 電力增大等之裝置特性的變差。 =丄從以前就開始檢討以%〇5、Zr〇2、 專呵電介質膜來取代傳統矽氧化狹 而言,這此莴雷介皙瞪^ …、 M牛導體技 相同,為;η使用之矽氧化膜的性質大 多待解決之問題 …應用做閘極絕緣膜,尚有 相對於此,矽氮化膜係傳統 料,且具有矽氧化膜之2倍的介二體敕處理0上-向採用之 :中之摻雜元素擴散至妙基板〜數,且二有效阻止 速半導體裝置之閘極絕緣膜的很有可-成為次世代 、[先前技術] 討 ,—般而言,此種CVD氮化膜因J /成夕虱化骐。然 化膜因界面特性較差而不適合
第6頁 傳統上,一般會利用電漿CVD法 1292441 五、發明說明(2) 當做閘極絕緣膜。因此,不曾嚐試將傳統氮化膜應用於閘 極絕緣膜上。 相對於此,最近則有人提出在如微波激勵之Ar、Kr、 或He的稀有氣體電漿中,導入如氮氣、氮氣及氫氣、或 NH3之含有氮的氣體,使其產生N游離基或關游離基,將矽 氧化膜表面變換成氮氧化膜之技術(KasUyUki Sekine, Yuji Sato, Masaki Hirayama and Tadahiro ohmi, J.
Vac· Sci· Technol. A17(5), Sept/〇ct 1999, PP,3129-3133; Takuya Sugawara, Toshio Nakanishi, Masaru Sasaki, Shigenori Ozaki, Yoshihide Tade, Extended Abstracts of Solid State Devices and Materials,2002,ΡΡ·714-715)。利用此方式形成之氮氧 化膜’具有和矽熱氧化膜相同、或更佳之界面特性,很有 可能成為次世代高速半導體裝置之閘極絕緣膜。又,亦有 人提出利用此微波電漿直接實施矽基板表面之氮化的電漿 氣化技術、以及在前述稀有氣體電漿中導入含氧氣體且直 接實施氧化之電漿氧化技術。 又’以同一裝置在石夕基板表面之氧化處理後接著實施 電漿氮化處理時,若處理環境中殘留著氧化處理或其他處 理時導入之氧氣,則氮化處理之同時也會進行氧化,結 果,=有氮化處理所形成之閘極絕緣膜的膜厚增大之問 題。若出現此種閘極絕緣膜之膜厚增加的現象,則無法依 據比例定律獲得期望之半導體裝置的動作速度提升。此閘 極絕緣膜之膜厚增加的問題,在為了使導入之氮原子能在
I1M 第7頁 1292441 五、發明說明(3) —一" 膜厚方向充分擴散而實施長時間氮化處理時、或底層之氧 化膜車乂薄日才^特別明顯(TakUya Sugawara,Μ.,〇p.
Cit.; C. C. Chen, M. C. Yu, M. F. Wang, T. L. Lee, S· C· Chen,C· H. Yu and M.S· Liang,2002 7th International Symposium on Plasma and Process Induced Damage, pp·41—44) 0 "氧化处理及鼠化處理若在不同裝置内實施時,將基板 從氧化,理裝置移入氮化處理裝置時所吸附的水分,亦會 產生因氧化而使閘極絕緣膜之膜厚增加的相同問題。 三、[發明内容] 因此’本發明之課題,就是提供可解決前述問題之新 型而有效之基板處理裝置及處理方法。 本發明之更具體的課題,就是提供一種基板處理方法 及基板,理衣置’在;5夕基板表面之氧化處理後接著實施對 形,,氧化膜進行氮化處理時,可抑制因氮化處理而形成 之氮氧化膜的膜厚增加。 本發明之其他課題則係提供一種基板處理方法,具 有: 利用對矽基板表面實施氧化處理來形成氧化膜之步 驟、以及 利用對前述氧化膜實施氮化處理來形成氮氡化膜之步 驟;且 —:述氧化處理步驟後、前述氮化處理步驟前,含有對 實施前述氮化處理之環境實施氧氣排除之步驟。
1292441
依據本發明,對形成於矽基板表面之氣化膜實施 處理時,可抑制因殘留於處理環境内之氧所導致 化 :厚:形成適合用於超高速半導體裝置之閘極絕緣Π 溥氮氧化膜。 本狀幻極 四、[實施方式] 本發明之較佳實施形態如下所示。 [弟1實施例] 成。第1圖係本發明使用之電漿基板處理裝置10的概略構
參照第1圖,電漿基板處 理基板W之基板固定台12的處 用排氣口 11 Α進行排氣。前述 熱器4基板溫度控制機構1 2 a 理裝置1 0具有形成固定被處 理容器1 1,處理容器Π可利 基板固定台1 2中,會形成加 前述處理容器1丨上,會對應前述基板固定台12上之被 處理基板W形成開口部’前述開口部係由蓉土等低耗陶磁 所構成之蓋板13封住。X ’蓋板13之下方,以和前述被處 理基板W相對之方式形成氣體導入路徑、及和其連通之複 數喷^開:部*㈣土等低耗陶磁所構成之散流板14。
前述蓋板13及散流板14會形成微波窗,在前述蓋板13 f外側,會形成_射線槽孔天線或制n八式天線等之微波天 動作時’前述處理容器U内部之處理空間會經由前述 ^氣口HA實施排氣而處於特定之處理壓力下,然後,從 剛述散流板14同時導稀有氣體、及氧化氣體或
1292441 五、發明說明(5) 化氣體。 又,從前述天線15上部照射頻 射之微波會在天線之直徑方向傳送而 z之微波。照 透過蓋板1 3被導入直空容 、本下部發射,並 4波,故合產4 a此時,因經由天線導入 娬波故a產生尚密度、低電子溫度之均一八右的雷难 因此,第1圖之基板處理裝置中,電聚之電子^ 低,而可避免傷害到被處理基板¥及處理容器u内壁。 又,形成之游離基會沿著被處理基板w之表面在直徑方向 流動,。且因實施快速排氣,故可抑制游離基之復合,而可 在600 C之低溫下實施效率良好且一致之基板處理。 第2圖係使用第1圖之基板處理裝置1〇實施矽基板表面 之氧化處理並接著對得到之電漿氧化膜實施氮化處理來形 成虱乳化膜時,膜中之氧原子及氮原子的SIMS(二次離子 質譜儀)圖。但,第2圖之實驗,係對前述第丨圖之基板處 理裝,10的,理容器11内分別以1〇〇〇SCCM & 2〇SCCM流量提 供Ar軋體及氧軋,在i.33xi〇ipa程度之壓力、之基板 度下,以1 500W之電力提供45GHz之微波,形成厚度約 6nm之氧化膜’氮化處理之實施上,則係分別以1〇〇〇SCCM 及20SCCM流量提供Ar氣體及氧氣,在133xl〇lpa程度之壓 力、400 °C之基板溫度下,以15〇〇w之電力提供45GHz之微 波0 參照第2圖可知,氧化膜表面附近會形氮之濃集區 域’氮原子即是從此種氮濃集區域擴散至氧化膜内部。此 種氮原子擴散至氧化膜中而形成之氮氧化膜,因在氮濃集
第10頁 1292441 — 五、發明說明(6) :域及氧化膜之間不會形成界面,故膜中亦不會形成陷 = 2®^尚有改變氮化時間時之氮原及及氧原子之濃 度刀布由第2圖可知,氮化時間愈長則膜中氧 會同時增大。a盘 〜瓦只J腾T <乳/辰度亦 度增加。會造成工而Ϊ氧化膜之厚 =:二”趙供應管路之内壁的氧分子、或附著於基 及可抑制此種氧化膜捭厚 種乳化膜增厚之機構、以 方法。第3圖Α係氧化“ ^第1士實施例的基板處理 電漿照射順序,第3 s B :处理時之處理容器11中的 化,,則係 容』=會 理時會以第3圖b之方式將氧氣m二來,而在氧化處 在氮咋處理時則會以第3 刖,处理容器11中,而 器11中。又,當結束氧化\ 工、將亂氣導入前述處理容 氣供應。同樣的,結束^ 、,會關閉電漿A且停止氧 漿B,停止氮氣供應。^处理日寸,會關閉原本照射之電 尤其是在結束氧化處理 應,附著於處理容器之器壁或氣體供=已停止氧氣之供 慢釋出,故會如第3圖b所一!:體供應e路之氧分子會緩 所…述處理容器1”之氧濃度 第11頁 1292441
五、發明說明(7) 圖會出現尾部。 因此,停止氧氣供應後立 並照射電漿時,殘留於處理容 產生之氧游離基造成之矽基板 同時進行。 即將氮氧導入處理容器1 1中 器11中之氧會活化,結果, 的氧化,會和氧化膜之氮化
、,了解決此問題,本實施例中採用第3圖A所示之方 法,氮化處理時之電漿的照射,會比氧化處理結束時之電 漿關閉延遲1〜600秒,而且,在停止氧氣供應後,立即將 氮氣和Ar氣體同時導入處理容器u中。結果,前述處理容 器11之内部在實施電漿再度照射為止之期間,會利用以此 方式導入之Ar氣體及氮氣進行清洗。如此,會以氮氣對氧 化處理後之前述處理容器丨丨實施清洗,前述處理容器丨丨内 部之氧會如第3圖β之虛線所示,被快速排除,而可縮短整 體基板處理時間。前述清洗步驟中,例如,以和前述氧化 處理或氮化處理相同之1 00 0SCCM流量提供Ar氣體、或以 2 0SCCM流量提供氮氣皆可。 下述表1係本實施例之代表配方例。
表1
Ar(SCCM) 02CSCCM) N2CSCCM) 微波 功率(W) 時間 (秒) 1000 20 1500 40 1000 20 0 N2清洗 1000 20 1500 30
第12頁 1292441
卜又,如第3圖D所示,亦可在清洗期間内間歇性供應 氮,亦即實施周期式清洗。利用此種周期式清洗,ς 一 步、縮短清洗時間。當然,如第3圖£所示,若前述氧化處理 Α及氮化處理β間若充分之時間間隔,亦可省略氮氣之清 [第2實施例] 第4圖Α〜C係使用第1圖基板處理裝置1〇之本發明第2 實施例的基板處理方法。 本實施例中,如第4圖A所示,從氧化處理步驟A開始 至氮化處理步驟B結束為止會連續形成電漿。另一方面f 本實施例中,為了避免氮化處理步驟B之氧化膜增厚,如 第4圖B所示,將氧氣供應時間t設定為小於氧化處理步驟 期間。利用此方式,氧氣供應步驟在氧化處理步驟結束之 前已經結束,利用殘留於處理容器11或氣體供應系統内之 氧來實施剩餘之氧化處理步驟。 在本實施例中’在第4圖C所示之氮氣導入時點已結束 氧化處理,結果,氮化處理時沒有氧化膜增厚之現象。 在本實施例中,從氧化處理步驟開始至氮化處理步驟 結束為止之期間會連續形成電漿,在第4圖B停止供應氧氣
第13頁 1292441
ϊ: 氧氣會被氧化處理消耗,而快速降低殘留氧濃 i即=氮=處理步驟後’可以不設置較長之氧=步 :始鼠:處理步驟,而可提高基板處理之產率。 ^,如第4圖D所示,和本實施例之原理相同者,如在 …、、w後導入N2氣體貫施氮化處理之方法。 [第3貫施例]
=5圖係本發明第3實施例之群集型基板處理裝的 構成圖。 指,9參f第5圖,群集型基板處理裝置20具有連結著卡式 模、、且21A的真空搬運室21,前述真空搬運室21連結著和第1 圖基,處理裝置1〇相同構成之基板處理室218、21D、及前 f理室21C。載置於前述卡式模組2 1Λ上之矽基板,會利用 刖述真空搬運室21中之自動搬運機(圖上未標示)搬運炱前 述基板處理室21β,在前述基板處理室2丨8中實施電漿游離 氧化處理,在前述矽基板表面形成氧化膜。
將利用此方式完成氧化處理之矽基板搬運至前處理室 21C ’在Ar或氮環境中,存放於3〇〇〜6〇(pc之溫度下數分 鐘,除去吸附於基板表面之氧分子。 將經過前處理之矽基板,經由真空搬運室21搬運i基 板處理室2 1 D,實施和前面說明相同之氮化處理。此時, 前述基板處理室2 1 D因未改變環境,搬運基板後可立即開 始氮化處理’故可提高整體基板處理之產率。又,本實施 i III 1
I
第14頁 1292441
例=,係在專用之前處理室2丨c實施附著於被處理基板上 之氧分子,除了可提高除去效率以外,尚可有效抑止氮化 處理時之增厚。 又,如第5圖所不,在前述前處理室21C實施Ar電漿處 理,故可縮短基板之前處理時間。又,此種前處理亦可在 前述基板處理室21D中實施。 [第4實施例] 第6圖^係本發明第4實施例之群集型基板處理裝置3 〇的
構成圖。第6圖中先前已說明之部分會附與相同符號,並 省略其說明。 參照第5圖,基板處理裝置3〇係在基板處理室21β實施 電漿游離氧化處理。 具體而言,首先,被處理基板會被從前述卡式模組 21A經由真空搬運室21搬運至基板處理室2ΐβ,實施先前說 明之電漿游離氧化處理。完成氧化處理之被處理基板會經 由前述真空搬運室21搬運至前述前處理室21C,利用加熱I 處理或Ar電聚處理除去吸附之氧分子。
在前述前處理室21C内對前述被處理基板實施處理之 期間,前述基板處理室2 1 B則如前面第3圖及第4圖A〜C之 說明所示’將氧氣環境轉換成氮氣環境。又,在前述前處 理室2 1 C處理前述被處理基板之期間,將虛擬晶片導入處 理室2 1 B,利用對前述虛擬晶片實施電漿處理,可將處理 室2 1 B之環境轉換成氮氣環境。又,亦可在無虛擬晶片下
1292441 五、發明說明(11) 實施相同之處理。 ,將f前述基板處理室21C完成前處理之被處理基板經 由珂述,、空㈤搬運室21送回前述處理室21B之時點,前述處 理室21 B之% i兄已轉換成氮氧環境,亦完成殘留氧分子之 清洗。故在前述前處理室21C實施電漿照射,可使形成於 前述被處理基板表面之氧化膜氮化。 射’在專用之前處理室2κ中實施之被處理 子的除去步驟,可和基板處理室21B之環境 轉,步實施,故可提高基板處理之產率。 神狀蓄1 n -T 1 ,、要叹置1個第1圖所示之基板處 衣 "’可降低基板處理裝置3G之製造費用。 置ίο -於ΐ用圖構成在具有第1圖所示構成之基板處理裝 膜的氮化處理上亦十“化處理裝置形成之熱氧化 化产::放:\用外Π匕處理裝置實施熱氧化處理等之氧 八处若在S ι"η反所-大乳中搬運時會吸附大氣中之水 梦基板實施氮化處理,因氮電化裝處處理理此吸附水分之 法充分除去水分,&會==時:基;溫度較低而無 題。 中之氧導致基板氧化的問 相對於此,第6圖之基板處 化處理之⑦基板如圖巾虛線所巾’係將經過氧 運至前處@ ,/、 直接從卡式模組21A搬 連主刖慝理至21C,在珂述前處 四 施300〜600 t之加熱處理 至21C中,在境下實 4电水處理,故可使吸附之水分 1292441 五、發明說明(12) 子脱離基板表面。 利用此方式將經過前處理之被處理基板搬運至前述基 板,理室2 1 B,可以在不會出現因氧化而增厚之情形下實 施氧化膜之氮化。此時,因前述基板處理室2丨β係氮化處 理專用’故無需轉換環境氣體,亦不會因基板處理室21 b 中殘留氧而有氧化的問題。 又’必要時,可將前述前處理室21C之機能整合於前 述基板處理室21B中。 此時,設於基板處理室21B中之第1圖所示基板處理裝 置10 ’會驅動基板固定台12中之基板溫度控制機構12^, 在Ar環境下將基板加熱至3〇〇〜6〇〇它之溫度。此時,當然 亦可配合需要來形成電漿。 田’、 以下’係針對本發明之良好實施例進行說明,然而, 本發明並未又前述實施例之限制,只要在申請專利範内 可實施各種變形或變更。 本發明之產業上的利用如下所示。 依據本發明,對形成於矽基板表面之氧化膜實施氮化 處理時,可抑制因殘留於環境中之氧所引起之氧化膜增 厚,形成適合超高速半導體裝置之閘極絕緣膜的極薄^ 化膜。 ^
IMI 1292441 圖式簡單說明 五、[圖式簡單說明] 第1圖係本發明第1實施形態使用之基板處理裝置的構 成圖。 6
第2圖係在第1圖之基板處理裝置中連續實施矽基板之 氧化處理及氮化處理時,所形成之氮氧化膜中之氧原子及 氮原子的分布圖。 苐3圖A〜E係本發明第1實施例之基板處理方法的說明 圖。 第4圖A〜D係本發明第2實施例之基板處理方法的說明
圖。 第5圖係使用本發明第3實施例之群集型基板處理裝置 的基板處理方法之說明圖。 弟6圖係使用本發明第4實施例之群集型基板處理裝置 的基板處理方法之說明圖。 [元件符號之說明] W〜被處理基板 10〜電漿基板處理裝置 11〜處理容器
11 A〜排氣口 1 2〜基板固定台 1 2 a〜基板溫度控制機構 1 3〜蓋板 1 4〜散流板
第18頁 1292441 圖式簡單說明 1 5〜微波天線 2 0〜群集型基板處理裝置 21〜真空搬運室 2 1 A〜卡式模組 21B、21D〜基板處理室 2 1 C〜前處理室
第19頁

Claims (1)

1292441 j 91136459 料年7月Θ曰〔 修正 附件絲1¾ L六、申气年利m-i 1. 一種對基板進行處理的電漿處理方法,於處理容器 内產龙電漿,其特徵為更包含: 異少將氧氣導入該處理容器内,進行電漿照射之後, 產旅,第I、電聚’並以該電聚使該基板氧化’形成乳化膜之乳 化處锂步驟;以及 停止該電漿,且停止該氧氣供應,將氮氣導入該處理 容器跨,進行電漿照射之後,產生第2電漿,以該電漿對該 氧化膜進行氮化處理之步驟; 其中,該第2電漿的照射,係從該第1電漿的停止開始 起算,延遲1〜6 0 0秒之後,除去吸附於該基板之氧分子, 藉由照射的方式對氧化膜進行氮化處理。 2. 如申請專利範圍第1項之電漿處理方法,其中,到該 第2電漿的照射為止的該氮氣,係間歇性供應。 3. 如申請專利範圍第1項之電漿處理方法,其中,該氧 氣供應時間比氧化處理時間更短。 4. 如申請專利範圍第1項之電漿處理方法,其中,該氧 化處理步驟與氮化處理步驟係連續地進行。 5. 如申請專利範圍第1項之電漿處理方法,其中,於該 氧化處理步驟後,再以稀有氣體電漿進行處理。 6. 如申請專利範圍第1項之電漿處理方法,其中,該氧 化處理及氮化處理,係在6 0 0 °C以下進行。 7. 如申請專利範圍第1項之電漿處理方法,其中,該電 漿係經由天線產生。 8. 如申請專利範圍第1項之電漿處理方法,其中,微波
第20頁 1292441
案 E 911364M 六、申請專利範圍 係供應到該天線以生成電漿。 9. 一種群集型基板處理裝詈雷 田雷將、隹耔卢柿〇从人衣置之電衆處理方法,其係使 真空搬運室所構成,其特徵為更包含: 土板处里至之 驟,由該真空搬運室將基板搬運到該扪基板處理室之步 電將Ξ ΐ :1 板基造板處ΛΛ中,產生氧氣的第1電聚,並以該 :…基板 化處理’在基板上形成氧化膜之步 將該基板從該第i基板處理室經 到第2基板處理室之步驟; ^、工搬運至’搬運 於該第2基板處理室中,在延遲1〜6〇〇秒後將該某 吸附氧分子去除之前處理步驟; x、 從該第2基板處理室内經由該真空搬運 運到第3基板處理室之步驟;以及 將該基板搬 於該第2基板處理室中,產生氮氣的第2電漿,並以該 電聚對該基板進行說化處理之步驟。 10. —種群集型基板處理裝置之電漿處理方法,其係 =電裝進行處理,且結合由至少一個以上的基板處理、室之 真空搬運室所構成,其特徵為更包含: 經由該真空搬運室將基板搬運到該第丨基板 驟; 王〜乂 於該第1基板處理室中,產生氧氣的第丨電漿,並以該 電聚對該基板進行氡化處理,在基板上形成氧化膜之步
1292441 ----案號 91136459_Θ厶年 ^月g_修正 __ 六、申請專利範圍 驟; 從該第1基板處理室經由該真空搬運室,將該基板搬運 到第2基板處理室之步驟; 於該第2基板處理室中,在延遲1〜6 〇 〇秒後將該基板的 吸附氧分子去除之前處理步驟; 從该第2基板處理室經由該真空搬運室,將該基板搬運 到第1基板處理室之步驟;以及 於該第1基板處理室中,產生氮氣的第2電漿,並以該 電漿對該基板進行氮化處理之步驟。 11· 一種群集型基板處理裝置之電漿處理方法,其係使 用卡式模組與電漿進行處理,且結合由至少一個以上的基 板處理室之真空搬運室所構成,其特徵為更包含: 將氧化處理後的基板從該卡式模組經由該真空搬運室 '搬運到該基板處理室之步驟; 於該第1基板處理室中,在延遲}〜6〇〇秒後將該基板的 吸附氧分子去除之前處理步驟; 將该基板k該弟1基板處理室經由該真空搬運室,搬運 到弟2基板處理室之步驟;以及 於該第2基板處理室内,產生氮氣電漿,並以該電漿對 該基板上的氧化膜進行氮化處理之步驟。 ' 1 2 ·如申請專利範圍第9至11項中任一項之群集型基板 處理裝置之電襞處理方法,其中,該前處理係利用加熱及 /或電漿處理進行。 … 13·如申請專利範圍第9至11項中任一項之群集型基板
1292441
處理I置之電漿處理方法,其中,該前處理係於稀有氣體 及/或氮氣環境中進行。 將14·如申請專利範圍第11項之群集型基板處理裝置之電 水處理方法,其中,該氧化處理基板係經過熱氧化處理後 之基板。 15 ·如申請專利範圍第9至11項中任一項之群集型基板 t理裝置之電漿處理方法,其中,該電漿係對天線供應微 波而產生。 1 6 ·如申請專利範圍第9至1 1項中任一項之群集型基板 f理裝置之電漿處理方法,其中,該電漿係利用天線而產 料:a . 一種電漿處理方法,其係於處理容器内產生電漿, 、土板上的氧化膜進行氮化處理,其特徵為更包含: 理容器内配置具備氧化膜之該基板之步驟; 漿,以::5 2遠處理容器a,進行電漿照射之後產生電 及 Μ電水對該基板的氧化膜進行氮化處理之步驟;以 600 ’係從配置該基板開始起算,延遲1〜 附於基板的氧分子去除並照射。 i 8 ·如申请專利範圍第 氧化膜係S1G2或高介電1^7。項之電裝處理方法,其中,該 容器1内9產之電漿處理方★,其係於處理 王屯水 其特徵為更包含: 於該處理容器内配置該基板之步驟;以及
第23頁 1292441 _案號91136459 办年^月^^曰 修正_ 六、申請專利範圍 於該處理容器内導入氧氣及/或氮氣,進行電漿照射之 後產生電漿,並以該電漿對該基板進行氧化處理、或氮化 處理、或氧氮化處理之步驟; 其中,該電漿的照射,係從配置該基板開始起算,延 遲1〜6 0 0秒之後,將吸附於基板的氧分子去除並照射。 2 0、一種基板處理方法,包含:藉由對矽基板表面施 以氧化處理而形成氧化膜之步驟,以及藉由對該氧化膜利 用氮氣電漿施以氮化處理而形成氧氮化膜之步驟,其特徵 為更包含: 在該氮化處理步驟前,從實施該氮化處理之環境排除 氧之步驟,且該排除氧之步驟在3 0 0〜6 0 0 °C下進行。 2 1、如申請專利範圍第2 0項之基板處理方法,其中, 該排除氧之步驟係在實施該氮化處理之處理裝置内實 施。 22、 如申請專利範圍第20項之基板處理方法,其中, 該排除氧之步驟係在和實施該氮化處理之處理裝置不 同之其他處理裝置内實施。 23、 如申請專利範圍第20項之基板處理方法,其中, 該排除氧之步驟係以生成電漿的方式進行之。 24、 如申請專利範圍第23項之基板處理方法,其中, 該電漿處理係在施以該氮化處理之處理裝置内實施 之。 2 5、如申請專利範圍第2 3項之基板處理方法,其中, 該電漿處理係在和實施該氮化處理之處理裝置不同之
第24頁 1292441 案號 91136459 修正 六、申請專利範圍 其他處理裝置内實施之。 2 6、如申請專利範圍第2 0項之基板處理方法,其中, 該排除氧之步驟係在該處理容器中連續實施排氣時, 一面對該處理容器供應氮氣及/或稀有氣體一面實施之。 2 7、如申請專利範圍第2 0項之基板處理方法,其中, 該排除氧之步驟包含如下步驟:於該連續排氣步驟期 間,以間歇方式反複斷續地供應氮氣及/或稀有氣體至該該 處理容器的步驟。 2 8、如申請專利範圍第2 0項之基板處理方法,其中, 該氧化處理係利用第1電漿實施,該氮化處理則係利用 第2電漿實施,結束該氧化處理後,停止該第1電漿,而進 行該氮化處理時,則實施該電2電漿照射。 2 9、如申請專利範圍第2 0項之基板處理方法,其中, 該氧化處理係藉由電漿處理的方式供給實施,且於該 氮化處理時,停止氧氣供應。 3 0、如申請專利範圍第2 0項之基板處理方法,其中, 該電漿係利用微波形成。 3 1、如申請專利範圍第2 0項之基板處理方法,其中, 該電漿係利用經由平面天線構件發射微波之方式來形 成。 3 2、如申請專利範圍第2 0、2 8或2 9項其中任一項之基 板處理方法,其中, 該氮化處理電漿係在6 0 0 °C以下進行。
第25頁
TW91136459A 2001-12-18 2002-12-17 Method for processing substrates TW200301311A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001385108A JP4048048B2 (ja) 2001-12-18 2001-12-18 基板処理方法

Publications (2)

Publication Number Publication Date
TW200301311A TW200301311A (en) 2003-07-01
TWI292441B true TWI292441B (zh) 2008-01-11

Family

ID=19187790

Family Applications (1)

Application Number Title Priority Date Filing Date
TW91136459A TW200301311A (en) 2001-12-18 2002-12-17 Method for processing substrates

Country Status (4)

Country Link
JP (1) JP4048048B2 (zh)
AU (1) AU2002357591A1 (zh)
TW (1) TW200301311A (zh)
WO (1) WO2003052810A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI479045B (zh) * 2011-12-09 2015-04-01 Hitachi Int Electric Inc A semiconductor device manufacturing method, a substrate processing method, a substrate processing apparatus, and a recording medium

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003098678A1 (fr) 2002-05-16 2003-11-27 Tokyo Electron Limited Procede de traitement de substrat
CN100524822C (zh) * 2004-04-09 2009-08-05 东京毅力科创株式会社 栅极绝缘膜的形成方法
JP2006245528A (ja) * 2005-02-01 2006-09-14 Tohoku Univ 誘電体膜及びその形成方法
JP2007012788A (ja) * 2005-06-29 2007-01-18 Elpida Memory Inc 半導体装置の製造方法
JP2008192975A (ja) * 2007-02-07 2008-08-21 Hitachi Kokusai Electric Inc 基板処理方法
JP6032963B2 (ja) * 2012-06-20 2016-11-30 キヤノン株式会社 Soi基板、soi基板の製造方法および半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4001960B2 (ja) * 1995-11-03 2007-10-31 フリースケール セミコンダクター インコーポレイテッド 窒化酸化物誘電体層を有する半導体素子の製造方法
JP3485403B2 (ja) * 1995-11-28 2004-01-13 沖電気工業株式会社 半導体装置の製造方法
JPH1027795A (ja) * 1996-07-12 1998-01-27 Toshiba Corp 半導体装置の製造方法
JP3399413B2 (ja) * 1999-09-13 2003-04-21 日本電気株式会社 酸窒化膜およびその形成方法
JP4731694B2 (ja) * 2000-07-21 2011-07-27 東京エレクトロン株式会社 半導体装置の製造方法および基板処理装置
JP4713752B2 (ja) * 2000-12-28 2011-06-29 財団法人国際科学振興財団 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI479045B (zh) * 2011-12-09 2015-04-01 Hitachi Int Electric Inc A semiconductor device manufacturing method, a substrate processing method, a substrate processing apparatus, and a recording medium

Also Published As

Publication number Publication date
JP4048048B2 (ja) 2008-02-13
TW200301311A (en) 2003-07-01
JP2003188172A (ja) 2003-07-04
WO2003052810A1 (fr) 2003-06-26
AU2002357591A1 (en) 2003-06-30

Similar Documents

Publication Publication Date Title
JP5455622B2 (ja) 電界効果トランジスタのゲート誘電体の製造方法
JP4408653B2 (ja) 基板処理方法および半導体装置の製造方法
TWI283429B (en) Processing apparatus, manufacturing apparatus, processing method, and manufacturing method of electronic device
KR100837707B1 (ko) 전자 디바이스 재료의 제조 방법, 플라즈마 처리 방법, 및 산질화막 형성 시스템
US20070218687A1 (en) Process for producing materials for electronic device
KR100687598B1 (ko) 절연막의 형성 방법 및 형성 시스템
US7517751B2 (en) Substrate treating method
KR101188574B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
US7622402B2 (en) Method for forming underlying insulation film
JPH08250488A (ja) プラズマ処理装置及びその方法
JP2009177161A (ja) 絶縁膜の形成方法
TW200913071A (en) Method for pretreating inner space of chamber in plasma nitridation, plasma processing method and plasma processing apparatus
WO2008044577A1 (fr) procédé et appareil de formation de film
TW408371B (en) Processing method and apparatus for removing oxide film
TWI292441B (zh)
JP2006156995A (ja) 絶縁膜形成方法およびコンピュータ記録媒体
TW201030176A (en) Silicon nitride film and process for production thereof, computer-readable storage medium, and plasma cvd device
TWI229384B (en) Surface modification method
JP4273142B2 (ja) 表面処理方法及び半導体装置の製造方法並びに容量素子の製造方法
WO2006025164A1 (ja) 半導体装置の製造方法
JP3439580B2 (ja) シリコン酸化膜の形成方法および形成装置
TWI290744B (en) Method for processing substrate
TWI288955B (en) Method for fabricating a semiconductor device
JP2006019366A (ja) 半導体装置の絶縁膜形成方法
JP2007201507A (ja) 基板処理方法および基板処理装置