TWI289978B - AD converter - Google Patents

Description

I幾如11命(更)正替換頁 九、發明說明： 【發明所屬之技術領域] 本發明涉及AD轉換器。 【先前技術】 5 10 15

AD轉換ϋ有逐次比較型、總括比較型等種類，、衰/ 為：利用積分器的類型和利用串聯電阻（―般稱為= 阻）的類型。下面’簡單說明利用串聯電阻的Α〇轉換= AD轉換器具有根據其解析度（例如，m位元）串耳^ 接了 2m個（m是冪指數）電阻的串聯電阻。在串聯電阻纪 -端上連接電源電壓VDD，在另一端上連接接地電屬 GND。亚且，在構成串聯電阻的電阻 接並列組合纖F_N贿心構成:= 稱 “transmission gate”。下面稱為 TG。）。

TG作為通過對PM0SFEw nm〇sfet的各問電極， 施加極性互她反且相同電平的電m在pm〇sfet 和NMOSFET都變為導通狀態時，透過與自身連接的串聯 電阻的連接部向外輸出類比電壓，發揮所謂CM〇s類比開 關的功能。 AD轉換器控制這些TG的導通/非導通，並且，根據被 導通的TG所輸出的串聯電阻的連接部中的類比電壓（基準 私壓）與進行向數位值變換的類比值的比較結果，將該類 比值變換為數位值（例如，參照下面公開的專利文獻i)。 「專利文獻1」 特開平6— 120828號公報 -5- 1289978 : _ 卟年5月4日修(更)正本 但是，近年來，半導體積體電路中的工作電壓的向低 電壓化的轉移正在加速，並正推進設計、開發，以使AD 轉換器及所具有的TG也可以低電壓工作。然而，在使TG 低電壓工作的情況下，TG導通時的電流不容易通過，會產 5生TG的導通阻抗增加的問題。並且，由於增加的Τ(}的導 通阻抗與配線電容的乘積的時間常數，串聯電阻的連接部 所選擇的基準電壓的波形變鈍，在該基準電壓確定之前， 進行與類比值的錯誤比較，存在AD變換精度惡化的可能。 特別是，基準電壓的波形變鈍的問題點是在作為基準 10電壓而選擇電源電壓VDD的1/2(下面，稱1/2VDD)$情 況下，即PM〇SFET、NM0SFET的閘極·源極間的電壓4 同時變為1/2VDD的情況下，表現得更明顯。 【發明内容】 15 本發明是馨於上述的問題而進行的，其目的在於提供 一種可以提高AD變換的精度的AD轉換器。 八 為了解決上述問題，主要的本發明I时仏 其中具有：在每一個連接部產生用於將 轉換益’ 值的基準電壓的串聯電阻；和並列％ b值變換為數位 11組合PM〇sfet知 NMOSFET而構成並設在所述每個連接音 一: 關，在所述PMOSFET所具有的第1部上的半導體開 壓而導通，在所述NMQSFET所具有的#極上施加第一電 比所述第-電壓還高的第二電壓而導通閘電極上施加 導體開關所輸出的所述基準電壓*所+根據比&所述半 /、比值的結果，生 -6- 20 成所述數位值，該AD轉換器具有控制電路，其進行將施 加，所述第-閘電極上的所述第—電壓降壓或將施加在所 述第二閘電極上的所述第二電壓升壓的至少任一方。 轉換Ϊ據本發明，可以提供使AD變換的精度提高的AD 【實施方式】 〈AD轉換器的構成〉 筝照第 圖說明本發明的一實施方式的AD轉換哭。 另外，在下面所說_本實施方式中，假設：ad轉換= 逐次比較型AD轉換器，將類比電壓VA變換為元 位值（D7〜DO)的轉換器。 兀的數 在第一圖中，逐次比較型AD轉換器具有串聯 第一開關組25、第二開關組35、類比開目4〇、5()、^ 件60、比較器70、編碼器8〇。 屯合兀 串聯電阻1〇 ’是在-方的端子上連接電源電壓vdd， 在另-方的端子上連接接地電位GND，在後面要教述 較器70中，使每一個連接部產生可以與類比電壓从 比較的基準電壓的電阻。在本實施方式中，由於逐次比= 型AD轉換器具有8位元的解析度，故串聯電阻將ι = 電阻值R的256 (=28)個電阻㈣連接在電源電壓vd 與接地電位GND之間，作為基準電壓可以產生255 (=28 一1)個每一個連接部的分壓電壓。 但是，由於串聯電阻1〇所具有的電阻的個數是根據逐 曰修(更)正替換貢

次比較型AD轉換器的解析度，以冪_單位增加 串聯電阻10縱長地配置實際上是困難。因此，如第—圖= 串聯電阻1G最好是預定數（第-圖所示的例子中是3 次）折返配置。通過折返配置串聯電阻1〇，從而可以 ;其配置面積，同時，使其他電路元件的配置變為容易 且，和縱長配置串聯電阻1〇的情況相比，不: 的餘刻疾差等所引起的分壓比的變動。 * 第一開關組25是和串聯電阻10 $每-個連接部—對 二設置的傳輸閘（下面#TG。「第—半導體關 )合體。另外，在第-開關組25中，為了節約用來選擇^; 的控制電麼A的個數而使每—個電路 個根據相__六，進行使其都應 的控制的卿進行分組。即，該組合和= 15 電 =的個數-對-地對應，在將控制電m A的:數= η的6況下，該組合2〇存在n組。 σ為 “64H方式十’控制電屡Α (αι〜α64)的個數為 個TG開關組25存在:根據控制電壓A1對“3” 個TG (21a、21b、21c)總括進行導 / 或根捸控制電壓A64對“4” 技制的組合 20 非導通控獅組合鳩，合計“64，，組的組H進行導通/ 在這裏，舉例屬於控制電壓A1的組 說明第-開關組25所具有的每—個組合坪細地 外’在這裏’假設：控制電堡A的 、冓成。另 時，每—個TG (21a、21b、21c) Ί 的邏輯值 V通，在控制電壓A的 '8- 電平表示“Γ的邏輯值時，每_個7(}(21&、2113、2 變為非導通。 組合20a由根據控制電s A1總括進料通/非導通控 制的3個丁0(21&、211)、21(〇、轉換器22和轉換器23 構成。 TG (21a、21b、21c)分別由 PM〇SFET (Γρ 型開關元 件」）和miOSFET(「N型開關元件」）並列組合構成。轉 換器22上施加後面要敘述的編碼器⑽所供給的控制電壓 八’使其邏輯顛倒後的輸出，施加在轉換器23和1[(}(21&、 2lb、21〇所具有的PM0SFET的閘電極（「第一問電極」） 上。在轉換器23上施加轉換器22的輸出，使其邏輯顛倒 後的輸出、即表示相同於控制電壓A的邏輯值的電壓，施 加在TG (21a、21b、21c)所具有的NM〇SFET的閘電極 (「弟二閘電極」）上。 即，轉換裔22和轉換器23作為應使TG (21a、21b、 21c)所具有的PMOSFET和NMOSFET都變為導通或非導 通狀態的、可以在PM〇SFET和NM〇SFET的每一個閘電 極上施加互相邏輯顛倒的控制電壓用的控制電路來發揮功 能。 第二開關組35具有：第一開關組25的每一個組合2〇 所具有的TG21個數中的最大數份的類比開關（3〇a、3〇b、 30c、30d)。在本實施方式中，由於除了組合2加具有“3，， 個TG (21a、21b、21c)以外，其他的組合2〇具有“4，， 個TG21 ’故第一開關組25的每一個組合2〇所具有的τ〇21 够年r月4日修<、更)正替換見 個數中的最大數變為“4”個。因此，第二開關組35變為 具有‘‘4”個類比開關（3〇&、3〇1)、3(^、3〇(1)，即具有“4，， 個TG (「第二半導體開關」）31。 在類比開關（30a、30b、30c、30d)的每一個TG31 5中’並列輸入第一開關組25的每一個組合20所具有的 TG21的每一個輸出。例如，類比開關3加的TG31經由節 點X (參照第一圖）連接第一開關組25的每一個組合20 中其中一個TG21的輸出。同樣，類比開關30b的TG31 · 經由節點Y (參照第一圖）連接第一開關組25的每一個 10組合2〇中其中不同於類比開關30a的情況的TG21的輸 出。另外，類比開關（30c、30d)的情況也同樣。即，在 根據控制電壓A選擇第一開關組25的其中一個組合2〇的 情況下，該被選擇的組合20所具有的所有TG21的輸出被 並列輸入到類比開關（3〇a、30b、30c、30d)的所有TG31 15中。 另外，類比開關（3〇a、3〇b、30c、30d)分別具有TG3i、 轉換為32、轉換器33，成為和第一開關組25所具有的類 · 比開關（21、22、23)同樣的構成。並且，類比開關（3如、' 30b、30c、30d)根據用來選擇每一個TG31的其中一個的 2〇控制電壓B (「第二控制信號」），進行分別獨立的導通/非導 通的控制。即，在第二開關組35中，根據控制電壓八選擇 第一開關組25的其中一個組合2〇後，根據控制電壓B， 選擇該被選擇的組合20所具有的TG21的各輸出中的其中 -10- .匕替Ι 类貝&開關40 η —, 的雨端子間電位差被^^5性 =中進行利用了電容元件60 路蜇方式）的情況路、、’質的比較處理（下面稱為斷 40和第1·25 ==^比開關。另外，類比開關 具有TG41、轉換器42:二=開關(21、22、23)同樣^ B而被選擇的第二 43’輸入根據控制電壓A、 30 ^ 的控制。 進仃對TG41的導通/非導通 式二=0:::0同樣，是在採用斷路型方 開關，25所具有的類比f:(】二類：：和第- TG、弟一轉換哭 ^ )同樣，具備 α 開關5〇輪入類:電壓一::丄都未圖示)’從外部向類比 -(未圖示）的==^據控制電㈣進行對 的輪㈣40的輸出或類比開關50 α了細充放電。並且，保持基於預定 的兩端子間的預定電位差，到下—次充放電為止。 比較器70是根據電容元件60的比較器川側的電 :皮進行祕錢VA與選擇過的基準電塵的1/2近 順序比較的比較器。 編碼器8G根據1/2近似法’在預找時内依 =塵A、B、C、D。並且，根據比較器7Q的比較輸出: 員序求出8位兀的數位值的每-位元（D7〜D()) 存器90中。 $ 20

y面’明編碼n 8Q的更詳細的動作。 1 η扁馬态80利用控制電壓A、B，按順序使應從 *t;^n的每—個連接部選擇作為最初基準電壓的電源 = vDD的1/2 (下面稱請剛的、對應於w的 率—開關組25的組合20和類比開關30導通。

、s、遷使類比開關5〇為導通且使類比開關40為非導 ^ ’使類比開關5G的輸出（類比電壓va)輸人到電容元 6〇的一方端子（類比開關4〇側）。之後，電容元件6〇 另一方端子（比較器70側）的賴電平被確定為1/2VDD。 、、接著’使類比開關5G為非導通、且使類比開關4〇為 ^通，保持電容7〇件6G的-方端子（類比開關4()側）和 另一方端子（比較ϋ 7G側）之間的電位差’直接使電容元 件60的方^子（類比開關40側）的電位變化。其結果， 電容元件60的另一方端子（比較器7〇側）的電壓電平被 確定為（類比電壓VA—1/2VDD)。編碼器8〇根據電容元 件60的另一方端子（比較器7〇側）的電壓電平，進行1/2 近似法的最初比較。 在這裏，例如，在類比電壓VA高於1/2VDD的情況^， 變為可以將「1」的比較結果保持在暫存器9〇的最高位位 元D7。並且，由於判明類比電壓VA位於（1/2VDD〜vm)) 之間，故把（1/2VDD〜VDD)的中間電壓3/4 VDD設定為 下一個基準電壓。以後，變為：反覆進行同樣的動作，直 到暫存器90的最低位位元D0為止，以生成8位元的數位 值。 -12- ^日修(更)正替換頁 如上就疋本舍明的實施方式的逐次比較型ad轉換器 的構成的概要。另外，在上述實施方式中，可以不採用斷. 路型方式:比較器70單純地進行：根據控制電壓a和b - 所選擇的類比開關30的輸出與類比電壓VA的比較。這種 5情況下又有必要具有類比開關4〇、類比開關5〇和電容元 件60 〇

〈本發明的升壓/降壓〉 I ===概要 ίο 如上所述，在第一圖所示的逐次比較型AD轉換器中， 為了使每-個電路元件的配置變得容易，設法折返配線串 聯電阻10，使控制電壓A的個數減少。其結果，在從串聯 私阻10的每一個連接部選擇所希望的基準電壓，在比較器 70中進行比杈的情況下，所選擇的基準電壓至少通過Tg 15 (2卜23)或從串聯電阻10到TG31之間的各配線，输入 到比較态70。因此，在以往的情況下，以TG (21、23)的 籲 導通阻抗和從串聯電阻10到TG31之間的每一個配線電容 的乘積而求得的時間常數導致選擇過的基準電壓的波形變 鈍，產生向比較器70傳輸時的延遲。另外，在逐次比較型 AD轉換器中，由於進行對應於數位值得位元數的次數份 的、基準電壓的選擇以及類比電壓VA的比較，故生成數位 值的每一個位元時的蓁準電壓的傳輸延遲被積累，並表現 出。 並且’由於在第〆圖所示的逐次比較型AD轉換器中 imm I “ 採用斷路型方式，故當然具有電容元件6〇、類比開關4〇 和類比開關50。因此，由串聯電阻1〇的每一個連接部選擇 的基準電壓進一步通過類比開關4〇所具有的TG41和從 TG31到TG41之間的配線，輸入到比較器70。因此，在以 往的情況下，由TG41的導通阻抗和從TG31到TG41之間 的配線電容的乘積所求得的時間常數，進一步產生基準電 壓的傳輸延遲。另外，對類比電壓VA，可以說除 關50具有TG (未圖示）以外，由基於TG的導通阻抗的 配線延遲，當然會產生類比電壓VA的傳輸延遲。 、另外，在以往的情況下，根據1/2近似法選擇最初的基 準電壓1/2VDD，TG (2卜3卜41)所具有的pm〇sfet =NMOSFET的閘極.源極間電壓Vgs都變為1/2娜附近 日^尤其由於TG⑵、31、41)導通時的電流不容易通過， 15 20 抗變高（參照第五圖所示的八點），故上述基準電壓 的傳輸延遲表現得明顯。 因此，在本發明中，對於TG21、T(m、ΤΓΜ1 # @ & 開關50所具有的TG ^31職和類比 升壓雷踗、木口 丁」蛉通NMOSFET時，通過 (後面要敘述）將施加在其 上的電壓電平升壓，以使其比從電二（弟-电極」） PMOSFET的電壓p夂沾佶汀―^原電壓VDD中減去 TG (2卜31、4n (弟一電麼」）還高。即，施加在 1 41 )的NM0SFET的蘭广 作為串聯電随1Λ々^ 免極上的電壓電平比 且1〇或比較器7〇等 壓VDD附近還高。 動作電壓利用的電源電 由此如第五圖戶斤示，由於丁

vq、3l、41)的NM〇SFET -14- 1289978 遣换wl W .i

的汲極·源極電流大於升壓前的電流，故電源電壓1/2VDD 附近的導通阻抗特別變小（參照第五圖所示的B點）。於 是’作為結果，改善了基準電壓的傳輸延遲，甚至提高了 AD變換的精度。而且，對於類比開關5〇所具有的tg (未 圖示），通過將在使NMOSFET導通時施加在其閘電極上的 電壓電平升壓，從而同樣可以改善類比電壓VA的傳輸延 遲。 、1

再有，在本發明中，假設··對TG2h TGM、TG41還 有類比開關50所具有的TG (未圖示），通過降壓電路（後 10面要敘述）將使PMOSFET導通時施加在其閘電極（「第一 電極一上的控制電壓从〜瓜^〜仍的電壓電平降壓’以 使其比從接地電位GND加上NMOSFET的電壓降的值（「第 -電壓^^卜即’控制電壓^/^成為比串 聯電阻10或比較器70等的接地電位⑽；^付近還低的電壓

由此，和在使NMOSFET導通時將施加在其問電極上 的電壓電平升壓的情況同樣，由於pM〇SFET的没極.源極 間電流大於降壓前的電流’故可以獲得：降低電源電壓 1/2VDD附近的導通阻抗的效果。 20 另外’在本發明中，可以蒂^ — Λ早獨貫施在使NMOSFET導 通日τΓ將施加在其問電極上的雷厭 ' 97 ι壓電平升壓的情況或在使 PMOSFET導通時將施加在其严 二乂隹便 、問电極上的電壓電平降壓的 情況，但疋，在貫施雙方時可 '』 才J从獲得相乘的效果。 ™tg和其外圍電路的第1成例一 -15、

_I 年月日修便)正替換頁 =二圖是表示本發明的TG和其外圍電路的構成的一 例的圖。：且’在第二圖所示的例中，在TGioo的外圍電 路中組入邏輯電路，以使控制電壓CTL表示丫的邏輯 值時，TG100縣導通；控制電壓CTL表示“〇，，的邏輯 值時，TG100變為非導通。 TG100是並列組合PM〇SFET和nm〇sfet而構成， 相當於第-圖所示的TG21、TG31、TG41和類比開關5

所具有的TG (未圖示）。

,轉換器（技術方案2所記載的「第一轉換器」）11〇相 田於轉換益22、轉換益32、轉換器42和類比開關5〇所具 有的轉換器（未圖示）。轉換器11〇是串聯組合pM〇s· ^麵避:丁而構成。另外，如果向轉換器ιι〇輸入控制 電壓CTL，則使其輸入的邏輯（極性）颠倒的輸出被施加 在TG100的PM0SFET的閘電極上。另外，由於轉換哭ιι〇 ^根據通常的電源電壓VDD 1作，故在邏輯值“i，，的輸出 的情況下，其輸出的電壓電平是電源電壓VDD的原值。 一轉換器（技術方案2所記載的「第一轉換器」）12〇相 當於轉換器23、轉換器33、轉換器43和類比開關50所具 有的轉換器（未圖示）。轉換器12〇是串聯組合pM〇SFET 2〇和NMOSFET而構成。如果向轉換器12〇輸入轉換器11〇 的輸出，則使其輸入的邏輯（極性）顛倒的輸出被施加在 TG100的NMOSFET的閘電極上。 另外，在轉換器120所具有的PMOSFET的正極側上 連接升壓得比通常的電源電壓VDD還高的升壓電路的輪 -16- n r , 出Vup。因此，在轉換器12〇輸出邏輯值“丨”的情況下， 其輸出的電壓電平是在忽略PMOSFET的電壓降的情況下 表示升壓電路的輸出Vup (「第四電壓」）。 _ 如上就是在使NMOSFET導通的情況下，為了使施加 '在NM〇SFET的閘電極上電壓電平升壓的構成。而且，在 使PMOSFET導通的情況下，為了使施加在pm〇sfet的 閑電極上的電壓電平降壓，可以變更轉換器11〇的負極側 的電壓電平。具體地說，在轉換器11〇所具有的nm〇sfet 的負極上連接：降壓得比接地電位GND還低的降壓電路的 10輸出（「第三電壓」）。 ===TG和其外圍電路的第二構成例=== 第二圖是表示本發明TG和其外圍電路得構成的另一 例的圖。而且，在第三圖所示的例中，在TG1〇〇的外圍電 路中組入邏輯，以使控制電壓/CT]L表示“丨，，的邏輯值時屯 b TG100變為導通狀態，控制電壓/CTL表示“〇，，的邏輯值 時，TG100變為非導通狀態。因此，不同於第一圖和第二 圖所示的TG (21、31、41、100等）的外圍電路構成。 TG200和第二圖所示的TG100同樣。 轉換器（技術方案3所記載的「第一轉換器」）21〇是 20串聯組合PM〇SFET和NMOSFET而構成。另外，如果向 轉換器210輸入控制電壓/CTL，則使其輸入邏輯顛倒的輸 出被施加在TG200的NMOSFET的閘電極上。此外，在轉 換器210所具有的PMOSFET的正極側端子上連接升璧得 比通常的電源電壓VDD還高的升壓電路的輸出Vup。由 -17-

此，在轉換器210輸出邏輯值“ i，，的情況下，其輸出的電 · C龟平在忽略PMOSFET的電壓降的情況下表示升壓 · 的輸出VuP(「第四電壓」）。 . 轉換器（技術方案3所記載的「第二轉換器」）22〇是 5串聯組合PMOSFET和NM〇SFET而構成。如I向轉換^ 220輸入轉換器210的輸出，則使其輸入邏輯顛倒的輸出被 施加在TG200的PMOSFET的閘電極上。另外，轉換器22q 根據通常的電源電壓VDD而工作。因此，即使在輸^由轉 換器210升壓過的升壓電路的輸出Vup的情況下，轉換器 1〇 2汕,也根據通常的電源電壓VDD而工作，甚至表示邏輯^ 1的輸出的電壓電平，保持原來的電源電壓VDD。 以上就是在使NMOSFET導通的情況下，用來使施加 在NMOSFET的閘電極上的電壓電平升壓的構成。另外， 在使PMOSFET導通的情況下，為了使施加在pM〇SFET 15的閘電極上的電壓電平降壓，可以變更轉換器220的負極 側的電壓電平。具體地說，在轉換器22〇所具有的 NMOSFET的負極側連接降壓得比接地電位GND還低的降 壓電路的輸出（「第三電壓」）。 〈升壓電路的構成〉 第四圖是表示本發明得實施方式的升壓電路的構成得 圖。 第四圖所不的升壓電路具備：環狀振盪器3〇1、轉換器 (302、306 )、類比開關（303、304、307、308 )、電容元 -18- iSr89918—- 年月曰修(更)正替換頁 件305、類比開關309。 環狀振盛器301是通過由串聯連接的多個轉換器來形 成％<狀電路’ k而產生時鐘信號等脈衝信號的振蘯電路。 另外，除了環狀振盪器301料，也能代用CR振盪器或水 5晶振盪器。 轉換器302根據類比開關3〇3和類比開關3〇4的邏車 (正邏輯或負邏輯）而設置。同樣，轉換器鳥根據類t 開關307和類比開關308的邏輯（正邏輯或負邏輯）而言 置。另外，以下假設：類比開關（3〇3、3〇4、3〇7、遍) 採用正邏輯。 件」⑽3使—方端子連嫌 “ （# —电堡」）’另—方的端子上連接 305的電源電壓VDD側的端子。另外，類 — 15 20

開關元件」）3()4使-方端子連接電容元件3Q5y (二一 GND側的端子，另一方的端子上 、 私$ -電壓」）。 千連接接地電位GND(「|

在這裏，在環狀振盈器301的輸出為邏 通過轉換器302而使邏輯顛倒的邏輯值 犄’ 開關303和類比開關3〇4，類比開關 ^入到類tt 都變為導通狀態。另外，由於類比 ^開關30/ 通過轉換器306而被輸入邏輯值“〇”，7和頒比開關30ί 態。而且，在電容元件3〇5巾進行第以又為非導通壯 件305的類比開關303側的端子的電二電容元 藝電容元件305 = -19-

變為接地電位GND。 類比開關（「第三開關元件」）3〇7 ^電路的輸出端子，另-方的端子上連H㈣子連接升 兒源電壓VDD側的端子。另外，類 件305的 件」）3〇8使一方的端子連接兩交-从幵P (第四開關元 側的端子另5的接地電位GND 』鳊子，另一方的鳊子上連接電源電壓vdd。 在這裏，在環狀振盈器301的輪屮p⑽ 為“Γ，時，通過轉換器搬和轉=Γ06值/0”切換 301的輸出同樣的邏輯值“1”被輸 ^狀振盈器 比開關308。由此，類比開關307和類^ ^ 3〇7和類 15

:=變到導通的狀態。另一方面，由於類比開關心 =開關綱被輸入邏輯值“〇，，，故從導通的狀態轉 =通狀態，在電容元件305中進行第二次的充電。在該 弟-次的充電中，電容元件3〇5的類比開關遍側的端子 的電墨電平是電源電壓VDD。另—方面，電容元件3〇5的

頒=開關307側的端子的電壓電平通過移位第一次充電中 的電容元件305的兩個端子間的電位差VDD 電源電屡VDD的兩倍。 夂為 即，升壓電路在進行第二次充電後，將電容元件3〇5 2〇的頒比開關307側所產生的兩倍的電源電壓VDD，作為電 源電壓VDD的升麼電壓，通過輸出端子Vup，輸入到第二 圖所不的轉換器120所具有的Pm〇sfET側的端子或第三 圖所不的轉換器210所具有的Pm〇sfE丁側的端子。 類比開關（「第五開關元件」）3〇9使一方的端子連接類 -20- 比開關303側的電塬電茂 子上連接類比開關3〇7 ^ VDD側的輸出端子，另一方 極電極上直接施加電溽：J源電壓VDD侧端子，並且在= 谷几件305的第二:欠充=VDD。由此，由於到進行向電 電源電壓VDD，故_比止，閘極·源極間電壓vgs變為 於在進行對電容元件3〇，闕309變為導通狀態。另外，由 壓Vgs變為負的“〜，第一 &充電時，閘極·源極間電 導通狀態。即，通過具^ ，所以類比開關309切換為非 件305的第一次充電麵比開關309，從而在進行電容元 始值不會變為不穩=，^彳，輸出端子VuP的電壓電平的初 的輸出。 “可以獲得叫做電源電壓VDD的穩定 以上 况明了本實尬+ L 容易理解本發明的實’但是，上述實施例是用力 15 的。可以不^並不是用來限賴釋本發与 也包含其等價物Γ也變更/改良本發明’同時’本發日)

例如’在上述實施方式中，說明了將本發明應用於逐 次比較型AD轉換器的情況，但是，即使是應用於具有與 逐次比較型同樣的TG的總括比較型AD轉換器或其他ad 轉換器的情況下，也可以獲得：降低TG導通阻抗，甚至提 20高AD變換的精度的同樣效果。 -21- 1 ,. 懲_ 李_(£)正替換頁 【圖示簡單說明】 第一圖是表示本發明的實施方式的AD轉換器的構成 的圖。 第二圖是表示本發明的實施方式的傳輸閘和其外圍電 5 路的構成的圖。 第三圖是表示本發明的實施方式的升壓電路的構成的 一例的圖。 第四圖是表示本發明的實施方式的升壓電路的構成的 其他例的圖。 10 第五圖是說明將NMOSFET的閘極電壓升壓時的特性 變化的圖。

-22-

【主要元件符號說明】 10串聯電阻 20組合 ‘ 25第一開關組 5 35第二開關組 30、40、50類比開關 60電容元件 70比較器 _ 80編碼 ίο 90暫存器 2卜3卜4卜42、100、200傳輸閘 22、23、32、33、43、110、120 轉換器（inverter) 20a、20b 組合 21a、21b、21c TG is 30a、30b、30c、30d 類比開關 210、220轉換器 鲁 301環狀振盪器 302、306轉換器 305電容元件 2〇 303、304、307、308、309 類比開關 -23-

Claims (1)

1. 丨修(更)正替換頁 F申請專前likl ： 、一種AD轉換器，其中具有·在每一個連接部申產 生用於將類比值變換為數位值的基準電壓的串聯電限·和 並列組合PMOSFET、NMOSFET而構成、設於所述連接部 的半導體開關，在所述PMOSFET所具有的第—閉電極上 5施加第一電壓而導通，且在所述NMOSFET所具有的第一 閘電極上施加比所述第一電壓還高的第二電壓而導通，根 據比較所述半導體開關所輸出的所述基準電壓與所述類比 值的結果’生成所述數位值其特徵在於，具備：

   控制電路，用以進行將施加在所述第一閘電極上的 10述第一電壓降壓或將施加在所述第二閘電極上的所述 電壓升壓的至少任意一方。 〜 在；2、如申請專利範圍第1項所述的AD轉換器，其特徵 所述控制電路具有： 15 20 輸入用來韻料導體開M導通陳綱·，

   輪=的極性顛倒的輸出施加在所述第—閘電極上的第 換為， 輸入所述第-轉換器的輸出，將使該輸入的極性_ 的輸出施加在所述第二閘電極上的第換 口 、 在所述第-轉換H的負極側施加從所述第 的第三電壓的降壓電路，或在所述第二轉換 ς 力;從所述第二電壓升壓的第四電壓的升壓電路的至少 3、如申請專利範圍第 項所述的AD轉換器，其特徵 -24- 在於， 所述控制電路具有： 輸入用來使所述半導體開關導通的控制電壓，將使該 別入的極性顛倒的輸出施加在所述第二閘電極上的第一轉 換器·， 輸入所述第一轉換器的輸出，將使該輸入的極性顛倒 的輪出施加在所述第一閘電極上的第二轉換器；和

   在所述第二轉換器的負極側施加從所述第一電壓降壓 的第三電壓的降壓電路，或在所述第一轉換器的正極側施 10加從所述第二電壓升壓的第四電壓的升壓電路的至少一 方。 4、如申請專利範圍第2或3項所述的AD轉換器，其 特徵在於， 所述升壓電路具有： 15 電容元件；

   分別向一方的端子輸入所述第二電壓，在另一方的端 子上連接所述電容元件的一方的端子，向控制電極輸入成 為一方或另一方電平的控制信號，在該控制信號成為所述 一方的電平時導通的第一開關元件； 2〇 分別在一方的端子上連接所述電容元件的另一方的端 子，向另一方的端子輸入所述第一電壓，向控制電極輸入 所述控制信號，在該控制信號成為所述/方的電平時導通 的第二開關元件； 分別在一方的端子上連接輸出端子’在另一方的端子 -25-

   上連接所述電谷元件的所述一方的端子，向控制電極輸入 所述控制信號，在該控制信號變為所述另一方的電平時導 通的第三開關元件； ' 分別在一方的端子上連接所述電容元件的另一方的端 5子，向另一方的端子輸入所述第二電壓，向控制電極輸入 所述控制信號，在該控制信號變為所述另一方的電平時導 通的第四開關元件；和 連接在所述第一開關元件的所述一方端子與所述第三 開關元件的所述一方端子之間，同時，用於確定所述輸出 10端子的初始電壓的第五開關元件。 5、如申請專利範圍第1項所述的AD轉換器，其特徵 在於，AD轉換器是根據按順序比較所述數位值的位元數 份、所述類比值和所選擇的所述基準電壓的結果，生成所 述數位值的逐次比較型。 15 6、一種AD轉換器，其中具有：在每一個連接部中產 生用於將類比值變換為數位值的基準電壓的串聯電阻；和 並列組合第一 PMOSFET及第一 NMOSFET而構成並設在 所述連接部中的第一半導體開關，在該數位值的位元個數 份、所述第一 PMOSFET所具有的第一閘電極上施加第— 20電壓而導通，且在所述第一 NMOSFET所具有的第二閘電 極上施加比所述第一電壓還高的第二電壓而導通，根據逐 次比較所述第一半導體開關所輸出的所述基準電壓與所述 類比值的結果，生成所述數位值，其特徵在於，包括·· 具有所述連接部個數份的所述第一半導體開關元件的 -26- 日修(¾正賴買丨 同時，按照同時導通/非導通的每一個所述第一半導體開關 元件進行分組的第一開關組； 弟一開關組’其具有所述組合所具有的所述第一半導 體開關數中的最大數份、並列組合第二PMOSFET、第二 NMOSFET所構成的第二半導體開關，所述第二半導體開 關在並列輸入所述組合所具有的所述第一半導體開關的每 一個輸出的同時，在所述第二PMOSFET所具有的第三閘 電極上施加所述第一電壓而導通、且在所述第二NMOSFET 所具有的第四閘電極上施加所述第二電壓而導通，以輸出 該輸入； 比較所述第二半導體開關的輸出與所述類比值的比較 器； 根據所述比較器、的輸出，按順序生成所述數位值的每 一位元的編碼器；和 第一控制電路，用以至少進行將施加在所述第一閘電 極上的第一電壓降壓或將施加在所述第二閘電極上的第二 電壓升壓的任意一方。 7、如申請專利範圍第6項所述的AD轉換器，其特徵 在於，包括： 第三半導體開關，其並列組合第三PMOSFET、第三 NMOSFET而構成，在輸入所述第二半導體開關的輸出的 同時，在所述第三PM0SFET所具有的第五閘電極上施加 所述第一電壓而導通，且在所述第三NMOSFET所具有的 第六閘電極上施加所述第二電壓而導通，以輸出該輸入； 第四半導體開關，其並列組合第四PMOSFET、第四 NMOSFET而構成，在輸入所述類比值的同時，在所述第 四PMOSFET所具有的第七閘電極上施加所述第一電壓而 導通，且在所述第四NMOSFET所具有的第八閘電極上施 5加所述第二電壓而導通，以輸出該輸入； 向一方的端子交替輸入所述第三和第四半導體開關的 輸出’將另一方的端子側的電壓電平向所述比較器輸出的 電容元件； 10 15

   弟二控制電路，用以進行將施加在所述第五閘電極一 的第一電壓降壓或將施加在所述第六閘電極上+ 升壓的至少任意一方；和 弟—^ 制電路，用以進行將施加在所述第七閘電極-的弟a LIV壓或將施加在所述第八間電極 升壓的至少任意一方。 」罘一 8、如申請專利範圍第6項所述的沾轉換器、

   在於.將所述串聯電阻折返預定次數而配線。、、寸々 -28-

   七、指定代表圖： (一) 本案指定代表圖為：第（一）圖。 (二) 本代表圖之元件符號簡單說明： 10串聯電阻 20組合 25第一開關組 35第二開關組 30、40、50類比開關 60電容元件 70比較器 80編碼器 90暫存器

   21、31、41、42、100、200 傳輸閘 22、23、32、33、43、110、120 轉換器（inverter) ίο 20a、20b 組合 21a、21b、21c 丁G 30a、30b、30c、30d 類比開關 210、220轉換器 301環狀振盪器 302、 306轉換器 305電容元件 303、 304、307、308、309 類比開關 的化學式: 八、本案若有化學式時，請揭示最能顯示發明特徵

   -4-