TWI287287B - Semiconductor integrated device and apparatus for designing the same - Google Patents

Semiconductor integrated device and apparatus for designing the same Download PDF

Info

Publication number
TWI287287B
TWI287287B TW093104991A TW93104991A TWI287287B TW I287287 B TWI287287 B TW I287287B TW 093104991 A TW093104991 A TW 093104991A TW 93104991 A TW93104991 A TW 93104991A TW I287287 B TWI287287 B TW I287287B
Authority
TW
Taiwan
Prior art keywords
power supply
line
circuit unit
circuit
supply line
Prior art date
Application number
TW093104991A
Other languages
English (en)
Other versions
TW200428634A (en
Inventor
Morihisa Hirata
Original Assignee
Nec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Electronics Corp filed Critical Nec Electronics Corp
Publication of TW200428634A publication Critical patent/TW200428634A/zh
Application granted granted Critical
Publication of TWI287287B publication Critical patent/TWI287287B/zh

Links

Classifications

    • D—TEXTILES; PAPER
    • D06—TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
    • D06M—TREATMENT, NOT PROVIDED FOR ELSEWHERE IN CLASS D06, OF FIBRES, THREADS, YARNS, FABRICS, FEATHERS OR FIBROUS GOODS MADE FROM SUCH MATERIALS
    • D06M15/00—Treating fibres, threads, yarns, fabrics, or fibrous goods made from such materials, with macromolecular compounds; Such treatment combined with mechanical treatment
    • D06M15/19—Treating fibres, threads, yarns, fabrics, or fibrous goods made from such materials, with macromolecular compounds; Such treatment combined with mechanical treatment with synthetic macromolecular compounds
    • D06M15/37—Macromolecular compounds obtained otherwise than by reactions only involving carbon-to-carbon unsaturated bonds
    • D06M15/564—Polyureas, polyurethanes or other polymers having ureide or urethane links; Precondensation products forming them
    • D—TEXTILES; PAPER
    • D06—TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
    • D06M—TREATMENT, NOT PROVIDED FOR ELSEWHERE IN CLASS D06, OF FIBRES, THREADS, YARNS, FABRICS, FEATHERS OR FIBROUS GOODS MADE FROM SUCH MATERIALS
    • D06M11/00—Treating fibres, threads, yarns, fabrics or fibrous goods made from such materials, with inorganic substances or complexes thereof; Such treatment combined with mechanical treatment, e.g. mercerising
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • D—TEXTILES; PAPER
    • D06—TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
    • D06M—TREATMENT, NOT PROVIDED FOR ELSEWHERE IN CLASS D06, OF FIBRES, THREADS, YARNS, FABRICS, FEATHERS OR FIBROUS GOODS MADE FROM SUCH MATERIALS
    • D06M2200/00—Functionality of the treatment composition and/or properties imparted to the textile material
    • D06M2200/10—Repellency against liquids
    • D06M2200/12—Hydrophobic properties
    • D—TEXTILES; PAPER
    • D10—INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
    • D10B—INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
    • D10B2401/00—Physical properties
    • D10B2401/02—Moisture-responsive characteristics
    • D10B2401/021—Moisture-responsive characteristics hydrophobic
    • D—TEXTILES; PAPER
    • D10—INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
    • D10B—INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
    • D10B2501/00—Wearing apparel
    • D10B2501/04—Outerwear; Protective garments
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Textile Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Description

1287287 五、發明說明（1) 一、 【發明所屬之技術領域】 本發明係::於半導體積體裝置及其設計用之設備，更 丰Ϊ:、Ϊ!於包含以多個電力供應操作的多個電路之 +導體積體裝置及其設計用之設備。 二、 【先前技術】 、隨著半導體積體裝置的元件密度之增加 下文中 稱為「LSI」）及近年來數位斜枯的、隹尸 」 4卞水双诅村後的進展，將單一 LS I晶片 中包含數位電路及類比電路的電路植入許多產α中。例 如，數位相機或錄影裝備中，將用以於類比：號及數位 汛旎之間轉換訊號的DA轉換器及AD轉換器植入成單一晶 片。 於單一晶片中的各個數位電路及類比電路藉多個不同 電力系統操作。再者，當將由；I；间蕾+么 I田將甶不同電力糸統操作的電路置 於早一LSI日日片上時，LSI需要稱為靜電放電（esd， electrostatic discharge)設計之設計，其不同於為包 含單一電力系統之電路設計iESI)。
抓< Ϊ Γ :隨著LSi進展之微型化，於考慮微型化時ESD 二1 t π 5 =程序於設計及發展階段。因此，發展期間的 h加為不可心、現的。 τςτ Λ上Λ’,、為了避免於包含：或多組電力供應線路之 "一又砰電放電的損害，已知有許多觀點插入ESD保 護το件於兩電仅電力供應線路及低電位電力供應線路之 間例如’其典型技術係揭示於日本公開特許專利
第7頁 1287287 五、發明說明（2) (Unexamined patent Publication)編號9 ( 1 997 ) - 172146 中。 先前技術中的LSI裝置包括第一及第二電力供應線。 再者，將第一電力供應線的高電位侧及第二電力供應線的 高電位側分開；同時，將第一電力供應線的低電位側經由 一保護電路聯結至第二電力供應線的低電位側（Ηκ )。 以此方式，避免由於第一電力供應線的低電位侧上電 位升高可導致的第二電路内的元件之破壞。此外，也已知 有一技術經由保護元件聯結電力系統的高電位側至不同電 力系統之低電位侧，一技術聯結保護元件於第一電力系統 的訊號線及第二電力系統的接地線之間等。 然而，本發明人已確認先前技術未考慮電力供應線的 局電位側上或電力供應線的低電位側上各別電路的節點。 因此，本先前技術導致ESD容限的差異及所以難以製造具 有充分ESD容限的LSI。 再者’就包含利用不同電力供應之類比功能元件及數 位電路之電路晶片而論，也已知有一技術插入層級轉換電 路以進行類比功能電路的輸入/輸出訊號及數位電路的輸 入/輸出訊號之間的層級轉換，其用以拉入欲供應類比功 能元件的電力供應及欲供應數位電路的電力供應之二者。 例如’插入層級轉換電路的技術係揭示於日本公開特許專 利編號1 0 ( 1 998 ) - 1 5 0 3 64 中。 本案發明人已確認此技術為關於最佳化電路面積之技 術及非根據改善ESD容限而設計。因此，線路電阻或線路
1287287 五、發明說明（3) ’ 延遲之發生為不可忽視的，且因此ESD容限不同 所以’本發明的目的為提供一種LSI装置及 一 LS I裝置用之設備，其能夠有效地抑制電路内部種设計 壞 皮 【發明内容】 第-二半導體積體裳置包括: 接地線路聯結至第二電路單 應應至此；第: 元中，將第二界面電路單元於第二電㈣ 唬至^來自第_界面電路單元广 仃任何輪入及輸出郭 界面電路單元配置於：：：：二第二接地線路，及將第二 此結構，能夠降低線：電=路單元的附近。藉由採取 另外，根據本發明，而抑制ESD電流的影響。 =括二第-電路單元，例，-半導體積體裝置 單元，將電力由：！第—電路單元聯結至此m 路聯結至第_雷=—電力供應線路供應至此.μ帛一電路 故留- 電路單元丨第一田 4二接地線 及第二界面電ί;電路單元形成於第-電 來自第-界面電路單元，其以何：二輸出訊號至及 、第接地線路聯結至第二 1287287 五、發明說明 接地線路，及 及第二 此 包括：此；第 〇〇 一 早兀， 路聯結 路單元 接地線 外，根 第一電 一接地 將電力 至第二 將第二界面 路的節點附 據本發明之 路單元，將 線路，將第 由第二電力 電路單元； 將第二界面電 中；及第二界面電 來自第 接地線 接地線 一界面 路，及 路的節 電路單 近之第 第三實 電力由 一電路 供應線 第一界 路單元 以進行 其中將 路單元安裝 電路單元， 將外部連接墊聯結 點附近之第二接地 元聯結至於第一接地線路 二接地線路。 施例，一半導體積體裝置 第一電力供應線路供應至 單元聯結至此；第二電路 路供應至此；第二接地線 面電路單元形成於第一電 形成於第二電路單元中， 任何輸入及輸出訊號至及 第一接地線路聯結至第二 至於第一接地線路及第二 線路。 四、【實施方式】 =在參照說明的實施例將本發明說明於本文中。熟悉 本技*者將承認利用本發明的教導可達到許多替代的實施 例及本發明不限於為了解釋目的說明的實施例。 首先，參照Ik附圖式詳細說明本發明LS!裝置之實施 例。 一一於各別圖式中，、由相同的參考符號指示的元件表示相 同兀件’士口適田將省略重複的解釋。提供下列說明以解釋 本發明的實施例，應、注意本發明不應僅限於下列實施例。 為了解釋的月目白勺’當適當時將下列說明冊】節或簡化。 此外’對於热悉本技藝者’幸f易地能夠於本發明的範圍内 1287287
Ί柘加、及/或代替下列實施例中的各別元件。 〔第一實施例） 圖 裝置的 括第一 供應的 來自第 第 型實例 片中。 出界面 此 的元件 片面積 1為方塊圖，用以說明根據本發明第一實施例之 概要電路結構。參照圖；，第一實施例的LSI裝置勹 電力系統電路單元丨〇 i，其係由來自第一電力匕 電力操作，及第二電力系統電路單元1〇2，其係由 二電力系統供應的電力操作。 電力系統電路單元及第二電力系統電路單元 ”、、欲將數位電路單元及類比電路單元配置於LS I /、 其他貫例可包括用以使用數位内部電路及輸入/
電路單兀之間不同電力系統之LS I裝置。 别 外-例如，數位電路單元比類比電路單元具有夕 :同時數位電路單元比類比電路單元具有較大的： LSI裝署1以合併數位電路單元及類比電路單元於單一晶 地墊I合電路中’將類比電路單元的電力塾及招 類比Ϊ 數位電路單元的電力墊及接地墊以便抑 、 冤路了雇听因於數4立雷牧〇口 -山士丨 的$ π。山a ▲数位電路早凡中產生的雜訊成分之特:
的Ϊ路勺括尤η带位電路單元内的電路及類比電路單元 路單it = ½ h二力供應線路及接地線路，藉以將數位 類比電路單元操作為不同電力系統。 的第一雷：：=\的電路結•。根據第-實施例之LSI裝. 内部電路單二ΙίΠ糸統電路單元1〇1包括第一電力供應系統 疋 ’於其中將訊號交換實行於由第一電力
1287287 五、發明說明（6) 供應提供電力的元件之間，及第一電力供應系統輸入/輸 出電路單元104，於其中將訊號交換實行於由第二電力供 應提供電力的元件之間。 第一實施例之LSI裝置包括第一電力系統電力墊1〇5， 將第一電力電壓（VDD1 )自安排於電路外的電力供應提供 至此’及第一電力系統供應線路1 〇 6聯結至第一電力系統 電力墊1 0 5以傳播由第一電力系統電力墊丨〇 5供應的電力電 壓。 將第一電力供應系統内部電路1 〇 3及第一電力系統輸 入/輸出電路104聯結至第一電力系統供應線路1〇6，並將 必需的電力供應到那裡。根據第一實施例之LSI裝置更包 括第二電力系統接地墊（107及108 )聯結至電路外的接地 電路單元並供給接地電位（GND1 )。 換言之，本實施例之第一電力系統電路單元1〇1包括 兩個接地墊。 根據本實施例之LSI裝置更包括第一電力系統接地線 路109聯結至第一電力系統接地墊1〇7及1〇8及用以提供接 地電位至第一電力系統電路單元1〇1。將第一電力供應系 ，内部電路103及第一電力系統輸入/輸出電路1〇4聯結至 第電力系統接地線路1 〇 9，藉以將必需的接地電位供應 第一電力供應系統電路單元1 〇 2包括第二電力供應 統内部電路單元丨丨〇，於其中將訊號交換實行於由第二電 力供應提供電力的元件之間，及第二電力供應系統輸入/
第12頁 1287287 五、發明說明（7) 輸出電路單元1 1 1 ，於盆φ脸％ 瓜危& 於，、中將訊號交換實行於由第一電力 供應k供電力的元件之間。 -丸力 此外，第一實施例之LSI裝置包括第二電雷 墊112，將第二電力電壓（VDD2) ^认，力 :應提供至此，及第二電力系統供應二= ! :力電:=力㈣以傳播由第二電力系統電力謹弟供-應 出電入:輸出電路及第二電力系統輸入/輸 各為界面電路之貫例。界面電路包括用以執行輸入 =輸出之任一種的電路，或用以執行輸入及輸出兩者的電 路0 將第二電力系統内部電路110及第二電力系統輸入/輸 電路111聯結至第二電力系統供應線路丨13，並將必需的 電力供應到那裡。將第二電力系統接地墊（丨14及丨15)聯 、、Ό至電路外的接地電路單元並供給接地電位（㈣Μ )。本 貫施例=第二電力系統包括兩個接地墊。將用以提供接地 電位至，二電力系統電路102的第二電力系統接地線路116 聯結至第二電力系統接地墊丨丨4及丨J 5。將第二電力系統内 部電路1 1 0及第二電力系統輸入/輸出電路1 1 1聯結至第二 電力系統接地線路11 6，藉以將必需的接地電位供應到那 裡。 將第一電力系統接地線路1〇9經由靜電放電（ESD， electrostatic discharge)保護元件117聯結至第二電力 系統接地線路1 1 6。保護元件π 7包括當接地線路組之間的 I圓
第13頁 1287287
五、發明說明（8) 電位達到預定值時，傳導兩組接地線 之功能。ESD保護元件丨丨7為較古於其間流動電流 用電晶體、兩方向性二極體等為有兩個方向性，且可使 於此，根據電路設計當此元件為必+ 件1 Π。仵蠖元件n 7牯局义而，可使用保護元 1示邊凡彳千11〖将別有用於抑制 之間不复的夺η你田 a丨l u 員比電路及數位電路 路。當保護元件不是必需，可將第一 ^ =可此影響類比電 由一節胃占趵姓$楚-帝士 / ， 電力糸統接地線路經 即點秘結至弟二電力系統接地線 的元件。此筋 命 、、 於此無放置特別 認的一點。^僅尚為電路中的一點且不限於視覺上可辨 蓉於：：地Ϊ兩個電力系統上的電位值可為不同或相同。 適-1:=設至比電力供應電位低的值，⑯等電位值 统：接= 根據電路設計，欲提供至兩個電力系 1’中，可將:― 之值可為相同或不$。此外，雖然未示於圖 n ^ ^ 電力系統電力供應線路1 〇6經由電力供應保 一 9 了至第一電力系統接地線路丨09。類似地，可將 纱至第_系、、先電力供應線路11 3經由電力供應保護電路聯 =々昍二ί力系統接地線路116。上述觀點也適用於後面 將說明的其他實施例。 曰參照圖i2將說明來自外部的ESD浪湧之影響，其可導致 片 >之靜電破壞。LSI晶片可遭受ESD浪湧之靜電破 由外部經由塾片輸入。為了說明由來自外部的 一電力系纟 的静電破壞，以下將說明當ESD浪湧電流自第 4 μ、、、先電力墊流動至第二電力系統接地墊時關於電路
第14頁 1287287
五、發明說明（9) 内的電位。 :在將說明於本實施例的⑶中當ESD浪潘電流自第一 ’、統電/力墊流動至第二電力系統接地墊時的情 化膜SI之靜電破壞的—個因素為破壞MQS電晶體 同1力同電力系統中的電路之⑶裝置中，^ 電晶P爭11電路單元之間輸人/輸出電路單S中_s 極气曰二’更明確而言，破壞於輸入側上的M0S電晶體之閘 極氧化膜變成一個問題。 < 閘 圖2為用以解釋於此實施例中ESI)浪湧電流的影響之電 圖。在此’為了閣明解釋而說明簡化的電路。 參照圖2 ’由圖i中相同的參考符號指示的元件為類似 於圖1中說明的元件，本文中將省略重複的解釋。 1於圖\中’將第一電力系統輸入/輸出電路定義為輸出 ，[而將第二電力系統輸入/輸出電路定義為輸入側。注 意輸入/輸出電路相當電路内部原始的區域，所以不 同於LS I外部的輸入/輸出電路單元。將電力供應保護電路 2 0 1聯結於第一電力系統電力供應線路及第一電力系統接 地線路之間，並將電力供應保護電路2 〇 2聯結於第二電力 系統電力供應線路及第二電力系統接地線路之間。包含於 第一電力系統輸入/輸出電路單元104中的輸出反相器203 為CMOS電路，其包含聯結至第一電力系統電力供應線路 106的PM0S及聯結至第一電力系統接地線路109的NM0S。包 含於第二電力系統輸入/輸出電路單元111中的輸入反相器 204為CMOS電路，其包含聯結至第二電力系統電力供應線
第15頁 1287287 五、發明說明（10) 路113的PMOS及聯結至第二電力系統接地線路丨16的關05。 訊號線路20 5聯結第一電力系統中的cos至第二電力系統 中的CMOS。 ’ 將第二電力系統中NM0S電晶體的閘極及源極之間施加 的電位差定義為Vgs，將第一電力系統中pM〇s電晶體的源 極及沒極之間施加的電位差定義為Vpm〇s。此外，將第一 電力系統中電力供應保護電路201的鉗電壓定義為
Vpower，將第一及第二電力系統中接地線路組之間由保護 元件117之鉗電壓定義為Vdiode。同時，將來自第一電力 系，電力供應保護電路2 〇 1至第一電力系統輸出反相器2 〇 3 的第一電力系統接地線路之電阻定義為RGNM，及將來自 第二電力系統輸出反相器20 3至位於接地線路組之間的保 屢元件11 7的第一電力糸統接地線路之電阻定義為 RGND1D»。再者，將來自位於接地線路組之間的保護元件 117至第二電力系統輸入反相器2〇4的第二電力系統接地線 路之電阻定義為RGND2，及將來自第二電力系統輸入反相 器2 04至GND墊2的第二電力系統接地線路之電阻義 RGND2D 。 當將ESD浪湧電流施加於第一電力系統墊1〇5及第二電 力^統接地塾11 4之間，將第一電力系統電力供應保護電 浪汤電流（Iesd)於其上流動。將於下檢 流流動於下列路徑之情況：第一電力系統 電力墊05 —第一電力系統電力供應保護電路201 —第一電 力系、、先接地線路1 〇 9 —接地線路組之間的保護元件11 7 —第
第16頁 1287287 五、發明說明（π) 二電力系統接地線路11 6 —第二電力系統接地墊π 4。 當將ESD浪湧電流施加時，因為可歸因於存在於ESD浪 渴電流流動路徑上的線路電阻造成的壓力降產生電位差。 當將ESD浪诱施加於第一電力系統電力墊J 〇5及第二電力系 統接地塾114之間時，施加於第二電力系統⑽⑽的閘極及 源極之電壓V g s以下式計算：
Vgs=(Vpower+RGNDl *Iesd+RGNDlD*Iesd+Vdiode+RGND2D*Iesd)-Vpmos 將NM0S電晶體施加的電位差（Vgs)之崩潰電壓定義 為Vgs. max。為了保護NM0S免於由於NM0S電晶體施加的電 位差（Vgs)之崩潰電壓，必需設計LSI使得電壓Vgs不超 過崩潰電壓Vgs.max。 於130-nm等級CMOS製程中，M0S電晶體的閘極氧化膜 厚度為約Tox = 2 nm。典型而言，當將約6 v之電位差施加 至閘極氧化膜時，閘極氧化膜之破壞發生。當根據人體模 型（HBM，human body model)標準將2 0 0 0 V 之 ESD 浪湧 施加時，ESD浪湧電流I esd的波峰等於1 · 3 A。為了通過根 據HBM標準之20 0 0 V之ESD容限測試，必需設計LSI使得 電壓Vgs不超過6 V，即使此ESD浪湧電流於LSI内部流動。 例如，當電力供應保護電路的鉗電壓Vpower等於3. 5 v ’於接地線路組之間的保護二極體之鉗電壓〇de等於 1·2 V ’及輸出反相器的pm〇S之源極及汲極之間的電壓 Vpmos等於〇 ν，接地線路電阻需滿足： RGND1+RGND1D+RGND2$(6 V-3·5 V-1.2 V)/1.3 A=
第17頁 1287287 ί、發明說明（12) " — '" -- 1. Ο Ω 如上述，當施加ESD浪湧時，關鍵元素之一為降低用以流 動ESD浪湧電流的路徑中之接地線路電阻。 接下來’現將說明在將接地線路(j N D1直接聯結至接地 線路GND2而無保護裝置117的情況中的電路結構。於此情 況中’將於接地線路GND1及接地線路GND2之間的連接節點 視為寄生電阻。將寄生電阻的值定義為RGND12，以下式計 算施加於第二電力系統NMOS的閘極及源極之間的電壓 Vgs ：
Vgs=(Vpower+RGNDl*Iesd+RGNDlD*Iesd+RGND12 *Iesd+RGND2D*Iesd)-Vpmos 如參照圖2說明，LS I晶片的靜電破壞之一個方面為於 彼此不同的電力系統中，由電力墊及接地墊之間ESD浪湯 而導致。除此方面，LS I晶片之靜電破壞可能由晶片上自 墊片電荷發散而導致。充電的裝置模型（CDM，charged device model )測試為關於此類型之靜電破壞的測 試。CDM測試為於電荷累積於整個LSI晶片中的狀態中，藉 由短路測量針及外部GND，用以測量LSI的ESD容限之測 試。 接下來，參照圖3將說明電荷累積於晶片中之放電操 作。於圖3中的電路結構類似於圖2中的電路，除了主要雜 散電容器(CVDD1、CVDD1I > CVDD2I、C VDD2、CS0、CSI、 CGND1、CGND1 I、CGND1 D ' CGND2D、CGND2 I、CGND2 )將其 於此另外說明，及所以將詳細的說明省略。
第18頁 1287287 五、發明說明（13) "" " " " --------- 主要雜散電容器各為雜散電容器提供於基板與電力供 心線路、接地線路、訊號線路、及擴散層之任一者之間。 將累積於此等雜散電容器中的電荷自外部連接墊片放電。 現將說明於電荷累積及而後將累積於LSi晶片内的電荷因 而放電的狀態中當第一電力系統電力墊及外部GND為短路 時晶片内部的狀態。 將由第一電力系統接地線路i 〇 9及第二電力系統接地 線路116中累積的電荷移動產生的電流定義& Icdmg，將由 移動電荷同時被累積於輸出反相器及輸入反相器之間的訊 號線路2 0 5中產生的電流定義為I c d m s，及將第一電力系統 電力供應線路的電阻成分定義為RVDD1。在放電時，以下 式計算輸入反相器204NMOS的閘極及源極之間電壓Vgs :
Vgs = (Vpower + RGND1 * Icdrag + RGNDID * Icdmg + Vdiode + RGND2D ^ Icdmg) - (Rs * Icdms + Vpmos + RVDD1 ^ Icdms) 當訊號線路電阻及接電電阻之間有大差異時，或訊號 線路電阻及電力供應線路電阻之間有大差異時，由電流 I cdmg及I cdms之間的時間差產生增加電壓Vgs ，因而毁 壞閘極氧化膜。因為電力供應線路電阻及接地線路電阻正 常很小，降低訊號線路電阻以便避免閘極氧化膜受CDM破 壞很重要。 參照圖1將詳細說明本實施例之L S I的電路結構。於本 實施例的LSI中，將第一電力系統輸入/輸出電路1〇4及第 二電力系統輸入/輸出電路111彼此靠近放置。更佳的是’
第19頁 1287287
车统電路ΊΠ9置便於苐一電力系統電路101及第二電力 :二 之間的邊界彼此接觸。藉由安排第一電力夺 統輸入/輸出雷敗1 Π/1告、^ 刀系 1彳ί & a & 近於第二電力系統輸入/輸出電路 111旎夠降低接地線路電阻。 电路 ^照圖2，能夠降低RGND1D及RGND2D之接地線路電阻 而i: I二:能夠降低可歸因於ESD浪汤之M°S閘極電位及因 雷二 氧化膜的破壞”匕外，因為能夠降低訊號線路
線路之Η ί以能夠抑制累積的電容放電時接地線路及訊號 於ESD將第一電力系統及第二電力系統中輸入/輸出 二路之間的延遲少量形成。藉由縮短線路長度、增加線路 見度、或降低線路電阻，可實現線路延遲。藉由抑制線路 延遲，能夠抑制可歸因於ESD放電電流中時間差之閘極絕 緣膜破壤。 將第一及第二輸入/輸出電路單元丨〇 4及丨丨i各別聯結 至適當的接地線路於接地線路組之間保護元件丨丨7的附 近。以此方式，能夠降低ESD浪湧電流路徑中的接地線路 電阻。參照圖2，能夠降低RGND1D及RGND2D之接地線路電 阻值。 將第一及第二電力系統中的各別接地墊1〇8及115聯結 至接地線路組之間的保護元件丨丨7附近。較佳將第二電力 系統中的接地墊11 5聯結至第二電力系統接地線路丨丨6於位 於保護元件1 1 7及第二電力系統輸入/輸出電路及第二電力
第20頁 五、發明說明（15) H ^ ^線路的節點1 1 9之間的節點1 1 8處。繞過輸入/輸 出雷跋=兀的EiD浪湧電流路徑係由連接接地墊比輸入/輸 湯對於ΓΓίΛ靠&保《護元件而形& ’且能夠抑制由esd浪 的影:。|路單70 (或閘極電壓Vgs於電路單元内） 第一;*备、以地，將第一電力系統中的接地墊1 〇 8聯結至 系統及第-電力 間的節點12〇處。 電力糸統接地線路的節點121之 系絲ί上Ϊ，根據本實施例’當LSI晶片内部有多個電力 及因：避：Ϊ::寄生於電1供應線路上電阻器的電阻值 晶片内部元Z 兀件的破壞。此外，能夠避免ESD破壞 得到高ESD容限不依賴⑶内部的電路結構及因而穩定地 (第二實施例） 要結顯示根據本發明第二實施例之⑶的概 路的部分設計電力糸統電路。將類比電 應操作的第-電；:、二且二集包 比巨“本實施例的⑻包括數位電路單元4〇1及類 出電:單元4。:比巨讀 的詳=電：：顯λ類：巨集之輸入/輸出電路翠_ 、、。構輸入/輸出電路單元404包括第__電力系統輸 1287287 五、發明說明（16) ^—« 入/輸出電路單元4 〇5及第二電力系統輸入/輸出電路單元 406。於圖4B中，類比巨集之輸入/輸出電路單元4〇4包括 第一電力系統輸出反相器4 〇 7、第一電力系統輸入反相器 408、第二電力系統輸出反相器4〇9、第二電力系統輪入。 相器41 0、及閘極保護元件4 11。 閘極保護元件411係由NMSO電晶體形成，將其聯結至 用以接受第一電力系統輸入反相器4 〇 8輸入訊號的間極及 至第一電力系統接地線路1 〇 9。當產生高電壓時，閘極保 護元件411壓制輸入反相器的閘極及源極之間的電位至细 電位。於是，藉由保持輸入反相器的閘極及源極之間的電 位於鉗電位内能夠抑制閘極絕緣膜的破壞。可使用許多声 泛已知的元件作為此壓制元件。 貝 類似地，將閘極保護元件41 2聯結於用以接受第二電 力系統輸入反相器4 1 0輸入訊號的閘極及第二電力系統接 地線路11 6之間。也可將壓制元件聯結於用以接受輸入反 相器輸入訊號的閘極及電力供應線路之間。例如，將壓制 元件聯結於用以接受第二電力系統輸入反相器41〇輸入訊1 號的閘極及第二電力系統電力供應線路丨丨3之間。將第1 電力系統輸出反相器的輸出以連接線路聯結至第二電力系 統輸入反相器，並將第二電力系統輪出反相器的輸出以^ 接線路聯結至第一電力系統輸入反相器。 藉由安排第一電力系統輸入/輸出電路單元及第二電 力系統輸入/輸出電路單元於類比巨集内部，能夠設計對 類比巨集内部ESD之對策。亦即，幫助於1§1晶片規劃圖設 1287287 五、發明說明（17) 計中的ESD設計及可節省數位電路設計中的ESD設計。 此外，藉由安排兩個輸入/輸出電路單元於類比巨集 内部，將第一電力系統輸入/輸出電路單元及第二電力系 統輸入/輸出電路單元配置於第一電力系統電路單元及第 二電力系統電路單元之間的邊界，以便避免靜電破壞。以 此方式，更易於設計布局於鄰近區域。 如上述，根據本實施例，當分開由另一家公司設計的 硬巨集之電力供應與晶片内的另一電力供應，能夠避免 E S D破壞晶片内部，能夠達到連接元件以實現具有高£ $ ρ容 限於小面積中的L S I，及能夠進行自動化的設計。 (第三實施例） 接下來’參照圖5將說明根據本發明的第三實施例。 圖5為電路圖顯示本實施例之L SI裝置的概要結構◦如圖5 中所述，本實施例之LSI裝置包括保護元件5〇1於VDD1及 GND 1之間，將其聯結於第一電力系統電力供應線路丨〇 6及 第一電力系統接地線路109之間，及保護元件502於VDD2及 GND2之間’將其聯結於第二電力系統電力供應線路丨丨3及 第二電力系統接地線路11 6之間。 一般而言，在施加ESD時，若電力供應及接地之間的 電位差到達或超過鉗電位，電力供應保護元件壓制電力供 應及接地之間的電位至鉗電位。可使用許多廣泛已知的元 件作為保護元件，如钳位元件實施電晶體。 將VDD1及GND1之間的保護元件501於節點5〇3聯結至第 一電力系統接地線路1 〇 9。將節點5 〇 3置於接地線路組之間
第23頁 1287287 五、發明說明（18) 的保護元件1 1 7附近。以此方式，能夠降低節點極保護元 件1 1 7之間接地線路電阻以便幫助降低ESD浪湧電流的接地 線路電阻。 較佳的是，將節點5 0 3置於第一電力系統輸入/輸出電 路單元及第一電力系統接地線路之節點1 21及於接地線路 組之間的保護元件11 7之間。藉由形成ESD電流路徑有關輸 入/輸出電路節點之旁路，能夠抑制ESD浪湧電流對輸入/ 輸出電流的影響。 類似地，將VDD2及GND2之間的保護元件502於節點504 聯結至第二電力系統接地線路11 6。將節點5 0 4置於接地線 路組之間的保護元件11 7附近。較佳的是，將節點5 〇 4置於 比第二電力系統輸入/輸出電路單元及第二電力系統接地 線路之節點11 9更靠近於接地線路組之間的保護元件丨丨7。 將VDD1及GND1之間的保護元件5〇 1、VDD2及GND2之間的保 護元件5 0 2、及接地線路組之間的保護元件117於一個元件 内形成。 以此方式’藉由安排一個預先設計的元件於由不同電 力系統操作的電路之邊界，容易進行ESD設計。 (第四實施例） 接下來，參照圖6將說明根據本發明的第四實施例。 圖6為電路圖顯示本實施例之LSI裝置的概要結構。於本實 ^例之LSI裝置中，將ESD保護元件提供於彼此不同的電力 ^統之電力供應及接地之間。如圖6中所*，根據本發明 弟四實施例之LS丨裝置包括於VDM &GN])2之間的保護元件
1287287 五、發明說明（19) 601，將其聯結於第一電力系統電力供應線路1〇6及第二電 力系統接地線路116之間，及於VDD2及GND1之間的保護元 件6 0 2，將其聯結於第二電力系統電力供應線路113及第一 電力系統接地線路1 0 9之間。 將VDD1及GND2之間的保護元件601及接地線路11 6之節 點6 0 3聯結至比第二電力系統輸入/輸出電路單元及第二電 力系統接地線路之節點11 9更遠的位置（當由保護元件11 7 側觀看）。將節點6 0 3置於節點11 9及第二電力系統接地墊 114之間。將於VDD2及GND1之間的保護元件及接地線路的 節點6 0 4聯結於第一電力系統輸入/輸出電路單元及第一電 力系統接地線路之節點1 21及第一電力系統接地墊1 〇 7之 間。 藉由經由保護元件聯結第一電力系統電力供應線路至 第二電力系統接地線路，考慮形成ESD浪湧電流路徑由第 一電力系統電力墊VDD1至第二電力系統接地墊GND2。將於 V D D1及G N D 2之間的保護元件6 0 1及接地線路11 6的節點6 〇 3 置於比第一電力系統輸入/輸出電路單元及第一電力系統 接地線路之節點11 9更靠近接地墊1 1 4。因此，形成£ s D浪 湧電流路徑繞過第二電力系統輸入/輸出電路單元及接地 線路之結點，及因而可抑制ESD浪湧電流對第二電力系統 輪入/輸出電路單元的影響。類似地，關於第二電力系統 電力供應線路1 1 3及第一電力系統接地線路1 0 9之間的連接 經由VDD2及GND1之間的保護元件6 0 2，能夠抑制關於開始 自第二電力系統電力墊之ESD浪湧電流路徑對第一電力系
第25頁 1287287 五、發明說明（20) -- 統輸入/輸出電路單元的影響。 可將各個VDD1及GND2之間的保護元件6〇1、VDD2及 GND1之間的保護元件6〇2、及接地線路組之間的保護元件 117於一個元件内形成。藉由安排一個預先設計的元件於 由不同電力系統操作的電路之邊界，容易進行ESD設計。 (第五實施例） 接下來，參照圖7將說明根據本發明的第五實施例。
圖7為電路圖顯示本實施例之ls I裝置的概要結構。於本實 施例之LSI裝置中，將ESD保護元件提供於相同電力系統中 之電力供應及接地彼此之間。如圖7中所述，根據本發明 第五實施例之LSI裝置包括於VDD1及GND1之間的保護元件 7 〇 1 ’將其聯結於第一電力系統電力供應線路1 q 6及第一電 力系統接地線路109之間，及於VDD2及GND2之間的保護元 件7 02，將其聯結於第二電力系統電力供應線路113及第二 電力系統接地線路1 1 6之間。用來作為保護元件的元件類 似於用於第四實施例中的元件。
將VDD1及GND1之間的保護元件70 1及第一電力系統電 力供應線路1 0 6之節點7 0 3聯結於第一電力系統電力墊1 〇 5 及第一電力系統輸入/輸出電路104及第一電力系統電力供 應線路106之節點704之間。藉由聯結VDD1及GND1之間的保 護元件701於比第一電力系統輸入/輸出電路之節點704更 靠近第一電力系統電力墊之位置，能夠形成ESD浪湧電流 路徑繞過第一電力系統輸入/輸出電路單元之節點。ESD浪 湧電流路徑開始自第一電力系統電力墊通過VDD1及GND1之
第26頁 1287287 五、發明說明（21) 間的保護元件7 0 1並流至第一電力系統接地線路1 〇 9。 所以，不像參照圖5所述的電路·，流自第一電力墊 VDD1經由VDD1及GND1之間的保護元件701至第一電力系統 接地線路之ESD浪湧電流路徑繞過第一電力系統輸入/輪出 電路之節點。以此方式，能夠抑制ESD浪湧電流對第一電 力系統輸入/輸出電路單元的影響。 關於第二電力系統電力供應線路及第二電力系統接地 線路之間的連接一樣，將VDD2及GND2之間的保護元件702 及第二電力系統電力供應線路113之節點70 5聯結於第二電 力系統電力墊112及第二電力系統輸入/輸出電路ill及第 二電力系統電力供應線路113之節點706之間。以此方式， 形成ESD浪湧電流路徑繞過第二電力系統輸入/輸出電路單 元之節點。因此，能夠抑制ESD浪湧電流對第二電力系統 輸入/輸出電路單元的影響。 關於說明於圖6中於VDD1及GND2之間的保護元件601， 也較佳對第一電力系統電力供應線路之節點位於比第一電 力系統輸入/輸出電路單元更靠近電力墊。關於說明於圖6 中於VDD2及GND1之間的保護元件6〇2 —樣，較佳對第二電 力系統電力供應線路之節點位於第二電力系統輸入/輸出 電路及電力塾之間。以此方式，能夠形成ESD浪湧電流路 徑繞過輸入/輸出電路之節點。 現在，參照圖8將說明關於本發明之技術。亦即，於 下將說明運用設計根據本發明之Ls I裝置之方法的設計設 備。已將能夠得到高ESD容限之LS I晶片的電路結構說明於
第27頁 1287287 五、發明說明（22) 第一至第五實施例中。為了得到此等電路結構，必需於設 計1^1晶片的步驟中進行考慮ESD容限之設計。 原因之一為預先將電路結構形成以便於流動ESD浪消 電流的路徑上降低電阻作為LSI裝置之規劃圖設計。以此 方式，能夠執行具有高ESD容限之LSI自動的規劃圖設計而 不論LSI的内部電路結構。 此外，稽田目勁的現劃圖設計能夠設計具有高ESD容 :!LSI曰曰？以便允許ESD浪渴電流路徑繞過輸入/輸出電 出點。為了設計根據本發明之LSI裝置，必需找 出t S D今限低的位置。 電路ϊί含Γ固電力系統的電路中，找出輸入/輸出 二 訊號於不同電力系統之間。特別是1 為找出將訊號自不同電力系統輸入的電晶體。 圖8為顯示用以設計!^ I掌 參照圖8，⑻裝置設計設備丄置包的二備之邏輯的構造圖。 # ^ ^ t „ M ^ ^ ^ # , I' ^ "铺 此外，⑻裝置設計設備8〇〇^=狀或針布局。 其產生電路資侧5用以藉由利用以_布局設計單元803， 路資料8 〇 4之形式存在的布二布局及輸入的電 設計單元803基於預先準備 二=2文排元件。布局 電路資料805，其係以元件布局二及布局規則產生 元803包括元件/電路規格 /式存在。布局設計單 元件/電路規格單元806包括信^，計處理單元807。 統之間訊號之輸入/輸出電路、用以交換不同電力系 或輸入/輸出電路單元中 1287287 五、發明說明（23) 基於電路資料8 〇 4及元件資料之特定電路之功能。於整個 電路之布局設計中，布局設計處理單元80 7可根據預定的 布局規則802放置特定輸入/輸出電路單元。 接下來，參照圖1〇將說明由LSI裝置設計設備800於規 劃圖設計中元件/電路規格單元8〇6的程序。找出將訊號自 不同電力系統輸入至的電晶體的程序之一可包括下列處理 流程。 首先’得到需經規劃圖設計的電晶體電路資料8 〇4 (步驟S11 )。於電路資料中，關於包括至少一個端子聯 結至電力端子的元件，將連接資訊修改而使得其他未聯結 至電力供應的端子也聯結至電力供應，或者，使得元件為 短路（步驟S12 ) 。 ^ 例如，關於一MOS電晶體，其中將由其汲極、閘極、 源極、及後閘極出來的一個來源聯結至電力端子，將沒 極、閘極、及後閘極也聯結至電力供應。於此，藉修改連 接資訊代替短路元件，也能預先準備短路的元件及以此一 件取代原始元件。 & 接下來，提供某些名稱至相對應於電力墊之位置彳+ 驟S1 3 )。於此事件中，提供不同名稱至不同電力墊。最^ 後，將具有不同名稱的端子為短路之節點找出（步驟 S14 ) 〇 將此節點指定為將訊號自不同電力系統輸入至的元 件。當指定將訊號自不同電力系統輸入至的節點，扣〜 4曰疋於 不同電力系統之間交換訊號的輸入/輸出電路單元（ 、 、少驟
第29頁 1287287
S15 )。 當指定元件及輸入/輸出電路單元時，藉由布局設計 ，理單元80 7基於預定的布局規則8 02執行規劃圖設計以便 只現於第一至第五實施例中說明之任何電路結構。 例如，將不同電力系統之輸入/輸出電路單元設計為 置於附近區域及置於不同電力系統之間的邊界處。或者， 將於輸入電路及輸出電路之間的ESD線路延遲設計為降 低。藉由減少線路長度或藉由設計以降低線路寬度的增加 或降低電阻，可將E S D線路延遲降低。 、、基於明確地指出為關於ESD之設計規則之規則，類似 上述$接之各別方面進行關於電力供應線路、接地限路、 ^，蠖兀件之線路設計。同時，藉由指定M〇s電晶體將訊 不同電力系統輸入至此，能夠實施設計以便增加包含 2位件作為保護元件之元件以避免閘極絕緣膜之破壞， 或以便以此元件置換原始元件。 圖9顯示上述相關技術之設計設備9〇〇硬體結構的實 例。達到設計設備90 〇之功能包含：一電腦其包含cpu =〇、，92。、RAM 930、硬碟機 940、及JD_R〇M 機95〇 廑丄:L儲存裝置及執行於電腦上的程式。可將單元程式 犀及布局規則8〇2預先儲存於硬碟94〇中。達到功能作 為，計裝置的程式可導致電腦作用為元件/電路規格單元 8〇δ、布局設計處理單元807、單元程式庫儲存單元、 ίΪΞΪΪ單元。▼將程式或必需的資料記錄於許多紀錄 媒"包括軟碟、CD_R0M、光碟、磁光碟、磁帶等。
第30頁 1287287 五、發明說明（25) 如上述，根據本實施例，能夠提供設計設備能簡單地 設計LS I達到高ESD容限。特別是，能夠提供設計設備能執 行具有高ESD容限之LSI之自動的規劃圖設計。或者，藉由 預先形成用以降低流動ESD浪湧電流 夠消除自動設計時的限制。 仅电丨且心衣直 亦即’根據本發明，能夠 而可被修改及變化而 明顯地，本發明不限於上迷 建到高E S D容限之L S I。 不離本發明之範圍及精神二實施例，
1287287
圖式簡單說明 五、【圖式簡單說明】 圖1顯示根據本發明第一實施例之L S I裝置的電路結 沐蠢 〇 圖2顯示第一實施例之LSI裝置中ESD浪湧電流的影 變 〇 曰 圖3亦顯示第一實施例之LS I裝置中ESD浪湧電流的影 m 。 曰 圖4A顯示根據本發明第二實施例tLS I裝置的電路結 才籌 0 圖4B顯示根據本發明第二實施例之另一 LS1裝置的電 路結構。 圖5顯示根據本發明第三實施例之LS I裝置的電路結 構° 圖6顯示根據本發明第四實施例之LS I裝置的電路結 構。 圖7顯示根據本發明第五實施例之LS I裝置的電路結 構。 圖8顯示用以設計關於本發明LS I裝置的設備之邏輯結 構。 圖9顯示用以設計關於本發明ls I裝置的設備之硬體結 構。 圖1 0為一流程圖’其顯示於用以設計關於本發明LS I 裝置的設備中元件/電路規格處理流程。
第32頁 1287287 圖式簡單說明 ’ 元件符號說明： - 1 0 1〜第一電力系統電路單元 1 0 2〜第二電力系統電路單元 1 0 3〜第一電力供應系統内部電路單元 104〜第一電力供應系統輸入/輸出電路單元 1 0 5〜第一電力系統電力墊 1 0 6〜第一電力系統供應線路 107、108〜第一電力系統接地墊
I 0 9〜第一電力系統接地線路 II 0〜第二電力供應系統内部電路單元 111〜第二電力供應系統輸入/輸出電路單元 1 1 2〜第二電力系統電力墊 1 1 3〜第二電力系統供應線路 I 1 4、1 1 5〜第二電力系統接地墊 II 6〜第二電力系統接地線路 11 7〜保護元件 1 1 8、1 1 9、1 2 0、1 2 1 〜節點
2 0 1〜電力供應保護電路 2 0 2〜電力供應保護電路 2 0 3〜輸出反相器 2 04〜輸入反相器 2 0 5〜訊號線路 401〜數位電路單元
第33頁 1287287 圖式簡單說明 402〜類比巨集 4 0 3〜類比内部電路 404〜輸入/輸出電路單元 405〜第一電力系統輸入/輸出電路單元 406〜第二電力系統輸入/輸出電路單元 4 0 7〜第一電力系統輸出反相器 408〜第一電力系統輸入反相器 40 9〜第二電力系統輸出反相器 4 1 0〜第二電力系統輸入反相器 4 11〜閘極保護元件 4 1 2〜閘極保護元件 5 0 1〜保護.元件 5 0 2〜保護元件 5 0 3、5 0 4〜節點 6 (H〜保護元件 6 0 2〜保護元件 6 0 3、6 0 4〜節點 7 0 1〜保護元件 7 0 2〜保護元件 703 、 704 ' 705 ' 706〜節點 80 0〜LSI裝置設計設備 8 (H〜單元程式庫 8 0 2〜布局規則資訊 803〜布局設計單元
第34頁 1287287 圖式簡單說明 8 0 4、8 0 5〜電路資料 8 0 6〜元件/電路規格单元 8 0 7〜布局設計處理單元
9 0 0〜設計設備 910〜CPU 920〜ROM 930〜RAM 940〜硬碟機 950〜CD-ROM 機
第35頁

Claims (1)

  1. 修正
    U月 b曰 一》種半導體積體裝置，包含： 第—電路單元，將電力自第一電力供應線路及第二電 力供應線路供應至此； 第二電路單元，將電力自第三電力供應線路及第四電 力供應線路供應至此； 界面電路單元，形成於第一電路單元中；及 — 第~界面電路單元，形成於第二電路單元中，用以執 灯任何輪入及輸出訊號至及來自第一界面電路單元， 其中經由至少一個於特定電壓或以上為導電之保護電 • 7乐二電力供應線路在一節點聯結至第四電力供應線 的附^其中將第二界面電路單元配置於第一界面電路單元 I f種^半導體積體裝置，包含·· 力供，線路供:^此將電力自第一電力供應線路及第二電 力供：線路供：至此將電力自第二電力供應線路及第四電 第〜界面電路單元，带点#笙 _ —第二界面電路單元，Μ:二：電路單元中； 订任，輪入及輸出訊號至及來自第—電路單元中，用以執 其中將第二電力征腐f采自弟—界面電路單元， 應線路； ，、應線路於一節點聯结至裳^ ^ ’、、口主弟四電力供 第36頁 1287287 案號 93104991 Λ Ά_θ 修正 六、申請專利範圍 -- 第一電力供應墊，連接至該第一電力供應線路；及 第四電力供應墊，連接至該第四電力供應線路，’ 其中將第一電力供應線路經由於特定電壓或以上為導 電之第二保護電路聯結至第二電力供應線路， ’~、 其中將該弟一界面電路單元配置於第一界面電路附近 而足以滿足下式： Vbg·max>(Vpower+RGNDl*Iesd+RGNDlD*Iesd+RGND2D* Iesd)-Vpmos 其中Vbg.max代表第二界面電路之nm〇S電晶體的閘極及 源極間之崩潰電壓， Vpower代表第二保護電路之崩潰電壓， RGND1代表第二保護電路與第一界面電路單元間之第二 電力供應線路之線路電阻， ^ RfND1D代表第一界面電路與節點間之第二電力供應線 路之線路電阻， R G N D 2 D 代表銘 κ _ 胃 I + A 卢Ά與弟一^界面電路間之第四雷力供庫後 路之線路電阻， 」< 乐u电刀识應、、求 Vpmos代表箆_臾 ⑽一 ^ nuAO 之電燁，且 ”面早兀之PM0S電晶體的汲極及源極間 I e s d代矣隹 湧電流 '土 又弟一電力供應墊與第四電力供應墊間之ESD浪
    第37頁 1287287 案號 93104991 年月曰 修正 六、申請專利範圍 第二電路單元之間的邊界。 4. 如申請專利範圍第3項之半導體積體裝置，其中，第一界 面電路單元為第一内部電路單元中的界面電路單元，而第 二界面電路單元為第二内部電路單元中的界面電路單元， 且 第一内部電路單元具有比第二内部電路單元較大數量 之元件。 5. 如申請專利範圍第3項之半導體積體裝置，其中，第一界 面電路單元為第一内部電路單元中的界面電路單元，而第 二界面電路單元為第二内部電路單元中的界面電路單元， 且 第一内部電路單元具有比第二内部電路單元較大晶圓 面積。 6. 如申請專利範圍第1項之半導體積體裝置，其中，第二 界面電路單元於第二線路及第四線路的節點附近被聯結至 第四線路。 7. 如申請專利範圍第6項之半導體積體裝置，其中，第一 界面電路單元於第二線路及第四線路的節點附近被聯結至 第二線路。
    第38頁 1287287 _ 案號 931049Q1 曰 六 申請專利範圍 一^ 8·如申請專利範圍第1項之半導體積體裝置，其中， ^接墊於第二線路及第四線路的節點附近被聯結至第四: 9. -力供 力供 種半導體積體裝置，包含： 第一電路 應線路供 第二電路 應線路供 第一界面 第二界面 行任何輪入及 其中經由 路’將第二電 路， 且其中該 線路之外部連 其中外部 二界面電路單 點之間。 早兀， 應至此； 單元，將 應至此； 電路單 電路單 輪出訊 至少一 力供應 半導體 接塾， 連接墊 元及第 將電力自第一電力 電力自第三電力供應線路及第 四 電 電 的節10. 一電 於特 元，形成於第一電路單元中；及 元，形成於第二電路單元中，用 號至及來自弟一界面電路單元， 個於特定電壓或以上為導電之保 線路在一節點聯結至第四電力供 積體裝置更包含聯結至第四電力 且 及第四電力供應線路之節點位於 四線路的節點和第二線路及第四 以執 蠖電 應線 供應 於第 線路 如申請專 力供應線 定電壓或 利範圍 路於第 以上為 第1項之半導體積體裝置，其中， ;線路及弟四線路的節點附近，經由 ‘電之第二保護電路聯結至第二線
    第39頁 1287287
    路° 11.- 第 力供應 第 力供應 第 第 行任何 其 路，將 路， 且 為導電 第 界面電 線路及 種半導 —電路 線路供 二電路 線路供 一界面 —界面 輸入及 中經由 第二電 其中， 之第二 二電力 路單元 第四電 體積體裝置，包含： 單元，將電力自第一電 應至此； 單兀，將電力自第三電 應至此； 電路單元，形成於第一 電路單元，形成於第二 輸出訊號至及來自第一 至少一個於特定電壓或 力供應線路在一節點聯 將第一電力供應線路經 保濩電路聯結至第二電 供應線路及第二保護電 及第二電力供應線路的 力供應線路的節點之間 力供應線路及第二電 力供應線路及第四電 電路單元中；及 電路單元中，用以執 界面電路單元， 以上為導電之保護電 結至第四電力供應線 由於特定電壓或以上 力供應線路，及 路之節點係位於第一 節點和第二電力供應 1 2 · 如申請專 將外部連接墊 將第一電 第三保護電路 第三保護 利範圍第1頊夕主μ & 聯結至第二接地線路―，積且體裝置，其中， 路；：：特定電壓或以上為… 示一接地線路， 電路及第四線路 1 即係位於第二界面電鞋 1287287 案號 93104991 年 月 曰 修正 六、申請專利範圍 單元與外部連接墊的節點之間。 13. 如申請專利範圍第1 2項之半導體積體裝置，其中，第 二界面電路單元及第四線路之節點係位於第二線路及第四 線路的節點與第四線路及外部連接墊的節點之間。 14. 如申請專利範圍第1項之半導體積體裝置，其中，將第 一電力供應線路經由於特定電壓或以上為導電之第二保護 電路聯結至第二線路’及 將第二電力供應線路經由於特定電壓或以上為導電之 第三保護電路聯結至第四線路。 15. 如申請專利範圍第1項之半導體積體裝置，其中，第一 界面電路單元及第二界面電路單元各包含一钳位元件，其 用以保護接受輸入訊號用之閘極。 16. 如申請專利範圍第1 0項之半導體積體裝置，其中，於 第一界面電路單元及第一電力供應線路的節點和第一電力 供應線路的外部連接墊之間的位置，第二線路經由保護電 路聯結至第一電力供應線路。 17. 如申請專利範圍第9項之半導體積體裝置，其中，聯結 於第一電力供應線路及第二線路之間的第二保護電路，和 聯結於第二線路及第四線路之間的保護電路，係形成於單
    第41頁 1287287 案號 93104991 曰 修正 六、申請專利範圍 一元件中。 18. 如申請專利範圍第1 2項之半導體積體裝置，其中，第 三保護電路及第一電力供應線路之節點，係位於第一界面 電路單元及第一電力供應線路之節點和第一電力供應線路 之外部連接墊之間。 19. 如申請專利範圍第9項之半導體積體裝置，其中，聯結 於第一電力供應線路及第四線路之間的第二保護電路，和 聯結於第二線路及第四線路之間的保護電路，係形成於單 一元件中。 2 0.如申請專利範圍第1項之半導體積體裝置，其中，將第 一界面電路早元及第二界面電路之間的線路延遲設計為等 於或小於一既定值。 21. 一種半導體積體裝置之設計方法，包含如下步驟： 指定待形成於第一電路單元中的第一界面電路單元， 將電力自第一電力供應線路供應至此； 指定待形成於第二電路單元中的第二界面電路單元， 將電力自第二電力供應線路供應至此，第二界面電路單元 用以輸入及/或輸出訊號至及來自第一界面電路單元；及 根據預定布局規則將第一界面電路單元及第二界面電 路單元彼此靠近配置，
    第42頁 1287287 _案號叩〗04991 六、 申請專利範圍 其中，指定第一界面電路單元之 修改連接資訊，以便使具有聯結 之連接端子的第一元件短路； 修改連接資訊，以便使具有聯結 之連接端子的第二元件短路； 分別提供不同名稱至第一電力供 應線路；及 指定一節點，於此將具有不同名 隻正
    步驟包 至第一 含如下步 .驟· 電力供應線袼 至第二電力供應線略 應線路及箆-久弟—電力供 稱之端子短路。 22. 一 種 指定 將電力自 指定 將電力自 用以輸入 根據 路單元彼 其中 取得 至第一電 單元置換 取得 至第二電 單元置換 半導體積體裝置之設計方法 待形成於第一電路單元中的 第一電力供應線路供應至此 待形成於弟二電路單元中的 第二電力供應線路供應至此 及/或輸出訊號至及來自第- 預定布局規則將第一界面電 此靠近配置， ，定第一界面電路單元之步 第單元，為此將連接資訊 f供應線路之連接端子的第 弟一元件； 第二單元，為此將連接 ^共應線路之連接端子的第 第二元件； »包含如下步驟 第一界面電路單 第一界面電路單一 ，第二界面電略 一界面電路單元； 路單元及第二界面 旱元 及 電 驟包含如下步顿· 修改以便使具有聯社 一元件短路及以第二 修改以便使具有聯結 二元件短路及以第二
    第43頁 年一月 曰 修正 1287287 - 93104991 六、申請專利範圍 應線：別；供不同名稱至第一電力供應線路及第二電力供 才曰疋一節點’於此將具有不同名稱之端子短路 23. 一種半導體積體裝置之設計方法，包含如下步驟： 修改連接資訊，以便使具有聯結至第一電力供應線 連接端子的第一元件短路； 修改連接資訊，以便使具有聯結至第二電力供應線 之連接端子的第二元件短路； 分別提供不同名稱至第一電力供應線路及第二 應線路中的不同電力墊； ，、 指定一節點，於此將具有不同名稱之端子短路；及 執行關於指定的節點之預定元件修改。 • 一種半導體積體裝置之設計方法，包含如下步驟： 取得第一單元，為此將連接資訊修改以便使具有聯結 第 電力供應線路之連接端子的第一元件短路及以笛 單元置換第一元件； 弟~ 取得第二單元，為此將連接資訊修改以便使具有聯結 时弟一電力供應線路之連接端子的第二元件短路及以一 早元置換第二元件； 分別提供不同名稱至第一電力供應線路及第二電 應線路； 屯刀供 指定一節點，於此將具有不同名稱之端子短路；及
    第44頁 1287287 _案號 93104991_年月日_魅_ 六、申請專利範圍 執行關於指定的節點之預定元件修改。 2 5.如申請專利範圍第2 3項之半導體積體裝置之設計方 : 法，其中將包含有閘極保護元件之一單元加入至或替換指 J 定的節點。 26.如申請專利範圍第2 4項之半導體積體裝置之設計方 法，其中將包含有閘極保護元件之單元加入至或替換指定 的節點。
    第45頁
TW093104991A 2003-02-27 2004-02-26 Semiconductor integrated device and apparatus for designing the same TWI287287B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003050251 2003-02-27

Publications (2)

Publication Number Publication Date
TW200428634A TW200428634A (en) 2004-12-16
TWI287287B true TWI287287B (en) 2007-09-21

Family

ID=32767783

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093104991A TWI287287B (en) 2003-02-27 2004-02-26 Semiconductor integrated device and apparatus for designing the same

Country Status (6)

Country Link
US (4) US7076757B2 (zh)
EP (1) EP1453092A3 (zh)
JP (1) JP5341866B2 (zh)
KR (1) KR100564979B1 (zh)
CN (1) CN100334729C (zh)
TW (1) TWI287287B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3796034B2 (ja) * 1997-12-26 2006-07-12 株式会社ルネサステクノロジ レベル変換回路および半導体集積回路装置
WO2005053028A1 (ja) * 2003-11-27 2005-06-09 Matsushita Electric Industrial Co., Ltd. 静電破壊保護素子を備えた半導体装置
JP4652703B2 (ja) * 2004-03-10 2011-03-16 ルネサスエレクトロニクス株式会社 半導体回路装置及びマルチ・チップ・パッケージ
US7334206B2 (en) * 2004-12-13 2008-02-19 Lsi Logic Corporation Cell builder for different layer stacks
US7595679B1 (en) * 2005-04-12 2009-09-29 University Of Rochester Method and apparatus to reduce noise fluctuation in on-chip power distribution networks
JP2007036029A (ja) * 2005-07-28 2007-02-08 Oki Electric Ind Co Ltd 半導体装置
US7496877B2 (en) * 2005-08-11 2009-02-24 International Business Machines Corporation Electrostatic discharge failure avoidance through interaction between floorplanning and power routing
US7884440B2 (en) * 2006-04-26 2011-02-08 Magnachip Semiconductor, Ltd. Semiconductor integrated circuit
US7848068B2 (en) * 2006-09-07 2010-12-07 Industrial Technology Research Institute ESD protection circuit using self-biased current trigger technique and pumping source mechanism
US7692907B2 (en) * 2006-09-11 2010-04-06 Industrial Technology Research Institute Circuit for electrostatic discharge (ESD) protection
JP4312784B2 (ja) * 2006-10-26 2009-08-12 Ｎｅｃエレクトロニクス株式会社 Ｅｓｄ解析装置、ｅｓｄ解析プログラム、半導体装置の設計方法、半導体装置の製造方法
JP4405524B2 (ja) * 2007-03-27 2010-01-27 株式会社東芝 半導体装置
JP4393535B2 (ja) * 2007-06-14 2010-01-06 株式会社東芝 半導体集積回路の設計方法
JP5175597B2 (ja) * 2007-11-12 2013-04-03 エスケーハイニックス株式会社 半導体集積回路
US8040645B2 (en) * 2008-08-12 2011-10-18 Qualcomm Incorporated System and method for excess voltage protection in a multi-die package
JP5251542B2 (ja) * 2009-01-27 2013-07-31 富士通株式会社 電源設計プログラム、方法並びに装置
US8331068B2 (en) * 2009-02-19 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. ESD protection for FinFETs
US8612789B2 (en) * 2011-01-13 2013-12-17 Xilinx, Inc. Power management within an integrated circuit
US8724360B2 (en) * 2011-12-15 2014-05-13 Micron Technology, Inc. Wiring configuration of a bus system and power wires in a memory chip
JP6595948B2 (ja) * 2016-05-10 2019-10-23 ルネサスエレクトロニクス株式会社 半導体装置
JP6786543B2 (ja) * 2018-03-22 2020-11-18 株式会社東芝 半導体装置、電力変換装置、駆動装置、車両、及び、昇降機
JP6480057B2 (ja) * 2018-04-16 2019-03-06 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637268A (ja) * 1992-07-14 1994-02-10 Fujitsu Ltd 多電源駆動のｃｍｏｓ半導体装置
US5616943A (en) * 1993-09-29 1997-04-01 At&T Global Information Solutions Company Electrostatic discharge protection system for mixed voltage application specific integrated circuit design
TW289153B (zh) * 1994-09-26 1996-10-21 Ibm
US5610791A (en) * 1994-09-26 1997-03-11 International Business Machines Corporation Power sequence independent electrostatic discharge protection circuits
EP0740344B1 (en) * 1995-04-24 2002-07-24 Conexant Systems, Inc. Method and apparatus for coupling multiple independent on-chip Vdd busses to an ESD core clamp
JP3229809B2 (ja) * 1995-08-31 2001-11-19 三洋電機株式会社 半導体装置
JPH1070243A (ja) * 1996-05-30 1998-03-10 Toshiba Corp 半導体集積回路装置およびその検査方法およびその検査装置
JPH10150364A (ja) 1996-11-15 1998-06-02 Toshiba Corp 半導体集積回路
US5825600A (en) * 1997-04-25 1998-10-20 Cypress Semiconductor Corp. Fast turn-on silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection
US5926353A (en) * 1998-03-02 1999-07-20 Hewlett-Packard Co. Method for protecting mixed signal chips from electrostatic discharge
EP0997945A4 (en) * 1998-04-23 2007-08-01 Matsushita Electric Ind Co Ltd METHOD FOR DESIGNING A CIRCUIT FOR VOLTAGE SUPPLY AND SEMICONDUCTOR CHIP
US6104588A (en) * 1998-07-31 2000-08-15 National Semiconductor Corporation Low noise electrostatic discharge protection circuit for mixed signal CMOS integrated circuits
US6624998B2 (en) * 2000-01-24 2003-09-23 Medtronic, Inc. Electrostatic discharge protection scheme in low potential drop environments
JP2002057270A (ja) * 2000-08-08 2002-02-22 Sharp Corp チップ積層型半導体装置
JP2002108960A (ja) * 2000-10-03 2002-04-12 Fujitsu Ltd 配置・配線処理システム
CN1181545C (zh) * 2001-03-26 2004-12-22 华邦电子股份有限公司 适用于多电源供应集成电路的闩锁保护电路及其方法
JP2003124331A (ja) * 2001-10-16 2003-04-25 Toshiba Corp 半導体集積回路装置
WO2003050726A1 (en) * 2001-12-10 2003-06-19 Mentor Graphics Corporation Parallel electronic design automation: shared simultaneous editing
JP2004053276A (ja) * 2002-07-16 2004-02-19 Fujitsu Ltd 半導体装置および半導体集積回路
US6760899B1 (en) * 2002-08-08 2004-07-06 Xilinx, Inc. Dedicated resource placement enhancement
JP4738719B2 (ja) * 2003-05-09 2011-08-03 ルネサスエレクトロニクス株式会社 半導体回路装置の設計方法、設計された半導体回路装置、設計システム、及び記録媒体
US7350160B2 (en) * 2003-06-24 2008-03-25 International Business Machines Corporation Method of displaying a guard ring within an integrated circuit

Also Published As

Publication number Publication date
US20040169541A1 (en) 2004-09-02
JP5341866B2 (ja) 2013-11-13
US20090077517A1 (en) 2009-03-19
EP1453092A2 (en) 2004-09-01
EP1453092A3 (en) 2004-09-08
US20090077516A1 (en) 2009-03-19
CN100334729C (zh) 2007-08-29
US7631279B2 (en) 2009-12-08
CN1525565A (zh) 2004-09-01
US7076757B2 (en) 2006-07-11
KR100564979B1 (ko) 2006-03-28
KR20040077524A (ko) 2004-09-04
US7624365B2 (en) 2009-11-24
US7552404B2 (en) 2009-06-23
TW200428634A (en) 2004-12-16
US20060218518A1 (en) 2006-09-28
JP2011082544A (ja) 2011-04-21

Similar Documents

Publication Publication Date Title
TWI287287B (en) Semiconductor integrated device and apparatus for designing the same
JP4708716B2 (ja) 半導体集積回路装置、半導体集積回路装置の設計方法
JP3013624B2 (ja) 半導体集積回路装置
JP3411634B2 (ja) 入力の電源電圧を越える要求動作に関するｅｓｄ保護
JP3901671B2 (ja) 半導体集積回路装置
TWI286380B (en) Semiconductor integrated circuit device
CN108702148A (zh) 面积高效且稳健的静电放电电路
TW201029079A (en) Semiconductor integrated circuit device
TW573351B (en) Electrostatic discharge protection scheme for flip-chip packaged integrated circuits
JP3116916B2 (ja) 回路装置、その製造方法
TWI314356B (en) Integrated circuit and esd proteciton system
CN103151346B (zh) 静电放电保护电路
US7660085B2 (en) Semiconductor device
JP2954153B1 (ja) 半導体集積回路
JPH09139468A (ja) 半導体集積回路装置
JP4034992B2 (ja) 半導体装置
TW200818465A (en) Distributed ESD protection
US8878296B1 (en) Electrostatic discharge protection circuitry
JP3940697B2 (ja) 静電放電保護回路
JPH1187606A (ja) 静電保護回路およびこれを備えた半導体集積回路装置
TW494564B (en) Electrostatic discharge protection circuit
JP2002299566A (ja) 保護回路
JP2001110914A (ja) 半導体集積回路および半導体集積回路の製造方法
TWI514541B (zh) 於半導體晶粒核心區域之ｒ－ｃ箝位電路之分散式建構區塊
TW201907540A (zh) 靜電放電防護架構、積體電路以及用來保護積體電路之核心電路免受導電墊片所接收之靜電放電事件的傷害的方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees