TWI514541B

TWI514541B - 於半導體晶粒核心區域之ｒ－ｃ箝位電路之分散式建構區塊

Info

Publication number: TWI514541B
Application number: TW101106788A
Authority: TW
Inventors: Reza Jalilizeinali; Evan Siansuri; Sreeker R Dundigal; Eugene R Worley
Original assignee: Qualcomm Inc
Priority date: 2012-03-01
Filing date: 2012-03-01
Publication date: 2015-12-21
Also published as: TW201338122A

Description

於半導體晶粒核心區域之R-C箝位電路之分散式建構區塊

本發明大體而言係關於提供防止有可能造成損害之過量電壓之保護的半導體電路，作為實例，該過量電壓包括由於電性過應力(EOS)及/或靜電放電(ESD)事件而產生之過量電壓。

現代積體電路(IC)容易受過量電壓損害。此等有可能造成損害之電壓的常見來源包括電性過應力(EOS)及靜電放電(ESD)。ESD(固態電子器件中之一嚴重問題)為靜電電荷在處於不同靜電電位處之主體或表面之間經由直接接觸或經由一誘發電場的傳送。使用諸如矽之半導體及諸如二氧化矽之絕緣材料建構的IC在經受可能由ESD事件產生之較高電壓時可永久地受損害。

按照傳統，使用晶載電路以在ESD事件期間保護IC。在習知IC ESD保護方案中，特殊箝位電路時常在IC電力供應軌之間分流ESD電流，且藉此保護IC的敏感之內部元件免受損害。該等箝位電路具有一計時器電路(例如，電阻器-電容器(RC)計時器，其可稱作「瞬態偵測器」)及一用於使高ESD電流放電之大的n通道MOSFET器件。因此，時常在IC內使用電力軌箝位電路以使得若在IC之電力軌上遭遇ESD事件，則箝位器將接通且減小電壓以使得IC之主要器件(電路元件)將不受損害。該等RC箝位器之實施及使用為此項技術中所熟知的。

RC箝位器大小非常大，且使用晶片之大部分或全部金屬層以提供低電阻及高電流處置能力。先前，RC箝位器之RC計時器及反相器部分已位於一襯墊(在襯墊環中)中且大的場效電晶體(bigfet)已跨越晶片之襯墊環分散。在其他先前實施中，RC箝位器已經組態為一含有所有建構區塊之極大的一體式RC箝位器。此等設計中之每一者皆佔用晶片之金屬層之大的部分，且藉此極大地約束了晶片之其他功能組件的佈線選項。

本發明之實施例包括一RC箝位器設計，其藉由將RC箝位器之建構區塊分散於覆晶之核心區域中而減小了導電層使用。

本發明之一態樣提供一種裝置，其包括一包括一核心區域及一襯墊環之半導體晶粒。該核心區域包括一基於計時器之箝位器，例如，經組態而用於該半導體晶粒之ESD防護之RC箝位電路。該RC箝位電路包括具有在該核心區域中之具有至少一電容器區塊的分散式建構區塊。該RC箝位電路亦包括在該等分散式建構區塊之每一者之間的晶片層級導電(例如，金屬)層連接。

在另一態樣中，提供一種用於將箝位電路組態於一半導體晶粒上之方法。該方法包括將包括至少一電容器區塊之箝位電路建構區塊組態於該半導體晶粒之一核心區域中。該方法亦包括經由該半導體晶粒之晶片層級導電層耦接該等分散式建構區塊。

此發明內容已相當廣泛地概述本發明之特徵及技術優點，以便較好地理解以下[實施方式]。下文將描述本發明之額外特徵及優點。熟習此項技術者應瞭解，本發明可易於用作修改或設計用於實現本發明之相同目的之其他結構的基礎。熟習此項技術者亦應認識到，該等等效構造不脫離如附加申請專利範圍中所闡述的本發明之教示。當結合附圖進行考慮時，自以下描述將較好地理解新穎特徵(該等新穎特徵咸信為本發明之特性(關於其組織及操作方法兩者))連同另外目標及優點。然而，應明確理解，諸圖中之每一者僅為說明及描述目的而提供且不意欲界定本發明之限制。

當結合圖式考慮時，將自下文所闡述之實施方式更顯而易見本發明之特徵、本質及優點，在圖式中，相似參考字元貫穿始終對應地識別。

傳統基於計時器之箝位電路設計的一缺點在於，基於計時器之箝位器佔用大的區域，且其使用導電(例如，金屬)層之大部分以處置ESD電流。此在區塊或晶片層級引入了問題，因為相當大區域經分配以置放基於計時器(例如，RC)之箝位器，從而歸因於基於計時器之箝位器內的導電層壅塞而增大了在核心區域中路由信號之難度。

根據本發明之態樣，可藉由分散基於計時器之箝位器的建構區塊而減輕關於傳統基於計時器之箝位器實施的此等問題。分散式基於計時器之箝位器可應用於覆晶組態或任何其他晶片組態中。

圖1A為例示性基於計時器之箝位電路的方塊圖，其中基於計時器之電路之組件(諸如，電阻器及電容器)在半導體晶粒之核心區域中彼此隔開地分散。在此實例中，該分散式基於計時器之箝位電路為RC箝位器。該RC箝位器被劃分為諸如電阻器R1、R2、...Rn、電容器C1、C2、...Cn、Cdecap1、...Cdecapn、反相器INV1、INV2...及反相器加bigfet INV+BIGFET1、INV+BIGFET2、...INV+BIGFETn之較小建構區塊。在此例示性拓撲中，電阻器R1、R2、...Rn串聯耦接至節點Vdd，且電容器C1、C2、...Cn、Cdecap1、...Cdecapn耦接至節點Vss。圖1B展示一替代例示性拓撲，其中電阻器R1、R2、...Rn串聯耦接至節點Vss且電容器C1、C2、...Cn、Cdecap1、...Cdecapn耦接至節點Vdd。應理解，鑒於本發明，在本發明之範疇內一般熟習此項技術者可組態各種其他拓撲。舉例而言，可將電阻器及電容器組合成單一組件，或組合成亦包括一或多個反相器之單一組件。在另一實例中，可藉由聯結在一起之2輸入NAND閘來取代反相器。根據本發明之諸態樣，各種拓撲可經成形或重新成形以符合特定設計目的，例如，填充晶片上之未使用區域。

儘管圖1A及圖1B展示了多個反相器加bigfet建構區塊，但應理解，本發明之實例可包括各種數目之每一種組件，例如，5、7或9(等等)個反相器(替代如圖1A中所展示之三個)或4、6或8(等等)個反相器(替代如圖1B中所展示之2 個)。建構區塊之間的耦接發生於晶片層級導電層中。該耦接經組態以滿足RC時序(電阻器及電容器建構區塊之數目)、RC箝位器接通時間(由金屬佈線引入之最大額外負載)及RC箝位器箝位電壓(用以達成良好箝位特性之反相器加bigfet之數目)。可將分散於核心區域中之未使用電容器用作解耦電容器。如圖1A中所見，虛線表示RC箝位器之組件之間在晶片層級之耦接。根據本發明之諸態樣的在晶片層級之該耦接避免了使用先前已知之一體式RC箝位器(例如，其包括經由晶片層級導電層之耦接)可能遭遇之佈線困難及佈線壅塞。

本發明之實施例提供了利用核心區域或(微處理器等之)硬體巨集內部之區域中之未使用區域以置放RC箝位器組件(諸如，電容器區塊)的能力。藉由分散RC箝位器之建構區塊而避免了傳統RC箝位器技術所遭受之導電層佈線壅塞。核心區域中之經分散電容器可用作RC箝位器之建構區塊或用作解耦電容器。

圖2展示可有利地使用分散式RC箝位器之一實施例的例示性無線通信系統200。為說明之目的，圖2展示三個遠端單元220、230及250以及兩個基地台240。應認識到，無線通信系統可具有更多遠端單元及基地台。遠端單元220、230及250分別包括分散式ESD電路225A、225B及225C。圖2展示自基地台240至遠端單元220、230及250之前向鏈路信號280及自遠端單元220、230及250至基地台240之反向鏈路信號290。

在圖2中，將遠端單元220展示為行動電話，將遠端單元230展示為攜帶型電腦，且將遠端單元250展示為無線區域迴路系統中之固定位置遠端單元。舉例而言，該等遠端單元可為行動電話、手持型個人通信系統(PCS)單元、諸如個人資料助理之攜帶型資料單元，或諸如儀錶讀取設備之固定位置資料單元。儘管圖2繪示了可使用根據本發明之教示之分散式RC箝位電路的遠端單元，但本發明並不限於此等例示性之繪示單元。舉例而言，根據本發明之實施例的分散式RC箝位電路可合適地用於任何器件中。

參照圖3描述根據本發明之態樣的用於組態半導體晶粒之方法。在區塊302中，將基於計時器之箝位電路建構區塊(包括電容器區塊)組態於半導體晶粒之核心區域中。在區塊304中，經由半導體晶粒之晶片層級導電層耦接分散式建構區塊。

儘管本文中已參照RC箝位電路描述了本發明之態樣，但一般熟習此項技術者應理解，本發明更大體而言描述了基於計時器之箝位器之組件在核心區域中的分散。在本發明之範疇內，箝位器內部之電路的各種組件並不限於特定類型之電路元件或組件。舉例而言，根據本發明之態樣，基於計時器之箝位器並不限於RC箝位器。在一實例中，可將電阻器及電容器組合至單一組件中，或可將其連同反相器或其類似者一起組合於單一組件內。在另一實例中，可藉由各種等效或類似邏輯電路來取代基於計時器之箝位器的反相器，諸如，輸入端係聯結在一起之2輸入nand閘。

儘管已闡述了特定電路，但熟習此項技術者將瞭解，並非需要所揭示電路中之全部來實踐所揭示之實施例。此外，尚未描述某些熟知電路以維持對本發明之關注。

儘管已詳細描述了本發明及其優點，但應理解在不脫離如附加申請專利範圍所界定之本發明之精神及範疇的情況下，可在本文中進行各種改變、取代及變更。此外，本申請案之範疇不意欲限於說明書中所描述之程序、機器、製造、物質組成、構件、方法及步驟之特定實施例。如一般熟習此項技術者將自本發明之揭示內容容易地瞭解，可根據本發明利用當前存在或隨後開發之執行與本文所描述對應實施例實質上相同之功能或達成與本文所描述對應實施例實質上相同的結果之程序、機器、製造、物質組成、構件、方法或步驟。因此，附加申請專利範圍意欲在其範疇中包括該等程序、機器、製造、物質組成、構件、方法或步驟。

200‧‧‧例示性無線通信系統

220‧‧‧遠端單元

225A‧‧‧分散式ESD(靜電放電)電路

225B‧‧‧分散式ESD(靜電放電)電路

225C‧‧‧分散式ESD(靜電放電)電路

230‧‧‧遠端單元

240‧‧‧基地台

250‧‧‧遠端單元

280‧‧‧前向鏈路信號

290‧‧‧反向鏈路信號

C1‧‧‧電容器

C2‧‧‧電容器

Cdecap1‧‧‧電容器

Cdecapn‧‧‧電容器

Cn‧‧‧電容器

INV1‧‧‧反相器

INV2‧‧‧反相器

INV+BIGFET1‧‧‧反相器加bigfet(大的場效電晶體)

INV+BIGFET2‧‧‧反相器加bigfet(大的場效電晶體)

INV+BIGFETn‧‧‧反相器加bigfet(大的場效電晶體)

R1‧‧‧電阻器

R2‧‧‧電阻器

Rn‧‧‧電阻器

Vdd‧‧‧節點

Vss‧‧‧節點

圖1A及圖1B為概念性地說明根據本發明之態樣之分散式RC箝位電路之實例的示意圖。

圖2展示可有利地使用本發明之一實施例的例示性無線通信系統。

圖3為說明根據本發明之一態樣的用於組態半導體晶粒之方法的程序流程圖。