TWI283891B - Passive device and method for forming the same - Google Patents

Description

!283891 九、發明說:明 娜:.5书祕 【發明所屬之技術領域】 本發明是有關於積體電路之設計，更特別地是，本發 月疋與一種形成在一主動元件上之一被動元件有關。 【先前技術】 隨著技術世代之前進，位於積體電路中之電路元件， 例如電阻，電晶體和保險絲，其幾何結構上之尺寸會越來 越小。當在一積體電路中，金氧半（M〇s)電晶體之閘極 "電層變付非常薄時，此時在連續之高溫製程下，從多晶 矽閘電極層進行摻雜之雜質，很容易穿透此薄閘極介電 日進而改I下彳M〇s冑晶體通道之電性特性。除此之 :卜，多晶石夕閘極摻雜所造成之空乏區，亦會因此過薄的閘 ^介電層而造成此通道區域具有_非意欲之特徵。因此， :了避免上述之問題，利用金屬材料來替換傳統多晶石夕間 雜 ^ 為孟屬閘電極並不需進行離子摻 雜’所以可避免摻雜穿透之問題和多晶空乏之問題。 和俘：：上：成閘極電極之多晶矽層亦可用來形成電阻 -種挑戰，因為，形成:屬=製造趨勢中，此卻成為 和保險絲之精確材料，對 1金屬層並非作為電阻 層具有過低之阻值，而對於電阻元件而言，此金屬 過低之阻值產生過小之熱午而。因為 κ ^ ^ ^ 奋易溶斷，因此並不適合作 為一保險絲。因此，金屬閘. 1个I 口作 極、電阻和保險絲並不能如 5 1283891 傳統技藝般被同時形成。 因此在一積體電路之技術中，對於一種在不使用多晶 矽作為閘極電極材料之電晶體元件中，提供，例如電阻和 保險絲之元件，其半導體結構和製造方法，存有一種需求。 【發明内容】 根據上述之描述，本發明提供一種在主動元件頂端上 • 具有被動元件之積體電路結構和其製造方法。在一具體實 施例中，此積體電路包括一主動元件，此主動元件具有一 金屬閘電極沈積在一基板上，一由半導體材料所形成之被 動元件，形成於鄰近此主動元件處之基板上。一介電層位 於此被動元件和基板間，用以隔離兩者。 【實施方式】 第1圖所示為一傳統多晶矽電阻102之佈局1〇〇圖 | 不，此多晶矽電阻具有多個正接觸端1〇4和多個負接觸端 1 〇6。接觸端104和106係於介電層上形成開口，以和由 一 一或多層介電層覆蓋之多晶矽層形成電性接觸，此多晶矽 • 層一般係藉由離子摻雜來調整其阻值。一具有預先決定阻 值和形狀之多晶石夕電阻102，為一具有電路功能之電阻。 由於多晶矽材料具有高阻值，因此用其來形成電阻係有價 值的。因為相對於多晶矽材料，阻值過低之金屬材料並不 能十分精確的形成一電阻。 第2圖所示為一傳統多晶矽保險絲2〇2之佈局2〇0 6 1283891 圖不，此多晶矽保險絲具有一擁有多個接觸端2〇6之陽極 塊204，和具有至少—接觸端210之陰極塊208。於一電 路中，此保險絲具有一電源供應端接點212和一接地接點 214。一選擇電晶體216可經由閘極端由一選擇信號 進订切換並具有—輸出# 220。多晶石夕保險絲2〇2，於陽 極塊204和頸部224間更具有一錐形段222,其中頸部224 曰與陰極| 2G8相接。當—經設計之電壓施加於陽極塊 2〇4和陰極塊208間時，-足夠之電流會流經此多晶梦保 險絲202，並因為此多晶石夕保險絲2〇2具有相對高之阻值 而產生一足夠之熱來熔斷此保險絲202。當一選擇信號經 由閘電極218切換此選擇電晶體206時，此時對一 “未熔 斷”之保險絲而言’其輸出$ 220之輸出訊號為一低邏輯 準位，而對-“已熔斷”之保險絲而言，其輸出端22〇之 輸出訊號則為一高邏輯準位。假若此保險絲係由金屬層製 成’由於金屬層之低組抗此保險絲將難於溶斷，會造成即 使大電錢經㈣元件，亦未能產生足夠之熱來熔斷保險 如同上述所討論的，對於做為-個電阻和保險絲而 ，，金屬並不是-個好材料。半導體材料，例如多晶矽、 錯和石夕錯合金，仍是作為| 、 疋作马電阻和保險絲等元件材料之首

選。然而，如先前技術所t，— A 爪W σ在金氧半電晶體之技藝中， 有使用金屬來替換多晶矽作為關 ’介馬閘極電極材料之趨勢。傳統 上’由於使用同樣之材料，存丨^夕 ^例如多晶矽，因此可在不使用 額外製程步驟之情形下，於間搞φ & * K間極電極之週邊形成電阻和保 1283891 田使用金屬作為閘極電極材料時，由於 險絲所使用之松袓丁 η ^ ^ 更用材_不同，因此需要不同之製程步驟來將 阻和保險絲整合於一積體電路中。 、 第3Α圖至第3D圖所示為根據本發明之一較佳實施 ::在：主動元件，例如—金氧半電晶體，之頂端上形成 —被動元件’例如—電阻或保險絲，之相㈣列製程 導體結構剖視圖。

在第3A圖中，剖視圖300為一於圖案化前之各層姓 構圖。-高k值介電層3〇4形成在一半導體基板3〇2曰上、: 作為位於半導體基3G2上之金氧半電晶體之閘極介電 層。一金屬層306形成於此高化值介電層3〇4之上，作為 金氧半電晶體之閘極電極。此金屬層3〇4之材料可為，但 不以此為限，例如，耐火金屬、金屬石夕化物、鶴（W)、 鋁（A!)、鋁化銅（A1Cu)、鈦（Ti)、矽化鈦（τ叫）、 始（Co)、石夕化姑（c〇Si2)、石夕化鎳（NiSi)、氮化欽（鹽）、 鎢化鈦（TiW)或氮化坦（TaN)。 一介電層308沈積與此金屬層3〇6之上用以將此金屬 層306與後續形成之半導體層31〇隔離。為了讓此此金屬 層306與半導體層3 1〇精確隔離，介電層3〇8較佳之厚度 在20埃至2000埃中。介電層3〇8之材料可為但不以此 為限’例如’氧化矽、氮化矽、矽碳複合# (—on carbon)、碳化矽（silic〇n carbide)、氫氟氧化物 含氮氧化矽或任何介電常數大於3之材料。而半導體層 310係以’例如多晶矽、鍺和矽鍺合金之材料加以形成曰。 8 !28389l 其所需之a 31G可以各種之形^之劑4來加時雜，端視 第1圖阻值。半導體層310可用來形成被動元件，例如 驟將描^之電阻或第2圖所示之保險絲，其製程流程步 $ j第3B圖中，剖視圖312為形成—被動元件之_階 :光：t阻層沈積於半導體層310之上，並將其圖案化成 — 島314，此可藉由一微影製程步驟來完成。首先， :先阻層毯狀的沈積於半導體層31〇之上。然後，此光阻 :經由-具預先定義圖案之光罩暴露於光之下。暴露於光 下之光阻層係不是由可溶解的就是由不可溶解之材 枓，經由-特定之顯影製程來形成。因此，光罩之圖案會 Γ14轉移至光阻層，且，於—具體實施例中，形成光阻島 在第3C圖中，剖視圖316為形成一被動元件之另一 階段。藉由光阻島314遮蔽半導體層31〇 (如第3β圖所 不）來進行蝕刻，可形成一半導體島318，且更進一步遮 蔽介電層规（如第3Β圖所示）來進行敍刻，可形成一、 介電層島320,藉此，環繞堆叠在介電層島32〇上方半導 體島318之金屬層3〇6會被部分暴露出來。上述之姓刻可 利用乾式㈣或濕式姓刻加以進行，可利用調整進行化學 蝕刻之組成成分來獲致所需之蝕刻率。在一具體實施例 中’金屬f 3G6係作為_蘭停止層，用以控制介電層 308之蝕刻停止點。 在第3D圖中，剖視圖322為形成—被動元件之另一 9 1283891 階段。首先，移除光阻島314，而半導體島3i8仍維持在 介電層島320上方，介電層$ 32()則仍在金屬層3〇6上 方。藉由介電層島320,可使得半導體島318與金屬層3〇6 電性絕㈣導體島318之阻值相當高，因此其可適合作 為電阻或保險絲，且可因一來自低電壓源之電流而炼斷。 半導體《318係位於介電層$ 32〇之上方，因此被命名維 -被動兀件。此被動元件係部分且垂直覆蓋於金屬層3〇6 上方而至屬層306，在-具體實施例中，係做為一主動 元件，例如金氧半電晶體，夕& 电日日體之閘極電極。未被半導體島 覆蓋之金屬層，可與積體電路中之其他内連接點相 接。如此可整合形成被動元件和主動元件之製程步驟，且 不會佔據額外之佈局區域。 第4圖所示為根據本發明之一較佳實施例之製程步 驟流程圖400。此為在同一積體電路中，形成一具有多個 夕曰曰電阻、夕晶保險絲和金屬閘極電極之電晶體製程步 驟。然而，需瞭解的是，其他非電阻和保險絲之被動元件 =可乂上述之方法和製程流程加以形成，仍為本發明技術 範可所涵蓋。且形成被動元件《材料可為任何之半導體材 料並不限於本發明具體實施例所揭露之多晶石夕。 一本發明之製程係始於—半導體基板。在步驟402中， 同K 〃電層沈積於一半導體基板上，其係作為金氧半 電晶體之閘極介電層。在步驟404中，金屬層形成於高κ "電層之上方，其係作為金氧半電晶體之間極電極，因為 閘極"電層相田薄’因此高κ介電層和金屬閘極電極需 1283891 彼此相稱，藉以增加閘極電容，此金屬問極電極之使用可 :免間極之摻雜穿透間極介電層’而金屬材料之選擇應避 免此材料於後續之製程步驟中’例如多晶石夕沈積，被熔 化，如此金氧半電晶體被分別完成。在步驟4〇6中，一傳 統之介電層形成於此閘極金屬層之上。在步驟彻中，於 此介電層上形成一多晶矽層，用以作為電阻和保險絲。在 步驟4H)中’此多騎層會被摻雜至—錢決定之阻值。 在步驟412中，—圖案化光阻層形成於此多Μ層上，用 Τ定義電阻和保險絲之外觀。在步驟414中，以此圖案化 光阻層為罩幕#刻此多晶碎層。在步驟4! 6中，以此光阻 層和此多晶㈣為罩幕㈣介電f在步驟418中，移除 此光阻層，此時電阻和保險絲即為此點所定一之外觀，此 時’可接著形成後續之介電層或金屬内連線層來完成剩下 之結構。 第5A圖至第5D圖所示為根據本發明之一較佳實施 例，在一鄰近主動元件，例如一金氧半電晶體，之位置上 形成-被動元件’例如電阻或保險絲，之相關系列製程之 半導體結構剖視圖。 在第5A圖中展示一半導體基板5〇2,此半導體基板 具有一用以形成主動元件之主動區域5〇4，和一用以形成 被動元件之被動區域506。此半導體基板5〇2係以，但不 限定為，例如多晶矽、鍺和矽鍺合金之材料加以形成。一 隔離結構508，例如，淺溝渠隔離或區域係氧化法，形成 於半導體基板5 02之被動區域5 06中。 11 1283891 在第5B圖中，一光阻層形成於此被動區域5〇6上 方，並覆蓋隔離結構508。一閘極介電層512，形成於半 ' 導體基板502之主動區域504上方。一金屬閘極電極514 ' .形成於閘極介電層512之上方。此金屬閘極電極514和閘 .極介電層512之堆疊，可利用沈積、圖案化和蝕刻製程來 加以完成。此金屬閘極電極514之材料可為，但不以此為 限，例如，耐火金屬、金屬矽化物、鎢（w )、鋁（A1 )、 •鋁化銅（AlCu )、鈦（Ti )、矽化鈦（TiSi2 )、鈷（c〇 )、 矽化鈷（CoSh)、矽化鎳（NiSi)、氮化鈦（TiN)、鎢化鈦 (TiW)或氮化坦（TaN)。 在第5C圖中，如第5B圖所示之光阻層51〇會被移 除。一光阻層516形成於主動區504上方，並覆蓋此金屬 閘極電極5 14和閘極介電層5 12。一被動元件5丨8形成於 此被動區域506中，一介電層520位於此被動元件518 和隔離結構508間。此被動元件518可為一電阻或為保險 籲 、’、糸其可使用半導體材料，例如多晶石夕或發鍺加以形成。 介電層520之材料可為，但不以此為限，例如，氧化矽、 氮化石夕、石夕碳複合物（silicon carbon)、碳化石夕（siiic〇n - carbide )、氫氟氧化物、Hfsi〇N、含氮氧化矽或任何介電 常數大於3之材料。在一實施例中，介電層52〇較佳之厚 度在20埃至2000埃中。 在第5D圖中，如第5C圖所示之光阻層516會被移 除。於積體電路中，一具有金屬閘極電極514之主動元 件’係形成於一由半導體材料製程之被動元件5 1 8附近。 12 1283891 值得注意的是，在一實施例中，此被動元件5丨8係位於隔 離結構508之上方，其係可直接形成於半導體基板之上， ' 只要兩者間具有一介電層520。 \ · 本發明的許多不同實施例或應用本發明不同特徵之 _ 實施例已被描述於其上。藉由描述特定之實施例部分和其 製程步驟，可對本發明做清楚之界定。當然，上述僅為本 發明眾多實施例中之一部份，並非用以限制本發明僅能應 φ 用於上述之實施例中。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍内，當可作各種之更動與潤飾，因此本發明之保 濩範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 為讓本發明之上述和其他目的、特徵、和優點能更明 鲁顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下： F汁 第1圖所示為一傳統之多晶矽電阻； 第2圖所不為一傳統之多晶矽保險絲； 圖至第3D圖所不為根據本發明之一較佳實施 :之半？：元件之頂端上㈣^ 私之+導體結構剖視圖； 』衣 第4圖所示為根據本發明之一較佳實施例之製程步 13 1283891 驟流程圖；以及 “岡王罘5D 圖所示為根據本發明之一較佳實 1 歹丨J ’在一鄰折士 一 处主動7L件之位置上形成一被動元件之相關 π裂程之半導體結構刮 丨視圖。 【主要元件符號說明 100和200佈局 104正接觸端 102多晶矽電阻 106負接觸端 202多晶矽保險絲 204陽極塊 2〇6和210接觸端 208陰極塊 212電源供應端接點 214接地接點 2 16選擇電晶體 21 8閘極端 22〇輸出端 222錐形段 224頸部 300、312、316 和 322 剖視圖 302半導體基板 304高k值介電層 306金屬層 308介電層 3 1 0半導體層 3 14光阻島 318半導體島 320介電層島 400流程圖 402〜418步驟 502半導體基板 5 0 4主動區域 506被動區域 508隔離結構 5 10和5 1 6光阻層 5 12閘極介電層 5 14金屬閘極電極 520介電層 5 1 8被動元件 施

Claims (1)

1283891 y年/>月&日修(突)正本 十、申請專利範圍 • 1. 一積體電路，至少包含： •、· 一主動元件，具有一金屬閘極電極沈積在一基板上， 、 其中該金屬閘極電極不包含摻雜多晶矽； 一被動元件，係由一半導體材料所形成，形成在該基 板上之該主動元件附近；以及 _ 一介電層位於該被動元件和該基板間用以分隔兩者。 2. 如申請專利範圍第1項所述之積體電路，其中該主 動元件為一金氧半電晶體。 3. 如申請專利範圍第丨項所述之積體電路，其中形成 該金屬閘極電極之材料包括耐火金屬、金屬矽化物、鎢 (W)、！呂（A1)、銘化銅（A1Cu)、鈦（Ti)、石夕化欽（们叫）、 _ 鈷（Co)、矽化始（c〇Si2)、矽化鎳（NiSi)、氮化鈦（TiN)、 鎢化鈦（Tiw)或氮化坦（TaN)。 ^ 4.如1^請專利範圍帛1項所述之積體電路，其中該介 電層之厚度是在20埃至2000埃中。 5·如申明專利範圍第j項所述之積體電路，其中形成 該厂電層之材料包括氧化石夕、氮化石夕、石夕碳複合物（.議 —)、碳化石夕（sUicon carbide)、氫氧氧化物、觀⑽、 15 3 1283891 :氣氣切或任何介電常數大於3之材料其中該介電層 ’ ·如中請專利範圍帛1項所述之積體電路，其中該被 疋件為多晶石夕電阻或石夕鍺電阻。 鲁動_ 7.如申請專利範圍第1項所述之積體電路，其中該被 疋件為多晶矽保險絲或矽鍺保險絲。 8· 一積體電路，至少包含： —主動元件，具有一金屬閘極電極，其中該金屬閘極 電極不包含摻雜多晶矽； 被動元件，形成在該金屬閘極電極之上；以及 一介電層位於該被動元件和該金屬閘極電極間用以 为隔兩者。 9·如申請專利範圍第8項所述之積體電路，其中部分 。亥金屬閘極電極未被該被動元件所覆蓋。 10·如申请專利範圍第8項所述之積體電路，其中該 主動元件為一金氧半電晶體。 11 ·如申請專利範圍第8項所述之積體電路，其中形 成4金屬閘極電極之材料包括耐火金屬、金屬石夕化物、鶴 16 1283891 (W)、銘（A1)、鋁化銅（A〗Cu)、鈦（Ti)、矽化鈦（Tisi2)、 始（Co)、矽化始（CoSi2)、矽化鎳（NiSi)、氮化鈦（TiN)、 鎢化鈦（TiW)或氮化坦（TaN)。 、 12·如申請專利範圍第8項所述之積體電路，其中該 介電層之厚度是在20埃至2000埃中。 # 13_如申請專利範圍第8項所述之積體電路，其中形 成該介電層之材料包括氧化矽、氮化矽、矽碳複合物 (silicon carbon)、碳化矽（silic〇n carbide)、氫氟氧化 物、HfSiON、含氮氧化矽或任何介電常數大於3之 其中該介電層之。 / 14·如申請專利範圍第8項所述之積體電路，其中該 被動元件為多晶石夕電阻或;5夕錯電阻。 15·如申請專利範圍帛8項所述之積體電路，其中該 、 被動元件為多晶矽保險絲或矽鍺保險絲。 16·形成一被動元件之方法，至少包含： . 形成一閘極介電層在一半導體基板上； 形成一金屬閘極電極在該閘極介電層上； 沈積一介電層在該金屬閘極電極之上； 沈積一半導體層在該介電層之上；以及 ' 3 17 1283891 圖案化該半導體層和該介電層用以形成一被動元件。 • I7·如申請專利範圍第丨6項所述之方法’其中形成 -.該金屬閘極電極之材料包括耐火金屬、金屬矽化物、鎢 ..(W)、銘（A1)、鋁化銅（A1Cu)、銳（τ〇、矽化欽（Tisi2)、 姑（Co )、石夕化結（c〇Si2 )、矽化鎳（犯叫、氮化鈦（TiN )、 鶴化鈦（TiW)或氮化坦（TaN)。 18.如申請專利範圍第16項所述之方法，其中形成 吞I電層之材料包括氧化石夕、氮化石夕、石夕碳複合物（silicon ^rb〇n)、妷化矽（silicon carbide )、氫氟氧化物、HfSiON、 各氮氧化矽或任何介電常數大於3之材料其中該介電層 之。 > 、> 9·如申請專利範圍第16項所述之方法，其中形成 # ^半導體層之材料包括矽、鍺或矽鍺合金。 •如申請專利範圍第16項所述之方法，更包含在 _ "案化步驟之前對該半導體層進行摻雜。 \ Ζ» 18