CN112993159A - 无源集成器件的制备方法 - Google Patents
无源集成器件的制备方法 Download PDFInfo
- Publication number
- CN112993159A CN112993159A CN202110164297.5A CN202110164297A CN112993159A CN 112993159 A CN112993159 A CN 112993159A CN 202110164297 A CN202110164297 A CN 202110164297A CN 112993159 A CN112993159 A CN 112993159A
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- integrated passive
- passive device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000010410 layer Substances 0.000 claims abstract description 108
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 238000000034 method Methods 0.000 claims abstract description 58
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 58
- 239000011229 interlayer Substances 0.000 claims abstract description 25
- 229920005591 polysilicon Polymers 0.000 claims description 40
- 238000004519 manufacturing process Methods 0.000 claims description 24
- 238000000137 annealing Methods 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 19
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 3
- 239000012459 cleaning agent Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000002210 silicon-based material Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 13
- 239000002184 metal Substances 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000006872 improvement Effects 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种集成无源器件的制备方法，包括在衬底上形成多晶硅层后，在所述多晶硅层上形成层间介质层并制备位于所述层间介质层上的集成无源器件。本发明在衬底上形成多晶硅层，所述多晶硅层相当于富陷阱层置于衬底与层间介质层之间，多晶硅层的晶界充当移动电子的载流子陷阱以减小PSC，进而制备具有高Q值、低串扰、高线性及低RF损耗的集成无源器件。
Description
技术领域
本发明涉及半导体器件技术领域，特别涉及一种集成无源器件的制备方法。
背景技术
半导体器件包含有源和无源的电结构。有源结构包括双极和场效应晶体管，其控制电流的流动。通过改变掺杂的程度以及电场或者基极电流的施加，晶体管促进或者限制电流的流动。无源结构包括电阻器、电容器和电感器，其产生执行各种电功能所必要的电压和电流之间关联。无源和有源结构被电连接来形成电路，所述电路允许半导体器件执行高速计算以及其它有用的功能。
半导体器件通常使用两种复杂的制造工艺来制造，即前端制造和后端制造，每种工艺都潜在地涉及数百个步骤。前端制造涉及多个晶粒(die)在半导体晶圆(wafer)的表面上的形成。每个晶粒包含通过将有源和无源部件电连接所形成的电路。后端制造涉及从完成的晶圆中分割出(singulate)单独的晶粒并且对该晶粒进行封装以提供结构支持和环境隔离。
半导体制造的一个目标是生产更小的半导体器件。更小的器件通常消耗更少的功率、具有更高的性能并且可以更高效地被生产。另外，更小的半导体器件具有更小的占用面积(footprint)，这对于更小的终端产品是理想的。更小的晶粒尺寸可以通过前端工艺的改进来实现，产生具有更小、更高密度的有源和无源部件的晶粒。后端工艺可以通过电互连和封装材料方面的改进来产生具有更小的占用面积的半导体器件封装。
半导体制造的另一个目标是产生更高性能的半导体器件。器件性能方面的提高可以通过形成能够以更高速度操作的有源部件来实现。在诸如射频(RF)无线通信的高频应用中，集成无源器件(Integrated Passive Device，IPD) 常常被包含在半导体器件内。IPD的例子包括电阻器、电容器和电感器。典型的RF系统需要在一个或者多个半导体封装中有多个IPD来执行必要的电功能。品质因数(Q factor)是衡量电感质量的主要参数。电感的Q值越高，损耗越小，增益越高。因此，高Q值、低损耗、高可靠性是IPD制造过程不断改进的目标。
集成无源器件在高频下工作，因而具有优越的性能，其性能的优良在很大程度上取决于集成无源器件所在的衬底的特性。为了降低来自衬底的涡轮损耗对形成于衬底之上的集成无源器件的性能的影响，通常将集成无源器件形成在具有高电阻率(电阻率大于1000欧姆·厘米)的衬底上，同时，要求衬底具有稳定的电阻率。然而，我们发现由于高电阻率衬底的掺杂浓度非常低，衬底表面容易发生反型或积累而在表面形成一导电层，该导电层会降低衬底的电阻率，从而使得Q值下降，且当衬底的电阻率越高该现象越明显，因此，有必要提供一种集成无源器件的制备方法，来提高集成无源器件的性能。
发明内容
本发明的目的在于提供一种集成无源器件的制备方法，用于提高集成无源器件的Q值，使其具有低串扰、高线性及低RF损耗。
为了达到上述目的，本发明提供一种集成无源器件的制备方法，包括：
提供衬底；
在所述衬底上形成多晶硅层；
在所述多晶硅层上形成层间介质层并制备位于所述层间介质层上的集成无源器件。
可选的，在所述衬底上形成多晶硅层的过程包括：
在所述衬底上形成多晶硅材料层，
对所述多晶硅材料层进行平坦化处理以得到多晶硅层。
可选的，在所述衬底上形成多晶硅层的过程包括：
在所述衬底上形成无定形硅层，
对所述衬底进行退火处理，以将所述无定形硅层转化为多晶硅层。
可选的，采用低压等离子体化学气相沉积工艺形成所述无定形硅层。
可选的，采用快速退火的方式进行退火工艺处理。
可选的，退火温度为950℃～1100℃，退火时间为20s～60s。
可选的，在所述衬底上形成多晶硅层之前还包括，对所述衬底进行清洗。
可选的，对所述衬底进行清洗所采用的清洗剂包括氢氟酸、硫酸和过氧化氢。
可选的，所述多晶硅层的厚度为0.5μm～4μm。
可选的，所述衬底为硅衬底。
可选的，所述层间介质层的材料包括氧化硅、氮化硅、氮氧化硅或等离子增强正硅酸乙酯。
综上所述，本发明提供的一种集成无源器件的制备方法，包括在衬底上形成多晶硅层后，在所述多晶硅层上形成层间介质层并制备位于所述层间介质层上的集成无源器件。本发明在衬底上形成多晶硅层，所述多晶硅层相当于富陷阱层置于衬底与层间介质层之间，多晶硅层的晶界充当移动电子的载流子陷阱以减小PSC，进而制备具有高Q值、低串扰、高线性及低RF损耗的集成无源器件。
附图说明
图1为本发明一实施例提供的集成无源器件的制备方法的流程图；
图2至图7为本发明一实施例提供的集成无源器件的制备方法各步骤对应的结构示意图；
其中，附图标记为：
100-衬底；101-多晶硅层；101a-多晶硅材料层；101b-无定型硅层；102- 层间介质层；103-第一金属层。
具体实施方式
以下结合附图和具体实施例对本发明的集成无源器件的制备方法作进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在说明书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。此外，需要说明的是，本公开的技术可以硬件和/或软件(包括固件、微代码等)的形式来实现。
图1为本实施例提供的集成无源器件的制备方法的流程图，参考图1 所示，本实施例提供的集成无源器件的制备方法包括：
S01：提供衬底；
S02：在所述衬底上形成多晶硅层；以及
S03：在所述多晶硅层上形成层间介质层并制备位于所述层间介质层上的集成无源器件。
图2至图7为本实施例提供的集成无源器件的制备方法各步骤对应的结构示意图。以下将参考参考图1及图2至图7详细说明本实施例提供的集成无源器件的制备方法。
首先，参考图2所示，执行步骤S01，提供衬底100。本实施例中，所述衬底100为高电阻率衬底，例如为硅衬底，所述衬底100的电阻率大于1000 欧姆·厘米。
接着，参考图2至图6所示，执行步骤S02，在所述衬底100上形成多晶硅层101。所述多晶硅层101的厚度为0.5μm～4μm，例如1.5μm，2μm 或3μm等。所述可以采用两种方法形成所述多晶硅层，具体如下：
第一种方法，如图3至图4所示，首先，在所述衬底100上形成多晶硅材料层101a，可以采用低压化学气相沉积法等常规工艺形成所述多晶硅材料层，例如，在合适的温度下如600℃～650℃，对硅烷(SiH4)进行高温分解来形成多晶硅材料层101a；然后，对所述多晶硅材料层101a进行平坦化处理以得到多晶硅层101，例如可以采用化学机械研磨法对所述多晶硅材料层101a进行平坦化处理。在本发明其他实施例中，也可以采用刻蚀等平坦化方法实现多晶硅层的平坦化。该方法直接在衬底上形成多晶硅层来提高衬底的电阻率，减少RF损耗，方法简单，成本低。
第二种方法，如图5至图6所示，首先，在所述衬底100上形成无定形硅层101b，然后，对所述衬底100进行退火处理，以将所述无定形硅层 101b转化为多晶硅层101。所述无定形硅层101b可以采用低压等离子体化学气相沉积工艺形成。所述低压等离子体化学气相沉积工艺采用的反应气体为硅烷(SiH4)，压强为0.5Torr～5Torr，温度为520℃～560℃，SiH4的流量为10sccm～100sccm。形成所述无定形硅层101b后，对衬底100进行退火处理，例如，可以采用炉管退火或快速退火进行退火处理。以快速退火(RTA)为例，退火处理过程中退火温度为950℃～1100℃，退火时间为 20s～60s。所述退火过程中还通入氮气，所述氮气的作用是用来作为退火的保护气体，所述氮气的流量例如可以为1-5升/分钟。该方法通过现在衬底上形成无定形硅层再通过退火处理得到多晶硅层，该方法相对于第一种方法成本较高，但形成的多晶硅具有较高的均匀性，更有利于提高衬底的电阻率，减少RF损耗，增强后续形成的集成无源器件的性能。
本实施例提供的集成无源器件的制备方法，在所述衬底100上形成多晶硅层101之前还包括对所述衬底100进行清洗，以去除衬底100表面的杂质，便于后续多晶硅层101的形成。例如，可以采用氢氟酸(HF)、硫酸(H2SO4)和过氧化氢(H2O2)等清洗剂对所述衬底100进行清洗。
接着，参考图7所示，执行步骤S03，在所述多晶硅层101上形成层间介质层102并制备位于所述层间介质层102上的集成无源器件。所述层间介质层102的材料包括氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON) 或等离子增强正硅酸乙酯(PE-TEOS)等。形成所述层间介质层102的工艺可采用例如化学气相沉积法等本领域技术人员公知的技术，这里就不对其形成工艺作进一步叙述了。
在所述层间介质层102形成之后，在所述层间介质层102上形成金属层，并形成金属层的图案从而制备集成无源器件。本实施例中，图7中仅示出了金属层中的第一金属层(M1)103，后续会形成第二金属层(M2)、第三金属层(M3)……等，并通过光刻刻蚀工艺图案化金属层，制备相应的集成无源器件。
对于射频(RF)应用，高电阻率衬底可减小RF损耗、减小串扰且增大线性。本实施例中，由于高电阻率衬底通常是硅衬底，可能遭受寄生表面传导(PSC)，层间介质层中的固定电荷吸引衬底中的移动电子，由此沿着衬底的顶部表面形成低电阻率区域。RF信号(例如，来自集成无源器件)可引发低电阻率区域中涡电流的形成，涡电流耗散RF信号且导致RF损耗，借此无源装置可具有低Q因数。此外，涡电流反射RF信号，由此增大串扰且减小线性(例如，增大二次谐波)。为了抵消低电阻率区域的效应，本实施例中，在衬底上形成多晶硅层，多晶硅层相当于富陷阱层(trap-rich layer)置于衬底与层间介质层之间，多晶硅层的晶界充当移动电子的载流子陷阱以减小PSC。通过减小PSC的效应，提高集成无源器件的Q值，使集成无源器件具有低串扰、高线性及低RF损耗。
综上所述，本发明提供一种集成无源器件的制备方法，包括在衬底上形成多晶硅层后，在所述多晶硅层上形成层间介质层并制备位于所述层间介质层上的集成无源器件。本发明在衬底上形成多晶硅层，所述多晶硅层相当于富陷阱层置于衬底与层间介质层之间，多晶硅层的晶界充当移动电子的载流子陷阱以减小PSC，进而制备具有高Q值、低串扰、高线性及低 RF损耗的集成无源器件。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (11)
1.一种集成无源器件的制备方法，其特征在于，包括：
提供衬底；
在所述衬底上形成多晶硅层；
在所述多晶硅层上形成层间介质层并制备位于所述层间介质层上的集成无源器件。
2.根据权利要求1所述的集成无源器件的制备方法，其特征在于，在所述衬底上形成多晶硅层的过程包括：
在所述衬底上形成多晶硅材料层，
对所述多晶硅材料层进行平坦化处理以得到多晶硅层。
3.根据权利要求1所述的集成无源器件的制备方法，其特征在于，在所述衬底上形成多晶硅层的过程包括：
在所述衬底上形成无定形硅层，
对所述衬底进行退火处理，以将所述无定形硅层转化为多晶硅层。
4.根据权利要求3所述的集成无源器件的制备方法，其特征在于，采用低压等离子体化学气相沉积工艺形成所述无定形硅层。
5.根据权利要求3所述的集成无源器件的制备方法，其特征在于，采用快速退火的方式进行退火工艺处理。
6.根据权利要求5所述的集成无源器件的制备方法，其特征在于，退火温度为950℃～1100℃，退火时间为20s～60s。
7.根据权利要求1所述的集成无源器件的制备方法，其特征在于，在所述衬底上形成多晶硅层之前还包括，对所述衬底进行清洗。
8.根据权利要求7所述的集成无源器件的制备方法，其特征在于，对所述衬底进行清洗所采用的清洗剂包括氢氟酸、硫酸和过氧化氢。
9.根据权利要求1所述的集成无源器件的制备方法，其特征在于，所述多晶硅层的厚度为0.5μm～4μm。
10.根据权利要求1所述的集成无源器件的制备方法，其特征在于，所述衬底为硅衬底。
11.根据权利要求1所述的集成无源器件的制备方法，其特征在于，所述层间介质层的材料包括氧化硅、氮化硅、氮氧化硅或等离子增强正硅酸乙酯。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110164297.5A CN112993159A (zh) | 2021-02-05 | 2021-02-05 | 无源集成器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110164297.5A CN112993159A (zh) | 2021-02-05 | 2021-02-05 | 无源集成器件的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112993159A true CN112993159A (zh) | 2021-06-18 |
Family
ID=76348405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110164297.5A Pending CN112993159A (zh) | 2021-02-05 | 2021-02-05 | 无源集成器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112993159A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060102964A1 (en) * | 2004-11-15 | 2006-05-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Passive device and method for forming the same |
| CN101399191A (zh) * | 2007-09-27 | 2009-04-01 | 中芯国际集成电路制造(上海)有限公司 | 栅层的制造方法及半导体器件的制造方法 |
| US20140252535A1 (en) * | 2013-03-08 | 2014-09-11 | Newport Fab, Llc Dba Jazz Semiconductor | Integrated Passive Device Having Improved Linearity and Isolation |
| CN108598260A (zh) * | 2018-05-03 | 2018-09-28 | 中芯集成电路（宁波）有限公司 | 半导体结构及其形成方法 |
| CN109216193A (zh) * | 2017-07-03 | 2019-01-15 | 无锡华润上华科技有限公司 | 半导体器件及其制备方法 |
| CN110676151A (zh) * | 2018-07-02 | 2020-01-10 | 台湾积体电路制造股份有限公司 | 包括具有小粒度的陷阱丰富层的绝缘体上覆半导体(soi)衬底及其形成方法 |
-
2021
- 2021-02-05 CN CN202110164297.5A patent/CN112993159A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060102964A1 (en) * | 2004-11-15 | 2006-05-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Passive device and method for forming the same |
| CN101399191A (zh) * | 2007-09-27 | 2009-04-01 | 中芯国际集成电路制造(上海)有限公司 | 栅层的制造方法及半导体器件的制造方法 |
| US20140252535A1 (en) * | 2013-03-08 | 2014-09-11 | Newport Fab, Llc Dba Jazz Semiconductor | Integrated Passive Device Having Improved Linearity and Isolation |
| CN109216193A (zh) * | 2017-07-03 | 2019-01-15 | 无锡华润上华科技有限公司 | 半导体器件及其制备方法 |
| CN108598260A (zh) * | 2018-05-03 | 2018-09-28 | 中芯集成电路（宁波）有限公司 | 半导体结构及其形成方法 |
| CN110676151A (zh) * | 2018-07-02 | 2020-01-10 | 台湾积体电路制造股份有限公司 | 包括具有小粒度的陷阱丰富层的绝缘体上覆半导体(soi)衬底及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110875241B (zh) | 用于形成绝缘体上半导体（soi）衬底的方法 | |
| CN101577227B (zh) | 氮化硅薄膜及mim电容的形成方法 | |
| US6713357B1 (en) | Method to reduce parasitic capacitance of MOS transistors | |
| EP1743372B1 (en) | Semiconductor device and method of manufacturing such a device | |
| US6388290B1 (en) | Single crystal silicon on polycrystalline silicon integrated circuits | |
| US20150171823A1 (en) | Cmos fabrication of a thin-film bulk acoustic resonator | |
| CN109727907B (zh) | 绝缘体上硅衬底、半导体装置及其制造方法 | |
| TWI710010B (zh) | 絕緣層上半導體（soi）基底及其形成的方法 | |
| CN110957257B (zh) | 绝缘体上半导体衬底、其形成方法以及集成电路 | |
| US20230307231A1 (en) | Semiconductor-on-insulator (soi) substrate and method for forming | |
| US10211155B2 (en) | Reducing metallic interconnect resistivity through application of mechanical strain | |
| CN110010763B (zh) | 用于集成电路上的薄膜电阻器的等离子体处理 | |
| CN110729343B (zh) | 半导体元件及其制作方法 | |
| JP2023521840A (ja) | 誘電体材料の充填及び処理の方法 | |
| US10283582B2 (en) | Microelectronic circuits and integrated circuits including a non-silicon substrate | |
| CN112993159A (zh) | 无源集成器件的制备方法 | |
| US11984477B2 (en) | RFSOI semiconductor structures including a nitrogen-doped charge-trapping layer and methods of manufacturing the same | |
| JP5943888B2 (ja) | 半導体装置の製造方法 | |
| KR20180017041A (ko) | 다수의 에칭 중지 층들을 갖는 벌크 층 트랜스퍼 웨이퍼 | |
| TW202115791A (zh) | 形成半導體結構的方法、形成絕緣層上半導體（soi）基底的方法以及半導體結構 | |
| US20070126082A1 (en) | Bipolar transistor, semiconductor apparatus having the bipolar transistor, and methods for manufacturing them | |
| US11677000B2 (en) | IC structure including porous semiconductor layer under trench isolations adjacent source/drain regions | |
| KR102522808B1 (ko) | Soi(semiconductor-on-insulator) 기판 및 형성 방법 | |
| US20230094739A1 (en) | Silicon-on-insulator substrate and method of manufacturing the same | |
| US20190164773A1 (en) | Method of forming field effect transistor (fet) circuits, and forming integrated circuit (ic) chips with the fet circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |