TWI283387B

TWI283387B - Standard voltage generation circuit, display driving circuit, display apparatus, and generation method of standard voltage

Info

Publication number: TWI283387B
Application number: TW092101132A
Authority: TW
Inventors: Akira Morita
Original assignee: Seiko Epson Corp
Priority date: 2002-02-08
Filing date: 2003-01-20
Publication date: 2007-07-01
Also published as: TW200302998A; JP3807321B2; KR100564283B1; JP2003233356A; DE60313066D1; EP1341313B1; CN1437084A; US7050028B2; US20030151616A1; ATE359622T1; EP1341313A1; DE60313066T2; KR20030067578A; CN1254780C

Description

1283387 Ο) 玖、發明說明【發明所屬之技術領域】本發明係關於基準電壓產生電路、顯示驅動電路、顯示裝置及基準電壓產生方法。【先前技術】大家對以液晶裝置等之光電裝置所代表的顯示裝置要求小型化及高精細化。其中，液晶裝置由於其之低消費電力，很多被搭載於攜帶型之電子機器中。例如，在搭載於行動電話而當成顯示部時，被要求多灰階化之色調豐富的畫像顯示。

一般，進行晝像顯示用的影像信號，會因應顯示裝置的顯示特性而進行7補正。此r補正係藉由r補正電路 (廣義而言，爲基準電壓產生電路）而進行。如以液晶裝置爲例，r補正電路係依據進行灰階顯示用之灰階資料，產生因應晝素之透過率的電壓。此種7補正電路可以由梯形電阻構成。在此情形下，構成梯形電阻之各電阻電路兩端的電壓係當成對應灰階値之多値基準電壓被輸出。但是，由於電流經常流經梯形電阻，所以存在消耗電力增加的問題。【發明內容】本發明係有鑑於以上之技術諫題而完成者，其目的 - 5- (2) (2)1283387 在於提供：藉由控制流經產生灰階顯示所必要的基準電壓用之梯形電阻的電流，可以謀求低消費電力化之基準電壓 Μ生電路、顯不驅動電路、顯示裝置及基準電壓產生方法〇爲了解決上述課題’本發明是一種依據灰階資料以產生生成施以Τ補正Ζ灰階値用的多値基準電壓之基準電壓產生電路，包含：具有串聯連接之多數的電阻電路，將由各電阻電路所電阻分割之第1〜第i (i爲2以上的整數）個分割節點之電壓當成第1〜第i基準電壓予以輸出之梯形電阻電路；和插入在供應有第1電源電壓的第1電源線和上述梯形電阻電路之一端之間的第1開關電路；和插入在供應有第2電源電壓的第2電源線和上述梯形電阻電路的另一端之間的第2開關電路；上述第1及第2開關電路係與依據第 1及第2開關控制信號而被控制爲導通、關閉之基準電壓產生電路有關。此處電阻電路例如可由1個或者多數的電阻元件構成。在電阻電路由多數的電阻元件構成時，可以串聯或者並聯連接各電阻元件。另外，也可以設置與各電阻元件串聯或者並聯連接之開關元件，以可變控制該電阻電路的電阻値而構成。另外，在各開關電路成爲導通時，意味著該開關電路的兩端爲導電連接著。在各開關電路成爲關閉時，意味著該開關電路的兩端爲不導通。在本發明中，將以構成多數的梯形電阻電路之各電 -6- (3) (3)1283387 阻電路所電阻分割的分割節點之電壓當成多値基準電壓予以輸出。此梯形電阻電路被連接在第1及第2電源線之間’ 供應給第1及第2電源線的第1及第2電源電壓之差被電阻分割後之電壓由各分割節點輸出。由分割節點所輸出之電壓係當成多値基準電壓輸出，例如因應灰階資料，其一被選擇而當成進行了 r補正之驅動電壓而被輸出給對應之信號電極。如此，在梯形電阻電路施加有第1及第2電源電壓之差，所以電流流通。因此，介由第1及第2開關電路而將梯形電阻電路的兩端連接於第1及第2電源線，藉由以第1 及第2開關控制信號對其個別進行導通、關閉控制，可以謀求低消耗電力化。另外，關於本發明之基準電壓產生電路，係包含分別插入於上述第1〜第i個分割節點，和輸出上述第1〜第i 基準電壓之第1〜第i基準電壓輸出節點之間的第1〜第i基準電壓輸出開關電路，上述第1〜第i基準電壓輸出開關電路，可以依據上述第1及第2開關控制信號中任一者被控制爲導通、關閉。如依據本發明，藉由電性斷開梯形電阻電路之第1或者第2開關控制信號，以電性斷開各分割節點和各基準電壓輸出節點，所以可以避免一旦被所給予之電壓驅動的各基準電壓輸出節點介由梯形電阻電路而與其他基準電壓輸出節點導通連接所導致的電壓變化。因此，不需要再度將各基準電壓輸出節點驅動爲因應電阻比之基準電壓，所以可以削減不必要的充電時間的同時，能夠進一步謀求低消 -7- (4) (4)1283387 耗電力化。另外，關於本發明之S準電壓產生電路，在依據上述第1〜第i基準電壓所給予之驅動期間中，控制對象開關電路係藉由上述第1及第2開關控制信號而被設爲導通，在上述驅動期間以外的期間中，控制對象開關電路可被設爲關閉。如依據本發明，可以只在需要基準電壓時，流通電流，以使之產生多値基準電壓，所以可以抑制流經梯形電阻電路的電流消耗成爲最小。另外，關於本發明之基準電壓產生電路，上述第1及第2開關控制信號可以利用進行信號電極的驅動控制之輸出啓動信號，和顯示掃描週期時序之閂鎖脈衝信號而產生〇如依據本發明，藉由使用於信號驅動器之輸出啓動信號和閂鎖脈衝信號以產生第1及第2開關控制信號，所以不須設置附加電路，便可以抑制流經梯形電阻電路的電流消耗。另外，關於本發明之基準電壓產生電路’可以藉由在每一以多數的信號電極爲單位之1區塊上，將對應各區塊之信號電極的顯示面板的顯示線設定爲顯示狀態或者非顯示狀態用的部份區塊選擇資料，在全部區塊被設定爲非顯示狀態時，藉由上述第1及第2開關控制信號以使控制對象開關電路關閉。在本發明中，將所給予之信號電極數當成1區塊，藉 -8- (5) (5)1283387 由部份區塊選擇資料，在每一區塊進行部份顯示區域及部份非顯示區域的設定時，在不對信號電極進行依據灰階資料之驅動電壓輸出時，藉由第1及第2開關控制信號以使各開關電路關閉。即在藉由部份區塊選擇資料，全部區塊被設定爲部份非顯示區域時，使各開關電路關閉’可以抑制流經梯形電阻電路的電流消耗。另外關於本發明之顯示驅動電路，係可以包含：上述其中之一所記載之基準電壓產生電路；和含有由上述基準電壓產生電路所產生的多値基準電壓，依據灰階資料而選擇電壓之電壓選擇電路；和利用由上述電壓選擇電路所選擇的電壓以驅動信號電極之信號電極驅動電路。如依據本發明，可以謀求因應所給予之顯示特性，進行r補正以實現灰階顯示之顯示驅動電路的低消耗電力另外，關於本發明之顯示驅動電路，係可以包含：保持部份區塊選擇資料之部份區塊選擇暫存器，該部份區塊選擇資料是用於在每一以多數的信號電極爲單位之1區塊上，將對應各區塊之信號電極的顯示面板的顯示線設定爲顯示狀態或者非顯示狀態用；和依據上述部份區塊選擇資料，產生驅動對應之信號電極用的基準電壓之上述記載的基準電壓產生電路；和由上述基準電壓產生電路所產生的多値基準電壓，依據灰階資料以選擇電壓之電壓選擇電路；和利用上述電壓選擇電路所選擇的電壓以驅動信號電極之信號電極驅動電路。 -9- (6) 如依據本發明，關於可以每一區塊設定部份顯示區域和部份非顯示區域之顯示驅動電路，可以使之兼顧因應所給予之顯示特性而進行7補正之灰階顯示，和低消耗電力化。另外，關於本發明之顯示裝置，係可以包含：多數的信號電極；和與上述多數的信號電極交叉之多數的掃描電極；和由上述多數的信號電極和上述多數的掃描電極所界定的晝素；和驅動上述多數的信號電極之上述記載的顯示驅動電路；和驅動上述多數的掃描電極之掃描電極驅動電路。如依據本發明，可以提供使之兼顧因應所給予之顯示特性而進行r補正之灰階顯示，和低消耗電力化。另外，關於本發明之顯示裝置，係可以包含：多數的信號電極；和與上述多數的信號電極交叉之多數的掃描電極；和含有由上述多數的信號電極和上述多數的掃描電極所界定的晝素之顯不面板；和驅動上述多數的信號電極之上述記載的顯示驅動電路；和驅動上述多數的掃描電極之掃描電極驅動電路。如依據本發明，可以提供使之兼顧因應所給予之顯示特性而進行7補正之灰階顯示，和低消耗電力化。另外，本發明係一種依據灰階資料，以產生生成施以r補正之灰階値用的多値基準電壓之基準電壓產生方法，係有關於在依據後述之第1〜第丨基準電壓之所給予之驅動期間中，將由串聯連接之多數的電阻電路的各電阻電路

1283387 -10- (7) (7)1283387 所電阻分割之第1〜第i (i爲2以上的整數）個分割節點之電壓當成第1〜第i基準電壓予以輸出之梯形電阻電路的兩端導電連接於供應有第1及第2電源電壓的第1及第2電源線 ;在上述驅動期間以外之期間中，將上述梯形電阻電路之兩端和上述第1及第2電源線電性斷開之基準電壓產生方法〇在本發明中，由多數的電阻電路串聯連接而成梯形電阻電路，將由各電阻電路所電阻分割之第1〜第i個分割節點的電壓當成第1〜第i基準電壓輸出。而且，只在依據該第1〜第i基準電壓之所給予的驅動期間中，將梯形電阻電路導電連接於供應有第1及第2電源電壓之第1及第2電源線，另外在該驅動期間以外之期間中，將梯形電阻電路的兩端和第1及第2電源線電性斷開。藉由此，在不利用由梯形電阻電阻所輸出的基準電壓驅動之期間中，可以削減流經梯形電阻電路的電流消耗，所以可以謀求低消耗電力化。另外，關於本發明之基準電壓產生方法，係在上述驅動期間中，導電連接上述第1〜第i個分割節點，和輸出上述第1〜第i基準電壓之第1〜第i基準電壓輸出節點，在上述驅動期間以外的期間中，可以將上述第1〜第丨個分割節點和上述第1〜第i基準電壓輸出節點電性斷開。如依據本發明，另外在不利用基準電壓驅動之期間中，使各分割節點和各基準電壓輸出節點電性斷開，所以可以避免一旦被驅動之各基準電壓輸出節點介由梯形電阻 -11 - (8) (8)1283387 電路而與其他基準電壓輸出節點·導儷連接所導致之電壓變化。因此，不需要再度將各基準電壓輸出節點驅動爲因應電阻比之基準電壓，所以可以削減不必要的充電時間的同時’司以進一步謀求低消耗電力化。【實施方式】以下’利用圖面詳細說明本發明之合適的實施形態。另外，在以下說明之實施形態並非不當地限定記載於申請專利範圍之本發明的內容者。另外，在以下說明之構造的全部並不限定爲本發明之必要構成條件。本實施形態之基準電壓產生電路可以當作7補正電路使用。此7補正電路係包含在顯示驅動電路中。顯示驅動電路可以使用在藉由施加電壓以使光學特性變化之光電裝置，例如液晶裝置的驅動上。在以下，雖就於液晶裝置適用本實施形態之基準電顧產生電路而做說明，但是並不限定於此，也可以適用在其他的顯示裝置。 1 ·顯示裝置第1圖係顯示適用含本實施形態之基準電壓產生電路的顯示驅動電路之顯示裝置的構造槪要。顯示裝置（狹義爲光電裝置、液晶裝置）1 〇可以包顯示面板（狹義爲液晶面板）2 0。顯示面板20例如形成在玻璃基板上。在此玻璃基板 -12- 1283387 Ο) 上配置：多數排列在丫方向，且分別延伸於X方向之掃描電極（閘極線）G !〜G n ( N爲2以上的自然數），和多數排列在X方向，且分別延伸於丫方向之信號電極（源極線） S，〜S M ( Μ爲2以上的自然數）。對應掃描電極G n (1 S η $ N，门爲自然數）和信號電極m爲自然數）之交叉點’設置晝素區域（晝素），在該畫素區域配置薄膜電晶體（Thin Film Transistor:以下，略記爲 TFT) 22nm。 TFT2 2nm2閘極連接在掃描電極Gn。TFT22nm之源極連接在1¾ 5虎電極Sm。TFT22nm之汲極電極連接在液晶電容 (廣義爲液晶元件）24nm之之畫素電極26nm。在液晶電容24請中，係由在與畫素電極26nm相向之相向電極2 8 n m之間封入液晶而成，因應這些電極間的施加電壓，晝素的透過率改變。對相向電極28nm供應相向電極電壓 \/com。。

顯示裝置1 〇可以包含信號驅動器丨C 30。信號驅動器 I C 3 0可以使用本實施形態之顯示驅動電路。信號驅動器 IC 30係依據畫像資料以驅動顯示面板20之信號電極Sr SM ο 顯示裝置1 〇可以包含掃描驅動器I C 32。掃描驅動器 I C 3 2係在一垂直掃描期間內依序驅動顯示面板2 0之掃描電極G 1〜G n。顯示裝置1 〇可以包含電源電路34。電源電路34產生信號電極的驅動所必要之電壓，供應給信號驅動器IC30。另外，電源.電路3 4產生掃描電極之驅動所必要的電壓，供 -13- (10) (10)1283387 應給掃描驅動器IC 32。另外，電源電路34也可以產生相向電極電壓Vcom。顯示裝置10可以包含共同電極驅動電路36。共同電極驅動電路36被供應由電源電路34所產生之相向電極電壓Vcom，將該相向電極電壓Vcom輸出給顯示面板20之相向電極。顯示裝置1 〇可以包含信號控制電路38。信號控制電路38係依據由未圖示出的中央處理裝置（Central Processing Unit:以下，略記爲CPU)等之主機所設定的內容，控制信號驅動器丨C30、掃描驅動器IC32、電源電路34。例如，信號控制電路38對於信號驅動器IC 30以及掃描驅動器丨C 3 2進行動作模式的設定、在內部所產生之垂 9 直同步信號和水平同步信號的供給，對於電源電路34進行極性反轉時序的控制。另外在第彳圖中’顯示裝置1 〇雖也可以包含電源電路 34、共同電極驅動電路36或者信號控制電路38而構成，但是也可以將這些當中的1個設置在顯示裝置1 〇之外部而構成。或者也可以使顯示裝置1 0含主機而構成。另外在第1圖中’也可以將具有信號驅動器IC 30之機能的顯示驅動電路，和具有掃描驅動器丨C 3 2之機能的掃描電極驅動電路之中的至少1種形成在形成有顯示面板20之玻璃基板上。在此種構造的顯示裝置1 〇中，信號驅動器丨C 3 0爲進行依據灰階資料的灰階顯示，所以變成對信號電極輸出對 -14- (11) (11)1283387 應該灰階資料之電壓。信號驅動器IC30依據灰階資料對輸出給信號電極之電壓進行7補正.。因此，信號驅動器IC30 包含進行γ補正之基準電壓產生電路（狹義爲r補正電路 )0 一般，顯示面板20之灰階特性係因應其構造和使用之液晶材料而不同。即應該施加於液晶的電壓和晝素的透過率之關係並不一定。因此，需要因應灰階資料以產生施加於 '液晶之最適當電壓，所以由基準電壓產生電路進行7 補正。要最適當化依據灰階資料所輸出的電壓，所以在r 補正中，是補正由梯形電阻所產生的多値電壓。此時，決定構成梯形電阻之電阻電路的電阻比値以便產生由顯示面板2 0之製造商等所指定的電壓。

2 ·信號驅動器I C 第2圖係顯示適用含本實施形態之基準電壓產生電路的顯示驅動電路之信號驅動器IC30的機能方塊圖。信號驅動器IC30係包含：輸入閂鎖電路40、移位暫存器42、行閂鎖電路44、閂鎖電路46、部份區塊選擇暫存器4 8、基準電壓選擇電路（狹義爲r補正電路）5 〇、 DAC ( Digital/Ana log Converter :數位 / 類比轉換器） 52、輸出控制電路54、電壓隨耦器電路（廣義爲信號電極驅動電路）5 6。輸入閂鎖電路40係依據時脈信號CLK以鎖存由第1圖 -15- (12) (12)1283387 所示之信號控制電路3 8供應的例如由5位元之R G B信號形成的灰階資料。時脈信號CLK由信號控制電路38供應。被鎖存在輸入閂鎖電路4 0的灰階資料，在移位暫存器4 2中，依據時脈信號C L K而被依序移位。在移位暫存器 42中被依序移位而輸入的灰階資料則被取入行閂鎖電路 44 ° 被取入行閂鎖電路44之灰階資料以閂鎖脈衝信號L P 之時序而被鎖存在閂鎖電路46中。閂鎖脈衝信號L P以水平掃描週期時序被輸入。部份區塊選擇暫存器4 8係保持部份區塊選擇資料。部份區塊選擇資料是透過輸入閂鎖電路4 0而藉由未圖示出之主機所設定。在將信號驅動器IC30驅動之多數的信號電極例如爲24輸出（1晝素由R、G、B之3點形成時，爲8晝素份）當成1區塊時，部份區塊選擇資料爲以區塊單位將對應信號電極之顯示線設定爲顯示狀態或者非顯示狀態用之資料。第3 A圖係模型地顯示以區塊單位驅動信號電極之信號驅動器IC30，第3B係顯示部份區塊選擇暫存器48之槪要。如第3A圖所示，信號驅動器IC30爲對應驅動對象之顯示面板的信號電極，在長邊方.向排列信號電極驅動電路。信號電極驅動電路爲包含在第2圖所示之電壓隨耦器電路56中。第3B圖所示之部份區塊選擇暫存器48係保持例如將k輸出份的信號電極驅動電路爲24輸出當成1區塊，以 -16- (13) (13)1283387 區塊單位將對應信號電極之顯示線設定爲顯示狀態或者非顯示狀態之部份區塊選擇資料。此處，信號電極驅動電路分割爲區塊B 0〜Bj (j爲1以上之正整數），對應各區塊之部份區塊選擇資料BLK—PART〜BLKj —PART由輸入閂鎖電路 4 〇而輸入部份區塊選擇暫存器4 8中。部份區塊選擇資料 BLKz—PART(0$z$j，z爲整數）例如爲「1」時，對應區塊Bz之信號電極的顯示線被設定爲顯示狀態。部份區塊選擇資料BLKz—PART例如爲「0」時，對應區塊Bz之信號電極的顯示線被設定爲非顯示狀態。信號驅動器IC30對被設定爲顯示狀態的區塊之信號電極輸出對應灰階資料的驅動電壓。另外，對於被設定爲非顯示狀態的區塊之信號電極，例如輸出所給予之驅動電壓，不進行對應灰階資料之顯示。例如，將對應區塊 B0〜BxO、Bx1〜Bj之信號電極的顯示線設定爲非顯示狀態，將對應區塊BxCT〜Βχ1’（χ(Τ = χ0 + 1、x1、x1-1)之信號電極的顯示線設定爲顯示狀態時，即設置了部份非顯示區域 5 8 A ' 5 8 B和部份顯示區域6 0，對於顯示面板2 0可以進行如第4圖所示之豎條狀部份顯示。在第2圖中，基準電壓選擇電路50爲使用可使驅動對象之顯示面板的灰階表面最適當化而所決定的梯形電阻的電阻比値，輸出在高電位側之電源電壓（第1電源電壓） V0和低電位側之電源電壓（第2電源電壓）VSS之間被以電阻分割之分割節點中所產生的多値基準電壓V0〜VY(Y爲自然數）。 -17- (14) (14)!283387 第5圖係顯示說明r補正之原理用的圖。此處，模型地顯示晝素對液晶施加電壓的透過率變化之灰階特性圖。如以0 %〜1 0 0 % (或者1 0 0 %〜0 % )來表示 _素的透過率，一般液晶施加電壓愈小或者愈大，透過率 &變化愈小。另外，液晶施加電壓在中間附近區域中，逸過率之變化變大。因此，藉由進行與上述透過率變化相反之變化的T 補正，便可以實現因應施加電壓而線性變化之施行7補正的透過率β因此，可以依據數位資料的灰階資料，產生實現被最適當化之透過率的基準電壓V r 。即如實現使產生此種基準電壓之梯形電阻的電阻比値即可。在第2圖之基準電壓選擇電路50中所產生的多値基準電壓V0〜VY，被供應給DAC52 〇 DAC52依據由閂鎖電路46所供給的灰階資料，選擇多値基準電壓V0〜VY之其中之一的電壓，輸出電壓隨耦器電路（廣義爲信號電極驅動電路）56。輸出控制電路54係利用進行信號電極之驅動控制用的輸出啓動信號XOE 、部份區塊選擇資料 BLKO—PART〜BLKj — PART，進行電壓隨耦器電路56之輸出控制。電壓隨耦器電路56依據藉由輸出控制電路54之控制，例如進行阻抗轉換，驅動對應之信號電極。如此，信號驅動器I C 30每信號電極地依據灰階資料利用由多値基準電壓中選擇的電壓，進行阻抗轉換後予以 -18- (15) (15)1283387 輸出。對了 ’基準電壓選擇電路50依據輸出啓動信號ΧΟΕ 、威示水平掃描週期時序（廣義爲掃描週期時序）之閂鎖脈衝信號L Ρ、部份區塊選擇資料β L Κ 0_ P A R Τ〜B L Κ^ P A R Τ 之中的至少1種，可以控制流經梯形電阻之電流。藉由此 ’可以只在進行依據所產生的基準電壓之灰階顯示的期間中’使電流流經梯形電阻，能夠謀求低消耗電力化。接著，詳細說明基準電壓選擇電路5 0。 3·基準電壓產生電路第6圖係顯示基準電壓選擇電路5 〇之原理性構造。基準電壓選擇電路5 0係含多數的電阻電路被串聯連接之梯形電阻電路7 0。構成梯形電阻電路7 0之各電阻電路例如可由1個或者多數的電阻元件構成。另外，各電阻電路也可以將電阻元件彼此或者電阻元件和1個或者多數的開關元件串聯或者並聯連接以使電阻値成爲可變而構成〇由梯形電阻電路7 0之各電阻電路所電阻分割的第1〜第i (i爲2以上之整數）的分割節點N D，〜N D i之電壓係當成多値之第1〜第i基準電壓〜Vi而被輸出第1〜第i基準電壓輸出節點。對DAC52供應第1〜第i基準電壓V1〜Vi，和基準電壓 V0、VY( = VSS)。基準電壓選擇電路50係含第1及第2開關電路（SW1 、SW2 ) 7 2、7 4。第1開關電路7 2係插入在梯形電阻電路 -19- (16) (16)1283387 7 0之一端和供應有高電位側之電源電壓（第1電源電壓） V0之第1電源線之間。第2開關電路74則插入在梯形電阻電路7 0的另一端和供應有低電位側之電源電壓（第2電源電壓）VSS之第2電源線之間。第1開關電路72係依據第1 開關控制信號cnt 1而被控制爲導通、關閉。第2開關電路 7 4係依據第2開關控制信號cnt2而被控制爲導通、關閉。此種第1及第2開關電路72、74例如可由MOS電晶體構成。第1及第2開關控制信號cnt1、cnt2可以基於同一個所給予之控制信號而產生’也可以當成個別之控制信號而產生〇此種構造之基準電壓選擇電路5 0例如在不利用由梯形電阻電路7 ◦所輸出的第1〜第丨基準電壓V 1〜Vi而驅動之期間（依據第1〜第i基準電壓所給予之驅動期間）中，藉由第1及第2開關控制信號（在以同一開關控制信號控制第 1及第2開關電路72、74時’爲第1或者第2開關控制信號 )，控制第1及第2開關電路7 2、7 4成爲關閉’藉此’可以抑制流經梯形電阻電路7 0之電流消耗。 3 . 1第1構造例第7圖係顯示第1構造例之基準電壓產生電路的構造槪要。第1構造例之基準電壓產生電路1 00包含梯形電阻電路1 02。梯形電阻電路1 02包含串聯連接之電阻電路（狹義爲電阻元件）R〇〜Ri，第1〜第丨基準電壓V1〜vi®藉由電 -20- (17) (17)1283387 阻電路Ro〜Ri所電阻分割之第1〜第i分割節點NDi〜NDi_ 出。在第7圖中，設對DAC供給64灰階顯示所必要之基準電壓V0〜V63。其中，基準電壓V1〜V62是由基準電壓產生電路100之梯形電阻電路102所輸出。即梯形電阻電路1〇2 包含串聯連接之電阻兀件R〇〜R62，第1〜第62基準電拜 V1〜V62由藉由電阻元件RD〜R62所電阻分割之第）〜第62分割節點N D 1〜N D e 2所輸出。另外’電阻元件r G〜r 6 2之電阻値例如設爲可以實現依據第5圖所示之灰階特性所決定的電阻比値。第1開關電路（SW1 ) 104係插入在構成梯形電阻電路1 02之電阻元件R〇之一端和第1電源線之間。第2開關電路（SW2) 106係插入在構成梯形電阻電路102之電阻元件R 6 2之一端和第2電源線之間。第1及第2開關電路1 CM、 1 06是由開關控制信號cnt所控制。此處，設在開關控制信號c n t之邏輯位準爲「L」時，第1及第2開關電路1 CM、 1 06變成關閉，兩端電性斷開，在開關控制信號cnt之邏輯位準爲「H」時，第1及第2開關電路104、106成爲導通而導電連接兩端。開關控制信號cnt係依據輸出啓動信號XOE，及閂鎖脈衝信號LP ，及各區塊之部份區塊選擇資料 BLKO—PART 〜BLKj—PART 而產生。丨P輸出啓動信號X 〇 E爲邏輯位準「Η」時，由輸出控制電路54所控制之電壓隨耦器電路56將對信號電極之輪 -21 - (18) (18)1283387 出設爲高阻抗狀態。在輸出啓動信號X Ο E爲邏輯位準「L 」時，由輸出控制電路54所控制之電壓隨耦器電路56對信號電極輸出所給予之驅動電壓。因此，在輸出啓動信號 X〇E爲邏輯位準「Η」時，不利用第1〜第62基準電壓 V 1〜V62進行驅動。因此，在該期間，藉由遮斷流經梯形電阻電路1 〇 2之電流，進行施以r補正之灰階顯示的同時，可以將流經梯形電阻電路之電流抑制在最低限度。閂鎖脈衝信號L P例如爲規定一水平掃描週期時序之信號，間隔所給予之水平掃描期間，邏輯位準成爲「Η」之信號。信號驅動器IC30以此閂鎖脈衝信號LP之下降緣爲基準，進行信號電極之驅動。因此，在閂鎖脈衝信號 L Ρ之邏輯位準成爲「Η」時，不利用第1〜第62基準電壓 V 1〜V62驅動。因此，在該期間中，藉由遮斷流經梯形電阻電路1 02之電流，進行施以r補正之灰階顯示的同時，可以將流經梯形電阻電路之電流抑制在最低限度。部份區塊選擇資料BLK0一PART〜日…一卩八卩丁係以將所給予之信號電極數當成單位之1區塊單位，將對應該區塊之信號電極的顯示線設定爲顯示狀態或者非顯示狀態之資料。即對應被設定爲非顯示狀態之區塊的信號電極之顯示線’成爲部份非顯示區域，該信號電極不利用第1〜第 62基準電壓V1〜V62驅動。因此，在藉由部份區塊選擇資料B L· K〇一 P A R 丁〜B L K j 一 P A R 丁，對應全部區塊之信號電極的顯示線被設定爲非顯示狀態時（BLKO —PART〜BLKj —PART 全部爲「〇」（邏輯位準「L」時），藉由遮斷流經梯形電 -22- (19) (19)1283387 阻電路1 02之電流，進行施以T補正之灰階顯示的同時，可以將流經梯形電阻電路之電流抑制在最低限度。第8圖係顯示第1構造例之基準電壓產生電路1 00的控制時序之一例。此處，顯示對應由極性反轉信號Ρ 〇 L所規定，使液晶 (廣義爲顯示元件）之施加電壓的極性反轉之週期之控制時序例。如上述，利用輸出啓動信號ΧΟΕ、閂鎖脈衝信號LP 以及部份區塊選擇資料BLK0—PART〜BLKj-PART可以產生開關控制信號cnt。依據此開關控制信號cnt，可以控制第 1及第2開關電路1 04、1 06成爲導通、關閉。如考慮信號驅動器IC30以閂鎖脈衝信號LP之下降緣爲基準來驅動信號電極，變成只在開關控制信號cnt之邏輯位準爲「η」之期間中，電流流經梯形電阻電路1 02，可以將消耗電流抑制在最小限度。 3 · 2第2構造例第9圖係顯示第2構造例之基準電壓產生電路的構造槪要。但是，對於與第1構造例之基準電壓產生電路1 00相同之部份，賦予相同圖號，適當省略說明。在第1〜第i分割節點ND1〜NDjQ輸出第1〜第j基準電壓V1〜Vi之第1〜第i基準電壓輸出節點VND1〜VNDi之間分別插入第1〜第i基準電壓輸出開關VSW1〜VSWi爲第2構造 -23- (20) (20)1283387 例的基準電壓產生電路120與第1構造例之基準電壓產生電路100不同處。第1〜第i基準電壓輸出開關VSW1〜VSWi 係由進行第1及第2開關電路1 04、1 06之導通、關閉控制的開關控制信號cnt(廣義爲第1或者第2開關控制信號）進行導通、關閉控制。在第9圖中，設對DAC供給64灰階顯示所必要的基準電壓V0〜V63。其中，基準電壓V1〜V62是由基準電壓產生電路之梯形電阻電路輸出。即第2構造例之基準電壓產生電路120與第1構造例之基準電壓產生電路100不同處爲在第1〜第62分割節點ND^NDw和輸出第1〜第62基準電壓 V1〜V6 2之第1〜第62基準電壓輸出節點VNDpVNDw之間分別插入第1〜第62基準電壓輸出開關VSW1〜VSW62。第 1〜第62基準電壓輸出開關VSW1〜VSW62係由進行第1及第2開關電路1 04、1 06之導通、關閉控制的開關控制信號 cnt進行導通、關閉控制。例如在如第7圖所示之第1構造例中，考慮於第1〜第 62分割節點ND^NDu的電壓成爲本來的基準電壓V1〜V62 之狀態下，第1及第2開關電路1 04、1 06成爲關閉之情形。此時，第1〜第6 2基準電壓輸出節點V 1〜V6 2之電壓係因電流流經構成梯形電阻電路1 02之電阻電路R〇〜R62而產生變化。因此，在第1及第2開關電路1 04、1 06成爲導通時 5需要再度充電至所期望的基準電壓。因此，如第9圖所示，藉由設置第1〜第62基準電壓輸出開關VSW1〜VSW62，即使在第1及第2開關電路1 04、 (21) (21)1283387 1 06成爲關閉之狀態下，第1〜，第62基準電壓輸出節點 V N D 1〜V N D 6 2也司以與第1〜第6 2分害[J節點n D *!〜N D 6 2電性分離，因此能夠避免上述現象。因此，例如藉由開關控制信號cnt與第1及第2開關電路彳04、1 06同樣地導通、關閉控制第1〜第62基準電壓輸出開關VSW1〜VSW62而構成即可。 3 · 3第3構造例適用基準電壓產生電路之信號驅動器I C 3 0係基於灰階資料以驅動顯示面板2 0之信號電極。在對應顯示面板 20之信號電極和掃描電極之交叉點而設置的畫素區域中，介由T F T而設置液晶元件。對於封入於此液晶元件的畫素電極以及相向電極之間的液晶，爲了防止其劣化，需要以所給予之時序交互使液晶的施加電壓極性反轉。因此，關於使之產生對應灰階特性的基準電壓之基準電壓產生電路，在進行極性反轉之際，也需要依據同_ 灰階資料切換輸出於信號電極之電壓。因此，交互切換基準電壓產生電路之第1及第2電源電壓。可是，在進行極性反轉之際，也需要以所給予之基準電壓驅動被電阻分割之各分割節點，此成爲頻繁進行充放電，會有消耗電流變大之問題。因此，信號驅動器IC30之基準電壓產生電路200具有正極性用梯形電阻電路和負極性用梯形電阻電路。第1 〇圖係顯示第3構造例知基準電壓產生電路2 〇 0的 -25- (22) (22)U83387 構造槪要。第3構造例之基準電壓產生電路200係具有：正極性用梯形電阻電路21 0和負極性用梯形電阻電路220。正極性用梯形電阻電路2 1 0係產生在極性反轉信號Ρ Ο L之邏輯位準爲「Η」時的正極性之極性反轉週期使用的基準電壓 V1〜Vi。負極性用梯形電阻電路220係產生在極性反轉信號P 0 L之邏輯位準爲「L」時的負極性之極性反轉週期使用的基準電壓V1〜Vi。藉由設置此2種梯形電阻電路，依據所給予之極性反轉時序以切換輸出各極性之基準電壓，可以使之產生對應一般不是對稱特性之灰階特性的最適當基準電壓，同時不需要切換高電位側及低電位側之電源電壓。更具體爲：正極性用梯形電阻電路2 1 0和負極性用梯形電阻電路220分別與第9圖所示之第2構造例的基準電壓產生電路1 2 0幾乎有同樣的構造。但是，個別之開關電路是利用極性反轉信號P 〇 L而被控制爲導通、關閉。另外，不管液晶施加電壓之極性，高電位側以及低電位側之電源電壓（第1及第2電源電壓）爲固定。正極性用梯形電阻電路2 1 0係具有各電阻電路以正極性用之電阻比値串聯連接之第1梯形電阻電路2 1 2。第1梯形電阻電路2 1 2之一端介由第1開關電路（SW 1 ) 2 1 4而與供應有第1電源電壓的第1電源線連接。第1梯形電阻電路 2 12之另一端介由第2開關電路（SW2) 21 6而與供應有第 2電源電壓的第2電源線連接。 -26- (23) (23)1283387 在由構成第1梯形電阻電路212之各電阻電路R()〜^所電阻分割的第1〜第i分割節點ND^NDi和第1〜第j基準電壓輸出節點V N D 1〜V N D j之間插入第1〜第i基準電壓輸出開關 V S W 1 〜V S W i。第1以及第2開關電路SW1、SW2、第1〜第j基準電壓輸出開關V S W 1〜V S vy i是由開關控制信號c η π 1 (廣義爲第 1開關控制信號）進·行導通、關閉控制。開關控制信號 cnt1 1是由如第9圖所示例中所產生的開關控制信號cnt和極性反轉信號P 0 L之邏輯積運算所產生。即第]以及第2開關電路S W1 、S W 2和第1〜第j基準電壓輸出開關 V S W1〜V S W i在極性反轉信號P〇L之邏輯位準爲「η」時，依據開關控制信號c .n t而被控制爲導通、關閉。負極性用梯形電阻電路2 2 0係具有各電阻電路以負極性用之電阻比値串聯連接之第2梯形電阻電路2 2 2。第2梯形電阻電路222之一端介由第3開關電路（SW3 ) 224而與第1電源線連接。第2梯形電阻電路222之另一端介由第4 開關電路（SW4 ) 22 6而與第2電源線連接。在由構成第2梯形電阻電路222之各電阻電路R，、 Rm〜R2i所電阻分割的第(卜1)〜第2i分割節點NDi + 1〜ND2i 和第1〜第i基準電壓輸出節點V N D，〜V N D i之間插入第（i + 1 ) 〜第2 i基準電壓輸出開關V S W (i + 1 )〜V S W 2 i。第3以及第4開關電路SW3、SW4、第（i + 1 )〜第2i基準電壓輸出開關vSW(i + 1)〜\ZSW2i是由開關控制信號cnt12 (廣義爲第2開關控制信號）進行導通、關閉控制。開關 -27 - (24) (24)1283387 控制信號c n t1 2是由如第9圖所示例中所產生的開關控制伯號c n t和極性反轉信號P 〇 L之邏輯積運算所產生。即第3以及第4開關電路SW3 ' SW4和第（i + 1 )〜第2i基準電壓輸出開關V S W (i + 1 )〜V S W 2 i在極性反轉信號P〇L之邏輯位準爲「L」時，依據開關控制信號c n t而被控制爲導通、關閉。由此2種梯形電阻電路所產生的第1〜第i基準電壓 V1〜Vi和基準電壓V0、VY被輸出給當成電壓選擇電路之 DAC。接著，說明利用此種基準電壓產生電路所產生的多値基準電壓以驅動信號電極之電路構造。第1 1圖係顯示DAC 5 2和電壓隨耦器電路56之具體構造例。此處，只顯示每一輸出之構造。 D A C 52可以由R〇Μ解碼器電路所實現。d A C 5 2係依據（q + 1 )位元之灰階資料，選擇基準電壓V 〇、V 丫和第巧〜第I基準電壓〜Vi中之其―，當成選擇電壓…而輸出給電壓隨耦器電路5 6。電壓隨耦器電路5 6係因應被設定爲通常驅動模式或者部份驅動模式之哪一種模式，驅動對應之信號電極。首先，說明DAC52。在DAC5^A ( q + 1)位元之灰 P白貞料Dq〜D◦，和（q + 1 )位元之反轉灰階資料xDq〜。反轉灰階資料XDq〜XDQ爲分別位元反轉灰階資料Dq〜者此冑P又灰|5白資料D q以及反轉灰階資料χ D q分別爲灰階資料以及反轉灰階資料的最上位位元。 - 28- (25) 1283387 D A C 5 2依據灰階資料選擇由基準電壓產生電路所產生之多値基準電壓V〇〜Vi、v 丫中之其一。例如，設第彳〇圖所示之基準電壓產生電路200爲產生基準電壓V 0〜V 6 3之電路。另外，將利用正極性用梯形電阻電路21 0所產生之基準電壓設爲V0,〜V63’。更具體爲，設第彳以及第2電源電壓爲V 0’、\/6 3、第1〜第i分割節點 NDrNDi之電壓爲VV〜V62、另外’將利用負極性用梯形電阻電路2 2 0所產生之基準電壓設爲V63’〜V0’’。更具體爲，設第巧以及第2電源電壓爲V6 3”、V0”，第（i + 1 )〜第2j之分割節點NDi + 1〜ND2i 之電壓爲V62”〜V1” 。即具有以下之關係式·· V0J = V63,5=V0 ··· (1 ) V 1 5 = V 6 2 M = V 1 ... (2) V2J = V6 1 }, = V2 ... (3) V6 V = V2”=V61 ·.· (63) V62} = V1,5 = V62 V63J = V0J, = V63 在極性反轉信號P0L之邏輯位準爲「H」時’對應6 (卩-5)位兀之灰15白歲料[：)5〜[：)〇「〇〇〇〇1〇」（=2)，設選擇由正極性用梯形電阻電路2彳〇所產生之基準電壓 V2，（ = V2)。賴，在下一極性反轉時序，極性反轉信號 POL之邏輯位準成爲「L」時，利用反轉灰階資料。之 -29- (26) (26)1283387 反轉灰階資料x D 5〜x D 〇以選擇基準電壓。即反轉灰階資料 Ds〜D〇成爲「1 1 1 1 〇1」（=61 )，可以選擇由負極性用梯形電阻電路2 2 0所產生之基準電壓v 6 1 ”。因此，在正極性以及負極性中，如（3 )是所示，都變成輸出第2基準電壓 V 2，所以不需要頻繁重複基準輸出節點的充放電。對電壓隨耦器電路56輸入如此由DAC52所選擇之選擇電壓Vs。電壓隨耦器電路56係含開關電路SWA〜SWD，和運算放大器OPAMP。運算放大器OPamp之輸出係透過開關電路SWD而連接於信號電極輸出節點。該信號電極輸出節點則連接於運算放大器Ο P A Μ P之反轉輸入端子。該信號電極輸出節點係介由開關電路SWC而連接於運算放大器〇P A Μ Ρ之非反轉輸入端子。另外，反轉極性反轉信號p〇L 之反相器電路的輸出介由開關電路SWB而連接於該信號電極輸出節點。另外，該信號電極輸出節點介由開關電路 SWA連接因應由極性反轉信號p〇L所規定之驅動期間的極性而選擇的灰階資料的最上位位元之信號線。開關電路SWA係由開關控制信號ca而控制爲導通、關閉。開關電路SWB係由開關控制信號cb而控制爲導通、關閉。開關電路SWC係由開關控制信號CC而控制爲導通、關閉。開關電路SWD係由開關控制信號cd而控制爲導通、關閉。在通常驅動模式中，此種電壓隨耦器電路56係依據選擇電壓Vs而利用運算放大器OPAMP，以驅動信號電極 -30- (27) (27)1283387 。另外，在部份驅動模式中，電壓隨顆i器電路56係利用極性反轉信號P 〇 L以驅動信號電極，或者利用灰階資料之最上位位元以進行8色顯示。第1 2 A圖顯示在上述之各模式中，開關電路SWA〜 SWD之開關狀態。第12B圖係顯示開關控制信號ca〜cb之產生電路之一例。在通常驅動模式中，於運算放大器驅動期間中，信號電極輸出節點由運算放大器〇 P A Μ P所驅動，在電阻輸出驅動期間中，以運算放大器ΟΡΑΜΡ爲旁路，將由 DAC 52所輸出之選擇電壓Vs原樣予以輸出。因此，在關閉開關電路SWA、SWB下，於運算放大器驅動期間中，使開關電路SWD導通，使開關電路SWC關閉，在電阻輸出期間中，使開關電路S W D關閉，使開關電路S W C導通。第1 3圖係顯示電壓隨耦器電路56之通常驅動模式的動作時序之一例。開關電路SWC ' SWD係由控制信號DrvCnt所控制。由未圖示出之控制信號產生電路所產生的控制信號DrvCnt 係在由閂鎖脈衝信號L P所規定之選擇期間（驅動期間）t 之前半期間（驅動期間之開始所給予之期間）11和後半期間12中，其邏輯位準改變。在前半期間π中，控制信號 DrvCnt之邏輯位準一成爲「l」，開關電路SWD成爲導通，開關電路SWC成爲關閉。另外，在後半期間t2中，控制信號DrvCnt之邏輯位準一成爲「η」，開關電路SWD成爲關閉，開關電路SWC成爲導通。因此，在選擇期間t中， -31 - (28) (28)1283387 於前半期間11中，由連接有電壓隨耦器電路之運算放大器 0 P AM P進行阻抗轉換，以驅動信號電極，在後半期間t2 中，利用由DAC 52所輸出之選擇電壓Vs以驅動信號電極。藉由如此予以驅動，於需要充電液晶電容和配線電容等之前半期間11中，由具有高驅動能力之連接電壓隨耦器電路的運算放大器OP AMP高速地建立驅動電壓Vout，在不需要高驅動能力之後半期間t2中，可由DAC52輸出驅動電壓。因此，可以將電流消耗大之運算放大器OPAMP 的動作期間抑制在最低限度，可以謀求低消耗化的同時，也可以避免由於線數之增加，選擇期間t變短，充電期間變得不足之問題。在第1 2 A圖所示之部份驅動模式中，於部份非顯示區域中，進行8色顯示或者POL驅動。在8色顯示中，只利用灰階資料之最上位位元，以驅動對應之信號電極。因此，在關閉開關電路SWC、SWD下，使開關電路SWA及開關電路S W B導通。因此，如設1畫素是由R、G、B信號形成，即成1晝素進行23之灰階顯示。即在部份顯示區域中，可以使之顯示所期望的動畫影像或者靜止畫像，另一方面，可使被設定爲其背景之部份非顯示區域的顯示色爲多彩之畫像顯示〇另外，在第1 2 A圖所示之部份驅動模式之P 〇 L驅動中，利用極性反轉信號POL以施加對應極性之電壓，如此可進行黑顯示或者白顯示。因此，在關閉開關電路SWC、 -32- (29) (29)1283387 SWD下，使開關電路SWB以及開關電路SWA導通。在此情形，於部份顯示區域中，可以使之顯示所期望的動晝影像或者靜止晝像，另一方面，可使其背景色做黑顯示或者白顯，示，能夠使之實現容易觀看之畫像顯示。同時’變成不在非顯示部份之液晶施加D C成分，可以防止液晶劣化。控制此種電壓隨耦器電路56之各種控制信號，可由第1 2 B圖所示之電路產生。在8色顯示模式信號8 C Μ 0 D之邏輯位準爲「Η」時，顯示部份驅動模式之8色顯示。是否進行8色顯示，例如由未圖示出之主機設定。在Ρ 〇 L驅動模式信號Ρ〇L Μ〇D之邏輯位準爲「Η」時，信號電極S m 顯示部份驅動模式之Ρ 〇 L驅動。是否進行Ρ 0 L驅動，例如由未圖不出之主機設疋。如此開關控制信號ca〜cd可以利用各種信號8CM0D 、POLMOD、DrvCnt而產生。另外，只在對應電壓隨耦器電路56驅動之信號電極的顯示線屬於被設定爲非顯示狀態之區塊時，進行8色顯示或者P 〇 L驅動，在屬於被設定爲顯示狀態時’進行通常驅動’此係由對應該區塊B z之部份區塊選擇資料BLKz_PART所遮蔽。另外，電壓隨耦器電路56可藉由輸出啓動信號XOE 將其輸出設成高阻抗狀態。因此’各種控制信號由輸出啓動信號X〇E所遮蔽。即在輸出啓動信號X 〇 E之邏輯位準爲「Η」時，開關控制信號ca〜cd控制各控制對象開關電路成爲關閉。 -33- (30) (30)1283387 另外，在第3構造例中，雖設爲在第1以及第2梯形電阻電路212、222和第1以及第2電源線之間設置第彳〜第4開關電路，但是也可以做成省略這些開關電路之構造。在此情形，由於不需要由於極性反轉驅動而相互切換第1以及第2電源電壓，所以不需要確保各分割節點之充電時間，能夠使梯形電阻電路之電阻値變大以降低電流。 3 · 4第4構造例第4構造例之基準電壓產生電路係具有關於正極性以及負極性個別進而有總電阻爲高電阻以及低電阻之梯形電阻電路。第1 4圖係顯示第4構造例之基準電壓產生電路3 0 0之構造槪要。即具有··總電阻例如爲20k Ω，使用在液晶施加電壓爲正極性時之正極性用低電阻梯形電阻電路（廣義爲第1低電阻梯形電阻電路）3 1 0，和總電阻同樣爲2 0 k Ω ，使用在液晶施加電壓爲負極性時之負極性用低電阻梯形憊阻電路（廣義爲第2低電阻梯形電阻電路）3 2 0。另外，具有：總電阻例如爲90k Ω，使用在液晶施加電壓爲正極性時之正極性用高電阻梯形電阻電路（廣義爲第1高電阻梯形電阻電路）3 3 0，和總電阻同樣爲9 0 k Ω ，使用在液晶施加電壓爲負極性時之負極性用高電阻梯形電阻電路 (廣義爲第2高電阻梯形電阻電路）3 4 0。正極性用低電阻梯形電阻電路3 1 0、正極性用高電阻梯形電阻電路3 3 0係與第1 〇圖所示之正極性用梯形電阻電 -34- (31) (31)1283387 路2 1 〇有同樣的構造。負極性用低電阻梯形電阻電路320 '負極性用高電阻梯形電阻電路3 4 0係與第1 0圖所示之負極性用梯形電阻電路220有同樣的構造。但是，個別之開關電路爲利用開關控制信號cnt1 1、cnt1 2和計時器計數信號（廣義爲控制期間指定信號）T L 1、T L2而被控制爲導通 '關閉。另外，不管液晶施加電壓之極性，高電位側以 ®低電位側之電源電壓（第1以及第2電源電壓）爲固定。正極性用低電阻梯形電阻電路31 0具有總電阻例如爲 2 Ok Ω，各電阻電路以正極性用之電阻比値所串聯連接之第1梯形電阻電路3 1 2。第1梯形電阻電路3 1 2之一端介由第1開關電路（SW1 ) 31 4而與供給有第1電源電壓之第1 電源線連接。第1梯形電阻電路3 1 2之另一端介由第2開關霜路（SW2) 3 16而與供應有第2電源電壓的第2電源線連接。在由構成第1梯形電阻電路31 2之各電阻電路R〇〜Ri所電阻分割的第1〜第i分割節點N D η〜N D i和第1〜第i基準電壓輸出節點VND^VNDi之間插入第1〜第i基準電壓輸出開關 V S W 1 〜V s W i 〇

第1以及第2開關電路s W 1、S W2、第1〜第i基準電壓輸出開關VSW1〜VSWi是由開關控制信號cntPL (廣義爲第 1開關控制信號）進行導通、關閉控制。開關控制信號 cntPL是利用如第1〇圖所示例中所產生的開關控制信號 cnt1 1和計時器計數信號TL1、TL2所產生。即計時器計數信號T L 1之邏輯位準爲「η」時，而且計時器計數信號T L -35- (32) (32)1283387 之邏輯位準爲「L」時，依據開關控制信號c n 11 1而被控制爲導通、關閉。負極性用低電阻梯形電阻電路320具有總電阻例如爲 2 0 k Ω ，各電阻電路以負極性用之電阻比値所串聯連接之第2梯形電阻電路322。第2梯形電阻電路322之一端介由第3開關電路（SW3 ) 324而與供給有第1電源電壓之第1 電源線連接。第2梯形電阻電路322之另一端介由第4開關電路（SW4 ) 326而與供應有第2電源電壓的第2電源線連接。在由構成第2梯形電阻電路322之各電阻電路R，、 Ri + 1〜R2^電阻分割的第（i + 1 )〜第2i分割節點NDi + 1〜ND2i 和第1〜第i基準電壓輸出節點VND^VNDi之間插入第（i + 1) 〜第2i基準電壓輸出開關VSW(i + 1 )〜VS W2i。第3以及第4開關電路SW3、SW4、第（i + 1 )〜第2i基準電壓輸出開關VSW(i + 1)〜VSW2i是由開關控制信號 cntML (廣義爲第2開關控制信號）進行導通、關閉控制。開關控制信號c n t M L是利用如第1 〇圖所示例中所產生的開關控制信號cnt12和計時器計數信號TL1、TL2所產生。即計時器計數信號T L 1之邏輯位準爲「Η」，而且計時器計數信號T L2之邏輯位準爲「L」時，依據開關控制信號 c n 11 1而被控制爲導通、關閉。正極性用高電阻梯形電阻電路330具有總電阻例如爲 9 0 k Ω ，各電阻電路以正極性用之電阻比値所串聯連接之第3梯形電阻電路332。第3梯形電阻電路332之一端介由 -36- (33) (33)1283387 第5開關電路（SW5 ) 334而與供給有第1電源電壓之第1 電源線連接。第3梯形電阻電路332之另一端介由第6開關電路（SW6 ) 336而與供應有第2電源電壓的第2電源線連接。在由構成第3梯形電阻電路332之各電阻電路R〇”、 R2i + 1~R3··所電阻分害！I的第（2i + 1)〜第3i分害0節點 ND&1〜ND3i和第1〜第i基準電壓輸出節點VND!〜VNDj之間插入第（2i+1)〜第3i基準電壓輸出開關 VSW(2i + 1)〜VSW3i。第5以及第6開關電路SW5、SW6、第（2i + 1)〜第3i基準電壓輸出開關VSW(2i + 1 )〜VSW3i是由開關控制信號 cnt P Η (廣義爲第3開關控制信號）進行導通、關閉控制。開關控制信號cnt Ρ Η是利用如第1 0圖所示例中所產生的開關控制信號cnt1 1和計時器計數信號TL1、TL2所產生。即計時器計數信號TL 1之邏輯位準爲「L」，而且計時器計數信號TL2之邏輯位準爲^ Η」時，依據開關控制信號 cnt1 1而被控制爲導通、關閉。負極性用高電阻梯形電阻電路340具有總電阻例如爲 9 0k Ω ，各電阻電路以負極性用之電阻比値所串聯連接之第4梯形電阻電路342。第4梯形電阻電路342之一端介由第7開關電路（SW7 ) 344而與供給有第1電源電壓之第1 電源線連接。第4梯形電阻電路342之另一端介由第8開關電路（SW8 ) 346而與供應有第2電源電壓的第2電源線連接。 -37- (34) (34)1283387 在由構成弟4梯形電阻電路3 4 2之各電阻電路R q ” ’、 R3i + 1〜FUi所電阻分害彳的第（3i + 1 )〜第4i分害!J節點 N D 3 i +!〜N D 4 i和第1〜第i基準電壓輸出節點V N D ,〜V N D i之間插入第（3i + 1)〜第4i基準電壓輸出開關 VSW(3i + 1 卜VSW4i 〇第7以及第8開關電路SW7、SW8、第（3K1 )〜第4i基準電壓輸出開關VSW(3i + 1 )〜VSW4i是由開關控制信號 cntPH (廣義爲第4開關控制信號）進行導通、關閉控制。開關控制信號cntP Η是利用如第10圖所示例中所產生的開關控制信號cnt12和計時器計數信號TL1、TL2所產生。即計時器計數信號T L 1之邏輯位準爲「L」，而且計時器計數信號T L 2之邏輯位準爲「Η」時’依據開關控制信號 cnt1 2而被控制爲導通、關閉。第1 5圖係顯示第1 4圖所示之基準電壓產生電路300的控制時序之一例。此處，顯示關於第1基準電壓v 1是以正極性進行極性反轉驅動時之控制時序。含基準電壓產生電路300之信號驅動器！C係以規定水平掃描週期時序之閂鎖脈衝信號L P之下降緣爲基準以開始驅動。而且，在該驅動期間中，在基準電壓產生電路 3 0 0中，使用正極性用高電阻梯形電阻電路3 3 〇以及負極性用高電阻梯形電阻電路34 0。另外，在該驅動期間之開始的控制期間中，同時也使用正極性用低電阻梯形電阻電路3 1 0以及負極性用低電阻梯形電阻電路32 0。即在該控 -38- (35) (35)1283387 制期間中，正極性用高電阻梯形電阻電路3 3 〇、負極性用局電阻梯形電阻電路3 4 0、正極性用低電阻梯形電阻電路 3 1 〇以及負極性用低電阻梯形電阻電路3 2 〇都被使用。如此’在g亥控制期間中，電流流經低電阻之梯形電阻電路，所以不需要控制高電阻梯形電阻電路。另外，如第1 5圖所示，該控制期間係由控制信號 DrvCnt所規定。即如第1 3圖所示，由電壓隨耦器電路56 進行演算放大器驅動後，才進行電阻輸出驅動。如此在第4構造例中，利用低電阻梯形電阻電路而進行運算放大器驅動後，才進行電阻輸出驅動，之後，藉由闻電阻梯形電阻電路產生基準電壓V 1。如此，在進行運算放大器驅動後，進行藉由高電阻梯形電阻電路之電阻輸出驅動時’雖有時時法確保足夠之充電時間以將分割節點 fe升爲弟1基準電壓V1，但是藉由在進行運算放大器驅動後’才進行藉由低電阻梯形電阻電路之電阻輸出驅動，因此可以確保該充電時間。另外，之後利用高電阻梯形電阻電路以使之產生基準電壓，可使流經梯形電阻電路之電流變小，能夠謀求低消耗電力化。另外在第3構造例中，雖在第1〜第4梯形電阻電路 31 2、322、332、342和第1以及第2電源線之間設置第巧〜第8開關電路S W 1〜S W 8，但是也可以做成省略這些之構造。在此情形下，不需要由於極性反轉驅動而交互切換第，以及第2電源電壓，所以不需要確保各分割節點之充電時間，可以使梯形電阻電路之電阻値變大以使電流變小。 -39- (36) (36)1283387 4 ·其他在以上，雖以具備使用TFT之液晶面板的液晶裝置爲例而做說明，但是並不限定於此。也可以做成將在基準電壓選擇電路50所產生之基準電壓以所給予之電流轉換電路改變爲電流，以供應給電流驅動型之元件。如此一來，例如也可以適用於顯示驅動含有對應由信號電極以及掃描電極所界定的晝素而設置的有機E L (有機電激發光）元件之有機E L面板的信號驅動器丨C。特別是在有機E L面板中，在不進行極性反轉驅動時，可以使用第1以及第2構造例的基準電壓產生電路。第1 6圖係顯示由此種信號驅動器丨C所驅動的有機E L 面板之2電晶體方式的晝素電路之一例。有機EL面板係在信號電極Sm和掃描電極Gn之交叉點具有：驅動TFT800nm，和開關TFT81 0nm，和保持電容器 8 2 0 n m，和有機L E D 8 3 0 n m。驅動T F T 8 0 0 n m係由p型電晶體所構成。驅動TFT800nm和有機LED830nm係串聯連接在電源線 c 開關TFT81 0謂則插入在驅動TFT800nm之閘極和信號電極S m之間。開關T F T 8 1 0 n m之閘極連接在掃描電極G n ^ 保持電谷益820nm係插入在驅動T F Τ 8 0 0 n m之闊極和電容器線之間。在此種有機E L元件中，驅動掃描電極G n，開關 -40- (37) (37)1283387 TFT8 10nm—導通，信號電極Sm之電壓被寫入保持電容器 8 2 0 n m的同時，也施加在驅動T F T 8 0 0 n m之聞極。驅動 TFT800nm之閘極電壓Vgs由信號電極Sm之電壓所決定，如此決定了流經驅動TFT800nm之電流。驅動TFT800nm和有機LED830nm爲串聯連接，所以流經驅動TFT800nm之電流也原樣成爲流經有機LED830nm2電流。因此，藉由保持電容器820nm以保持因應信號電極Sm 之電壓的閘極電壓Vgs，例如在1訊框期間中，藉由在有機LED830nm流經對應閘極電壓Vgs之電流，在該訊框中，可以實現連續發光之畫素。第17A圖係顯示利用信號驅動器IC而驅動之有機EL面板的4電晶體方式之晝素電路的一例。第1 7 B係顯示此畫素電路的顯示控制時序的一例。在此情形，有機EL面板也具有：驅動TFT900nm，和開關TFT91 0nm，和保持電容器920nm，和有機LED930nm 〇將介由當成開關元件之P型丁「丁940請而由一定電流源 9 50 nm來之一定電流Idata代替一定電壓供應給晝素，和介由當成開關元件之P型TFT960nm使保持電容器920nm以及驅動TFT90 0nm連接於電源線此兩點係與第16圖所示之2電晶體方式的晝素電路不同。在此種有機EL元件中，首先，藉由閘極電壓Vgp使p 型T F T 9 6 0 n m關閉，遮斷電源線，藉由閘極電壓v s e丨使p型 T F T 9 4 0 n m和開關T F T 9 1 0 n m導通，對驅動T F T 9 0 0 n m流通由 -41 - (38) (38)1283387 一定電流源9 6 0 n m來之一定電流丨d a t a。在流通於驅動TFT9 00 nm之電流穩定爲止之間，在保持電容器920保持因應一定電流Idata之電壓。接著，藉由閘極電壓Vsel使P型TFT940nm和開關 TFT910nm關閉，另外，藉由閘極電壓Vgp使p型TFT960nm 導通，導電連接電源線和驅動TFT900nm以及有機 LED930nm。此時，藉由保持在保持電容器920_之電壓，對有機LED930nrJ*給與一定電流Idata幾乎相等，或者因應此之大小的電流。在此種有機E L元件中，例如可將掃描電極當成施加有閘極電壓V s e I之電極而構成，將信號電極當成資料線而構成。有機LED係可以做成在透明陽極（ITO )之上部設置發光層，進而在其上部設置金屬陰極，也可以做成在金屬陽極之上部設置發光層、光透過性陰極、透明封合劑’並不限定於其元件構造。藉由如上述地構成顯示驅動含以上說明之有機E L元件之有機E L面板的信號驅動器I C，關於有機E L面板，可以提供廣泛被利用之信號驅動器丨C。另外，本發明並不限定於上述之實施形態’在本發明之要旨的範圍內，可以有種種之變形實施。例如’也可以適用在電漿顯示器裝置。另外，本發明並不限定於上述之實施形態的電阻電路以及開關電路之構造。電阻電路也可以將1個或者多數 -42- (39) (39)1283387 個電阻元件串聯或者並聯連接而構成。或者將電阻元件和 1個或者多數個開關電路串聯或者並聯連接’以構成爲電阻値可變。另外，開關電路例如也可以由Μ 0 S電晶體構成【圖式簡單說明】第1圖係顯示適用含基準電壓產生電路的顯示驅動電路之顯示裝置的構造槪要之構造圖。第2圖係適用含基準電壓產生電路的顯示驅動電路之信號驅動器丨C之機能方塊圖。第3 Α圖係以區塊單位驅動信號電極之信號驅動器丨C 的模型圖。第3 B圖係顯示部份區塊選擇暫存器的槪要之說明圖。第4圖係模型地顯示豎條狀部份顯示之說明圖。第5圖係說明7'補正之原理用的說明圖。第6圖係顯示基準電壓產生電路的原理構造之構造圖〇第7圖係顯示第1構造例之基準電壓產生電路的構造槪要之構造圖。第8圖係顯示第1構造例之基準電壓產生電路的控制時序之一例的時序圖。第9圖係顯示第2構造例之基準電壓產生電路的構造槪要之構造圖。第10圖係顯示第3構造例之基準電壓產生電路的構造 - 43- (40) (40)1283387 槪要之構造圖。第1 1圖係顯不D A C和電壓隨轉器電路的具體構造例之構造圖。第1 2 A圖係顯示在各模式中的開關電路的開關狀態之說明圖。第1 2 B圖係顯示開關控制信號的產生電路之一例的電路圖。第1 3圖係顯示電壓隨耦器電路的通常驅動模式之動作時序之一例的時序圖。第1 4圖係顯示第4構造例之基準電壓產生電路的構造槪要之構造圖。第1 5圖係顯示第4構造例之基準電壓產生電路的控制時序之一例的時序圖。第1 6圖係顯示有機EL面板之2電晶體方式的畫素電路的一例之構造圖。第1 7 A圖係顯示有機E L面板之4電晶體方式的畫素電路的一'例之電路構造圖。1 7 B圖係顯不晝素電路的#頁不控制時序之一例的時序圖。【圖號說明】 1〇：顯示裝置，2 0 :顯示面板，2 2 n m : T F T ’ 2 4 n m : 液晶電容，2 6 n m :晝素電極，2 8 n m ••相向電極，3 0 :信號驅動器I C，3 2 :掃描驅動器I c，3 4 :共同電極驅動電路，3 8 :信號控制電路，4 0 ··輸入閂鎖電路’ 4 2 :移位暫存器，4 4 :行閂鎖電路，4 6 :閂鎖電路，4 8 :部份區 -44- (41) (41)1283387 塊選擇暫存器，5 Ο、1〇〇、1 2 Ο、2 Ο ◦、3 Ο Ο :基準電壓產生電路，52 : DAC (電壓選擇電路），54 :輸出控制電路，5 6 :電壓隨耦器電路，5 8 A、5 8 B :部份非顯示區域， 6 0 :部份顯示區域，7 0、1 〇 2 :梯形電阻電路，7 2、1 04 、2 14、314：第 1 開關電路（S W1 ) ，74、106、216、 3 1 6 :第2開關電路（S W2 ) ，2 1 0 :正極性用梯形電阻電路，2 1 2、3 1 2 :第1梯形電阻電路，22 0 ··負極性用梯形電阻電路，222、322 :第2梯形電阻電路，224、324 :第 3開關電路（SW3 ) ，226、326 :第4開關電路（SW4 ) ，3 1 0 :正極性用低電阻梯形電阻電路（第1低電阻梯形電阻電路），320 :負極性用低電阻梯形電阻電路IP第2低電阻梯形電阻電路），330 :正極性用高電阻梯形電阻電路（第1高電阻梯形電阻電路），332 :第3梯形電阻電路，334 :第5開關電路（SW5 ) ，336 :第6開關電路（ SW6) ，340 :負極性用高電阻梯形電阻電路（第2高電阻梯形電阻電路），342 :第4梯形電阻電路，344 :第7開關電路（SW7 ) ，346 :第8開關電路（SW8)，B0〜Bj :區塊， BLKO—PART〜BLKLPART :咅β份區塊選擇資料， N D η〜N D 4 i :第1〜第4 i個分割節點，V N D，〜V N D i :第1〜第i基準電壓輸出節點，VSW1〜VSW(4i):第1〜第4i基準電壓輸出開關電路 .-45-

Claims

1283387 拾、申請專利範圍

附件2 : 第92 10 1 132號專利申請案中文申請專利範圍修正本

民國93年7月28日修正 1 · 一種基準電壓產生電路，是針對依據灰階資料以產生生成施以r補正之灰階値用的多値基準電壓之基準電壓產生電路，其特徵爲包含：具有串聯連接之多數的電阻電路，將由各電阻電路所電阻分割之第1〜第i(i爲2以上的整數）個分割節點之電壓當成第1〜第i基準電壓予以輸出之梯形電阻電路；和插入在供應有第1電源電壓的第1電源線和上述梯形電阻電路之一端之間的第1開關電路；和插入在供應有第2電源電壓的第2電源線和上述梯形電阻電路的另一端之間的第2開關電路；

上述第1及第2開關電路，在使用上述第1〜第i基準電壓被供給之驅動期間內係依據第1及第2開關控制信號而被控制爲導通，

而在上述驅動期間以外之期間內則依據上述第1及第 2開關控制信號而被控制爲關閉。 2·如申請專利範圍第1項記載之基準電壓產生電路，其中，包含分別插入於上述第1〜第丨個分割節點，和輸出上述第1〜第i基準電壓之第1〜第i基準電壓輸出節點之間的第1〜第i基準電壓輸出開關電路，

1283387 上述第1〜第i基準電壓輸出開關電路係依據上述第1 及第2開關控制信號中任一者而被控制爲導通、關閉。 3·如申請專利範圍第1項記載之基準電壓產生電路，其中，上述第1及第2開關控制信號可以利用進行信號電極的驅動控制之輸出啓動信號，和顯示掃描週期時序之閂鎖脈衝信號而產生。 4·如申請專利範圍第1項記載之基準電壓產生電路，其中，藉由在每一以多數的信號電極爲單位之1區塊上，將對應各區塊之信號電極的顯示面板的顯示線設定爲顯示狀態或者非顯示狀態用的部份區塊選擇資料，在全部區塊被設定爲非顯示狀態時，藉由上述第1及第2開關控制信號以使控制對象開關電路關閉。 5 ·如申請專利範圍第2項記載之基準電壓產生電路，其中，藉由在每一以多數的信號電極爲單位之1區塊上，將對應各區塊之信號電極的顯示面板的顯示線設定爲顯示狀態或者非顯示狀態用的部份區塊選擇資料，在全部區塊被設定爲非顯示狀態時，藉由上述第1及第2開關控制信號以使控制對象開關電路關閉。 6 ·如申請專利範圍第3項記載之基準電壓產生電路，其中，藉由在每一以多數的信號電極爲單位之1區塊上，將對應各區塊之信號電極的顯示面板的顯示線設定爲顯示狀態或者非顯示狀態用的部份區塊選擇資料，在全部區塊被設定爲非顯示狀態時，藉由上述第1及第2開關控制信號以使控制對象開關電路關閉。 1283387

I 9~ I年月 I 7· —種顯示驅動電路，其特徵爲包含/一------ 申請專利範圍第1項至第6項中任一項所記載之基準電壓產生電路；和由上述基準電壓產生電路所產生的多値基準電壓，依據灰階資料而選擇電壓之電壓選擇電路·，和利用由上述電壓選擇電路所選擇的電壓以驅動信號電極之信號電極驅動電路。 8· —種顯示驅動電路，其特徵爲包含·· 保持部份區塊選擇資料之部份區塊選擇暫存器，該部份區塊選擇資料是用於在每一以多數的信號電極爲單位之 1區塊上，將對應各區塊之信號電極的顯示面板的顯示線設定爲顯示狀態或者非顯示狀態用；和依據上述部份區塊選擇資料，產生驅動對應之信號電極用的基準電壓之申請專利範圍第4至第6項中任一項所記載的基準電壓產生電路；和由上述基準電壓產生電路所產生的多値基準電壓，依據灰階資料以選擇電壓之電壓選擇電路；和利用上述電壓選擇電路所選擇的電壓以驅動信號電極之信號電極驅動電路。 9· 一種顯示裝置，其特徵爲包含：多數的信號電極；和與上述多數的信號電極交叉之多數的掃描電極；和由上述多數的信號電極和上述多數的掃描電極所界定的畫素；和 -3- 1283387

驅動上述多數的信號電極之申請專利範圍第7項記載的顯示驅動電路；和驅動上述多數的掃描電極之掃描電極驅動電路。 10· —種顯示裝置，其特徵爲包含：多數的信號電極；和與上述多數的信號電極交叉之多數的掃描電極；和由上述多數的信號電極和上述多數的掃描電極所界定

的晝素；和驅動上述多數的信號電極之申請專利範圍第8項記載的顯示驅動電路；和驅動上述多數的掃描電極之掃描電極驅動電路。 11· 一種顯示裝置，其特徵爲包含：多數的信號電極；和與上述多數的信號電極交叉之多數的掃描電極；和含有由上述多數的信號電極和上述多數的掃描電極所界定的畫素之顯示面板；和 · 驅動上述多數的信號電極之申請專利範圍第7項記載的顯示驅動電路；和驅動上述多數的掃描電極之掃描電極驅動電路。 ^ 12· —種顯示裝置，其特徵爲包含： _ 多數的信號電極；和 _ 與上述多數的信號電極交叉之多數的掃描電極；和含有由上述多數的信號電極和上述多數的掃描電極所界定的畫素之顯示面板；和 -4 -

1283387 驅動上述多數的信號電極之申請專利範圍第8項記載的顯不驅動電路；和驅動上述多數的掃描電極之掃描電極驅動電路。 13· —種基準電壓產生方法，是針對依據灰階資料，以產生生成施以r補正之灰階値用的多値基準電壓之基準電壓產生方法，其特徵爲：在使用上述第1〜第i基準電壓被供給之驅動期間中，將由串聯連接之多數的電阻電路的各電阻電路所電阻分割之第1〜第i(i爲2以上的整數）個分割節點之電壓當成第1〜第i基準電壓予以輸出之梯形電阻電路的兩端分別導電連接於供應有第1及第2電源電壓的第1及第2電源線；在上述驅動期間以外之期間中，將上述梯形電阻電路之兩端和上述第1及第2電源線電性斷開。 14·如申請專利範圍第13項記載之基準電壓產生方法 ’其中，在上述驅動期間中，導電連接上述第1〜第i個分割節點，和輸出上述第1〜第i基準電壓之第1〜第i基準電壓輸出節點；在上述驅動期間以外的期間中，將上述第1〜第i個分割節點和上述第1〜第i基準電壓輸出節點電性斷開。 -5-