TWI278816B - Shift register block, and data signal line driving circuit and display device using the same - Google Patents

Shift register block, and data signal line driving circuit and display device using the same Download PDF

Info

Publication number
TWI278816B
TWI278816B TW092132449A TW92132449A TWI278816B TW I278816 B TWI278816 B TW I278816B TW 092132449 A TW092132449 A TW 092132449A TW 92132449 A TW92132449 A TW 92132449A TW I278816 B TWI278816 B TW I278816B
Authority
TW
Taiwan
Prior art keywords
circuit
series
signal line
output
signal
Prior art date
Application number
TW092132449A
Other languages
English (en)
Other versions
TW200410193A (en
Inventor
Kazuhiro Maeda
Hajime Washio
Eiji Matsuda
Yuhichiroh Murakami
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW200410193A publication Critical patent/TW200410193A/zh
Application granted granted Critical
Publication of TWI278816B publication Critical patent/TWI278816B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)

Description

1278816 (1) 玖、發明說明 【發明所屬之技術領域】 本發明是有關例如適合於以主動矩陣方式來驅動的顯 示裝置之位移暫存器區塊，及具備彼之資料訊號線驅動電 路，顯示裝置。 【先前技術】 近年來，以使用薄膜電晶體（TFT )等主動矩陣型的 畫像顯示裝置（顯示裝置）作爲高畫質的顯示裝置漸受注 視。 在此’首先參照圖20來說明有關主動矩陣型的畫像 顯示裝置。 如圖20所示，該畫像顯示裝置具備： 具有配置成矩陣狀的複數個畫素1〇8之畫素陣列102 ;及 驅動畫素陣列1 0 2的資料訊號線s1之資料訊號線驅 動電路103 ;及 驅動畫素陣列102的掃描訊號線gl之掃描訊號線驅 動電路104 ;及 供應電力給兩驅動電路1〇3 104之電源電路1〇5;及 供應控制訊號給兩驅動電路1 〇 3 1 〇 4之控制電路1 〇 6 〇 在畫素陣列102中，與上述複數個畫素1〇8一起設置 複數條資料訊號線s 1，及交叉於該等資料訊號線s丨的複 -5- (2) 1278816 數條掃描訊號線g 1，且對應於各資料訊號線s 1與各掃描 訊號線gl的組合而配設有上述畫素108。 控制電路106會輸出顯示畫像的影像訊號dat (應顯 示於畫素陣列1 02的畫像）。在此，影像訊號dat是以時 間分割來傳送表示畫像的各畫素1 08的顯示狀態之影像資 料。上述控制電路6會以影像訊號dat作爲供以正確顯示 於畫素陣列102的時序訊號，將時脈訊號sck及啓動脈衝 訊號ssp與影像訊號dat —起輸出至資料訊號線驅動電路 103，以及將時脈訊號gck及啓動脈衝訊號gsp與影像訊 號dat —起輸出至掃描訊號線驅動電路！ 04。 掃描訊號線驅動電路104會與上述時脈訊號gck等的 時序訊號同步，而依次選擇複數條掃描訊號線gl……。 又，資料訊號線驅動電路103會與上述時脈訊號sck等的 時序訊號同步動作，而來特定對應於各資料訊號線si的 時序。又’以各時序來取樣上述影像訊號dat，將對應於 取樣結果的訊號寫入各資料訊號線s 1。 另一方面’各畫素1 08會在分別對應的掃描訊號線 g 1所被選擇的期間（水平期間），按照輸出至所分別對 應的資料訊號線s 1的資料來控制各亮度。藉此，表.示影 像訊號DAT的畫像會被顯示於畫素陣列ι〇2。 其次’說明有關上述資料訊號線驅動電路的電路構成 。當處理的影像訊號dat爲類比訊號或者數位訊號時，資 料訊號線驅動電路雖會有所不同，但無論是哪種情況，皆 是由：位移暫存器，及分別輸入由該位移暫存器的各段所 -6- (3) 1278816 依次輸出的選擇訊號，而對該輸出進行處理的複數個波形 處理電路（處理電路）所構成。 位移暫存器是由複數個觸發電路（單位電路）縱續連 接而構成者，該複數個觸發電路是按照另外輸入的時脈訊 號來輸出輸入脈衝。各觸發電路會構成位移暫存器的1個 輸出段。若啓動脈衝訊號（輸入訊號）被輸入位移暫存器 ，則會以該輸入側第1段的觸發電路作爲初段，各段會以 時脈訊號的時序來依次輸出啓動脈衝訊號。 圖17是表示具備1系列的位移暫存器sr之資料訊號 線驅動電路的習知佈局。 如該圖所示，對應於各資料訊號線s1的配列而配設 1個觸發電路F/F。在此，觸發電路F/F(l) .F/F( 2 ) ........ F / F ( η )會對應於η條的資料訊號線s 1而 配設成一直線狀，且縱續連接。亦即，時脈訊號（控制訊 號）sck會共同輸入至各觸發電路F/F，且啓動脈衝訊號 (控制訊號）ssp會被輸入至初段的觸發電路F / F ( !) 的輸入端子IN，來自觸發電路F / F ( 1 )的輸出端子 OUT的輸出會被輸入至次段的觸發電路F/F(2)的輸入 端子IN，及波形處理電路WR ( 1 )的輸入端子IN。並且 ，來自第2段的觸發電路F/F(2)的輸出端子OUT的 輸出會被輸入至第3段的觸發電路F/F(3)的輸入端子 IN，及波形處理電路WR ( 2 )的輸入端子IN，以後亦相 同。 又，輸入由該位移暫存器的各觸發電路F/F所輸出 (4) 1278816 的訊號之複數個波形處理電路WR ( 1 ) · WR ( 2 ) ·…··· • WR ( η)會被配置於所對應之觸發電路]f/ ρ的資料訊 號線s 1的線方向，亦即靠近資料訊號線s i的開端側。 以1個觸發電路F/ F及對應於觸發電路F/ F的1 個波形處理電路WR來構成驅動1條資料訊號線s丨的電 路區塊。以下，在本說明書中，將各資料訊號線s i的配 列方向，亦即掃描訊號線gl的線方向稱爲水平方向，將 與水平方向正交的方向，亦即資料訊號線si的線方向稱 爲垂直方向。 另一方面，在資料訊號線驅動電路中，亦可使位移暫 存器成爲複數系列，且減少各系列的位移暫存器的輸出段 數，亦即觸發電路F/F的數量。在本說明書中，無關位 移暫存器的系列數，將全體可確保必要的輸出段數的位移 暫存器的集合定義爲位移暫存器區塊。 使位移暫存器形成複數系列的目的之一是爲了降低驅 動電路的驅動頻率。例如，當位移暫存器爲2系列時，可 使驅動頻率形成1 / 2。
圖18是表示具備2系列的位移暫存器的構成之資料 訊號線驅動電路的習知佈局。如該圖所示，由觸發電路F / FI ( 1 ) · F/ F1 ( 2 ) ........ F/Fl(m)所構成，且
輸入控制訊號的時脈訊號sckl及啓動脈衝訊號sspl之第 1系列的位移暫存器srl，與由觸發電路F/F2 ( 1) · F / F2 ( 2) ........ F/ F2 ( m)所構成，且輸入控制訊號 的時脈訊號sck2及啓動脈衝訊號ssp2之第2系列的位移 (5) 1278816 暫存器sr2，是以能夠排列於垂直方向之方式來配置。 又，輸入來自構成第1系列的位移暫存器srl之觸發 電路F/F1(1)〜F/Fl(m)的輸出之複數個波形處理 電路WR1 ( 1 )〜WR1 ( m )會被配置於第1系列的位移 暫存器srl與第2系列的位移暫存器sr2之間，同樣的， 輸入來自構成第2系列的位移暫存器sr2之觸發電路F/ F2 ( 1 )〜F/F2(m)的輸出之複數個波形處理電路WR2 (1 )〜WR2 ( m )會被配置成和第2系列的位移暫存器形 成平行。 又，於如此的資料訊號線驅動電路中，位移暫存器爲 複數系列的構成，除了使驅動頻率降低之目的以外，還可 使用於具備缺陷的冗長電路，使事先追加於正規的位移暫 存器而具備冗長的位移暫存器（例如，參照美國專利第 5 8 8 9 5 04說明書（日本國公開專利公報「特開平8-2 1 2793 號公報」1 996年8月20日公開））。 又，以往在主動矩陣型的顯示裝置中，亦有分割影像 訊號來產生分割影像訊號，同時取樣傳送至複數條影像訊 號線的分割影像訊號之驅動方法（例如，參照日本國公開 專利公報「特開平1 1 -2 4 632號公報」1 999年1月29日 公開）。
如此的驅動稱爲相展開，在此利用圖1 9來進行説明 。在不分割影像訊號dat之無相展開的構成中，是以紅（ R )綠（G )藍（B )的3畫素爲1組，且每1組需要1個 電路區塊。在此是錯由上述電路區塊（由1個觸發電路F -9 - (6) 1278816 /F及對應於該觸發電路F/F的1個波形處理電路WR 所構成）的輸出來以上述3畫素爲1組同時驅動。 相對的，在2分割影像訊號的2相展開中，與不進行 相展開的構成相較之下，雖影像訊號線的條數會變成2倍 ，但由於能夠以和2組相同的時序來對以RGB3畫素爲1 組而驅動的資料訊號線SL進行取樣，因此電路區塊只要 2組配置1個即可。 又，4相展開中，由於能夠以和4組相同的時序來對 以RGB3畫素爲1組而驅動的資料訊號線SL進行取樣， 因此電路區塊只要4組配置1個即可。同樣的，8相展開 中，只要8組配置1個即可。 如此，在相展開之下，雖影像訊號線的條數會按照分 割數而増加，但由於能以1個電路區塊來驅動分割數份的 複數組，因此可擴大分配於1個電路區塊之由畫素間距所 規定的水平方向的空間，而使得取樣頻率也會降低。 如上述，在資料訊號線驅動電路中，將採用分割影像 訊號的相展開。在進行相展開之下，由於複數條資料訊號 線SL...會同時被驅動，因此供以配置電路區塊的配置空 間會擴展於水平方向.。由圖1 9 ,可知，在.2相展開下會擴 展成2倍，在4相展開下會擴展成4倍，在8相展開下會 擴展成Μ音。 但，以往在資料訊號線驅動電路中，由於處理位移暫 存器sr的輸出之各波形處理電路WR是採用依次配置於 位移暫存器sr的輸出側（參照圖1 7 )，亦即依次配置於 -10- (7) 1278816 垂直方向的構成，因此特意以相展開來擴大的水平方向空 間將會無法有効的利用，而形成浪費無謂的空間。 又，將複數系列的位移暫存器srl sr2排列配置於垂 直方向的構成中（參照圖18)，會因爲系列的不同，而 造成與資料訊號線SL的距離產生差距，導致位移暫存器 輸出的延遲（延遲時間）產生偏差。如此的延遲偏差會使 顯示品質降低。 又，如此的延遲偏差雖可藉由對輸入至各位移暫存器 srl · sr2的時脈訊號sck等進行加工來使一致，但由於電 路構成會形成複雜，而導致電路規模増大，因此非所期望 者。 【發明內容】 本發明的第1目的是在於提供一種可使顯示裝置的框 緣部更爲狹窄的位移暫存器區塊，及具備彼之訊號線驅動 電路，資料訊號線驅動電路，進而提供一種更狹緣化的顯 示裝置。 又，本發明的第2目的是在於提供一種在位移暫存器 爲具備複數系列的構成中，可抑止系列間之位移暫存器輸 出的延遲偏差，而不會使電路構成複雜化，同時延遲的問 題亦可解決之位移暫存器區塊，及具備彼之訊號線驅動電 路，以及資料訊號線驅動電路，進而提供一種狹緣化且高 顯示品質的顯示裝置。 爲了達成上述目的，本發明之位移暫存器區塊，係按 -11- (8) 1278816 照時脈訊號來輸出輸入訊號的單位電路會被複數縱續連接 ，至少具備1系列藉由在各單位電路所構成的輸出段來依 次輸出選擇訊號的位移暫存器，其特徵爲： 隔著與構成該系列的位移暫存器的單位電路不同的其 他電路來配置：構成前面的輸出段之單位電路，及構成其 次的輸出段的單位電路。 在此，上述其他電路，例如可爲輸入來自構成該系列 的位移暫存器的單位電路的輸出，而處理該輸出之處理電 路，或者構成系列的不同位移暫存器之單位電路。 在上述構成中，縱續連接而構成1系列的位移暫存器 的複數個單位電路之單位電路間會配置與該位移暫存器的 動作無關之其他的電路。因此，在採用如此的位移暫存器 區塊的構成之下，與採用以往的位移暫存器區塊的構成時 相較之下，亦即與以往的構成在位移暫存器的輸出側以能 夠沿著位移暫存器之方式而並列配置的其他電路群會分散 配置於單位電路間的構成相較之下，更能夠削減在位移暫 存器的輸出方向所必要的佈局面積。 特別是此情況，在構成1系列的位移暫存器之單位電 路間，配置構成不同系列的位移暫存器之單位電路，藉此 系列的不同位移暫存器會被設置於同一直線上。因此，不 會如將系列的不同位移暫存器排列配置於各位移暫存器的 輸出方向之構成那樣，會因供給輸出訊號的距離差，而造 成在各位移暫存器的輸出訊號間產生延遲的偏差。 又，上述其他電路，亦可爲： -12- (9) 1278816 輸入來自構成該系列的位移暫存器的單位電路的輸出 ，而處理該輸出之處理電路；及 構成系列的不同位移暫存器之單位電路；以及 輸入來自構成該系列的不同位移暫存器的單位電路的 輸出，而處理該輸出之處理電路。 在如此的構成中，由於複數系列的位移暫存器會被配 置成一直線狀，且處理來自構成該等位移暫存器的各單位 電路的輸出訊號之處理電路也會被配置於一直線上，因此 在採用該位移暫存器區塊的構成之下，在系列的不同位移 暫存器間的輸出訊號的延遲偏差問題會消除，且可有效地 削減位移暫存器的輸出方向所必要的佈局面積。 爲了達成上述目的，本發明之訊號線驅動電路，係具 備位移暫存器區塊，利用由該位移暫存器區塊所依次輸出 的選擇訊號來驅動複數條訊號線，其特徵爲： 上述位移暫存器區塊會複數縱續連接按照時脈訊號來 輸出輸入訊號的單位電路，至少具備1系列藉由在各單位 電路所構成的輸出段來依次輸出選擇訊號的位移暫存器， 且隔著與構成該系列的位移暫存器的單位電路不同的其他 電路來配置：構成前面的輸出段之單位電路，及構成其次 的輸出段之單位電路。 如以上所述，本發明的位移暫存器區塊，可有效地削 減位移暫存器的輸出方向所必要的佈局面積，且當位移暫 存器爲複數系列時，亦可解決在系列的不同位移暫存器間 的輸出訊號的延遲偏差的問題。 -13- (10) 1278816 因此，在採用具備如此的位移暫存器區塊之訊號線驅 動裝置來作爲顯示裝置的掃描訊號線驅動電路或資料訊號 線驅動電路之下，可有效地縮小顯示部周圍的框緣部的大 小，且可使顯示品質佳。 又，爲了達成上述目的，本發明之資料訊號線驅動電 路，係具有根據由位移暫存器區塊所依次輸出的選擇訊號 來依照影像訊號取樣應傳送至各資料訊號線的影像資料之 取樣部，驅動複數條資料訊號線，其特徵爲： 上述位移暫存器區塊會複數縱續連接按照時脈訊號來 輸出輸入訊號的單位電路，至少具備1系列藉由在各單位 電路所構成的輸出段來依次輸出選擇訊號的位移暫存器， 且隔著與構成該系列的位移暫存器的單位電路不同的其他 電路來配置：構成前面的輸出段之單位電路，及構成其次 的輸出段之單位電路。 如以上所述，本發明的位移暫存器區塊，可有效地削 減位移暫存器的輸出方向所必要的佈局面積，且當位移暫 存器爲複數系列時，亦可解決在系列的不同位移暫存器間 的輸出訊號的延遲偏差的問題。 因此，在使搭載具備如此的位移暫存器區塊之資料訊 號線驅動電路之下，可有效地縮小顯示部周圍的框緣部的 大小，且還能夠使顯示品質佳。 本發明之顯示裝置的特徵係具備： 複數條資料訊號線；及 配置成與上述各資料訊號線交叉的複數條掃描訊號線 -14- (11) 1278816 ;及 對應於上述資料訊號線及掃描訊號線的組 畫素；及 驅動上述各掃描訊號線的掃描訊號線驅動 具有根據由位移暫存器區塊所依次輸出的 依照影像訊號取樣應傳送至各資料訊號線的影 樣部，驅動複數條資料訊號線的資料訊號線驅 上述資料訊號線驅動電路的位移暫存器區 續連接按照時脈訊號來輸出輸入訊號的單位電 備1系列藉由在各單位電路所構成的輸出段來 擇訊號的位移暫存器，且隔著與構成該系列的 的單位電路不同的其他電路來配置：構成前面 單位電路，及構成其次的輸出段之單位電路。 如以上所述，本發明的位移暫存器區塊， 減位移暫存器的輸出方向所必要的佈局面積， 存器爲複數系列時，亦可解決在系列的不同位 的輸出訊號的延遲偏差的問題。 因此，搭載具備如此的位移暫存器區塊的 驅動電路之顯示裝置，可有效地縮小顯示部周 的大小，且亦可使顯示品質佳。 又，本發明之其他目的，特徵及優點，可 的內容來充分得知。又，本發明的長處，可參 確得知。 合來配置的 電路；及 選擇訊號來 像資料之取 動電路； 塊會複數縱 路，至少具 依次輸出選 位移暫存器 的輸出段之 可有效地削 且當位移暫 移暫存器間 資料訊號線 圍的框緣部 由以下記載 照圖面來明 -15- (12) 1278816 【實施方式】 以下，根據圖1〜圖1 6來説明本發明的各實施形態 〇 首先，在各實施形態中針對共通的畫像顯示裝置（顯 示裝置）來進行説明。 如圖2所示，該晝像顯示裝置1具備： 具有配置成矩陣狀的複數個畫素8之畫素陣列2;及 驅動畫素陣列2的複數條資料訊號線SL之資料訊號 線驅動電路3 ;及 驅動晝素陣列2的複數條掃描訊號線GL之掃描訊號 線驅動電路4 ;及 供應電力給兩驅動電路3 4的電源電路5 ;及 供應控制訊號給兩驅動電路3 4的控制電路6。 其中’資料訊號線驅動電路3及掃描訊號線驅動電路 4是與畫素陣列2同樣形成於絕緣基板7上。 在畫素陣列2中設有：複數條資料訊號線S l，及分 別交叉於各資料訊號線SL的複數條掃描訊號線Gl。又， 對應於該等各資料訊號線SL與各掃描訊號線GL的組合 而配設有上述畫素8。.在本畫像顯示裝置丨中，各畫素8 是配置於以隣接的2條資料訊號線SL · SL與隣接的2條 掃描訊號線GL · GL所圍繞的部分。 舉例說明有關畫像顯示裝置1爲液晶顯示裝置時的畫 素8 〇 此情況，如圖3所示，上述畫素8具備： -16- (13) 1278816 場效電晶體S W ;該場效電晶體S W爲開關元件，其 閘極會被連接至掃描訊號線GL，汲極會被連接至資料訊 號線S L ;及 畫素電容Cp;該畫素電容Cp是一方電極會被連接至 該場效電晶體SW的源極。
又，畫素電容Cp的另一端會被連接至全畫素8中共 通的共通電極線。上述畫素電容Cp是由液晶電容CL及 因應所需而附加的輔助電容Cs所構成。
在上述畫素8中，一旦掃描訊號線GL被選擇，則場 效電晶體SW會導通，施加於資料訊號線SL的電壓會被 施加至畫素電容Cp。另一方面，該掃描訊號線GL的選擇 期間終了，而於場效電晶體SW被遮斷的期間，畫素電容 Cp會持續保持遮斷時的電壓。在此，液晶的透過率或反 射率是根據施加於液晶電容CL的電壓來變化。因此，若 選擇掃描訊號線GL，將對應於往該畫素8的影像資料D 之電壓施加至資料訊號線SL的話，則可使該畫素8的顯 示狀態按照影像資料D來變化。 又，上述中，雖是以液晶時爲例來進行説明，但只要 畫素8在顯示選擇的訊號施加於掃描訊號線GL的期間， 按照施加於資料訊號線SL的訊號的値來調整畫素8的亮 度，便可不論是否爲自發光，而使用其他構成的畫素。 控制電路6會輸出顯示畫像（應顯示於畫素陣列2) 的影像訊號DAT。在此，影像訊號DAT會以時間分割來 傳送顯示畫像的各畫素8的顯示狀態之影像資料D。上述 -17- (14) 1278816 控制電路6會以影像訊號DAT作爲供以正確顯示於 陣列2的時序訊號，將時脈訊號S C K及啓動脈衝 SSP與影像訊號DAT —起輸出至資料訊號線驅動電蹄 以及將時脈訊號GCK及啓動脈衝訊號GSP與影像 DAT 一起輸出至掃描訊號線驅動電路4。 掃描訊號線驅動電路4會將電壓訊號等表示是否 擇期間的訊號輸出至各掃描訊號線GL。又，掃描訊 驅動電路4會根據例如由控制電路6所賦予的時脈 GCK或啓動脈衝訊號GSP等的時序訊號來變更輸出 選擇期間的訊號之掃描訊號線GL。藉此，各掃描訊 GL會以預定的時序來依次選擇。 又，資料訊號線驅動電路3會以規定的時序來對 訊號DAT，亦即針對以時間分割而輸入各畫素8的 資料D進行取樣，然後分別予以抽出。又，資料訊 驅動電路3會經由各資料訊號線S L來將對應於各個 資料的輸出訊號予以輸出至對應於掃描訊號線驅動電 所選擇中的掃描訊號線GL的各畫素8。 又，資料訊號線驅動電路3亦可爲相展開影像 DAT的構成。此情況，控制電路6會將自外部輸入 像訊號DAT分割成規定的分割數，作爲分割影像訊 輸入至資料訊號線驅動電路3。若資料訊號線驅動電 按照影像訊號DAT的分割數而形成2分割的話，則 時對傳送至2條影像訊號線的分割影像訊號進行取樣 且，在彩色顯示裝置時，由於2條的影像訊號線會被 畫素 訊號 卜3， 訊號 爲選 號線 訊號 顯示 號線 影像 影像 號線 影像 路4 訊號 .的影 號來 路3 會同 。並 分配 -18- (15) 1278816 至各色系列，因此會同時對傳送至各色系列的2條影像訊 號線的分割影像訊號進行取樣。 另一方面，各畫素8會在選擇對應於自己的掃描訊號 線GL的期間，按照賦予對應於自己的資料訊號線S L的 輸出訊號來調整亮度或透過率等，藉此來決定自己的亮度 。如上述，由於掃描訊號線驅動電路4會依次選擇各掃描 訊號線GL，因此可將畫素陣列2的全畫素8設定成用以 顯示各個影像資料的亮度，而能夠更新顯示至畫素陣列2 的畫像。 以下，針對資料訊號線驅動電路3中所被採用的佈局 來詳細説明。 首先，圖1是表示資料訊號線驅動電路3爲具備1系 列的位移暫存器之構成時的佈局。 資料訊號線驅動電路3.是由： 位移暫存器SR ;及 分別輸入由該位移暫存器SR的各輸出段所依次輸出 的訊號，而處理該輸出之處理電路的複數個波形處理電路 WR ( 1 ) · WR ( 2 ) ........ WR ( n )所構成。 又，位移暫存器SR是由複數個觸.發電路f/F(1) •F/F(2) ........ F/F(n)(單位電路）縱續連接 而構成者’該複數個觸發電路是按照另外輸入的時脈訊號 來輸出輸入脈衝。各觸發電路F/F會構成位移暫存器SR 的1個輸出段。 時脈訊號SCK會被共同輸入各觸發電路F/F中，且 -19- (16) 1278816 m 啓動脈衝訊號S SP會被輸入初段的觸發電路F / F ( 1 )的 輸入端子IN’又，來自觸發電路F/F(i)的輸出端子 OUT的輸出會被輸入次段的觸發電路F/ F ( 2 )的輸入端 子IN及波形處理電路WR ( 1 )的輸入端子ιΝ。又，來自 第2段的觸發電路F/F(2)的輸出端子out的輸出會 被輸入第3段的觸發電路F/F(3)的輸入端子1>^及波 形處理電路WR ( 2 )的輸入端子IN，以後亦相同。 在如此的構成中，若啓動脈衝訊號（輸入訊號）SSP 被輸入位移暫存器S R，則會以該輸入側第1段的觸發電 路F/ F ( 1 )爲初段，各段會以時脈訊號SCK的時序來 依次輸出啓動脈衝訊號SSP。又，以1個觸發電路F/ F 及1個波形處理電路WR來構成驅動1組的資料訊號線 S L之電路區塊。 在此應注視的點是在於輸入由該位移暫存器S R的複 數個觸發電路F/F(l)〜F/F(n)所輸出的各訊號之 複數個波形處理電路WR(1)〜WR(n)的配置位置。如 該圖所示，在圖1的構成中，波形處理電路WR ( 1 )〜 WR (η)會1個1個地被配置於構成位移暫存器SR之縱 續連接的複數個觸發電路F/F(l)〜F/F(n)的各個 間。 亦即，在初段的觸發電路F/F(l)與第2段的觸發 電路F/ F ( 2 )之間配置有輸入初段的觸發電路F/ F ( 1 )的輸出之波形處理電路WR(1)。並且，在第2段的 觸發電路F/F ( 2)與第3段的觸發電路（未圖示）之間 •20- (17) 1278816 配置有輸入第2段的觸發電路f/f(2)的輸出.之波形處 理電路W R ( 2 )。以後亦相同。 在如此的佈局下，由於位移暫存器SR與波形處理電 路WR ( 1 )〜WR ( n )的區塊會排列於同歹|j，因此比圖 1 7所示的習知構成’亦即比在位移暫存器的輸出側（ 垂直方向）’將各波形處理電路WR配置於與位移暫存器 sr不同的列之構成’更能夠削減位移暫存器s R的輸出方 向，亦即垂直方向的佈局面積。又’藉此，更可使畫像顯 示裝置的畫素陣列2的周圍所示的框緣部狹緣化。 就上述波形處理電路WR而言，當影像訊號DAT爲 類比訊號時，例如圖4 ( a ) ( b )、或圖5(a) ( b )所 示，可採用由波形整形電路12，緩衝電路13及取樣電路 14所形成的構成。其中，圖4(a) (b)皆爲黑白顯示用 ，圖4 ( a )爲無相展開，圖4 ( b )爲η相展開時。 又，圖5(a) ( b )皆是類比的影像訊號DAT爲 RGB3色的色資料所構成的彩色顯示用，圖5 ( a )爲無相 展開，圖5 .(b)爲η相展開時。並且，在相展開時與無 相展開時，其不同點是在於藉由緩衝電路13的輸出而動 作之取樣電路14的取樣元件14a的個數，在無枏展開的 黑白時爲1個，在無相展開的彩色時爲3個（RGB )，在 η相展開的黑白時爲n個（配合η條的影像訊號線），在 η相展開的彩色時爲3χη個（RGBxn )，除此以外則相同 ，因此在圖4(b)、圖5(b)中僅顯示取樣電路14的構 成。 -21- (18) 1278816 在波形整形電路12中會調整來自位移暫存器SR所 對應的觸發電路F/F的輸出訊號（選擇訊號）的脈衝寬 ，在緩衝電路1 3中會緩衝脈衝寬所被調變的輸出。然後 ，在取樣電路1 4中會在來自緩衝電路1 3的輸出爲顯示高 位準的期間，對類比的影像訊號DAT進行取樣，而輸出 至資料訊號線SL。
在此，若爲無相展開的黑白顯示，則會由1條的影像 訊號線來取樣影像訊號DAT，然後輸出至1條的資料訊 號線SL。又，若爲η相展開的黑白顯示，則會由η條的 影像訊號線來同時對影像訊號DAT1〜DATn進行取樣， 然後同時輸出至η條的資料訊號線SL。又，若爲無相展 開的彩色顯示，則會由各設置於RGB各色的3條影像訊 號線來同時對影像訊號DAT ( R ) · DAT ( G ) · DAT ( B )進行取樣，然後同時輸出至各色各1條的資料訊號線 SL。又，若爲η相展開的彩色顯示，則會由各n條設置於 RGB各色的3χη條的影像訊號線來同時對影像訊號DAT (R) 1 〜DAT(R) n，DAT(G) 1 〜DAT(G) n，DAT( Β ) 1〜DAT (Β) η進行取樣，然後同時輸出至各色各η 條的資料訊號線SL。. 又，圖4(a) (b)或圖5(a) (b)所示的波形處 理電路WR僅爲類比對應之資料訊號線驅動電路的代表性 波形處理電路，本發明的處理電路並非只限於此。又，在 此雖是由波形整形電路12，緩衝電路13，取樣電路14來 構成，但並非一定全部需要。又，亦可包含位準位移電路 -22· (19) 1278816 等其他的電路。
又’當影像訊號DAT爲數位時，上述波形處理電路 WR，如圖6(a)、圖7、圖8、或圖9所示，可採用由 資料閂鎖電路1 5，數位/類比變換電路（以下稱爲D / a 變換電路）16及輸出電路1 7所形成的構成。其中，圖6 (a )爲無相展開的3位元黑白顯示用，圖7爲^相展開 的3位元黑白顯示用。又，圖8、圖9皆是3位元的影像 訊號DAT爲RGB3色的色資料所構成的彩色顯示用，圖8 爲無相展開，圖9爲η相展開時。
在此，資料閂鎖電路1 5會按照所取樣之數位影像訊 號的位元數而具備3個的資料閂鎖電路元件15a。又，以 資料閂鎖電路1 5，D/ A變換電路1 6及輸出電路1 7所構 成的波形處理單位電路Wra爲1單位，按照影像訊號數 而具備所必要的數量。亦即，在圖6(a)之無相展開的 黑白顯示中，具備1個波形處理單位電路Wra，在圖7所 示之η相展開的黑白顯示中，具備n個波形處理單位電路 WRa。並且，在圖8所示之無相展開的彩色顯示中， RGB 3色的每1色各具備1個波形處理單位電路Wra，在 圖9所示之η相展開的彩色顯示中，RGB3色的每1色各 具備η個的波形處理單位電路WRa。
圖6 ( b )是表示資料閂鎖電路元件1 5 a之代表性的 構成例。在此，資料閂鎖電路元件15a是由：2個NOR 電路，2個AND電路，及1個反相器所構成。其中，輸 入訊號CP在高位準期間，輸出訊號Q與輸出訊號3(Q -23· (20) 1278816 反相）會按照輸入訊號D的高位準/低位準而變 入訊號C P爲低位準期間會持續保持輸入訊號C P 準期間按照輸入訊號D而變化後之輸出訊號Q及 號δ的位準。 因此，資料閂鎖電路1 5是利用輸入訊號CP， 自位移暫存器SR所對應之觸發電路F/ F的輸出 輸出脈衝，以自外部輸入的數位影像訊號DAT作 訊號D，藉此以來自位移暫存器SR所對應之觸發 /F的輸出訊號之輸出脈衝作爲觸發訊號，而將數 訊號DAT取樣於各資料閂鎖電路元件15a。 在D/ A變換電路16中，會按照取樣結果來 個類比電壓，經由輸出電路（輸出緩衝）1 7來將 擇的類比電壓輸出至資料訊號線SL。 在此，若爲無相展開的3位元黑白顯示，則會 波形處理單位電路Wra對3位元的影像訊號DAT 樣，然後輸出至1條的資料訊號線SL。又，若爲 開的3位元黑白顯示，則會在^個的波形處理單 Wra同時對各個3位元的影像訊號DAT1〜DATn 樣’然後同時輸出至η條的資料訊號線S L。·又， 相展開的3位元彩色顯示，則會在設置於rgB各 個波形處理單位電路Wra同時對RGB各色的影 DAT ( R ) · DAT ( G ) · DAT ( B )進行取樣，然
輸出至各色各1條的資料訊號線SL。又，若爲n 的3位元彩色顯示，則會在各η個設置於RGB 化，輸 在高位 輸出訊 亦即來 訊號之 爲輸入 電路F 位影像 選擇1 所被選 在1個 進行取 η相展 位電路 進行取 ζϋ： & >fnr 右爲無 色的3 像訊號 後同時 相展開 各色的 -24- (21) 1278816 3χη個的波形處理單位電路Wra同時對各個3位元的影像 訊號 DAT(R)l 〜DAT(R)n DAT(G)1 〜DAT(G) η · DAT ( B ) 1〜DAT ( B )進行取樣，然後同時輸出至各 色各η條的資料訊號線SL。 又’圖6〜圖9所示的波形處理電路WR僅爲數位對 應之資料訊號線驅動電路的代表性波形處理電路，本發明 的處理電路並非只限於此。又，在此雖是由資料閂鎖電路 15，D/A變換電路16，輸出電路17來構成，但並非一 定全部需要。又，亦可包含位準位移電路及解碼器電路等 其他的電路。 其次’圖10是表示資料訊號線驅動電路3爲具備2 系列的位移暫存器的構成時之佈局。 如圖10所示，資料訊號線驅動電路3是具備： 第1系列的位移暫存器.SR1 ; 第2系列的位移暫存器SR2 ; 分別輸入藉由第1系統的位移暫存器SR1的各輸出 段所依次輸出的訊號，而處理該輸出之處理電路的複數個 波形處理電路WR1〜WR1 ( m);及 分別輸入藉由第2系統的位移暫存器SR2的各輸出 段所依次輸出的訊號，而處理該輸出之處理電路的複數個 波形處理電路WR2〜WR2 ( m )。 第1系列的位移暫存器SR1是由輸入控制訊號的時 脈訊號SCK1及啓動脈衝訊號SSP1的觸發電路F/F1 (1 )· F/F1 ( 2) · ·••…· F/Fl ( m)所構成。第 2 系列 -25- (22) 1278816 的位移暫存器SR2 .是由輸入控制訊號的時脈訊號SCK2及 啓動脈衝訊號SSP2的觸發電路F/F2 ( 1) · F/F2 ( 2) ........F/ F2 ( m )所構成。該等第1系統的位移暫存 器SR1與第2系列的位移暫存器SR2是配置成排列於垂 直方向。此點與圖1 8所示之以往具備2系列的位移暫存 器srl sr2的構成佈局相同。 在此應注視的是與圖1同樣的，在構成第1系列的位 移暫存器SR1之複數個觸發電路F/F1(1)〜F/Fl(m )的各個間，會1個1個地配置波形處理電路WR1 ( 1 ) 〜WR1 (m)中的對應者，且構成第2系列的位移暫存器 SR2之複數個觸發電路F/ F2 ( 1 )〜F/ F2 ( m )的各個 間，會1個1個地配置波形處理電路WR2 ( 1 )〜WR2 ( m )中的對應者。 亦即，在構成第1系列的位移暫存器SR1之初段的 觸發電路F/F1(1)與第2段的觸發電路F/F1(2)之 間配置有輸入初段的觸發電路F/F1(1)的輸出之波形 處理電路WR 1(1)，且於第2段的觸發電路F/F1(2) 與第3段的觸發電路F/F1(3)(未圖示）之間配置有 輸入第2段的觸.發電路F/F1( 2)的輸出之波形處理電 路WR 1 ( 2 )。以後亦相同。並且，在第2系列的位移暫 #^§f.SR2中也是同樣的.。 在如此的佈局下，可比圖1 8所示的以往構成還更能 夠削減垂直方向的佈局面積。又，藉此可使畫像顯示裝置 的畫素陣列2的周圍所示的框緣部更爲狹窄。 -26- 1278816 (23) 接著，利用圖1 1、圖1 2來表示資料訊號線驅動電路 3爲具備2系列的位移暫存器的構成之其他的佈局。 就圖1 1所示的資料訊號線驅動電路3而言，在構成 第1系列的位移暫存器SR1之複數個觸發電路F/F1(1 )〜F / F 1 ( m )的各個間，將構成第2系列的位移暫存 器的複數個觸發電路F/F2(l)〜F/F2(m)予以1個 1個地配置成能夠與相隣的觸發電路F/F所屬的系列交 替。 亦即，在構成第1系列的位移暫存器S R1之初段的 觸發電路F/F1(1)與第2段的觸發電路F/F1(2)之 間’配置有構成第2系列的位移暫存器S R2之初段的觸 發電路F/ F2 ( 1 )，在第1系列的第2段的觸發電路F/ Fl(2)與第3段的觸發電路F/F1(3)(未圖示）之間 ，配置有第2系列的第2.段的觸發電路F/ F2 ( 2 )。以 後，同樣的在構成第1系列的位移暫存器之觸發電路F / F1的啓動脈衝訊號SSP的位移側，交替配置有構成第2 系列的位移暫存器之觸發電路F/ F2。 又，各波形處理電路WR1 WR2是在該等2系列的 位移暫存器的垂直方向，且偏移於觸發電路F/Fl F/ F2的啓動脈衝訊號SSP的位移側的位置上，以波形處理 電路 WR1 ( 1 ) · WR2 ( 1 ) · WR1 ( 2 ) · WR2 ( 2 ) ·… …· WR2 ( m )的順序來配置。 在如此的佈局下，由於第1系列的位移暫存器SR1 與第2系列的位移暫存器SR2會排列成一直線狀，因此 -27- (24) 1278816 在位移暫存器區塊中，於系列間供給輸出訊號的配線長會 一致。其結果，可使輸出訊號的延遲形成均等，可不用在 各系列間加工啓動脈衝訊號SSP等擴大電路規模下防止因 延遲的偏差所造成的顯示品質降低。 又，圖10所示的構成中，由於是使觸發電路F/F1 與波形處理電路WR1及觸發電路F/ F2與波形處理電路 WR2等完全機能相異的電路彼此排列於同列，因此在觸 發電路F/F1與波形處理電路WR1之間及觸發電路F/ F2與波形處理電路WR2之間，當垂直方向的佈局大小不 同時，觸發電路F/ F1與波形處理電路WR1的列及觸發 電路F/ F2與波形處理電路WR2的列之間，有可能會產 生無謂浪費的空間。 相對的，在圖1 1的構成中，即使系列不同，還是會 因爲使相同機能的電路彼此排列於同列，因此在由位移暫 存器SRI SR2所構成的列與由複數個波形處理電路WR1 及複數個波形處理電路WR2所構成的列之間，不會產生 因構成列的各電路間的垂直方向的佈局大小差所造成的無 謂浪費空間。 其’結果，更能削減垂直方向的佈局面積，而使畫像顯 示裝置的畫素陣列2的周圍所示的框緣部更爲狹窄。1 又，於圖12所示的資料訊號線驅動電路3中，在構 成第1系列的位移暫存器SR1之複數個觸發電路F/F1 ( 1 )〜F/ F 1 ( m )的各個間，將構成第2系列的位移暫存 器的複數個觸發電路F/ F2 ( 1 )〜F/ F2 ( m)予以1個 -28- (25) 1278816 1個地配置成能夠與相隣的觸發電路F/ F所屬的系列交 替，且使輸入來自各觸發電路F/Fl F/F2的輸出之各 波形處理電路WR1 WR2配置於所對應之觸發電路F/ F1 • F/ F2的位移側。
亦即，在構成第1系列的位移暫存器SR1的初段的 觸發電路F/F1(1)與第2段的觸發電路F/F1(2)之 間，首先配置有輸入初段的觸發電路F/F1的訊號之波形 處理電路WR1(1)，在其旁邊（位移側）配置有構成第 2系列的位移暫存器SR2之觸發電路F/ F2 ( 1 )，且於 其旁邊（位移側）配置有輸入屬於該第2系列的初段的觸 發電路F/F2(l)的訊號之波形處理電路WR2 ( 1 )。以 後亦相同。
在如此的佈局下，並非只限於第1系列的位移暫存器 SR1與第2系列的位移暫存器SR2，輸入來自該等位移暫 存器SR1 · SR2的輸出訊號之各波形處理電路WR1 · WR2 也會排列成一直線狀。 其結果，在位移暫存器區塊中，可使系列間的輸出訊 號的延遲形成均等，且可在不擴大電路規模下防止因延遲 的偏差所造成的顯示品質降低，.此外與圖10、圖1 1的構 成相較下，最能夠削減垂直方向的佈局面積，而縮小形成 於畫像顯示裝置的畫素陣列2的周圍的框緣部。 在將第1系列的位移暫存器SR1與第2系列的位移 暫存器SR2配置成一直線狀（同列）時，若按照以往的 方式來進行各系列之位移暫存器的配線，則會形成前述圖 -29- (26) 1278816 1 1、圖1 2所示的配線。亦即，和第1系列的位移暫存器 SR1有所關聯的訊號線路徑及和第2系列的位移暫存器 S R 2有所關聯的訊號線路徑會一起被設置於配列有觸發電 路F / F 1 F / F2的觸發電路列的一方側（在此是與位移 暫存器區塊的輸出側呈相反的一側）。 但，若於如此的觸發電路列的一方側設置複數系列的 配線，則佈局上，訊號線彼此的交叉部會必然増加。在圖 11、圖12中是以P來表示訊號線的交叉部。 由於在交叉部P會產生寄生電容，因此恐會有影響位 移暫存器區塊的動作之虞。又，所謂交叉部P的増加是意 指連接複數個金屬層的接觸領域増加，會導致佈局面積増 大。因此，在有效利用水平方向及垂直方向的空間而來謀 求狹緣化時，最好是減少交叉部P。 圖13、圖14是表示可減少上述交叉部P的構成。圖 13爲對應於圖11者，圖14爲對應於圖12者。在圖13、 圖1 4所示的資料訊號線驅動電路3中，於配列有觸發電 路F/ FI F/ F2的觸發電路列的兩側，將訊號線路徑分 開於系列間。在此，將和第1系列的位移暫存器SR1有 所關聯的訊號線路徑（8 0 )設置於與位移暫存器區塊的輸 出側相反的一側，將和第2系列的位移暫存器SR2有所 關聯的訊號線路徑（8 1 )設置於位移暫存器區塊的輸出側 。在形成如此的構成下，可減少訊號線間的交叉部P ’進 而能夠減少全體交叉部P的數量。 例如，若圖1 1與圖13，則於圖1 1的構成中，以虛 •30- (27) 1278816 線所隔開的區畫内會有合計5個的交叉部P。更 ，在連接觸發電路F/F1(1)的輸出端子OUT 路F/F1( 2)的輸入端子IN的配線會與啓動 SSP2的配線，時脈訊號SCK2的配線，及連接觸 /F2(l)的輸出端子OUT及觸發電路F/F2 入端子IN的配線交叉，而形成3個的交叉部I 入觸發電路F/F1(2)的時脈訊號SCK1的配 脈訊號SCK2的配線，及連接觸發電路F/F2 出端子OUT及觸發電路F/F2 (2)的輸入端子 線交叉，而形成2個的交叉部P。 相對的，在圖13中，以虛線所隔開的區畫 部P會被限制形成合計3個。更詳而言之，在 SCK2的配線會與連接觸發電路F/ F2 ( 1 )的 OUT及波形處理電路WR2. ( 1 )的輸入端子IN 叉，而形成1個的交叉部P，且於連接觸發電路 )的輸出端子OUT及波形處理電路WR1 (2)的 IN的配線.會與時脈訊號SCK2的配線，及連接觸 /F2(l)的輸出端子OUT及觸發電路F/F2 入端子IN的配線交叉，而形成2個的交叉部P。 又，若比較圖12與圖1 4，則於圖12的構 虛線所隔開的區畫内具有與圖1 1同樣合計5個 P’但在圖14中’以虛線所隔開的區畫内的交叉 被限制形成爲合計4個。更詳而言之，在波形 WR2 ( 1 )及波形處理電路WR1 ( 2 )的各輸出竞
詳而言之 及觸發電 脈衝訊號 g發電路F (2 )的輸 >，且於輸 線會與時 (1 )的輸 • IN的配 内的交叉 時脈訊號 輸出端子 的配線交 F/ F1 (2 輸入端子 f發電路F (2 )的輸 成中，以 的交叉部 部P則會 處理電路 詰子OUT -31 - (28) 1278816 與所對應的資料訊.號線SL連接的各配線會與時 SCK2的配線，及連接觸發電路F/ F2 ( 1 )的輸 OUT及觸發電路F/ F2 ( 2 )的輸入端子IN的配線 而形成4個交叉部p。 如以上所述，在本實施形態中，於資料訊號線 路3的位移暫存器區塊中所採用的佈局是在構成前 出段的觸發電路F/ F與觸發電路F/ F之間配置 列的位移暫存器動作無關之處理位移暫存器的輸出 處理電路WR或屬於不同的系列之觸發電路F/F。 因此，採用如此的位移暫存器區塊的構成與採 的位移暫存器區塊的構成相較之下，更能夠削減在 存器的輸出方向所必要的佈局面積。 又，在此雖是具備複數系列的位移暫存器，亦 2系列的構成，但亦可形成3系列以上。又，因應 亦可將如此的位移暫存器區塊適用於掃描線驅動電 ，於以上所述的説明中，在配置與該系列的位移暫 作無關，亦即處理位移暫存器的輸出之波形處理電 或屬於不同的系列之觸發電路F/F時，會均等配 觸發電路F/ F之間，但並非只限於此。 又，圖2的畫像顯示裝置1中，雖是經由控制 來輸入影像訊號DAT，但在輸入無相展開的數位 或另外設置類比資料處理電路（未圖示）時，不經 電路6來從外部直接輸入。 在圖2中，雖是同時將畫素陣列2與資料訊號 脈訊號 出端子 交叉， 驅動電 後的輸 與該系 之波形 用以往 位移暫 即形成 所需， 路。又 存器動 路 WR 置於各 電路6 資料時 由控制 線驅動 -32- (29) 1278816 電路3及掃描訊號線驅動電路4形成於形成有畫素8的絕 緣基板7上，但亦可在分別形成後，連接形成有該等的基 板。 在追求上述各驅動電路之製造成本的降低或安裝成本 @ _低時’最理想是在同一基板上形成畫素陣列2與上述 各驅動電路3 4，亦即集成式形成。又，此情況，由於在 分別予以形成後，不需要分別予以連接，因此亦可提高其 可靠度。 &下’簡單說明有關集成式形成的畫像顯示裝置1的 ~例’亦即以多晶矽薄膜電晶體來構成上述畫素陣列2及 上述各驅動電路3 4的主動元件時之電晶體的構造及其 製造方法。 亦即，在圖1 5 ( a )所示的玻璃基板5 1上，如圖i 5 (b )所示，非晶質矽薄膜5 2會被堆積。又，如圖1 5 ( c )所示’在該非晶質矽薄膜52上照射準分子雷射，藉此 來使非晶質矽薄膜52變化成多晶矽薄膜53。 又，如圖1 5 ( d )所示，使多晶矽薄膜53形成所期 ^的形狀’如圖15(e)所示，在上述多晶矽薄膜53上 形成由二氧化矽所構成的閘極絕緣膜5 4。 又，圖15(f)中，在閘極絕緣膜54上，藉由鋁等 來形成薄膜電晶體的閘極電極5 5之後，在圖1 5 ( g )及 tt 1 5 ( h )中，於形成薄膜電晶體的源極汲極領域的領 域5 6及5 7注入雜質。在此，於n型領域5 6中注入磷， 於Ρ型領域57中注入硼。並且，在一方的領域中注入雜 -33· (30) 1278816 質之前，由於剩下的領域會被光阻劑5 8所覆蓋，因 可於所期望的領域中注入雜質。 又，如圖1 5 ( i )所示，在上述閘極絕緣膜54及 電極55上堆積由二氧化矽或氮化矽等所構成的層間 膜59，如圖1 5 ( j )所示，在開鑿接觸孔60之後， 1 5 ( k )所示，形成鋁等的金屬配線6 1。 藉此，如圖1 6所示，可形成以絕緣性基板上的 矽薄膜作爲活性層的順交錯（上部閘極）構造的薄膜 體。又，同圖是表示n-ch的電晶體例，在上述n型 5 6中，以能夠將閘極電極5 5下部的多晶矽薄膜5 3 於玻璃基板51的表面方向之方式而配置的領域56a · 的一方會形成源極領域，另一方會形成汲極領域。 如此，藉由使用多結晶薄膜電晶體，可在與畫素 同一基板上且大致同一製造過程來構成具有實用性的 能力之資料訊號線驅動電路3及掃描訊號線驅動電路 並且，以上所述的例子雖是以該構造的薄膜電晶體爲 進行說明，但例如亦可使用逆交錯構造等的其他構造 結晶薄膜電晶體來取得約同様的效果。 在此，從上述圖.1 5 ( a )至圖1 5 ( k )爲止的過 ，製程的最高温度爲閘極絕緣膜形成時的600 °C，因 如可使用美國「Corning公司」的1 73 7玻璃等的高耐 玻璃來作爲基板5 1。 如此，在600 □以下來形成多晶矽薄膜電晶體之 可使用便宜且大面積的玻璃基板來作爲絕緣基板。其 此僅 閘極 絕緣 如圖 多晶 電晶 領域 夾持 56b 陣列 驅動 4 〇 例來 之多 程中 此例 熱性 結果 -34· (31) 1278816 ，可實現便宜且顯示面積大的畫像顯示裝置i。 又，畫像顯示裝置1爲液晶顯示裝置時，會更隔著別 的層間絕緣膜來形成透過電極（透過型液晶顯示裝置時） 或反射電極（反射型液晶顯示裝置時）。
如以上所示，本發明的位移暫存器區塊係按照時脈訊 號來輸出輸入訊號的單位電路會被複數縱續連接，至少具 備1系列藉由在各單位電路所構成的輸出段來依次輸出選 擇訊號的位移暫存器，其特徵爲： 隔著與構成該系列的位移暫存器的單位電路不同的其 他電路來配置：構成前面的輸出段之單位電路，及構成其 次的輸出段的單位電路。 在此，上述其他電路，例如可爲：輸入來自構成該系 列的位移暫存器的單位電路的輸出，而處理該輸出之處理 電路，或構成系列的不同位移暫存器之單位電路。
在上述構成中，縱續連接而構成1系列的位移暫存器 的複數個單位電路之單位電路間會配置與該位移暫存器的 動作無關之其他的電路。 因此，在採用如此的位移暫存器區塊的構成之下，與 採用以往的位移暫存器區塊的構成時相較之下，亦即與以 往的構成在位移暫存器的輸出側以能夠沿著位移暫存器之 方式而並列配置的其他電路群會分散配置於單位電路間的 構成相較之下，更能夠削減在位移暫存器的輸出方向所必 要的佈局面積。 上述其他電路，例如可爲：輸入來自構成該系列的位 -35- (32) 1278816 移暫存器的單位電路的輸出，而處理該輸出之處理電路， 或構成系列的不同位移暫存器之單位電路。 特別是在構成1系列的位移暫存器的單位電路間，配 置不同系列的位移暫存器的單位電路之下，系列的不同位 移暫存器會設置於同一直線上。 因此，不會如將系列的不同位移暫存器排列配置於各 位移暫存器的輸出方向之構成那樣，會因供給輸出訊號的 距離差，而造成在各位移暫存器的輸出訊號間產生延遲的 偏差。 又，上述其他電路可爲：輸入來自構成該系列的位移 暫存器的單位電路的輸出，而處理該輸出之處理電路，及 構成系列的不同位移暫存器之單位電路，以及輸入來自構 成該系列的不同位移暫存器的單位電路的輸出，而處理該 輸出之處理電路。 在如此的構成中，複數系列的位移暫存器會被配置成 一直線狀，且處理來自構成該等位移暫存器的各單位電路 的輸出訊號之處理電路也會配置於一直線上，因此在採用 該位移暫存器區塊的構成之下，可解決在系列的不同位移 暫存器間之輸出訊號的延遲偏差問題，且更能有效地削減 在位移暫存器的輸出方向所必要的佈局面積。 又，在本發明的位移暫存器區塊中，有關各系列的位 移暫存器的訊號線路徑，最好是以能夠位於構成複數系列 的位移暫存器的單位電路列的兩側之方式來分開設置於系 列間。 -36- (33) 1278816 在複數系列的位移暫存器配置成一直線狀的構成中， 由於聯繫各系列的單位電路彼此的訊號線會交叉，因此會 在該交叉處產生寄生電容，但因爲是在構成複數系列的位 移暫存器的單位電路列的兩側，將訊號線分開於系列間， 所以可減少訊號線的交叉部，而使能夠縮小寄生電容所造 成的相互影響。 又，所謂交叉部增加是意指連接複數個金屬層的接觸 領域也會増加，這將會導致佈局面積増大。因此，在減少 交叉部之下，可有效利用水平方向及垂直方向的空間，且 能夠謀求狹緣化。 又，如上述，本發明的訊號線驅動電路具備位移暫存 器區塊，其特徵是在利用由該位移暫存器區塊所依次輸出 的選擇訊號來驅動複數條訊號線的訊號線驅動電路中，具 備上述本發明的位移暫存器.區塊。 如前述，本發明的位移暫存器區塊可有效地削減位移 暫存器的輸出方向上所需的佈局面積，且當位移暫存器爲 複數系列時，亦可解決在系列的不同位移暫存器間之輸出 訊號的延遲偏差問題。 因此，在採用具備如此的位移暫存器區塊的訊號線驅 動裝置來作爲顯示裝置的掃描訊號線驅動電路或資料訊號 線驅動電路之下，可有效地縮小顯示部周圍的框緣部的大 小，且可使顯不品質形成佳。 又’如以上所述’本發明的資料訊號線驅動電路爲驅 動複數條資料訊號線的資料訊號線驅動電路，其特徵是在 -37- (34) 1278816 具有根據由位移暫存器區塊所依次輸出的選擇訊號來依照 影像訊號取樣應傳送至各資料訊號線的影像資料之取樣部 的資料訊號線驅動電路中，具備上述本發明的位移暫存器 區塊。 如前述，本發明的位移暫存器區塊可有效地削減位移 暫存器的輸出方向上所需的佈局面積，且當位移暫存器爲 複數系列時，亦可解決在系列的不同位移暫存器間之輸出 訊號的延遲偏差問題。 因此，在使搭載具備如此的位移暫存器區塊的資料訊 號線驅動電路下，可有效地縮小顯示部周圍的框緣部大小 ，且可使顯示品質形成佳。 特別是在資料訊號線驅動電路中，上述取樣部會針對 按照資料訊號線的配列順序而分割的各分割影像訊號，以 相同的時序來取樣影像訊號，於進行如此相展開的構成中 ，根據畫素間距等而規定的單位電路的配置間距會變廣， 可充分確保水平方向的空間，因此能夠非常有效地與位移 暫存器區塊的構成組合。 在具備本發明的位移暫存器區塊的資料線驅動電路中 ，當影像訊號爲類比訊號時，上述處理電路可由波形整形 電路、緩衝電路、取樣電路、及位準位移電路的其中至少 一種所構成。當影像訊號爲類比訊號時，該等電路群爲取 樣傳送至影像訊號線的影像訊號時所必要的電路。 又，具備本發明的位移暫存器區塊的資料線驅動電路 中，當影像訊號爲數位訊號時，上述處理電路可由資料閂 -38- (35.) 1278816 鎖電路、數位/類比變換電路、輸出電路、位準位移電路 、及解碼器電路的其中至少一種所構成。當影像訊號爲數 位時，該等電路群爲取樣傳送至影像訊號線的影像訊號時 所必要的電路。 又，於構成位移暫存器的單位電路間配置如此的處理 電路之佈局中，構成處理電路的所有電路不必收在單位電 路的垂直方向的尺寸内，至少處理電路的一部份會與單位 電路並列配置於水平方向，可縮小資料訊號線驅動電路全 體的垂直方向的尺寸。 如以上所述，本發明之顯示裝置的特徵是具備： 複數條資料訊號線；及 配置成與上述各資料訊號線交叉的複數條掃描訊號線 ;及 對應於上述資料訊號線及掃描訊號線的組合來配置的 畫素（及 驅動上述各掃描訊號線的掃描訊號線驅動電路；及 將按照.對應於上述各資料訊號線而設置的取樣部的取 樣結果之訊號輸出至上述資料訊號線的資料訊號線驅動電 路； 又，上述資料訊號線驅動電路爲上述本發明的資料訊 號線驅動電路。 如前述，本發明的位移暫存器區塊可有效地削減位移 暫存器的輸出方向.上所需的佈局面積，且當位移暫存器爲 複數系列時，亦可解決在系列的不同位移暫存器間之輸出 -39- (36) 1278816 訊號的延遲偏差問題。 因此，搭載具有如此的位移暫存器區塊的資料訊號線 驅動電路而成的顯示裝置可有效地縮小顯示部周圍的框緣 部大小，且可形成良好的顯示品質。 又，於追求製造成本的降低時，上述畫素、資料訊號 線驅動電路及掃描訊號線驅動電路最好是形成於同一基板 上。 若利用如此的構成，則由於資料訊號線驅動電路及掃 描訊號線驅動電路會形成於與畫素同一基板上，因此比在 分別形成於各基板後再連接各基板時還要能夠降低各驅動 電路的製造成本及安裝成本。 又，構成上述畫素、資料訊號線驅動電路及掃描訊號 線驅動電路的主動元件可爲多晶矽薄膜電晶體。 若利用如此的構成，則比使用單結晶矽電晶體來形成 上述主動元件時還要能夠擴大基板的大小。其結果，不僅 消耗電力會減少，而且可以低成本來製造畫面廣的顯示裝 置。 又，上述主動元件可於600°C以下的製程形成於玻璃 基板上。若利用該構成，則由於主動元件會在600 °C以下 的製程製造，因此可將主動元件形成於玻璃基板上。其結 果，不僅消耗電力會減少，而且可以低成本來製造畫面廣 的顯示裝置。 以上所述的具體實施形態或實施例主要是用以說明本 發明的技術内容，但並非只限於如此的具體例，只要不脫 -40· (37) 1278816 離本發明的主旨及申請專利範圍所記載的技術範g$ 實施其他各種的變更。 【圖式簡單說明】 圖1是表示本發明之一實施形態，亦即資料訊號線驅 動電路的要部佈局方塊圖。 圖2是表示包含上述資料訊號線驅動電路的畫f象顯$ 裝置的要部構成方塊圖。
圖3是表示設置於上述畫像顯示裝置的畫素的槪略構 成電路圖。 圖4(a)、圖4(b)皆是表示上述資料訊號線驅動 電路的波形處理電路之一構成例的電路圖，更詳而言之， 圖4(a)是表示影像訊號爲類比訊號，且爲黑白無相展 開時，圖4 ( b )是表示影像訊號爲類比訊號，且爲黑白^ 相展開時。 圖5(a)、圖5(b)皆是表示上述資料訊號線驅動 電路的波形處理電路之一構成例的電路圖，更詳而言之， 圖5 ( a )是表示影像訊號爲類比訊號，且爲彩色無相展 開時’圖5 ( b )是表示影像訊號爲類比訊號，且爲彩色n 相展開時。 圖6(a)是表示上述資料訊號線驅動電路的波形處 理電路之一構成例的電路圖，更詳而言之，影像訊號爲3 位元的數位訊號’且爲黑白無相展開無時，圖6 ( b )是 表示構成圖6 ( a )的波形處理電路的資料閂鎖電路之資 -41 - (38) !278816 料閂鎖電路元件的構成例的電路圖。 圖7是表示上述資料訊號線驅動電路的波形處裡電$ 之〜構成例的電路圖，更詳而言之，影像訊號爲3位$ @ 數位訊號，且爲黑白η相展開時。 圖8是表示上述資料訊號線驅動電路的波形處理_ # 之一構成例的電路圖，更詳而言之，影像訊號爲3位元@ 數位訊號，且爲彩色無相展開時。 圖9是表示上述資料訊號線驅動電路的波形處藥電@ 之一構成例的電路圖，更詳而言之，影像訊號爲3位元的 數位訊號，且爲彩色η相展開時。 圖1 〇是表示本發明之其他實施形態，亦即資料訊號 線驅動電路的要部佈局方塊圖。 圖1 1是表示本發明之其他實施形態，亦即資料訊號 線驅動電路的要部佈局方塊圖。 圖1 2是表示本發明之其他實施形態，亦即資料訊號 線驅動電路的要部佈局方塊圖。 圖1 3是袠示本發明之其他實施形態，亦即資料訊號 線驅動電路的要部佈局方塊圖。 ' 圖1 4是袠示本發明.之其他實施形態，亦即資料訊號 線驅動電路的要部佈局方塊圖。 圖15(a)〜圖15(k)是表示構成上述畫像顯示裝 置之薄膜電晶體的製程，亦即表示各過程之基板剖面的過 程剖面圖。 圖1 6是表示上述薄膜電晶體的構造剖面圖。 -42 - (39) 1278816 圖17是表示以往的資料訊號線驅動電路的要部佈局 方塊圖。 圖1 8是表示以往的資料訊號線驅動電路的要部之其 他佈局的方塊圖。 圖1 9是用以說明畫素陣列之相展開後驅動時，相展 開數與必要的電路區塊數及分配於電路區塊的配置之空間 的關係圖。 圖20是表示包含上述資料訊號線驅動電路的畫像顯 示裝置的要部構成方塊圖。 〔符號之說明.〕 1:畫像顯示裝置（顯示裝置） 2 :畫素陣列 3 :資料訊號線驅動電路（訊號線驅動電路） 4 =掃描線驅動電路（訊號線驅動電路） 7 :絕緣基板 8 :畫素 1 4 :取樣電路（取樣部） 15 :資料閂鎖電路部（取樣部） F/F :觸發電路（單位電路） :掃描訊號線 SL •資料訊號線 SR ··位移暫存器 SR1 :第1系列的位移暫存器 -43- (40)1278816 SR2 :第2系列的位移暫存器 WR :波形處理電路（處理電路）
-44-

Claims (1)

  1. (1) 1278816 拾、申請專利範圍 1 · ~種位移暫存器區塊，係按照時脈訊號來輸出輸 入訊號的單位電路會被複數縱續連接，至少具備1系列藉 由在各單位電路所構成的輸出段來依次輸出選擇訊號的位 移暫存器，其特徵爲： 隔著與構成該系列的位移暫存器的單位電路不同的其 他電路來配置：構成前面的輸出段之單位電路，及構成其 次的輸出段的單位電路。 2 ·如申請專利範圍第1項之位移暫存器區塊，其中 上述單位電路爲觸發電路。 3.如申請專利範圍第1項之位移暫存器區塊，其中 上述其他電路爲輸入來自構成該系列的位移暫存器的單位 電路的輸出，而處理該輸出。 4 ·如申請專利範圍第· 1項之位移暫存器區塊，其中 上述其他電路爲構成系列的不同位移暫存器之單位電路。 5 ·如申請專利範圍第1項之位移暫存器區塊，其中 上述其他電路爲： 輸入來自構成該系列的位移暫存器的單位電路的輸出 ，而處理該輸出之處理電路；及 構成系列的不同位移暫存器之單位電路；以及 輸入來自構成該系列的不同位移暫存器的單位電路的 輸出，而處理該輸出之處理電路。 6.如申請專利範圍第4或5項之位移暫存器區塊， 其中與各系列的位移暫存器關聯的訊號線路徑會以能夠位 -45- (2) 1278816 於構成複數系列的位移暫存器的單位電路列的兩側之方式 來分開設置於系列間。 7. —種訊號線驅動電路，係具備位移暫存器區塊， 利用由該位移暫存器區塊所依次輸出的選擇訊號來驅動複 數條訊號線，其特徵爲： 上述位移暫存器區塊會複數縱續連接按照時脈訊號來 輸出輸入訊號的單位電路，至少具備1系列藉由在各單位 電路所構成的輸出段來依次輸出選擇訊號的位移暫存器， 且隔著與構成該系列的位移暫存器的單位電路不同的其他 電路來配置：構成前面的輸出段之單位電路，及構成其次 的輸出段之單位電路。 8 · —種資料訊號線驅動電路，係具有根據由位移暫 存器區塊所依次輸出的選擇訊號來依照影像訊號取樣應傳 送至各資料訊號線的影像資料之取樣部，驅動複數條資料 訊號線，其特徵爲： 上述位移暫存器區塊會複數縱續連接按照時脈訊號來 輸出輸入訊號的單位電路，至少具備1系列藉由在各單位 電路所構成的輸出段來依次輸出選擇訊號的位移暫存器， 且隔著與構成該系列.的位移暫存器的單位電路不同的其他 電路來配置：構成前面的輸出段之單位電路，及構成其次 的輸出段之單位電路。 9.如申請專利範圍第8項之資料訊號線驅動電路， 其中上述取樣部爲針對按照資料訊號線的配列順序而分割 的各分割影像訊號來以同樣的時序取樣影像資料。 -46· 1278816 (3) 1 〇·如申請專利範圍第8項之資料訊號線驅動電路， 其中影像訊號爲類比訊號，上述其他電路爲輸入來自構成 該系列的位移暫存器的單位電路的輸出，而處理該輸出之 波形整形電路，緩衝電路，取樣電路，及位準位移電路的 其中至少一種所構成。
    π ·如申請專利範圍第8項之資料訊號線驅動電路， 其中影像訊號爲數位訊號，上述其他電路爲輸入來自構成 該系列的位移暫存器的單位電路的輸出，而處理該輸出之 資料閂鎖電路，數位/類比變換電路，輸出電路，位準位 移電路’及解碼器電路的其中至少一種所構成。 12. —種顯示裝置，其特徵係具備： 複數條資料訊號線；及 配置成與上述各資料訊號線交叉的複數條掃描訊號線 ;及
    對應於上述資料訊號線及掃描訊號線的組合來配置的 畫素；及 驅動上述各掃描訊號線的掃描訊號線驅動電路·，及 具有根據由位移暫存器區塊所依次輸出的選擇訊號來 依照影像訊號取樣應傳送至各資.料訊號線的影像資料之取 樣部，驅動複數條資料訊號線的資料訊號線驅動電路； 上述資料訊號線驅動電路的位移暫存器區塊會複數縱 續連接按照時脈訊號來輸出輸入訊號的單位電路，至少具 備1系列藉由在各單位電路所構成的輸出段來依次輸出選 擇訊號的位移暫存器，且隔著與構成該系列的位移暫存器 -47- (4) 1278816 的單位電路不同的其他電路來配置：構成前面的輸出段之 單位電路，及構成其次的輸出段之單位電路。 13. 如申請專利範圍第12項之顯示裝置，其中上述 資料訊號線驅動電路與掃描訊號線驅動電路爲形成於與上 述畫素同一基板上。
    14. 如申請專利範圍第13項之顯示裝置，其中構成上 述畫素，上述資料訊號線驅動電路，及掃描訊號線驅動電 路的主動元件爲多晶矽薄膜電晶體。 15·如申請專利範圍第14項之顯示裝置，其中上述主 動元件爲使用600 °C以下的製程來形成於玻璃基板上。
    •48-
TW092132449A 2002-11-22 2003-11-19 Shift register block, and data signal line driving circuit and display device using the same TWI278816B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002340044A JP2004177433A (ja) 2002-11-22 2002-11-22 シフトレジスタブロック、それを備えたデータ信号線駆動回路及び表示装置

Publications (2)

Publication Number Publication Date
TW200410193A TW200410193A (en) 2004-06-16
TWI278816B true TWI278816B (en) 2007-04-11

Family

ID=32321936

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092132449A TWI278816B (en) 2002-11-22 2003-11-19 Shift register block, and data signal line driving circuit and display device using the same

Country Status (5)

Country Link
US (1) US7791581B2 (zh)
JP (1) JP2004177433A (zh)
KR (3) KR100710416B1 (zh)
CN (1) CN1503274B (zh)
TW (1) TWI278816B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI411988B (zh) * 2008-11-21 2013-10-11 Innolux Corp 寄存器電路及顯示裝置電路

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871687B1 (ko) * 2004-02-11 2008-12-05 삼성전자주식회사 서브 샘플링 모드에서 디스플레이 품질을 개선한 고체촬상 소자 및 그 구동 방법
JP4824922B2 (ja) * 2004-11-22 2011-11-30 株式会社 日立ディスプレイズ 画像表示装置及びその駆動回路
US7432737B2 (en) * 2005-12-28 2008-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
KR20070080933A (ko) * 2006-02-09 2007-08-14 삼성전자주식회사 표시 장치, 이를 위한 구동 장치 및 방법
US9626900B2 (en) 2007-10-23 2017-04-18 Japan Display Inc. Electro-optical device
JP5191286B2 (ja) * 2007-11-09 2013-05-08 株式会社ジャパンディスプレイウェスト 電気光学装置
TWI492201B (zh) * 2007-10-23 2015-07-11 Japan Display Inc 光電裝置
US20110001752A1 (en) * 2008-03-19 2011-01-06 Yuuki Ohta Display panel drive circuit, liquid crystal display device, and method for driving display panel
CN102804256B (zh) * 2010-06-01 2015-02-25 夏普株式会社 显示装置
CN102543009A (zh) * 2010-12-27 2012-07-04 上海天马微电子有限公司 一种液晶显示器及其终端设备
US20130027416A1 (en) * 2011-07-25 2013-01-31 Karthikeyan Vaithianathan Gather method and apparatus for media processing accelerators
CN111695547B (zh) 2020-06-30 2022-08-30 厦门天马微电子有限公司 显示面板和显示装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06101235B2 (ja) 1986-02-18 1994-12-12 松下電子工業株式会社 半導体集積回路装置
JPH02312099A (ja) * 1989-05-26 1990-12-27 Nec Ic Microcomput Syst Ltd シフトレジスタ
JP2892444B2 (ja) * 1990-06-14 1999-05-17 シャープ株式会社 表示装置の列電極駆動回路
JP3240681B2 (ja) 1992-04-24 2001-12-17 セイコーエプソン株式会社 アクティブマトリクスパネルの駆動回路及びアクティブマトリクスパネル
JPH0682754A (ja) 1992-07-16 1994-03-25 Toshiba Corp アクティブマトリクス型表示装置
JPH08212793A (ja) 1994-11-29 1996-08-20 Sanyo Electric Co Ltd シフトレジスタおよび表示装置
JPH08297475A (ja) * 1995-04-26 1996-11-12 Citizen Watch Co Ltd 液晶表示装置およびその駆動方法
JPH10307543A (ja) 1997-03-03 1998-11-17 Toshiba Corp 駆動回路一体型表示装置
TW440742B (en) * 1997-03-03 2001-06-16 Toshiba Corp Flat panel display device
TW418338B (en) 1997-03-03 2001-01-11 Toshiba Corp Display apparatus with monolithic integrated driving circuit
GB9706943D0 (en) * 1997-04-04 1997-05-21 Sharp Kk Active matrix device circuits
JPH10340067A (ja) 1997-06-06 1998-12-22 Fuji Electric Co Ltd 液晶表示制御駆動回路
JP3364114B2 (ja) 1997-06-27 2003-01-08 シャープ株式会社 アクティブマトリクス型画像表示装置及びその駆動方法
KR100299610B1 (ko) * 1998-06-24 2001-11-30 김영환 소오스 드라이버 아이시의 전원 세이빙 회로
JP2000020029A (ja) 1998-06-30 2000-01-21 Toshiba Corp 液晶表示装置
JP3473745B2 (ja) * 1999-05-28 2003-12-08 シャープ株式会社 シフトレジスタ、および、それを用いた画像表示装置
TW538400B (en) * 1999-11-01 2003-06-21 Sharp Kk Shift register and image display device
JP3588020B2 (ja) * 1999-11-01 2004-11-10 シャープ株式会社 シフトレジスタおよび画像表示装置
US6702407B2 (en) * 2000-01-31 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Color image display device, method of driving the same, and electronic equipment
JP4831872B2 (ja) 2000-02-22 2011-12-07 株式会社半導体エネルギー研究所 画像表示装置の駆動回路、画像表示装置及び電子機器
US7301520B2 (en) 2000-02-22 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Image display device and driver circuit therefor
JP3835113B2 (ja) 2000-04-26 2006-10-18 セイコーエプソン株式会社 電気光学パネルのデータ線駆動回路、その制御方法、電気光学装置、および電子機器
JP2002203397A (ja) 2000-10-24 2002-07-19 Alps Electric Co Ltd シフトレジスタ回路、表示装置およびイメージセンサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI411988B (zh) * 2008-11-21 2013-10-11 Innolux Corp 寄存器電路及顯示裝置電路

Also Published As

Publication number Publication date
CN1503274A (zh) 2004-06-09
KR20060032612A (ko) 2006-04-17
JP2004177433A (ja) 2004-06-24
CN1503274B (zh) 2010-04-28
KR100939270B1 (ko) 2010-01-29
KR20040045353A (ko) 2004-06-01
TW200410193A (en) 2004-06-16
US7791581B2 (en) 2010-09-07
KR20060028725A (ko) 2006-03-31
KR100710416B1 (ko) 2007-04-24
US20040100436A1 (en) 2004-05-27

Similar Documents

Publication Publication Date Title
KR100939270B1 (ko) 시프트 레지스터 블록 및 이를 구비한 데이터 신호선구동회로와 표시장치
US6380919B1 (en) Electro-optical devices
US5485293A (en) Liquid crystal display including color triads with split pixels
US20050275610A1 (en) Liquid crystal display device and driving method for the same
CN102566176B (zh) 显示衬底、显示面板和显示装置
KR100704817B1 (ko) 액정 패널 및 액정 표시 장치
JP3622592B2 (ja) 液晶表示装置
JPH1010546A (ja) 表示装置およびその駆動方法
US8395742B2 (en) Liquid crystal display
JPH09307839A (ja) 表示装置および該表示装置の駆動方法並びに駆動回路
US20040041769A1 (en) Display apparatus
TW200307232A (en) Driving circuit and display device using same
US7202846B2 (en) Signal line drive circuit and display device using the same
KR100825104B1 (ko) 액정 표시 장치
JP2008026377A (ja) 画像表示装置
KR100973814B1 (ko) 액정 표시 장치
JP2002311912A (ja) 表示装置
JPS62168115A (ja) 液晶表示装置
JPH03150593A (ja) カラー液晶ディスプレイパネル
CN117037721A (zh) 电子纸显示装置、显示面板和显示装置
JPH06348231A (ja) 液晶表示装置
JPH0640252B2 (ja) カラー画像表示装置
JPH1048594A (ja) アクティブマトリックス表示装置およびその駆動方法
JPH03171116A (ja) カラー液晶ディスプレイ装置
JPH04324491A (ja) 液晶表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees