TWI274166B - Semiconductor test apparatus for simultaneously testing plurality of semiconductor devices - Google Patents

Description

1274166 ， 九、發明說明： 【發明所屬之技術領域】 本發明一般相關於用以同時測試複數個半導體元件的一 半導體測試裝置，尤其相關於用以同時測試複數個半導體 兀件的半導體測試裝置，其主要執行記憶體測試中最重要 且需最長測試時間的單元及核心測試及一直流電測試，但 不包括習用記憶體模組或記憶體元件中具複雜功能的記憶 體測試（例如一交流電邊際測試或時序產生器），尤其在一使 • 用測試圖案的功能測試中簡化習用自動化測試設備的構 造，及利用一可程式單元，其中在一晶片上實施如圖案產 生或比較或#號施加等功能，藉此使一半導體測試裝置小 型化且降低其製造成本。 【先前技術】 通常，一記憶體測試器的設計及研發係根據一記憶體器 件的狀況，尤其是佔記憶體器件中絕大部分的動態隨機存 取記憶體（DRAM)的研發狀況。最近，DRAM已進展到具延 伸資料輸出（EDO)功能的DRAM、同步DRAM (SDRAM)、記 憶體匯流排（Rambus) DRAM (RDRAM)，及後來的雙倍速率 (DDR) DRAM。 為測試此類DRAM，一記憶體測試器亦需高速及高精確 度以對應記憶體的高速。此外，測試期間會隨著記憶體容 量增加而增加，俾測試速度亦必須增加。此外，亦必須實 施小型且合經濟效益的記憶體測試器以降低測試成本。 通常，一記憶體測試器係用來測試及檢查一記憶體元件 102142-950921.doc 1274166 !— • (或實施成單線記憶體模組形式或雙線記憶體模組形式的 記憶體模組）的裝置。此一記憶體測試器判定一記憶體模組 或記憶體元件安裝入實際電腦系統前，是否在該記憶體模 組或記憶體元件中存在一功能缺陷等。 一記憶體測試器可分成硬體記憶體測試器及在個人電腦 (P C)環境中執行的軟體診斷程式。然而，由於軟體診斷程 式診斷實際電腦中安裝及使用的記憶體模組或元件的狀 怨’因此硬體記憶體測試器主要係用在半導體記憶體製程 鲁 中。 此硬體屺憶體測試器可分成稱為自動式測試設備（ate) 的高階測試器、中間範圍記憶體測試器，及一低階記憶體 測試器。 。在圖1中，以示意 習用典型記憶體測 ATE通常用以執行一記憶體測試過程 圖說明一半導體測試裝置，其可視為一 試器。

十如：1所示，-習用半導體記憶體測試裝置100包括：一 電源單元110，用以供應電源電壓到-待測的半導體元件 (模組或元件）180;一驅動器120，用以輸入—信號到半導體 凡件80的知入早凡，一比較器13〇，用以比較半導體元件 ::單元輸出的一信號與一預期信號;一圖案產生器 安）及人料㈣4元件18G的—信料（測試圖 乂及：：期信號；一時序產生器15。，用以產生應用時序 用万“争以到半導體元件180的信號；及：， (ΓΡΙ]) ..η . y 现，及一中央處理單元 ，/、系—用以控制上述電路的控制II。CPU 160 102142-950921.doc 1274166 年2日修(更)正本 =成從-外部儲存器件讀取1試程式，產生及判定一 Γ信號（測試圖案）’同時使用作業系統_分析該測試程 及執行—預設測試。在測試裝置10G中，有時可安裝一 :開的直流電(DC)測試電路17。以執行一 dc測試，如輸出 早7C的電壓位準偵測等。 此-習用記憶體測試器不料執行―沉測試以檢查數 個DC參數是否適用^電路的數位操作，與信號的轉換延遲 時間、設定時間及保持時間相關的交流電㈣邊際測試且 具有多種不同功能（如時序產生器等）用於此等測試，且使用 龐大且昂貴的專用設備（如一主電腦）來製造，因此增加製造 成本。 在半導組製造公司中，最好有效率地設計昂眚的 ate:以便使器件的製造成本減至最少且提高競爭力;因 此，最好使ATE小型化且藉由有效率地設計ATE而降低其製 造成本。 【發明内容】 相關申請案 本發明相關於2004年6月18日提出申請，主張優先權的韓 國專利申請案10-2004_0045421及10-2004-0045422中所包 含主題，該等文件的全文特以引用的方式併入本文中。 因此’本發明記住先前技藝中發生的上述問題，本發明 的目的為揭示一種用以同時測試複數個半導體元件的半導 體測试裝置，其主要執行記憶體測試中最重要且需要最長 測試時間的單元及核心測試及直流電測試，但不包括習用 102142-950921.doc 1274166 • 记1^ Ά組或^憶體元件中具複雜功能的記憶體測試，例 如人成電邊際測試或時序產生^，尤其在使用㈣試圖案的 力把測4中簡化習用自動化測試設備的構造，及利用一可 私式早7L，其中在一晶片上實施如圖案產生或比較或信號 犯加等功能’藉此使半導體測試裝置小型化且降低其製造 成本。 為疋成上述目的，本發明揭示一種用以同時測試複數個 半導體元件的半導體測試裝置，該裝置包括：複數個圖案 • I生板，用以從一外部伺服器接收一測試程式，產生一測 試圖業信號及一預期信號，將該測試圖案信號傳送到該等 半導體元件，自該等半導體元件接收一測試圖案結果信 號，比較該測試圖案結果信號與該預期信號，產生一直流 電（DC)測試信號及一 DC測試預期信號用於一 DC測試，將該 DC測試信號傳送到該等半導體元件，自該等半導體元件接 •收一 DC測試結果信號，及比較該DC測試結果信號與該DC 測試預期信號；一待測元件（DUT)板，其包括用以連接到該 等半導體元件的複數個插座，及用p連接到該等圖案產生 板的複數個連接器，該DUT板自該等圖案產生板接收該測 試圖案信號或該DC測試信號，將該測試圖案信號或該DC 測試信號傳送到該等半導體元件，自該等半導體元件接收 該測試圖案結果信號或該DC測試結果信號，及將該測試圖 案結果信號或該DC測試結果信號傳送到該等圖案產生 板；一背平面板，其包括複數個連接器，用以連接到該複 數個圖案產生板，該背平面板機械地支撐該等圖案產生 102142-950921.doc 1274166 板，該背平面板包括一通訊介面單元，用以連接到該外部 伺服器；及一電源供應單元，用以機械地支撐該背平面板 及供電到該背平面板。 較佳地，該等圖案產生板各可包括··一可程式單元，用 以接收該測試程式，產生該測試圖案信號及該預期信號， 將該測試圖案信號傳送到一對應半導體元件，自該半導體 元件接收該測試圖案結果信號，及比較該測試圖案結果信 號與該預期信號，藉此測試該半導體元件的操作；一電源 測量單元，用以產生該DC測試信號及該DC測試預期信號以 執行該DC測試，將該DC測試信號傳送到該半導體元件，自 该半導體元件接收該D C測試結果信號且執行與該d c測試 預期信號的比較；一 DUT介面單元，其包括一用以將該測 試圖案信號傳送到該半導體元件且同時使信號變形減至最 小的測試圖案介面，其自該半導體元件接收該測試圖案結 果信號且將該測試圖案結果信號傳送到該可程式單元，一 用以將該DC測試信號傳送到該半導體元件的電源介面，其 自遠半導體元件接收該D C測試結养信號且將該d C測試結 果信號傳送到該電源測量單元，及一用以執行終止的終止 介面，一時脈產生器’用以產生一時脈且將該時脈提供到 該可程式單元；一鎖相迴路（PLL)，用以將具有相同相位的 一時脈信號傳送到該DUT介面單元；一背平面介面單元， 用以提供與該背平面板的介面連接，用以與該外部词服器 通訊且由該電源供應單元供電；及一控制單元，用以控制 該可程式單元、該電源測量單元、該DUT介面單元、該時 102142-950921.doc -10- 1274166 肪.9 2Γ , 脈產生器、該PLL及該背平面介面單元的操作。 較佳地，該控制單兀可執行控制，俾在執行該DC測試 時，將該DUT介面單元的電源介面設定成〇N(開啟），且將 該測試圖案介面及該終止介面設定成OFF(關閉），及在執行 一功能測試時，將該DUT介面單元的電源介面設定成 OFF(關閉），且將該測試圖案介面及該終止介面設定成 ON(開啟）。 車父佳地，4通A介面早元係一滿足一周邊元件互連（pci) ® 通訊標準的介面。 較佳地，該電源供應單元可包括··複數個可程式電源供 應單元’用以供應具複數個電壓的電源；一電源板，用以 控制違等可私式黾源供應早元的供電；及一 D c電源，用以 供應DC電源到該電源板。 車父佳地’ g D U T板可包括複數個插座，其中安裝數個半 導體模組，該等半導體元件係該等半導體模組，該DUT板 的複數個連接洛（用以連接到該等圖案產生板）可以介面連 接該等圖案產生板與該等插座（其中安裝該等半導體模組 且對應至個別的圖案產生板），以傳送/接收信號。 較佳地’ 3 DUT板可包括複數個插座，其中安裝數個半 導體元件，泫等半導體元件係該等半導體元件，該DUT板 的複數個連接器（用以連接到該等圖案產生板），可以介面連 接該等圖案產生板與相對於該等圖案產生板指定的數個半 導fa元件’經由、纟覽線連接以傳送/接收信號。 較佳地’該可程式單元可為一場可程式閘極陣列 102142-950921.doc -11 - 1274166 Γ ν τ ： ‘乂- ： - ； ·： ，1 ‘‘ \ r ； , j - ； i 丨：丨：' § (FPGA) ’其中在—晶片實施產生該測試圖案信號及該預期 、^力把比車父该測試圖業結果信號及該預期信號的功 能，及輸入該測試圖案信號到該等半導體元件的功能。 【實施方式】 、、下將根據本發明且參考附圖，詳細說明一用以同時測 4複數個半導體元件的半導體測試裝置的數個實施例。 圖2根據本發明以圖說明一半導體測試裝置的簡化構 ^如圖2所示，根據本發明的一半導體測試裝置200包括 _ —待測兀件（DUT)板21〇、複數個圖案產生板230a至230η、 一同平面板250，及一電源供應單元27〇。此外，本發明的 半導體測試裝置2〇〇連接到外部伺服器3〇〇。 外部伺服器300提供一預設的使用者介面，且藉此提供一 緣境以谷许一使用者產生一符合待測半導體元件（模組或 元件）特徵的一測試程式。此外，伺服器3〇〇可提供一使用 . 者介面以容許該測試程式傳送到半導體測試裝置2〇〇，及容 許半導體測試裝置200執行一功能測試或DC測試後，從半 導體測試裝置200接收測試結果且加以分析。 外邵伺服器300及半導體測試裝置2〇〇可經由一預設介面 互相連接。例如，可使用背平面板25〇及一周邊元件互連 (PCI)介面使它們互相連接。 DUT板2 1 0包括複數個插座，用以連接待測的數個半導體 兀件，及複數個連接器，用以連接到數個圖案產生板23(^ 至23 0η。茲等半導體元件使用操作器或手動地安裝在^^丁 板210的數個插座中。〇11丁板210作為一介面，用於該等半 102142-950921.doc -12- 1274166 年月曰修(更)正本 導體兀件與該複數個圖案產生板230a至230η間的信號傳輸/ 接收。 圖案產生板230a至230η實施為數個完全相同的圖案產生 板。各圖案產生板使用自外部伺服器3〇〇接收的測試程式， 以產生測試該等半導體元件所需的一系列信號（即一測試 圖案k號及一預期信號），且將該測試圖案信號經由£)11丁板 2 10傳送到該半導體元件。此外，各圖案產生板將自一對應 半導體元件經由DUT板210傳送的一測試圖案結果信號與 該預期信號比較，且測試該半導體元件的操作。此外，用 於DC測試，各圖案產生板產生一 Dc測試信號及一 Dc測試 預期k號，將該DC測試信號經由DUT板210傳送到一對應 的半導體元件，測量自該半導體元件經由dut板2丨〇傳送的 DC測試結果信號，及測試該半導體元件的dc特徵。 各圖案產生板的實施係藉由簡化習用ΑΊΈ的構造，以便 主要執行記憶體測試中最重要且需要最長測試時間的單元 及核心測試及一 DC測試，但不包括具複雜功能的測試，如 習用ATE的AC邊際測試或時序產生器。尤其地，各圖案產 生板由使用一可程式單元的簡化構造來實施，其中在使用 測試圖案的功能測試中，在一晶片上實施如圖案產生或比 較，或信號施加等功能。 背平面板250包括複數個連接器，用以連接到複數個圖案 產生板230a至230η。此外，背平面板25〇提供一介面，用以 從外部伺服器300接收該測試程式，接收由圖案產生板23〇a 至23On比較的測試結果，及傳送該等測試結果到外部伺服 102142-950921.doc -13 - 95. S.21 1274166 器 300。 ^ 電源供應單元270用以供應DUT板210、圖案產生板23〇a 至230η及背牛面板250所需具複數個電壓的電源。 圖3 a至3 c根據本發明以圖說明半導體測試裝置的DUT板 的數個示範構造。圖3a及3b說明測試數個半導體模組時 DUT板2 10的頂表面及底表面，及圖3 c說明測試數個半導體 元件時的一DUT板210,。 如圖3a及3b所示，當測試數個半導體模組時，DUT板2 10 包括複數個插座212a至212n，用以連接到該等半導體模 組’及複數個連接器214a至214η，用以連接到該等圖案產 生板230a至230η。 此外’如圖3c所示，當測試數個半導體元件時，DUT板 210’包括複數個插座212，al至212，nx，用以連接到該等半導 體元件，及複數個連接器214，a至214，n，用以連接到該等圖 案產生板230a至230η。 連接器214，a至214，η例如分別使用纜線216a至216η而連 接到DUT板2 10’，且建構成以介面連接該等圖案產生板與其 對應的半導體元件，以便傳送信號。 例如’連接器214’a以介面連接插座212，al至212，ax(用以 測4數個半導體元件）與一圖案產生板，以便傳送信號。同 樣地，連接器214’n以介面連接插座2i2，nl至212，nx(用以測 试數個半導體元件）與一圖案產生板，以便傳送信號。 DUT板210或210’作為一介面，使數個半導體元件與圖案 產生板230a至230η之間有一穩定連接。意即，；〇1；丁板21〇或 102142-950921.doc -14 - 1274166 2 1 0’用以不令信號變形，即可傳送一測試圖案信號或DC測 試信號（由圖案產生板230a至230η所產生）到該等半導體元 件，及用以機械地支撐該等插座，以便容許該等半導體元 件精確地安裝在該等插座中。此外，DUT板210或2 10’作為 一介面，以接收輸出自該等半導體元件的一測試圖案信號 或DC測試結果信號，及傳送該測試圖案信號或DC測試結果 信號到複數個圖案產生板230a至230η。

圖4根據本發明以圖說明半導體測試裝置的圖案產生板 的一示範構造。 如圖4所示’ 一圖案產生板23〇包括一 dut介面單元231、 一控制單元232、一可程式單元233、一電源測量單元234、 一時脈產生器235、一鎖相迴路（pll) 237，及一背平面介 面單元239。 用以與DUT板210介面連接的DUT介面單元231包括：一 測試圖案介面231a，其將可程式單元233產生的一測試圖案 #唬’經由DUT板21〇的數個連接器21鈍至21411中的一者及 數個插座2l2a至212n中的一者，傳送到一對應的半導體元 件，同時使信號變形減至最小，且將該半導體元件輸出的 一測試圖案結果信號傳送到圖案產生板230 ; —電源介面 2川，其將電源測量單元234產生的一DC測試信號，經由 的數個連接器214a至214n中的一者及數個插座 212a至212n中的一者，傳送到該半導體元件，且將該半導 體元件輸出的測讀纟士 $ , 口、％果傳送到圖案產生板23〇 ;及一終止介 面231c，其執行阻抗匹配等。 102142-950921.doc -15- 1274166 可程式單元233可使用一器件來實施，如可程式邏輯器件 (PLD)或場可程式閘極陣列（FpGA)等。可加 程式，用以從外部伺服器300接收測試程式，產生測試圖案 信號及預期信號，傳送測試圖案信號到半導體元件，接收 該半導體元件輸出的測試結果信號，Λ比較該測試結果信 號及該預期信號，藉此測試該半導體元件的操作。

參照至圖丨及4,可程式單元233以此一方式實施，俾使一 驅動器120用以輸出一信號到一輸入單元，一比較器13〇用

以比較一半導體模組的輸出單元輸出的一信號與一預期信 號，及一圖案產生器14〇用以產生一信號串（測試圖案）以輸 入到該半導體模組，及該預期信號係實施在— FpGA或pLD 形式中的一晶片上且包含在該圖案產生板中，但驅動器 120、比較器13〇及圖案產生器14〇則包含在ATE中，作為先 前技藝中的分開元件。因此，可程式單元233可小型化且以 低成本製造。此外，可程式單元233可在其中包括一控制程 式，用於PLL 237或電源供應。此外，可程式單元233可在 其中包括一程式，用以執行控制，將產生的一測試圖案信 號傳送到該半導體元件。 電源測量單元234係一用以施加電壓及測量電流的器 件’或一用以施加電流及測量電壓的器件。意即，電源測 ϊ單元23 4產生用於一 DC測量的一 DC測試信號及一 測 量預期信號，將該DC測試信號傳送到該半導體元件，接收 輸出自該半導體元件的一 DC測試結果信號，及比較該DC 測試結果信號與該DC測試預期信號。用於此等操作，電源 102142-95092 Ucm -16- 1274166 .測量單元234可包括—數位至類比轉換器（DAC)及—類比至 數位轉換器（ADC)。 土 時脈產生器235產生-參考時脈，且將該時脈提供到可程 式單元233及PLL 237兩者。 PLL 237令接收自可程式單元233的一時脈信號與回讀自 時脈產生器235間的相位差成為"〇"，藉此傳送具相同相位 的一時脈信號到DUT介面單元23 1。 背平面介面單元239用以提供與背平面板25〇的介面，且 # 可與外部伺服器300通訊，並由電源供應單元270經由背平 面板250來供電。 控制單元232控制個別元件的操作。例如，當使用—測試 圖案信號以執行一測試時，控制單元232執行一控制操作， 令測試圖案介面23 la及終止介面23 lc設定成〇Ν&令電源 . 介面231b設定成〇ff，藉此執行該功能測試。此外，當執 • 行一 DC測試時，控制單元232執行一控制操作，令測試圖 案介面23 la及終止介面23 lc設定成〇FF且令電源介面23 lb 設定成ON ’藉此執行該dc測試。 圖5根據本發明以圖說明半導體測試裝置的一背平面板 的一不範構造。如圖5所示，背平面板25〇包括複數個連接 裔252&至25211 ’用以連接到數個圖案產生板230a至230η， 及複數個電源介面單元255a至255m，用以連接到電源供應 單7G 270，且亦包括一通訊介面單元257，用以連接到外部 伺服器300。 背平面板250用以將電源供應單元27〇供應的電源經由電 102142-950921.doc -17- 1274166 95.9.21 1

「；； ，:' :::::'哭 匕.享.I 源介面單元255a至255m傳送到圖^差i板23〇&至23〇n 外，背平面板250用以提供與外部伺服器3〇〇的一通訊介 面，藉此從外部健器3()()接收—測試程式，且將功能測試 及DC測試結果傳送到外部伺服器3〇〇。 通⑼介面早兀257可提供一介面，用以例如滿足一⑽通 Λ祆卞。在外邵伺服益3〇〇與本發明的半導體測試裝置之 間，可經由滿足pent訊標準的通訊介面單元257來執行如 測試程式或測試結果等資料的傳送/接收。 圖6以方塊圖說明根據本發明的半導體測試裝置的一電 源供應單元。 如圖6所示，電源供應單元27〇包括複數個可程式電源供 應單兀272a至272m、一電源板275，及一Dc電源277。 可私式電源供應單元272a至272m以纜線方式連接到背平 面板250的數個電源介面單元25“至255111，藉此供應具複數 個電壓的電源。可程式電源供應單元27以至272工產生執行 一測試所需的多種不同電壓，例如2 · 5 V、3.3 V、5 V、6 v、 12 V、接地電壓、或-12 v，接著供應該等電壓。 電源板275用以控制從Dc電源277到可程式電源供應單 T〇272a至272m的電源供應，及機械地支撐該等可程式電源 供應單元272a至272m。 DC電源277用以供應DC電源到電源板275。 可程式電源供應單元272a至272m、電源板275及DC電源 277可經由電纜線互相連接。 圖7a及7b以圖說明根據本發明的半導體測試裝置的數個 102142-950921.doc -18- 1274166 ， 實際組裝範例。圖〜說明測試數個半 組裝範例，及圖7b說明測試數個半導體元件時的—實:: 裝範例。 ' 如圖7a及7b所示，可見到〇1;丁板21〇或21〇，、複數個圖案 產生板230a至230η、背平面板250，及電源供應單元（包括 複數個可程式電源供應單元272 a至272m、電源板275及；dc 電源277)組裝且建構成一單一本體。此外，可見到〇〇 丁板 210或210’包括數個插座212&至21211(其中安裝個別的半導 鲁 體模組）’或數個插座212,al至212，nx(其中安裝個別的半導 體元件）。 此外，DU 丁板210或210’與圖案產生板23〇a至23〇n間的連 接在測試數個半導體模組時，係經由數個插座型連接器（未 顯π，請參考圖3)來建立，且在測試數個半導體元件時， 係經由數個纜線連接型連接器（未顯示，請參考圖3)來建立。 意即，在測試數個半導體模組時，1)1；丁板21〇包括複數個 插座212a至2 12η(其中安裝該等半體體模組）。DUT板21〇的 複數個連接器以介面連接圖案產生板23〇as23〇n與數個插 座（其中安裝有數個半導體模組且對應至個別的圖案產生 板），以便傳送/接收信號。 此外，在測試數個半導體元件時，]〇11丁板21〇，包括複數個 插座212’al至212fnx(其中安裝該等半體體元件）。dut板 210的複數個連接器以介面連接圖案產生板23〇&至23此與 相對於圖案產生板23〇a至230η指定的數個半導體元件，以 便傳送/接收信號。在此例中，DUT板210的複數個連接器 102142-950921.doc -19-

1274166 以介面連接圖案產生板230a至230η蛊加姐、λ 〃相對於圖案產生板 23〇a至23〇η指定的數個半導體元件 例如經由纜線216a至 216η的連接，以便傳送/接收信號。 ，DUT板 ，俾可測 因此，當測試數個半導體模組或半導體元件時 2 1 0及2 10,分別用以測試半導體模組或半導體元件 試該等半導體模組或半導體元件。 &

如上述，本發明揭示-用以同時測試複數個半導體元件 的半導體測試裝置，其主要執行記憶體測試中最重要且需 最長測試時間的單元及核心測試及—直流電測試，々不包 括習用記憶體模組或記憶體元件中具複雜功能的記憶體測 試⑼如-交流電邊際測試或時序產生器），尤其在—使用列 試圖案的功能測試中簡化習用自動化測試設備的構造，及 利用可私式早疋，其中在—晶片上實施如圖案產生或比 較或信號施加菩;^ Ab ίΛ： ,. , ^ 寺力此精此使一半導體測試裝置小型化且 降低其製造成本。 隹/、、：為說月的目的已揭示本發明的數個較佳實施例，但 U蟄者應了解’不背離本發明 > 後附請求項揭示的範 圍及精神’亦可作出多種不同的修改、添加及代替。 【圖式簡單說明】 圖1以不範圖說明一習用半導體測試裝置； 圖、圖說明根據本發明用以同時測試複數個半導體元 件的半導體測試裝置的構造； 圖3 a至3 c以同« 圖說明根據本發明用以同時測試複數個半導 兀件的半導體測試裝置，其- DUT板的示範構造； 102H2-950921.doc -20- 1274166 以同時測試複數個半導體元 案產生板的示範構造； 圖4以圖說明根據本發明用

件的半導體測試裝置 圖5以圖說明根據本發明用以同時測試複數個半導體元 件的半導、_試裝置，其—背平面板㈣範構造； 圖6以万塊®說明根據本發日月用以同時測試複數個半導 體7G件的半導體測試裝置的—電源供應單元；及

圖^至7b以圖㈣根據本發明用以同時測試複數個半導 肢元件的半導體測試裝置實際組裝的數個範例。 【主要元件符號說明】 100 、 200 半導體測試裝置 110 電源單元 120 驅動器 130 比較器 140 圖案產生器 150 時序產生器 160 中央處理單元（CPU) 180 半導體、元件 210、21(V 待測元件（DUT)板 212a-n、212’al-nx 插座 214a-n 、 252a-n 連接器 230a-n 圖案產生板 231 DUT介面單元 231a 測試圖案介面 231b 電源介面 102142-950921.doc -21 - 1274166 231c 終止介面 232 控制單元 233 可程式單元 234 電源測量單元 235 時脈產生器 237 鎖相迴路（PLL) 239 背平面介面單元 250 背平面板 25 5a-m 電源介面單元 270 電源供應單元 272a-m 可程式電源供應單元 275 電源板 277 DC電源 300 伺服器 102142-950921.doc -22-

Claims (1)

1274166 十、申請專利範圍·· 元件之半導體測試裝 ，丨· /種用以同時測試複數個半導體 置，包括：- 複數個圖案產生板，用以從一外部飼服器接收一測試 程式，產生-測試圖案信號及一預期信號，將該測試圖 案信號傳运到料半導ff元件，自該等半物元件接收 /測試圖案結果信號，比較該測試圖案結果信號與該預 期信唬，產生一直流電（DC)測試信號及一 Dc測試預期信 號用於一DC測試，將該DC測試信號傳送到該等半導體元 件，且自该等半導體元件接收一 DC測試結果信號，及比 較該D C測试結果信號與該D C測試預期信號； 一待測元件（DUT)板，其包括複數個用以連接到該等半 導體元件之插座，及複數個用以連接到該等圖案產生板 之連接器’該DUT板自該等圖案產生板接收該測試圖案 信號或該DC測試信號，將該測試圖案信號或該DC測試信 號傳送到該等半導體元件，自該等半導體元件接收該測 試圖案結果信號或該DC測誠結果信號，且將該測試圖案 結果信號或該DC測試結果信號傳送到該等圖案產生板； 一背平面板，其包括複數個連接器，用以連接到該複 數個圖案產生板，該背平面板機械地支撐該等圖案產生 板，該背平面板包括一通訊介面單元，用以連接到該外 部伺月良裔，及 一電源供應單元，用以機械地支撐該背平面板及供電 到該背平面板。 102142-950921.doc 1274166 ^ 9：2ί : -2·如請求項1之半導體測試裝置，其中該等圖案產生板各包 括： 一可程式單元，用以接收該測試程式，產生該測試圖 案信號及該預期信號，將該測試圖案信號傳送到一對應 半導體7C件’自該半導體元件接收該測試圖案結果信 號’及比較該測試圖案結果信號與該預期信號，藉此測 試該半導體元件之操作； 一電源測量單元，用以產生該DC測試信號及該dc測試 齡 預期#號以執行該DC測試，將該DC測試信號傳送到該半 導體元件，自該半導體元件接收該DC測試結果信號且執 行與該DC測試預期信號之比較； 一 DUT介面單元，其包括：一測試圖案介面，用以將 孩測試圖案信號傳送到該半導體元件且同時使信號變形 減土最小，自该半導體元件接收該測試圖案結果信號， 且將孩測試圖案結果信號傳送到該可程式單元，一電源 > 介面，用以將該DC測試信號傳送到該半導體元件，自該 半導體元件接收該DC剛試結果信號，且將該沉測試結果 信號傳送到該電源測量單元，及一終止介面，用以執行 終止； -時脈產生器’用以產生一時脈且將該時脈提供到該 可程式單元； -鎖相迴路（闕，用以將具有相同相位之—時脈信號 傳送到該DUT介面單元； -背平面介面單元，用以提供與該背平面板之介面連 102142-950921.doc 1274166 接，以連通該外部伺服器且 ------·-*- ---------.....................〜-..·...- ] 界. :::; L i I ·ί' i:1 Γ; ·、:，-] 'ί? _' 由該電源供應單元供電_:…及; 一控制單元，用以控制該可程式單元、該電源測量單 元、該DUT介面單元、該時脈產生器、該ριχ及該背平面 介面單元之操作。 3·如巧求項2之半導體測試裝置，其中該控制單元執行控 制，俾在執行該DC測試時，將該DUT介面單元之電源介 面設足成ON(開啟），且將該測試圖案介面及該終止介面 設足成OFF(關閉），及在執行一功能測試時，將該〇卩丁介 面單元之電源介面設定成〇 F F (關閉），且將該測試圖案介 面及該終止介面設定成〇N(開啟）。 4·如請求項丨之半導體測試裝置，其中該通訊介面單元係一 滿足一周邊元件互連（PCI)通訊標準之介面。 5 ·如叫求員1之半導體測試裝置，其中該電源供應單元包 括： 複數個可程式電源供應單元，用以供應具複數個電壓 之電源； 一電源板，用以控制該等可椁式電源供應單元之供 電；及 一 DC電源，用以供應Dc電源到該電源板。 6.如請求項1之半導體測試裝置，其中該贿板包括複數個 插座，其中安裝數個半導體模組，該等半導體元件係該 等半導體模組’及用以連接到該等圖案產生板之該請 板之I數個連接益，其以該等插座介面連接該等圖案產 生板以傳运/接收信號，其中該等半導體模組安裝在該等 102142-950921.doc 1274166 年月曰修(更)正本 插座中，及該等插座對應至個別之圖案產生板。 7.如請求項1之半導體測試裝置，其中該DUT板包括複數個 插座，其中安裝數個半導體元件，該等半導體元件係該 等半導體7G件，及用以連接到該等圖案產生板之該Du丁 板之複數個連接器，其經由纜線連接以相對於該等圖案 產生板指定之數個半導體元件介面連接該等圖案產生 板，以傳送/接收信號。

β〜卞守®判試裝置，其中該可程 式單元係-電場可程式閘極陣列（FPGA)，其中在一晶片 ;上實二產生該測試圖案信號及該預期信號之功能，比較 該測試圖案έ士吳J士％ U、、 安H ㈣信號之錢，及輸入該測 Λ圖木彳5唬到該等半導體元件之功能。

102142-950921.doc 95. 9 . 21 1274166 七、指定代表圖： (一) 本案指定代表圖為：第（2 )圖。 (二) 本代表圖之元件符號簡單說明·· 200 半導體測試裝置 210 待測元件（DUT)板 23 Oa-n 圖案產生板 250 背平面板 270 電源供應單元 300 伺服器 八、本案若有化學式時，請揭示最能顯示發明特徵的化學式： (無）

102142-950921.doc