TWI499789B - 測試系統以及伺服器 - Google Patents

測試系統以及伺服器 Download PDF

Info

Publication number
TWI499789B
TWI499789B TW102119245A TW102119245A TWI499789B TW I499789 B TWI499789 B TW I499789B TW 102119245 A TW102119245 A TW 102119245A TW 102119245 A TW102119245 A TW 102119245A TW I499789 B TWI499789 B TW I499789B
Authority
TW
Taiwan
Prior art keywords
test
program
information processing
processing device
user
Prior art date
Application number
TW102119245A
Other languages
English (en)
Other versions
TW201403101A (zh
Inventor
Manabu Kimura
Toshiaki Watanabe
Takehisa Suzuki
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW201403101A publication Critical patent/TW201403101A/zh
Application granted granted Critical
Publication of TWI499789B publication Critical patent/TWI499789B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/14—Circuits therefor, e.g. for generating test voltages, sensing circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2294—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by remote test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

測試系統以及伺服器
本發明是有關於一種測試系統。
近年來，被用於各種電子機器的半導體元件(device)的種類變得繁多。作為半導體元件，可例示：(i)動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)或快閃記憶體(flash memory)等的記憶體元件；(ii)中央處理單元(Central Processing Unit，CPU)或微處理單元(Micro-Processing Unit，MPU)、微控制器(micro controller)等的處理器(processor)；或者(iii)數位/類比(digital/analog)混載元件、晶片上系統(System On Chip，SoC)等的多功能元件。為了測試該些半導體元件，要利用半導體測試裝置(以下亦簡稱作測試裝置)。
半導體元件的測試項目主要大致分為功能驗證測試(亦簡稱作功能測試)與直流(Direct Current，DC)測試。於功能驗證測試中，判定被測試元件(Device Under Test，DUT)是否按設計正常動作，並指定不良部位或者獲取表示DUT的性能的評價 值。於DC測試中，進行DUT的漏(leak)電流測定、動作電流(電源電流)測定、耐壓等的測定。
功能驗證測試或DC測試的具體內容視半導體元件的每個種類而多種多樣。
例如，於記憶體的功能驗證測試中，首先向記憶體寫入規定的測試圖案(test pattern)。繼而，自記憶體讀出被寫入DUT中的資料(data)，將該些資料與期待值進行比較，生成表示比較結果的合格/失效(pass/fail)資料。即使同為記憶體，對於隨機存取記憶體(Random Access Memory，RAM)與快閃記憶體而言，所寫入的測試圖案亦有所不同。而且，進行寫入、讀出的單位或序列(sequence)亦不同。
於數位/類比(Digital/Analog，D/A)轉換器(converter)的功能驗證測試中，對其輸入端子給予數位信號，該數位信號的值在規定範圍內擺動(sweep)。並且，對相對於各數位值而自D/A轉換器輸出的類比電壓進行測定。其結果，測定偏移(offset)電壓或增益(gain)。
相反，於A/D轉換器的功能驗證測試中，對其輸入端子給予在規定範圍內擺動的類比電壓。並且，對相對於各類比電壓而自A/D轉換器輸出的數位值進行測定。其結果，測定積分非線性(Integral Nonlinearity，INL)或微分非線性(Differential Nonlinearity，DNL)。
於微控制器、數位/類比混載元件、SoC等的內部，包含 RAM、快閃記憶體、D/A轉換器、A/D轉換器，因而各自的功能驗證測試成為必要。
而且，在多數半導體元件中，執行邊界掃描測試(boundary scan test)。
在本說明書中，將包含測試項目、測試圖案的格式、測試序列、測試條件等的概念，稱作測試算法(test algorithm)。
先前，市售有針對半導體元件的每個種類或者每個測試項目而專門設計或最佳化的測試裝置，作為用戶(user)的半導體元件的設計者或製造者必須購入與DUT的種類、測試項目相應的測試裝置。而且，為了藉由某個測試裝置來實施標準上並不支援(support)的測試，必須另行購入測試所需的追加硬體(hardware)，並安裝至測試裝置。
除此以外，測試裝置其單體無法動作，需要用於控制該測試裝置的測試程式。先前，為了執行所需的測試，用戶必須利用軟體(software)製作支援工具(tool)，來製作用於控制測試裝置的測試程式，這成為用戶的負擔。
尤其，半導體元件視世代而規格多會發生變更，每種規格的測試算法(test algorithm)有可能不同。換言之，用戶每當規格有變更時，必須自行重新製作龐大量的測試程式。
進而，現有的測試裝置主要是以量產時的檢查為目的而 設計，因此尺寸(size)大，而且價格非常昂貴。這妨礙了測試裝置在達到量產階段之前的設計、開發階段中的有效活用。先前，欲檢查開發階段的半導體元件的用戶必須個別地準備電源裝置、任意波形產生器、示波器(oscilloscope)及數位轉換器(digitizer)，並將該些裝置加以組合而構建獨自的測試系統(test system)，以測定所需的特性。
作為一例，假設有用戶僅欲檢查處理器的漏電流。儘管現有的處理器用測試裝置亦具備漏電流的測定功能，但僅為了測定該些項目而購入巨大且昂貴的測試裝置來使用是不現實的。因此，先前，用戶必須使用生成針對處理器的電源電壓的電源裝置、測定漏電流的電流計、及用於將處理器控制為所需狀態(向量(vector))的控制器(controller)，來構建測定系統。
而且，欲評價A/D轉換器的用戶必須使用生成針對A/D轉換器的電源電壓的電源裝置、及對A/D轉換器的輸入電壓進行控制的任意波形產生器，來構建測定系統。
如此，個別地構建的測試系統缺乏通用性，而且，其控制或獲得的資料的處理亦繁瑣。
再者，此處所說明的課題並非本領域技術人員的一般性技術常識，該些課題是本發明者等人獨自探討的。
本發明是有鑒於該課題而完成，其某方案的例示性的目的之一在於，提供一種測試裝置，可解決上述課題的至少一個，更具體而言，可簡單且適當地測試各個種類的被測試元件。
本發明的其中一方案是有關於一種對被測試元件進行測試的測試系統。測試系統包括伺服器(servo)、測試機硬體(tester hardware)及資訊處理裝置。
伺服器儲存多個配置資料(configuration data)，上述多個配置資料分別用於對測試系統提供不同的功能。測試機硬體是由與測試系統相關的服務(service)提供者來設計、提供。測試機硬體包含可重寫的非揮發性記憶體，且根據儲存於該非揮發性記憶體中的配置資料，使至少上述測試機硬體的功能的一部分可變更地構成。測試機硬體構成為至少可對被測試元件供給電源電壓，對被測試元件發送信號，且接收來自被測試元件的信號。
資訊處理裝置(i)於測試系統的設置(setup)時，獲取與用戶指定的測試內容相符的配置資料，並將配置資料寫入測試機硬體的非揮發性記憶體。進而，資訊處理裝置(ii)於被測試元件的測試時，上述資訊處理裝置構成為執行測試程式，根據測試程式來控制測試機硬體，並且可對由測試機硬體獲取的資料進行處理。
該方案中，測試機硬體並非具有限定於特定元件或測試項目的結構，而是具備可與各種元件、測試項目對應的通用性地設計。並且，針對各種被測試元件、測試內容而最佳化的配置資料是由服務提供者或者第三者準備，並儲存於伺服器中。
用戶選擇最適合作為檢查對象的被測試元件的配置資料，並寫入測試機硬體的非揮發性記憶體，藉此可對被測試元件進行測 試。根據該方案，無須針對被測試元件的每個種類或每個測試項目來準備個別的測試裝置(硬體)，因此可減輕用戶的成本負擔。
而且，當開發出新穎的元件而需要先前不存在的測試時，將由服務提供者或者第三者來提供用於實現該測試的配置資料。因此，用戶可在測試機硬體的處理能力的範圍內，對當前乃至將來開發的元件進行測試。
而且，先前在檢查開發階段的半導體元件時，必須個別地準備電源裝置、任意波形產生器、示波器及數位轉換器，並將該些裝置予以組合，以測定所需的特性，但根據本測試系統，只要準備資訊處理裝置與測試機硬體，便可簡單且適當地測試各種半導體元件。
測試機硬體若以於設計開發階段的使用為前提，則可將可同時測定的被測試元件的個數、即通道(channel)數設計得較少，而且，可以與資訊處理裝置的協調動作為前提而設計，亦可視需要而妥協其性能的一部分。因此，測試機硬體比起量產用的測試裝置，可廉價地，而且非常緊湊(compact)地構成，具體而言，可以桌面(desktop)尺寸、便攜(portable)地構成。
此時，自用戶的觀點而言，每個研究者、開發者或者每個研究開發組(group)可保有測試機硬體。自服務提供者的觀點而言，可促進測試機硬體的普及，可擴大收益的機會。
而且，現有的測試裝置巨大，因此其移動在現實中不可能，用戶必須將被測試元件搬送至測試裝置。與此相對，藉由使測試 機硬體小型化，可將其移動至被測試元件的場所，從而可較先前顯著擴展可利用測試裝置的狀況。
伺服器亦可包括：記憶部，儲存多個配置資料以及資料庫(database)；資料庫登記部，接受來自用戶的與測試系統相關服務的利用申請，並將用戶的資訊以及用戶所指定的資訊處理裝置的識別資訊登記至資料庫中；認證部，進行用戶的登入(login)認證；列表(list)顯示部，顯示多個配置資料的列表；下載(download)控制部，響應來自用戶的對上述配置資料的下載請求，將配置資料提供給資訊處理裝置；以及授權金鑰(liccnse key)發行部，自用戶接受對配置資料使用許可的申請，對應許可的用戶發行第1授權金鑰。
於資訊處理裝置中執行的測試程式亦可包含控制程式及程式模組(program module)的組合，該程式模組被裝入控制程式中。程式模組規定測試算法。於伺服器的記憶部中，亦可儲存有多個程式模組，上述多個程式模組為多個程式模組且分別規定不同的測試算法。列表顯示部亦可顯示多個程式模組的列表。下載控制部亦可響應來自用戶的對程式模組的下載請求，將程式模組提供給資訊處理裝置。授權金鑰發行部亦可自用戶接受對程式模組使用許可的申請，對應許可的用戶發行第2授權金鑰。
與測試系統相關的服務提供者亦可在用戶使用配置資料之前，發行第1授權金鑰。第1授權金鑰亦可包含成為許可對象的配置資料的識別資訊、及應許可使用的資訊處理裝置的識別 資訊。
資訊處理裝置亦可獲取當前連接的測試機硬體的非揮發性記憶體中儲存的配置資料的資訊，於存在包含該配置資料的識別資訊的第1授權金鑰時，構成為可判定該第1授權金鑰中所含的資訊處理裝置的識別資訊是否與自身的識別資訊一致。測試機硬體構成為於該些識別資訊一致時，可根據配置資料來動作。
即，服務提供者亦可以與特定的資訊處理裝置的組合，而非與特定的測試機硬體的組合作為條件，來控制(control)配置資料的許可。
作為使用情況(case)，存在如下情形：用戶持有多個測試機硬體，欲向該些測試機硬體寫入相同的配置資料，以藉由共用的資訊處理裝置來控制該些測試機硬體。此時，在用戶的立場上，由於無須針對各個測試機硬體獲取許可，只要對一個資訊處理裝置獲得配置資料的使用許可即可，因此在成本的觀點上，可享受優點。尤其，在測試機硬體本體是無償或者以極低的價格出借、銷售的情況下，該優點顯著。
而且，還存在如下情形：第1測試機硬體位於第1場所，第2測試機硬體位於第2場所，而不想移動該些測試機硬體。此時，藉由使經過許可的資訊處理裝置移動至第1場所、第2場所，從而能以相同的資訊處理裝置來控制第1、第2測試機硬體，可將與測試結果相關的資料保存至共用的資訊處理裝置中。
而且，該方案中，只要在藉由測試機硬體的測試時，與經過 許可的資訊處理裝置連接即可，而配置資料的寫入未必需要藉由經過許可的資訊處理裝置來進行。因此，可對用戶對資訊處理裝置以及測試機硬體的管理提供靈活性。
第1授權金鑰亦可更包括表示許可使用配置資料的使用許可期間的資料。資訊處理裝置構成為可判定配置資料的使用時刻是否包含在使用許可期間內，測試機硬體亦可構成為於使用時刻包含在使用許可期間內時，可根據配置資料來動作。
根據該方案，服務提供者以及用戶可每隔一定的期間來締結配置資料的使用許可契約，可給契約形態帶來靈活性。
於資訊處理裝置中執行的測試程式亦可包含控制程式及程式模組的組合，該程式模組被裝入控制程式中。程式模組規定測試算法。伺服器亦可儲存多個程式模組，上述多個程式模組分別規定不同的測試算法。資訊處理裝置亦可構成為自伺服器獲取與用戶指定的測試內容相符的程式模組。
根據該方案，用戶無須如先前般自行製作繁雜的測試程式，藉由獲得與測試內容相符的程式模組，便可適當地對被測試元件進行測試。
於資訊處理裝置中執行的測試程式亦可包含控制程式及程式模組的組合，該程式模組被裝入控制程式中。程式模組規定評價算法，該評價算法對測試結果獲得的資料進行處理、分析。伺服器亦可儲存多個程式模組，上述多個程式模組分別規定不同的評價算法。資訊處理裝置亦可自伺服器獲取與用戶指定的處理 及/或分析方法相符的程式模組。
根據該方案，用戶無須如先前般自行製作繁雜的測試程式，藉由獲取與所需的評價方法相符的程式模組，便可對被測試元件適當地進行評價。
與測試系統相關的服務提供者亦可在用戶使用程式模組之前，發行第2授權金鑰。第2授權金鑰亦可包含成為許可對象的上述程式模組的識別資訊、及應許可使用的上述資訊處理裝置的識別資訊。資訊處理裝置亦可構成為於存在包含用戶欲利用的程式模組的識別資訊的第2授權金鑰時，可判定該第2授權金鑰中所含的資訊處理裝置的識別資訊是否與自身的識別資訊一致。程式模組亦可於該些識別資訊一致時，可用作測試程式的一部分。
本發明的另一方案是有關於一種伺服器，該伺服器構成對被測試元件進行測試的測試系統的一部分。測試系統包括伺服器、測試機硬體及資訊處理裝置。
伺服器儲存多個配置資料，上述多個配置資料分別用於對測試系統提供不同的功能。測試機硬體是由與測試系統相關的服務提供者來設計、提供。測試機硬體包含可重寫的非揮發性記憶體，且根據儲存於該非揮發性記憶體中的配置資料，使至少該測試機硬體的功能的一部分是可變更地構成。測試機硬體至少可對被測試元件供給電源電壓，對被測試元件發送信號，且接收來自被測試元件的信號。
資訊處理裝置(i)於測試系統的設置時，獲取與用戶指定的測試內容相符的配置資料，並將配置資料寫入測試機硬體的非揮發性記憶體。進而，資訊處理裝置(ii)於被測試元件的測試時，上述資訊處理裝置構成為執行測試程式，根據測試程式來控制測試機硬體，並且可對由測試機硬體所獲取的資料進行處理。
伺服器包括：記憶部，儲存多個配置資料以及資料庫；資料庫登記部，接受來自用戶的與測試系統相關服務的利用申請，並將用戶的資訊以及用戶所指定的資訊處理裝置的識別資訊登記至資料庫中；認證部，進行用戶的登入認證；列表顯示部，顯示多個配置資料的列表；下載控制部，響應來自用戶的對配置資料的下載請求，將配置資料提供給資訊處理裝置；以及授權金鑰發行部，自用戶接受對配置資料使用許可的申請，對應許可的用戶發行第1授權金鑰。
於資訊處理裝置中執行的測試程式亦可包含控制程式及程式模組的組合，該程式模組被裝入控制程式中，且規定測試算法。記憶部亦可儲存多個程式模組，上述多個程式模組分別規定不同的測試算法。列表顯示部亦可顯示多個程式模組的列表。下載控制部亦可響應來自用戶的對程式模組的下載請求，將程式模組提供給資訊處理裝置。授權金鑰發行部亦可自用戶接受對程式模組使用許可的申請，對應許可的用戶發行第2授權金鑰。
再者，將以上的構成要素任意組合而成的方案，或者在方法、裝置等之間變換本發明的表達的方案，亦作為本發明的方 案而有效。
根據本發明的某方案，可簡單且適當地測試各種被測試元件。
2、2_1、2_2‧‧‧測試系統
4‧‧‧DUT
6‧‧‧插座
8‧‧‧網路
10‧‧‧匯流排
100、100_1、100_2‧‧‧測試機硬體
102‧‧‧非揮發性記憶體
102a‧‧‧第1非揮發性記憶體
102b‧‧‧第2非揮發性記憶體
102c‧‧‧第3非揮發性記憶體
110‧‧‧AC插頭
112‧‧‧電源開關
114‧‧‧連接器
120‧‧‧插座
122‧‧‧連接器
124‧‧‧接腳
126‧‧‧電纜
130‧‧‧介面部
132‧‧‧控制器
134‧‧‧異常檢測部
136‧‧‧內部電源
140‧‧‧元件電源
142、142_1~142_N‧‧‧信號產生器
144、144_1~144_N‧‧‧信號接收器
148‧‧‧任意波形產生器
150‧‧‧數位轉換器
152‧‧‧參數管理單元
154‧‧‧RAM
160‧‧‧繼電器開關群
162‧‧‧內部匯流排
200、200_1、200_2‧‧‧資訊處理裝置
202‧‧‧第1介面部
204‧‧‧第2介面部
206‧‧‧記憶裝置
208‧‧‧資料獲取部
210‧‧‧測試控制部
212‧‧‧硬體存取部
214‧‧‧認證部
220‧‧‧執行部
222‧‧‧測試流程控制部
224‧‧‧中斷‧匹配檢測部
230‧‧‧分析部
232‧‧‧顯示部
240‧‧‧測試程式
300‧‧‧伺服器
302‧‧‧控制程式
304‧‧‧程式模組
304a‧‧‧測試算法模組
304b‧‧‧分析工具模組
306‧‧‧配置資料
308‧‧‧資料庫
310‧‧‧記憶部
312‧‧‧申請接受部
314‧‧‧資料庫登記部
316‧‧‧認證部
320‧‧‧列表顯示部
322‧‧‧下載控制部
324‧‧‧授權金鑰發行部
400‧‧‧配置資料
402‧‧‧軟體模組
500‧‧‧控制模組
502、502_1~502_4‧‧‧功能模組
504‧‧‧匯流排連接板
506a‧‧‧雜訊濾波器
506b‧‧‧電源板
508‧‧‧冷卻風扇
510‧‧‧第3可程式化元件
512‧‧‧系統控制器
514‧‧‧匯流排控制器
516‧‧‧PG控制器
518‧‧‧PLL
520‧‧‧振盪器
522‧‧‧匯流排選擇器
524‧‧‧主埠
526‧‧‧擴展埠
530‧‧‧第1可程式化元件
532‧‧‧第2可程式化元件
534‧‧‧匯流排埠
536‧‧‧揮發性記憶體
540‧‧‧引腳電子
542‧‧‧圖案產生器
544‧‧‧時序產生器
546‧‧‧格式控制器
548‧‧‧感測控制器
550‧‧‧失效記憶體控制器
560‧‧‧接腳控制器
562‧‧‧元件電源控制器
564‧‧‧DC控制器
566‧‧‧波形產生器控制器
568‧‧‧數位轉換器控制器
570‧‧‧第1 D/A轉換器
572‧‧‧第2 D/A轉換器
574‧‧‧第3 D/A轉換器
576‧‧‧第4 D/A轉換器
a‧‧‧第1埠
b‧‧‧第2埠
c‧‧‧第3埠
d‧‧‧第4埠
e‧‧‧第5埠
f‧‧‧第6埠
Cp‧‧‧電壓比較器
CpH、CpL‧‧‧比較器
CH1~CHN‧‧‧通道
Dr‧‧‧驅動器
Dc‧‧‧數位比較器
DRE‧‧‧驅動器賦能信號
EXP‧‧‧期待值資料
Lc‧‧‧鎖存電路
P1‧‧‧匯流排埠
P2‧‧‧發送埠
P3‧‧‧返回埠
PAT‧‧‧圖案信號
PIO 、PIO1 ~PION ‧‧‧測試機接腳
PF‧‧‧合格失效信號
PTN‧‧‧圖案資料
PRV‧‧‧服務提供者
S1、S2‧‧‧數位信號
S3‧‧‧任意波形信號
S4‧‧‧類比電壓
STRB‧‧‧選通信號
SH、SL‧‧‧比較信號
USR‧‧‧用戶
W‧‧‧測試機硬體的橫寬
VDD、VDD1、VDD2‧‧‧電源電壓
VH‧‧‧上側電源電壓
VL‧‧‧下側電源電壓
VTHH‧‧‧上側臨限值電壓
VTHL‧‧‧下側臨限值電壓
S100~S118‧‧‧步驟
圖1是表示實施方式的測試系統的結構的方塊圖。
圖2是資訊處理裝置的功能方塊圖。
圖3是表示於資訊處理裝置中執行的測試程式的結構的圖。
圖4是表示伺服器的結構的功能方塊圖。
圖5是表示測試機硬體的外觀的圖。
圖6是表示測試機硬體的結構的功能方塊圖。
圖7是表示測試機硬體的具體結構例的圖。
圖8是表示測試機硬體的內部布局(layout)的立體圖。
圖9是表示功能模組(function module)的具體結構例的方塊圖。
圖10是表示引腳電子(pin electronics)的具體結構的電路圖。
圖11是表示雲端測試服務(cloud testing service)的流程(flow)的圖。
以下，基於較佳的實施方式並參照附圖來說明本發明。對於各圖式中所示的相同或同等的構成要素、構件、處理，標註 相同的符號，並適當省略重複的說明。而且，實施方式並未限定發明而為例示，實施方式中記述的所有特徵或其組合未必限於是發明的本質性者。
(關於測試系統整體)
圖1是表示實施方式的測試系統2的結構的方塊圖。在本說明書中，將關於該測試系統2而提供的服務亦稱作雲端測試服務。雲端測試服務是由服務提供者PRV所提供。與此相對，將利用測試系統2來測試DUT4的主體稱作用戶USR。
測試系統2具備測試機硬體100、資訊處理裝置200及伺服器300。
伺服器300是由服務提供者PRV來管理、運營，與網際網路(Internet)等的網路(network)8連接。服務提供者PRV於伺服器300上開設與雲端測試服務相關的網站(website)。用戶USR藉由接入(access)該網站，從而進行用於使用測試系統2的用戶登記的申請等。
於伺服器300中，儲存有在資訊處理裝置200以及測試機硬體100中使用的控制程式302、程式模組304、配置資料306等。對於控制程式302、程式模組304、配置資料306，於後文詳述。用戶USR藉由接入伺服器300，從而獲取(下載)軟體等302、304、306。而且，用戶USR於上述網站上，向服務提供者PRV申請所下載的軟體等302的授權金鑰的申請等。
測試系統2是針對每個資訊處理裝置200而形成。因 此，測試機硬體100_1、資訊處理裝置200_1、伺服器300構成一個測試系統2_1，測試機硬體100_2、資訊處理裝置200_2、伺服器300構成另一測試系統2_2。各測試系統2_i(i=1、2、3...)可完全獨立地動作。
測試機硬體100包含可重寫的非揮發性記憶體(Programmable ROM，PROM)102，根據儲存於非揮發性記憶體102中的配置資料306，至少其功能的一部分可變更地構成該測試機硬體100。測試機硬體100是於測試時，至少可對DUT4供給電源電壓，可對DUT4發送信號，並可接收來自DUT4的信號。
測試機硬體100是由服務提供者PRV進行設計，並提供給用戶。測試機硬體100並非具有限定於特定種類的半導體元件、測試內容的結構，而是具備可與各種測試內容對應的通用性地設計。
(關於資訊處理裝置)
資訊處理裝置200_i包含通用的桌面型個人電腦(Personal Computer，PC)、膝上型(laptop)PC、平板型(tablet)PC、作業站(work station)等。對資訊處理裝置200_i最低限要求的功能是：(a)連接於網路8並接入伺服器300的功能；(b)執行由服務提供者所提供的測試程式的功能；及(c)在與測試機硬體100之間進行資料的收發的功能，一般市售的資訊處理裝置多標準具備該些功能，資訊處理裝置可廉價地入手。
圖2是資訊處理裝置200的功能方塊圖。資訊處理裝置 200具備第1介面(interface)部202、第2介面部204、記憶裝置206、資料獲取部208及測試控制部210。再者，圖中，作為進行各種處理的功能方塊而記載的各要素在硬體上，可包含CPU、記憶體及其他大規模積體電路(Large Scale Integration，LSI)，在軟體上，可藉由加載(load)於記憶體中的程式等而實現。因此，本領域技術人員當理解，該些功能方塊可僅藉由硬體、僅藉由軟體、或者藉由他們的組合而以各種形式來實現，並不限定於任一種。
第1介面部202是用於在與網路8之間進行資料的收發的介面，具體而言，可例示乙太網路(Ethernet)(註冊商標)適配器(adapter)或無線區域網路(Local Area Network，LAN)適配器等。
第2介面部204經由匯流排(bus)10而與測試機硬體100連接，是用於在與測試機硬體100之間進行資料的收發的介面。例如資訊處理裝置200與測試機硬體100經由通用串列匯流排(Universal Serial Bus，USB)而連接。
資料獲取部208經由第1介面部202而接入伺服器300，以獲取控制程式302、程式模組304、配置資料306。再者，控制程式302、程式模組304、配置資料306未必需要自伺服器300直接獲取，亦可二次間接獲取其他資訊處理裝置自伺服器300獲取者。
自外部獲取的控制程式302、程式模組304、配置資料 306是被儲存於記憶裝置206中。
測試控制部210進行測試機硬體100的設置(setup)及其控制。而且，測試控制部210對DUT4的測試結果獲得的資料進行處理、分析。測試控制部210的功能是藉由資訊處理裝置200的CPU執行服務提供者PRV所提供的控制程式302而實現。
測試控制部210具備硬體存取部212、認證部214、執行部220、測試流程控制部222、中斷‧匹配檢測部224、分析部230及顯示部232。
硬體存取部212對測試機硬體100的內部所設的非揮發性記憶體102寫入配置資料306。而且，硬體存取部212獲取與被寫入非揮發性記憶體102中的配置資料306相關的資訊、測試機硬體100的版本(version)資訊等。
認證部214判定控制程式302、程式模組304、配置資料306是否為事先許可使用的項目。
執行部220執行測試程式，控制測試機硬體100的測試序列。測試序列是指測試機硬體100的初始化、DUT4的初始化、對DUT4的測試圖案的供給、自DUT4的信號讀出、讀出的信號與期待值的比較等一連串的處理。換言之，測試程式構成為，藉由測試機硬體100以及資訊處理裝置200來執行與DUT4相符的測試內容的測試序列。測試流程控制部222對執行部220應執行的測試程式中的測試項目的執行順序進行控制。
對測試機硬體100的控制命令是經由第2介面部204及 匯流排10而發送至測試機硬體100。測試機硬體100是按照自資訊處理裝置200收到的控制命令來動作。
測試機硬體100在檢測溫度異常等測試機硬體100的異常時，對測試控制部210發送表示異常的中斷信號。而且，於DUT4的測試序列中，有時會進行條件分支，條件分支的判斷有時是由測試機硬體100內部的硬體來進行。例如，當DUT4為記憶體，且測試機硬體100將一定長度的測試圖案寫入記憶體時，於測試機硬體100中判定測試圖案最後的資料寫入已完成的情況。或者，於測試機硬體100中亦判定快閃記憶體的忙碌(busy)狀態、預備(ready)狀態等。將此種由測試機硬體100進行的條件判定稱作匹配檢測。測試機硬體100將表示匹配檢測結果的旗標(flag)發送至測試控制部210。
中斷‧匹配檢測部224監視中斷信號或匹配檢測用的旗標。測試程式的命令的執行順序是根據中斷‧匹配檢測部224的監視結果來控制。
由測試機硬體100所獲取的資料是經由匯流排10而被發送至測試控制部210。分析部230對該資料進行處理、分析。顯示部232藉由資訊處理裝置200的顯示器，提供用戶控制測試程式所需的圖形用戶介面(Graphical User Interface，GUI)，並且將測試結果獲得的資料顯示於顯示器上。
總而言之，資訊處理裝置200_i具有以下功能。
(i)於測試系統2_i的設置時，響應用戶的輸入，自伺服器 300獲取與所需的測試內容相符的配置資料306，並將配置資料306寫入所連接的測試機硬體100_i的非揮發性記憶體102。
(ii)於DUT4的測試時，執行測試程式，並根據測試程式來控制測試機硬體100_i，並且，對由測試機硬體100_i所獲取的資料進行處理。
圖3是表示於資訊處理裝置200中執行的測試程式的結構的圖。
測試程式240包含控制程式302及程式模組304。控制程式302是成為測試程式240的測試程式的基本的部分，並不依存於被測試元件的種類或測試內容而被共用。藉由控制程式302，而提供圖2的硬體存取部212、認證部214、執行部220、測試流程控制部222、中斷‧匹配檢測部224的功能。
另一方面，程式模組304可選擇性地裝入控制程式302中。程式模組304大致分為測試算法模組304a與分析工具模組304b。
測試算法模組304a是對測試算法，具體而言，對測試項目、測試內容及測試序列、測試圖案等進行定義的程式。按照DUT的種類(功能)，測試算法模組304a可例示以下者。
(1)DRAM
‧功能驗證用程式
‧DC檢查用程式(包含電源電流檢查程式、輸出電壓檢查程式、輸出電流檢查程式等)
(2)快閃記憶體
‧功能驗證用程式
‧DC檢查用程式
(3)微控制器
‧功能驗證程式
‧DC檢查用程式
‧內置快閃記憶體評價程式
(4)A/D轉換器、D/A轉換器
‧觸點(contact)驗證程式
‧線性(linearity)(INL、DNL)驗證程式
‧輸出電壓偏移驗證程式
‧輸出電壓增益驗證程式
分析工具模組304b是對下述方法進行定義的程式，該方法是對評價算法，具體而言，對由測試機硬體100進行的測試結果獲得的資料進行處理、分析、可視化的方法。作為分析工具模組304b，例示以下者。
‧什穆圖(Shmoo plot)(二次元特性評價)工具
‧示波器工具
‧邏輯分析器(logic analyzer)工具
‧類比波形觀測工具
(關於伺服器)
於伺服器300中，由服務提供者PRV準備有多個測試算法模 組304a。用戶根據DUT4的種類或測試內容，獲取必要的測試算 法模組304a，並裝入測試程式240中。如此，測試程式240可根 據所裝入的測試算法模組304a，來選擇、變更測試系統2所執行 的測試內容、獲取的資料種類。
而且，於伺服器300中，由服務提供者PRV準備有多個分析工具模組304b。用戶根據DUT4的種類或測試內容及評價方法，來獲取必要的分析工具模組304b，並裝入測試程式240中。如此，測試程式240可根據所裝入的分析工具模組304b，來選擇、變更由測試系統2所獲得的資料的處理、分析方法。
圖4是表示伺服器300的結構的功能方塊圖。
伺服器300具備記憶部310、申請接受部312、資料庫(data base)登記部314、列表(list)顯示部320、下載控制部322、授權金鑰發行部324。
記憶部310儲存多個程式模組304、多個配置資料306、資料庫308及其他程式、資料。
申請接受部312接受來自用戶USR的對雲端測試服務的利用申請。在經過服務提供者PRV的審查後，資料庫登記部314將與用戶USR相關的資訊，即用戶身份(IDentification，ID)及登入用的密碼(password)等登記至資料庫308。而且，資料庫登記部314將用戶USR所指定的資訊處理裝置200的識別資訊登記至資料庫308。
認證部316進行接入伺服器300的用戶的登入認證。具 體而言，催促用戶輸入用戶ID及密碼，並判定與登記於資料庫308中的用戶ID及密碼是否一致。登入認證成功的用戶隨後可進行軟體或資料的下載、或者授權金鑰的申請等。
下載控制部322顯示儲存於記憶部310中且處於用戶可下載的狀態的多個程式模組304及配置資料306的列表。
下載控制部322響應來自用戶的對程式模組304或配置資料306的下載請求，將程式模組304或配置資料306提供給資訊處理裝置200。
授權金鑰發行部324自用戶USR接受對配置資料306的使用許可的申請，並對應許可的用戶USR發行第1授權金鑰KEY1。而且，授權金鑰發行部324自用戶USR接受對程式模組304的使用許可的申請，並對應許可的用戶USR發行第2授權金鑰KEY2。
(關於測試機硬體)
繼而，對測試機硬體100的結構進行說明。圖5是表示測試機硬體100的外觀的圖。測試機硬體100是以桌面尺寸而便攜(portable)地構成。
測試機硬體100是經由交流電(Alternating Current，AC)插頭(plug)110而接受來自商用交流電源的電力。於測試機硬體100的背面，設有測試機硬體100的電源開關(switch)112。
DUT4被安裝於插座(socket)120。DUT4的多個元件接腳(pin)是經由電纜(cable)126而與連接器(connector)122的多個接腳 124分別接線。於測試機硬體100的前表面面板(panel)，設有用於對連接器122進行連接的連接器114。根據DUT4的接腳數、接腳配置、或者同時測定的DUT4的個數等，準備各種插座120。
圖6是表示測試機硬體100的結構的功能方塊圖。測試機硬體100除了非揮發性記憶體102以外，還具備多通道(channel)的測試機接腳(輸出入接腳)PIO1 ~PION 、介面部130、控制器132、異常檢測部134、內部電源136、元件電源140、信號產生器142、信號接收器144、RAM154、任意波形產生器148、數位轉換器150、參數管理單元(parametric management unit)152、繼電器開關(relay switch)群160及內部匯流排162。
介面部130是經由匯流排10而與資訊處理裝置200的第2介面部204連接，且可在與資訊處理裝置200之間收發資料地構成。於匯流排10為通用串列匯流排(Universal Serial Bus，USB)的情況下，介面部130為USB控制器。
控制器132統一控制整個測試機硬體100。具體而言，根據自資訊處理裝置200收到的控制命令，控制測試機硬體100的各區塊，而且，將由測試機硬體100的各區塊獲得的資料或中斷信號、匹配信號等，經由介面部130而發送至資訊處理裝置200。
異常檢測部134對測試機硬體100的硬體的異常進行檢測。例如，異常檢測部134對測試機硬體100的溫度進行監控(monitor)，並生成判定(assert)為超過規定臨限值的溫度異常信號。而且，異常檢測部134亦可對測試機硬體100中的電源電 壓等進行監視，以檢測過電壓異常、低電壓異常等。
內部電源136接受外部的AC電壓，並對該AC電壓進行整流、平滑化而轉換為直流電壓之後，對其進行降壓，以生成針對測試機硬體100的各區塊的電源電壓。內部電源136可包含交流/直流轉換用的逆變器(inverter)、以及對逆變器的輸出進行降壓的開關調節器(switching regulator)或線性調節器(linear regulator)等而構成。
元件電源(Device Power Supply，DPS)140生成電源電壓VDD，該電源電壓VDD應被供給至連接於測試機硬體100的DUT4的電源接腳。類比數位混載元件等的DUT4有時會接受多個不同的電源電壓來進行動作，因此元件電源140亦可為可生成不同的電源電壓地構成。本實施方式中，元件電源140可生成2通道的電源電壓VDD1、VDD2。
多個通道CH1~CHN的測試機接腳PIO1 ~PION 分別連接於DUT4的元件接腳。
信號產生器142_1~142_N是分別針對每個通道CH而設。各信號產生器142_i(1≦i≦N)經由對應的測試機接腳PIoi 而對DUT4輸出數位信號S1。當DUT4為記憶體時，數位信號S1對應於針對DUT的控制信號、被寫入DUT即記憶體中的資料信號、位址(address)信號等。
信號接收器144_1~144_N是分別針對每個通道CH而設。各信號接收器144_i(1≦i≦N)接收自DUT4向對應的測試 機接腳PIOi 輸入的數位信號S2。數位信號S2對應於自DUT輸出的各種信號、或自DUT即記憶體讀出的資料。信號接收器144對收到的信號S2的位準(level)進行判定。進而，信號接收器144判定收到的信號S2的位準是否與期待值一致，並生成表示一致(合格)、不一致(失效)的合格失效信號。除此以外，信號接收器144判定收到的信號S2的時序(timing)是否正常，並生成表示合格、失效的合格失效信號。
任意波形產生器148可分配給多通道CH1~CHN中的任意通道，生成類比的任意波形信號S3並自所分配的測試機接腳PIO 輸出。數位轉換器150可分配給多通道CH1~CHN中的任意通道，將向所分配的測試機接腳PIO 輸入的來自DUT4的類比電壓S4轉換為數位信號。
參數管理單元152可分配給多通道CH1~CHN中的任意通道。參數管理單元152包含電壓源、電流源、電流計及電壓計。參數管理單元152於電壓施加電流測定模式(mode)中，對所分配的通道的測試機接腳PIO 施加由電壓源生成的電壓，並藉由電流計來測定流經該通道的測試機接腳PIO 的電流。而且，參數管理單元152於電流施加電壓測定模式中，對所分配的通道的測試機接腳PIO 供給由電流源生成的電流，並藉由電壓計來測定該通道的測試機接腳PIO 的電壓。藉由參數管理單元152，可測定任意元件接腳的電壓或電流。
RAM154是為了儲存測試機硬體100的各區塊所使用的 資料、或各區塊所生成的資料而設。例如，RAM154是用作圖案記憶體，或者用作失效記憶體、波形記憶體等，上述圖案記憶體儲存信號產生器142應生成的數位信號的圖案，上述失效記憶體儲存合格失效信號，上述波形記憶體儲存記述任意波形產生器148應生成的波形的波形資料、或者由數位轉換器150所獲取的波形資料。
繼電器開關群160連接於測試機接腳PIO1 ~PION 及元件電源140、信號產生器142_1~142_N、信號接收器144_1~144_N、任意波形產生器148、數位轉換器150、參數管理單元152。繼電器開關群160於其內部包含多個繼電器開關，且可將元件電源140、任意波形產生器148、數位轉換器150、參數管理單元152分別分配給任意測試機接腳PIO 地構成。
內部匯流排162是為了在測試機硬體100的各區塊之間收發信號而設。內部匯流排162的種類、根數並無特別限定。
如上所述，測試機硬體100內部的至少一個區塊的功能可根據非揮發性記憶體102中儲存的配置資料306而變更。
以上為測試機硬體100的結構。根據該測試機硬體100，藉由將測試機硬體100的各區塊加以組合，可利用各種方法來測試記憶體或處理器、A/D轉換器、D/A轉換器等各種半導體元件。以下，對可藉由使用測試機硬體100的測試系統2而實現的測試進行說明。
1a.記憶體的功能驗證測試
於記憶體的功能驗證測試中，主要利用元件電源140、信號產生器142、信號接收器144。元件電源140生成應對記憶體供給的電源電壓。
再者，電源電壓亦可不經由繼電器開關群160，而是經由對於記憶體的電源接腳為專用的電源線(line)來供給至DUT4。
信號產生器142生成應供給至記憶體的測試圖案(位址信號及應寫入的資料信號)。信號接收器144判定自記憶體讀出的信號S2的位準，並與期待值進行比較，藉此來進行合格、失效判定。除此以外，信號接收器144還判定收到的信號S2的時序是否正常。
1b.記憶體的DC測試
於記憶體的DC測試時，主要使用元件電源140及參數管理單元152。元件電源140生成應對記憶體供給的電源電壓。元件電源140是可測定自身的輸出即電源電壓及電源電流地構成。參數管理單元152藉由繼電器開關群160而分配給與記憶體的任意接腳對應的測試機接腳PIO。藉由元件電源140來測定電源電流、電源電壓變動，藉由參數管理單元152來測定任意接腳的漏電流等。
而且，藉由測定某測試機接腳的電位與流經該接腳的電流，可由他們的比來計算阻抗(impedance)，可用於觸點不良的檢測等。
2a.微控制器的功能驗證測試
(i)微控制器內部的記憶體的功能驗證測試可使用與1a同樣 的硬體來測試。
(ii)微控制器的數位信號處理部(CPU核心(core))的功能驗證測試可使用與1a同樣的硬體來測試。
2b.微控制器的DC測試
微控制器的DC測試可使用與1b同樣的硬體來測試。
3a. A/D轉換器的功能驗證測試
於A/D轉換器的功能驗證測試中，主要利用元件電源140、任意波形產生器148及至少一個信號接收器144。任意波形產生器148藉由繼電器開關群160而分配給A/D轉換器的類比輸入端子，生成在規定的電壓範圍內擺動的類比電壓。至少一個信號接收器144分別分配給A/D轉換器的數位輸出端子，自A/D轉換器接收與類比電壓的階調相應的數位代碼(digital code)的各位元(bit)。
根據由信號接收器144獲得的數位代碼與任意波形產生器148所生成的類比電壓的相關關係，可對A/D轉換器的線性(INL、DNL)等進行評價。
3b. A/D轉換器的DC測試
A/D轉換器的DC測試可使用與1b同樣的硬體來測試。
4a. D/A轉換器的功能驗證測試
於D/A轉換器的功能驗證測試中，主要利用元件電源140、至少一個信號產生器142及數位轉換器150。至少一個信號產生器142分別分配給D/A轉換器的數位輸入端子。信號產生器142使D/A轉換器的輸入數位信號遍及其全標度(full scale)而擺動。
數位轉換器150藉由繼電器開關群160而分配給D/A轉換器的類比輸出端子，將D/A轉換器的類比輸出電壓轉換為數位代碼。
根據由數位轉換器150獲得的數位代碼與信號產生器142所生成的數位代碼的相關關係，可對D/A轉換器的輸出電壓偏移或輸出電壓增益進行評價。
4b. D/A轉換器的DC測試
D/A轉換器的DC測試可使用與1b同樣的硬體來測試。
A/D轉換器或D/A轉換器既可為單體的IC，亦可內置於微控制器中。
5.示波器測試
藉由繼電器開關群160來將數位轉換器150分配給任意通道，提高數位轉換器150的採樣頻率(sampling frequency)，可獲取通過該通道的信號的波形資料。藉由資訊處理裝置200來使波形資料可視化，從而可使測試系統2作為示波器來發揮功能。
本領域技術人員當理解的是：藉由使用測試機硬體100，除了此處例示的測試以外，還可執行各種功能驗證測試、DC測試等。
於較佳的實施方式中，測試機硬體100根據被寫入非揮發性記憶體102中的配置資料306，至少信號產生器142所生成的數位信號S1的圖案可變更地構成。此時，非揮發性記憶體102可掌握為信號產生器142的一部分。
此時，在進行記憶體或處理器、A/D轉換器、D/A轉換器等被測試元件的功能驗證測試時，藉由根據元件的種類來選擇配置資料，可對各種元件供給最佳的數位信號，以可適當地測試該些元件。
更具體而言，信號產生器142構成為：根據配置資料30，而選擇性地具備
(i)順序圖案產生器(Sequential Pattern Generator，SQPG)、(ii)算法圖案產生器(Algorithmic Pattern Generator，ALPG)、及(iii)掃描圖案產生器(Scan Pattern Generator，SCPG)中的任一種功能。
SQPG與SCPG亦可藉由一個配置資料306而提供。此時，在執行一個測試的過程中，可將一個信號產生器142切換用作SQPG與SCPG。或者，亦可將若干個通道的信號產生器142用作SQPG，而將其他通道的信號產生器142用作SCPG。
例如，於進行記憶體的功能驗證測試時，藉由將與ALPG對應的配置資料306寫入非揮發性記憶體102，可藉由運算處理來自動生成龐大的測試圖案。
而且，於進行處理器(CPU或微控制器)等的功能驗證測試時，只要將與SQPG對應的配置資料306寫入非揮發性記憶體102即可。此時，根據處理器等的結構，將預先由用戶定義的測試圖案儲存至RAM154，各信號產生器142可自RAM154讀出 測試圖案並給予DUT4。
而且，於欲進行邊界掃描測試時，藉由將與SCPG對應的配置資料306寫入非揮發性記憶體102，可實現將DUT4的內部邏輯(logic)切離的測試。
繼而，對圖6的測試機硬體100的具體安裝進行說明。
圖7是表示測試機硬體100的具體結構例的圖。
測試機硬體100主要具備控制模組500、至少一個功能模組502及匯流排連接板(bus board)504。功能模組502是以規定數(32)的通道為單位而構成。圖7的測試機硬體100搭載有4個功能模組502，具有32×4=128通道。
於匯流排埠(bus port)P1上，經由匯流排10而連接有資訊處理裝置200。控制模組500具備介面部130、第3非揮發性記憶體102c、第3可程式化元件(programmable device)510、振盪器(oscillator)520、匯流排選擇器(bus selector)522、主埠(main port)524、擴展埠526以及內部匯流排162。
以雙重線所示的內部匯流排162是對搭載於測試機硬體100的可程式化元件進行連接的匯流排。介面部130如上所述。
第3可程式化元件510經由內部匯流排162而自資訊處理裝置200接收第3配置資料306c，並可將該第3配置資料306c寫入第3非揮發性記憶體102c。第3可程式化元件510根據儲存於第3非揮發性記憶體102c中的配置資料306c，來定義內部的電路資訊。
於加載有配置資料306c的第3可程式化元件510的內部，形成有系統控制器512、匯流排控制器514、PG控制器516。
再者，無論DUT的種類或測試項目為何，第3可程式化元件510的功能均不變，因此第3配置資料306c亦可於測試機硬體100的分發時預先寫入第3非揮發性記憶體102c中。再者，亦有時以出貨後的功能擴展或錯誤修正(bug fix)為目的，將自伺服器300下載的第3配置資料306c寫入第3非揮發性記憶體102c。
如上所述，異常檢測部134檢測電源異常或溫度異常。系統控制器512根據來自資訊處理裝置200的控制命令或異常檢測部134的檢測結果，來統一控制測試機硬體100。
匯流排控制器514對各區塊間經由內部匯流排162的資料收發進行控制。
圖案產生器(Pattern Generator，PG)控制器516是經由不同於內部匯流排162的其他控制線(未圖示)，而與各通道的圖案產生器連接，響應來自資訊處理裝置200的控制命令，來對各圖案產生器發送PG開始(start)信號。而且，PG控制器516接收於各圖案產生器中生成的旗標(flag)信號(亦稱作控制信號、中斷信號)，並將與該旗標信號相關的資訊返回資訊處理裝置200。
鎖相迴路(Phase Locked Loop，PLL)518是於第3可程式化元件510中標準配設的電路，接收來自外部的振盪器520的基準時脈(clock)，生成與測試週期對應的週期信號。測試機硬 體100內部的各區塊是與該週期信號同步地受到控制。
第3可程式化元件510的匯流排埠經由內部匯流排162，而與多個功能模組502，更具體而言，與功能模組502內部的可程式化元件串聯地呈環(ring)狀連接。
匯流排連接板504是所謂的背面佈線板(Back Wiring Board，BWB)，於該匯流排連接板504上，形成將控制模組500與多個功能模組502之間予以連接的內部匯流排162。各功能模組502是與對應的測試機接腳PIO 連接，並且與內部匯流排162連接。
於本實施方式中，測試機硬體100具備發送埠(send port)P2以及返回埠(return port)P3。一個測試機硬體100的發送埠P2與另一測試機硬體100的返回埠P3可經由匯流排162而連接。而且，測試機硬體100是可切換主動模式(master mode)與從動模式(slave mode)地構成。
藉此，將多個測試機硬體100連成一串，將先頭的測試機硬體100設為主動模式，將剩餘的測試機硬體100設為從動模式，藉此，可藉由單個資訊處理裝置200來控制多個測試機硬體100。
為了切換主動模式與從動模式，控制模組500具備匯流排選擇器522、主埠524及擴展埠526。主埠524是與匯流排連接板504連接。擴展埠526是與發送埠P2及返回埠P3連接。
匯流排選擇器522具有與控制模組500連接的第1埠a、第2埠b、與主埠524連接的第3埠c、第4埠d、與擴展埠526連接的第5埠e、第6埠f。
匯流排選擇器522是可切換第1狀態、第2狀態與第3狀態地構成，上述第1狀態是連接埠a與埠c間、埠d與埠b間的狀態，上述第2狀態是連接埠a與埠c間、埠d與埠e間、埠f與埠b間的狀態，上述第3狀態是連接埠a與埠b間的狀態。
當使用單個的測試機硬體100時，只要設定為第1狀態即可。藉此，擴展埠P2、P3成為不使用狀態。當將多個測試機硬體100連成一串而使用時，只要設為第2狀態即可。
功能模組502的電源的打開(ON)、關閉(OFF)可與控制模組500的電源的打開、關閉獨立地控制，具體而言，功能模組502的電源的打開、關閉是由控制模組500來控制。該結構中，當某個功能模組502的電源關閉時，將無法經由該功能模組502來進行資料傳輸。因此，當某功能模組502的電源為關閉狀態時，藉由將與該功能模組502連接的控制模組500設為第3狀態，可設為在控制模組500內關閉內部匯流排162的狀態。控制模組500既可統一控制多個功能模組502的電源，亦可獨立地個別控制該些功能模組502的電源。
圖8是表示測試機硬體100的內部布局的立體圖。雜訊濾波器(noise filter)506a經由圖5的AC插頭110來接收來自商用交流電源的交流電壓，並去除雜訊。於電源板506b上，搭載有將交流電壓轉換為直流電壓的AC/DC轉換器(逆變器)。於電源板506b中生成的直流電壓被供給至控制模組500、功能模組502等。
控制模組500以及多個功能模組502是並聯地配置於測試機硬體100的框體內。冷卻風扇(fan)508設置於測試機硬體100的背面側，對功能模組502進行冷卻。
而且，於控制模組500以及多個功能模組502各自的後側面側，設有匯流排連接板504。根據該結構，藉由變更測試機硬體100的橫寬W，增減功能模組502的片數，從而可容易地變更通道數。
圖9是表示功能模組502的具體結構例的方塊圖。功能模組502具備第1可程式化元件530、第2可程式化元件532、匯流排埠534、第1非揮發性記憶體102a、第2非揮發性記憶體102b、揮發性記憶體536、引腳電子540及內部匯流排162。關於元件電源140、參數管理單元152、任意波形產生器148、數位轉換器150，如參照圖6所說明的。
引腳電子540包括多個驅動器DR及多個電壓比較器Cp。多個驅動器Dr分別針對每個通道而設，於輸入端子接收圖案信號PAT，於賦能(enable)端子接收驅動器賦能信號DRE。驅動器Dr在判定有驅動器賦能信號DRE時，輸出具有與圖案信號PAT相應的電壓位準的測試圖案。而且，驅動器Dr在驅動器賦能信號DRE被否定(negate)時，輸出成為高阻抗(high impedance)。於引腳電子540中，如後所述，設有若干個D/A轉換器(圖9中未圖示)。
多個電壓比較器Cp是分別針對每個通道而設。電壓比 較器Cp將自DUT4輸入對應的測試機接腳PIO 的數位信號的電壓位準，與規定的上側臨限值電壓VTHH、下側臨限值電壓VTHL進行比較，生成表示比較結果的比較信號SH、SL。
多通道的驅動器DR以及電壓比較器Cp是積體化於一個半導體晶片上，或者亦可構成於一個半導體模組內。
第1非揮發性記憶體102a為可重寫，且儲存第1配置資料306a。第1可程式化元件530經由內部匯流排162而自資訊處理裝置200接收第1配置資料306a，並可將該第1配置資料306a寫入第1非揮發性記憶體102a內。而且，第1可程式化元件530根據儲存於第1非揮發性記憶體102a中的配置資料306a，來定義內部的電路資訊。
第1可程式化元件530是與多個驅動器Dr的輸入端子、多個驅動器DR各自的賦能端子、多個電壓比較器Cp各自的輸出端子及揮發性記憶體536連接。
於第1可程式化元件530的內部，在加載有第1配置資料306a的狀態下，構成(1)多個鎖存(latch)電路Lc、(2)多個數位比較器Dc、(3)圖案產生器542、(4)時序產生器544、(5)格式(format)控制器546、(6)感測(sense)控制器548、(7)失效記憶體控制器550。
圖案產生器542生成圖案資料PTN、驅動器賦能信號DRE及期待值資料EXP，上述圖案資料PTN對應向多個驅動器DR分別輸出的圖案信號PAT進行定義，上述驅動器賦能信號DRE 應向多個驅動器Dr分別輸出，上述期待值資料EXP應向多個數位比較器Dc分別輸出。
如上所述，圖案產生器542是經由不同於內部匯流排162的其他控制線，而與控制模組500的PG控制器516連接。經由該控制線，各通道的圖案產生器542的狀態由PG控制器516予以控制，而且被通知給PG控制器516。
時序產生器544負責第1可程式化元件530的信號處理的時間。例如時序產生器544生成對測試週期進行規定的比率(rate)信號RATE、對圖案信號PAT的正邊緣(positive edge)或負邊緣(negative edge)的時序進行規定的時序信號TMG、選通(strobe)信號STRB等。
格式控制器(波形整形器)546基於圖案資料PTN以及時序信號TMG，生成圖案信號PAT。圖案信號PAT的位準對應於圖案資料PTN，各邊緣的時序對應於時序信號TMG。而且，格式控制器546對圖案信號PAT的信號格式(NRZ、RZ、差分、雙極(bipolar)等)進行控制。
圖案產生器542、時序產生器544、格式控制器546以及驅動器DR對應於圖6的信號產生器142。如上所述，信號產生器142是根據配置資料306而數位信號S1的圖案可變更地構成。其藉由如下方式而實現，即：使圖案產生器542對圖案資料PTN的產生方法可根據寫入第1非揮發性記憶體102a的第1配置資料306a來變更。
更具體而言，圖案產生器542可選擇SQPG(Sequential Pattern Generator)、ALPG(Algorithmic Pattern Generator)、SCPG(Scan Pattern Generator)中的與第1配置資料306a相應的至少一種結構。
多個鎖存電路Lc是分別針對每個通道(每個電壓比較器Cp)而設，將來自對應的電壓比較器Cp的比較信號SH、SL以選通信號STRB的時序予以鎖存。
多個數位比較器Dc是分別針對每個通道(每個鎖存電路Lc)而設，將由對應的鎖存電路Lc所鎖存的資料與對應的期待值資料EXP進行比較，並生成表示一致/不一致的合格失效信號PF。
感測控制器548對數位比較器Dc進行期待值比較的週期(cycle)、邊緣進行控制。
失效記憶體控制器550將自多個數位比較器Dc輸出的合格失效信號PF儲存至作為失效記憶體的揮發性記憶體536中。
電壓比較器Cp、鎖存電路Lc、數位比較器Dc、圖案產生器542、時序產生器544對應於圖6的信號接收器144。
第2非揮發性記憶體102b為可重寫，且儲存第2配置資料306b。第2可程式化元件532經由內部匯流排162而自資訊處理裝置200接收第2配置資料306b，並可將該第2配置資料306b寫入第2非揮發性記憶體102b。而且，第2可程式化元件532根據儲存於第2非揮發性記憶體102b中的配置資料306b，來定義內 部的電路資訊。
第2可程式化元件532是與第1可程式化元件530、引腳電子540、元件電源140、參數管理單元152、任意波形產生器148、數位轉換器150連接。
於第2可程式化元件532的內部，在加載有第2配置資料306b的狀態下，構成接腳控制器560、元件電源控制器562、DC控制器564、波形產生器控制器566、數位轉換器控制器568。
圖10是表示引腳電子540的具體結構的電路圖。圖10中僅示出1通道的結構。
第1 D/A轉換器570生成對應的驅動器Dr的上側電源電壓VH。第2 D/A轉換器572生成對應的驅動器Dr的下側電源電壓VL。驅動器Dr在輸入PAT=0時輸出電壓位準VL，在輸入PAT=1時輸出電壓位準VH。
比較器CpH將來自DUT4的信號與上側臨限值電壓VTHH進行比較。比較器CpL將來自DUT4的信號與下側臨限值電壓VTHL進行比較。
第3 D/A轉換器574生成上側臨限值電壓VTHH，第4 D/A轉換器576生成下側臨限值電壓VTHL。
第2可程式化元件532的接腳控制器560基於來自資訊處理裝置200的控制資料，對第1 D/A轉換器570、第2 D/A轉換器572、第3 D/A轉換器574、第4 D/A轉換器576各自的輸入端子，輸出指示VH、VL、VTHH、VTHL的控制值。
返回圖9。元件電源控制器562、DC控制器564、波形產生器控制器566、數位轉換器控制器568分別基於來自資訊處理裝置200的控制資料，對元件電源140、參數管理單元152、任意波形產生器148、數位轉換器150進行控制。
於功能模組502中，內部匯流排162以自匯流排埠534經由第2可程式化元件532、第1可程式化元件530而返回匯流排埠534的方式形成。再者，第2可程式化元件532與第1可程式化元件530的順序亦可對調。
根據圖7~圖10中說明的測試機硬體100，可獲得以下的效果。
第一，根據DUT4的種類或檢查項目等，以圖案產生器542、時序產生器544、格式控制器546各自具備所需功能的方式來準備第1配置資料306a，將其寫入第1配置資料306a，藉此，可對各種DUT4供給適當的數位信號。
第二，藉由使用可程式化元件來一體地構成多個鎖存電路Lc、多個數位比較器Dc、圖案產生器542、時序產生器544、格式控制器546，從而可使測試機硬體小型化。
第三，藉由於第1可程式化元件530內構成失效記憶體控制器550，從而可使對DUT4給予數位信號並判定所讀出的數位信號的良否的一連串數位處理全部由第1可程式化元件530來進行。其結果，可簡化測試程式對測試機硬體100的控制。
第四，藉由將功能模組502的各區塊如第1可程式化元 件530與第2可程式化元件532般予以分離，從而使對DUT4給予數位信號並判定所讀出的數位信號的良否的一連串數位處理由第1可程式化元件530進行，而其他類比元件的控制由第2可程式化元件532進行。其結果，可將測試機硬體100的設計或錯誤修正等劃分成數位區塊的控制與類比區塊的控制來進行，從而可提高設計效率。
第五，藉由以功能模組502為單位來構成測試機硬體100，從而可根據功能模組502的增減來簡單地設計具有各種通道數的測試機硬體100。
第六，功能模組502各自的第1可程式化元件530、第2可程式化元件532經由內部匯流排162而串聯(呈環狀地)連接。藉由該結構，可向多個功能模組502各自的第1非揮發性記憶體102a寫入相同的配置資料，亦可向各自的第2非揮發性記憶體102b寫入相同的配置資料。
而且，於大多數情況下，多個功能模組502是連接於共同的DUT。因此，多個功能模組502中的設定資料或控制指令為相同的情況多。基於該理由，藉由將第1可程式化元件530、第2可程式化元件532串聯連接，亦可將配置資料有效率地供給至各可程式化元件。
例如對於在內部匯流排162中傳輸的資料的先頭，賦予對傳輸目標的元件532、532進行指定的元件控制位元(bit)。各元件在自身是由元件控制位元所指定時，將緊跟其後的資料判定 為處理的對象。圖7的結構中，自內部匯流排162的上游起，依序連接有8個元件532、530、532、530、532、530、532、530。此時，例如亦可將元件控制位元設為8位元，將最上位位元分配給先頭的元件532，將最下位位元分配給最後尾的元件530。各元件在對應的位元為1時，判斷為緊跟著元件控制位元的資料是對自身發送的資料。
當欲對所有元件發送共同的資料時，將元件控制位元全部(all)設為1，在其後配置欲發送的共同的資料，藉此，第3可程式化元件510只要發送1次資料，便可對所有元件供給資料。
再者，實施方式中，對多個鎖存電路、多個數位比較器、圖案產生器、時序產生器、格式控制器包含一個第1可程式化元件530的情況進行了說明，但也可將他們分割成多個第1可程式化元件而構成。此時，可利用一個第1可程式化元件所需的閘極(gate)數少且廉價的可程式化元件，因此在總(total)成本上具有優點的情況下，亦可分割成多個可程式化元件。具體而言，亦可將圖案產生器、時序產生器、格式控制器安裝於一個可程式化元件，將多個鎖存電路、多個數位比較器安裝於其他可程式化元件。
以上為測試系統2的結構。
繼而，對雲端測試服務的流程進行說明。圖11是表示雲端測試服務的流程的圖。
用戶USR向服務提供者PRV申請利用雲端測試服務(S100)。 隨著申請，用戶USR的資訊被發往服務提供者PRV的伺服器300。
服務提供者PRV基於用戶USR的信用調查等的結果來進行審查(S102)。審查的結果為滿足規定條件的用戶USR作為雲端測試服務的利用者而登記於資料庫中，並給予用戶ID。於登記時，用戶將欲在測試系統2中使用的自身的資訊處理裝置200的識別資訊通知給服務提供者PRV。資訊處理裝置200的識別資訊亦被登記於伺服器300的資料庫中。作為資訊處理裝置200的識別資訊，亦可利用資訊處理裝置200的媒體存取控制(Media Access Control，MAC)位址。
服務提供者PRV對已登記的用戶USR寄送測試機硬體100(S104)。鑒於欲使測試系統2廣泛普及的服務提供者PRV側的觀點、及欲廉價地構建測試系統2的用戶USR側的觀點，服務提供者PRV與用戶USR亦可就測試機硬體100締結無償出借的契約。當然，用戶USR對測試機硬體100的改變或拆解被契約禁止。
用戶USR接入服務提供者PRV所開設的網站並登入，下載控制程式302，並安裝至登記的資訊處理裝置200(S106)。再者，服務提供者PRV亦可僅許可在已登記的資訊處理裝置200中使用控制程式302。而且，控制程式302亦可以儲存於唯讀光碟(Compact Disc Read-Only Memory，CD-ROM)或唯讀式數位多功能光碟(Digital Versatile Disc Read-Only Memory，DVD-ROM)等媒體(media)中的狀態而發布。
至此為止，用戶USR可使用測試機硬體100及資訊處 理裝置200來構建測試系統2。
以設置測試系統2為目的之用戶USR接入網站並登入。於網站上，登載有可下載的程式模組304及配置資料306的列表。並且，用戶USR選擇與作為測試對象的DUT4的種類或測試內容相符的程式模組304、配置資料306(S108)，請求下載該些內容(S110)。收到請求後，自伺服器300將程式模組304或配置資料306供給至資訊處理裝置200(S112)。
而且，用戶USR對服務提供者PRV的伺服器300，申請所希望的程式模組304或配置資料306的使用許可(S114)。
對程式模組304或配置資料306規定有與使用期間相應的費用。服務提供者PRV以來自用戶USR的費用支付為條件(S116)，對每個程式模組304、配置資料306發行許可使用他們的授權金鑰(S118)。
將針對配置資料306的授權金鑰稱作第1授權金鑰KEY1，將針對程式模組304的授權金鑰稱作第2授權金鑰KEY2，以作區別。
第1授權金鑰KEY1對於成為對象的配置資料306，僅在與由用戶預先指定並登記於資料庫中的資訊處理裝置200進行組合時，才允許使用該配置資料306。於第1授權金鑰KEY1中，包含表示成為對象的配置資料306的資料、許可使用的資訊處理裝置的識別資訊、及表示許可使用配置資料306的使用許可期間的資料。當然，第1授權金鑰KEY1已被加密。
同樣地，第2授權金鑰KEY2對於成為對象的程式模組 304，僅許可在與由用戶預先指定並登記於資料庫中的資訊處理裝置200上使用該程式模組304。於第2授權金鑰KEY2中，包含表示成為對象的程式模組304的資料、許可使用的資訊處理裝置的識別資訊、及表示許可使用程式模組304的使用許可期間的資料。當然，第2授權金鑰KEY2亦已被加密。
再者，於變形例中，亦可不設定使用許可期間而設為無期限。
以上為測試系統2的結構。繼而，對測試系統2的動作進行說明。
經過圖11的流程，於資訊處理裝置200中儲存有控制程式302、程式模組304，而且，於測試機硬體100的非揮發性記憶體102中寫入有配置資料306。
於使用時，用戶USR經由匯流排10來連接資訊處理裝置200與測試機硬體100。並且，用戶USR接通測試機硬體100的電源，於資訊處理裝置200中啟動控制程式302。
資訊處理裝置200進行配置資料306的認證。配置資料306的認證亦可於控制程式302的啟動時進行。
圖2的硬體存取部212獲取儲存在測試機硬體100的非揮發性記憶體102中的配置資料306的資訊。認證部214參照對配置資料306發行的第1授權金鑰KEY1。當存在第1授權金鑰KEY1時，判定該授權金鑰KEY1中所含的資訊處理裝置的識別資訊與用戶當前使用的資訊處理裝置200的識別資訊是否一致，而且判 定當前的時刻是否包含在使用許可期間內。若識別資訊一致且處於使用許可期間內，則認證部214判定為在與資訊處理裝置200組合時許可使用配置資料306，於測試機硬體100中，許可非揮發性記憶體102內的配置資料306的使用。藉此，測試機硬體100僅在第1授權金鑰KEY1已發行的情況下，才可根據配置資料306來動作。若使用許可期間已過，則催促用戶申請再次締結對該配置資料306的使用契約。
而且，資訊處理裝置200進行程式模組304的認證。具體而言，認證部214參照對用戶意圖使用的程式模組304分別發行的第2授權金鑰KEY2。若存在第2授權金鑰KEY2，則判定該授權金鑰KEY2中所含的資訊處理裝置的識別資訊與用戶當前使用的資訊處理裝置200的識別資訊是否一致。若為一致，則認證部214判定為在與資訊處理裝置200組合時許可使用程式模組304，從而許可將程式模組304裝入控制程式302。
此處，假定下述情況：儲存於非揮發性記憶體102中的配置資料306所設想的DUT的種類和與測試程式240組合的程式模組304不匹配。例如為下述等情況：配置資料306為記憶體測試用的資料，但測試算法模組304a卻是A/D轉換器的功能評價的線性驗證程式。此時，無法對作為記憶體的DUT4進行測試。因此，較為理想的是：控制程式302對資訊處理裝置200提供檢驗(check)程式模組304與配置資料306的匹配性的功能。於未取得匹配性的情況下，資訊處理裝置200將該意旨通知給用戶，藉 此，可擔保藉由正確的程式模組304與配置資料306來進行測試。
經過以上的處理，於資訊處理裝置200中，可執行基於測試程式240的測試。
執行部220主要基於包含控制程式302及測試算法模組304a的測試程式240，來控制測試機硬體100。測試結果所得的資料自測試機硬體100發送至資訊處理裝置200，並儲存於記憶裝置206中。
而且，分析部230根據分析工具模組304b所規定的分析方法，對自測試機硬體100獲得的資料進行分析。
以上為測試系統2的動作。測試系統2比起現有的測試裝置，具有以下的優點。
1.於該測試系統2中，測試機硬體100並非具有限定於特定元件或測試內容的結構，而是具備可與多種測試內容對應的通用性地設計。並且，對各個種類的被測試元件、測試內容最佳化的配置資料是由服務提供者或者第三者予以準備，並儲存於伺服器300中。
並且，用戶USR選擇對作為檢查對象的DUT4最佳的配置資料306，並寫入測試機硬體的非揮發性記憶體102中，藉此可適當地測試DUT4。
即，根據該測試系統2，不再需要針對DUT4的每個種類或測試項目來準備個別的測試裝置(硬體)，可減輕用戶的成本負擔。
2.而且，當開發出新穎的元件而需要先前不存在的測試 時，由服務提供者PRV或者第三者來提供用於實現該測試內容的配置資料306或程式模組304。因此，用戶可在測試機硬體的處理能力的範圍內，對當前乃至將來開發的元件進行測試。
3.而且，先前在檢查開發階段的半導體元件時，必須個別地準備電源裝置、任意波形產生器、示波器及數位轉換器，並將該些裝置予以組合，以測定所需的特性。與此相對，根據實施方式的測試系統2，只要準備資訊處理裝置200與測試機硬體100，便可簡單且適當地測試各種半導體元件。
4.測試機硬體100若以於設計開發階段的使用為前提，則可將可同時測定的被測試元件的個數、即通道數設計得較少。而且，可以與資訊處理裝置的協調動作為前提而設計。進而，亦可視需要而妥協其性能的一部分。基於該些理由，測試機硬體100比起量產用的測試裝置，可廉價地，而且非常緊湊(compact)地構成，具體而言，可以桌面尺寸、便攜地構成。
此時，自用戶USR的觀點而言，每個研究者、開發者或者每個研究開發組可保有測試機硬體。自服務提供者PRV的觀點而言，可促使測試機硬體100的普及，可擴大收益的機會。
5.而且，現有的測試裝置巨大，因此其移動在現實中不可能，用戶必須將DUT4搬送至測試裝置。與此相對，藉由使測試機硬體100小型化，可將其移動至被測試元件的場所。
例如假設欲於無塵室(clean room)內測試被測試元件。在測試裝置的設置部位遠離被測試元件的情況下，若考慮到元件的污 染，則即便是在無塵室內，使元件長距離移動亦不佳。即，先前，難以使被測試元件及測試裝置這兩者均移動，存在測試裝置的利用受到限制的情況。實施方式的測試系統2可設置於無塵室內的各種部位，而且可視需要帶入或帶出無塵室內。或者，亦可在室外的特殊環境下進行測試。即，可較先前顯著擴展可利用測試裝置的狀況。
6.而且，該測試系統2中，各種程式模組304是由服務提供者PRV在作為雲端的伺服器300上所準備，用戶USR可自其中選擇與半導體元件的種類、測試項目、評價算法相適合的程式模組，並裝入測試程式240中。其結果，用戶USR無須如先前般自行製作測試程式，便可適當地測試元件。
以上，基於若干個實施方式對本發明進行了說明。本領域技術人員當理解，該實施方式為例示，可於該些各構成要素或各處理製程的組合內實現各種變形例，而且，此種變形例亦屬於本發明的範圍。以下，對此種變形例進行說明。
(第1變形例)
實施方式中，對如下規格進行了說明，即：授權金鑰以與已登記的資訊處理裝置200組合為條件，而許可程式模組304或配置資料306的使用。
與此相對，第1變形例中，取代資訊處理裝置200，而以與用戶指定的測試機硬體100組合為條件，來許可程式模組304或配置資料306的使用。此時，第1授權金鑰KEY1包含成為許 可對象的配置資料306的識別資訊、與應許可使用的測試機硬體100的識別資訊。
當用戶USR啟動測試程式240時，認證部214獲取測試機硬體100的ID，若於第1授權金鑰KEY1中包含所獲取的ID，則配置資料306可自非揮發性記憶體102讀出，測試機硬體100可根據配置資料306來動作。對於第2授權金鑰KEY2亦同樣。
或者，亦可由服務提供者PRV向用戶USR提供硬體金鑰(亦稱作伺服器鑰(dongle))，以硬體金鑰連接於資訊處理裝置200為條件，而使程式模組304或配置資料306可使用。
(第2變形例)
實施方式中，對如下情況進行了說明，即，將程式模組304、配置資料306預先儲存於伺服器300中，並分別個別地給予使用許可，但本發明並不限定於此。藉由伺服器300可下載地儲存程式模組304與配置資料306中的任一者，測試系統2亦可按照用戶所希望的測試算法、評價算法來適當地測試各種元件。
(第3變形例)
實施方式中，對在資訊處理裝置200中進行認證或測試程式的執行的情況進行了說明。
與此相對，第3變形例中，亦可於伺服器300上進行與認證相關的處理。具體而言，亦可取代伺服器300發行授權金鑰而採用如下規格，即：每當用戶使用測試系統2時，自資訊處理裝置200接入伺服器300的網站並登入，以請求程式模組304或配置資 料306的使用許可。此時，伺服器300亦可以請求使用許可的用戶已登記於資料庫中，且相同的用戶ID當前尚未使用該程式模組304或配置資料306為條件，而許可程式模組304或配置資料306的使用。
而且，亦可取代將測試算法模組304a下載至資訊處理裝置200中，而採用在伺服器300上執行測試程式240的結構。此時，於伺服器300側設置測試控制部210的一部分或者全部，將控制命令經由資訊處理裝置200發送至測試機硬體100。
同樣地，亦可取代將分析工具模組304b下載至資訊處理裝置200中，而採用在伺服器300上執行測試程式240的結構。此時，於伺服器300側設置測試控制部210的一部分或者全部，於測試機硬體100中獲取的資料經由資訊處理裝置200而上載(upload)至伺服器300，以於伺服器300中進行處理。
基於實施方式說明了本發明，但實施方式不過是表示本發明的原理、應用，於實施方式中，在不脫離申請專利範圍所規定的本發明的思想的範圍內，允許多個變形例或配置的變更。
2、2_1、2_2‧‧‧測試系統
8‧‧‧網路
100_1、100_2‧‧‧測試機硬體
102‧‧‧非揮發性記憶體
200_1、200_2‧‧‧資訊處理裝置
300‧‧‧伺服器
302‧‧‧控制程式
304a‧‧‧測試算法模組
304b‧‧‧分析工具模組
306‧‧‧配置資料

Claims (11)

  1. 一種測試系統，對被測試元件進行測試，上述測試系統的特徵在於包括：伺服器，儲存多個配置資料，上述多個配置資料分別用於對上述測試系統提供不同的功能；測試機硬體，包含可重寫的非揮發性記憶體，且根據儲存於上述非揮發性記憶體的上述配置資料，使至少上述測試機硬體的功能的一部分是可變更地構成，且上述測試機硬體構成為至少可對上述被測試元件供給電源電壓，對上述被測試元件發送信號，且接收來自上述被測試元件的信號；以及資訊處理裝置，於上述測試系統的設置時，自上述伺服器獲取與用戶指定的測試內容相符的上述配置資料，並將上述配置資料寫入上述測試機硬體的上述非揮發性記憶體，並且於上述被測試元件的測試時，上述資訊處理裝置構成為執行測試程式，根據上述測試程式來控制上述測試機硬體，並且可對由上述測試機硬體所獲取的資料進行處理，且上述伺服器包括：記憶部，儲存上述多個配置資料以及資料庫；資料庫登記部，接受來自用戶的與上述測試系統相關服務的利用申請，並將上述用戶的資訊以及上述用戶所指定的上述資訊處理裝置的識別資訊登記至上述資料庫中；認證部，進行上述用戶的登入認證； 列表顯示部，顯示上述多個配置資料的列表；下載控制部，響應來自上述用戶的對上述配置資料的下載請求，將上述配置資料提供給上述資訊處理裝置；以及授權金鑰發行部，自上述用戶接受對上述配置資料使用許可的申請，對應許可的用戶發行第1授權金鑰。
  2. 如申請專利範圍第1項所述的測試系統，其中於上述資訊處理裝置中執行的上述測試程式包含控制程式及程式模組的組合，上述程式模組被裝入上述控制程式中，且規定測試算法，於上述伺服器的上述記憶部中，儲存有多個程式模組，上述多個程式模組為多個上述程式模組且分別規定不同的上述測試算法，上述列表顯示部顯示上述多個程式模組的列表，上述下載控制部響應來自用戶的對上述程式模組的下載請求，將上述程式模組提供給上述資訊處理裝置，上述授權金鑰發行部自上述用戶接受對上述程式模組使用許可的申請，對應許可的用戶發行第2授權金鑰。
  3. 一種測試系統，對被測試元件進行測試，上述測試系統的特徵在於包括：伺服器，儲存多個配置資料，上述多個配置資料分別用於對上述測試系統提供不同的功能；測試機硬體，包含可重寫的非揮發性記憶體，且根據儲存於 上述非揮發性記憶體的上述配置資料，使至少上述測試機硬體的功能的一部分是可變更地構成，且上述測試機硬體構成為至少可對上述被測試元件供給電源電壓，對上述被測試元件發送信號，且接收來自上述被測試元件的信號；以及資訊處理裝置，於上述測試系統的設置時，自上述伺服器獲取與用戶指定的測試內容相符的上述配置資料，並將上述配置資料寫入上述測試機硬體的上述非揮發性記憶體，並且於上述被測試元件的測試時，上述資訊處理裝置構成為執行測試程式，根據上述測試程式來控制上述測試機硬體，並且可對由上述測試機硬體所獲取的資料進行處理，且與上述測試系統相關的服務提供者在用戶使用上述配置資料之前，發行第1授權金鑰，上述第1授權金鑰包含成為許可對象的上述配置資料的識別資訊、及應許可使用的上述資訊處理裝置的識別資訊，上述資訊處理裝置獲取當前連接的上述測試機硬體的上述非揮發性記憶體中儲存的上述配置資料的資訊，於存在包含上述配置資料的識別資訊的上述第1授權金鑰時，構成為可判定上述第1授權金鑰中所含的上述資訊處理裝置的識別資訊是否與自身的識別資訊一致，上述測試機硬體構成為於上述識別資訊為一致時，可根據上述配置資料來動作。
  4. 如申請專利範圍第3項所述的測試系統，其中 上述第1授權金鑰更包括表示許可使用上述配置資料的使用許可期間的資料，上述資訊處理裝置構成為可判定上述配置資料的使用時刻是否包含在上述使用許可期間內，上述測試機硬體構成為於上述使用時刻包含在上述使用許可期間內時，可根據上述配置資料來動作。
  5. 如申請專利範圍第1項至第4項中任一項所述的測試系統，其中於上述資訊處理裝置中執行的上述測試程式包含控制程式及程式模組的組合，上述程式模組被裝入上述控制程式中，且規定測試算法，上述伺服器儲存有多個程式模組，上述多個程式模組分別規定不同的上述測試算法，上述資訊處理裝置可構成為自上述伺服器獲取與用戶指定的測試內容相符的上述程式模組。
  6. 一種測試系統，對被測試元件進行測試，上述測試系統的特徵在於包括：伺服器，儲存多個配置資料，上述多個配置資料分別用於對上述測試系統提供不同的功能；測試機硬體，包含可重寫的非揮發性記憶體，且根據儲存於上述非揮發性記憶體的上述配置資料，使至少上述測試機硬體的功能的一部分是可變更地構成，且上述測試機硬體構成為至少可 對上述被測試元件供給電源電壓，對上述被測試元件發送信號，且接收來自上述被測試元件的信號；以及資訊處理裝置，於上述測試系統的設置時，自上述伺服器獲取與用戶指定的測試內容相符的上述配置資料，並將上述配置資料寫入上述測試機硬體的上述非揮發性記憶體，並且於上述被測試元件的測試時，上述資訊處理裝置構成為執行測試程式，根據上述測試程式來控制上述測試機硬體，並且可對由上述測試機硬體所獲取的資料進行處理，且於上述資訊處理裝置中執行的上述測試程式包含控制程式及程式模組的組合，上述程式模組被裝入上述控制程式中，且規定測試算法，上述伺服器儲存有多個程式模組，上述多個程式模組分別規定不同的上述測試算法，上述資訊處理裝置可構成為自上述伺服器獲取與用戶指定的測試內容相符的上述程式模組。
  7. 如申請專利範圍第6項所述的測試系統，其中與上述測試系統相關的服務提供者在用戶使用上述程式模組之前，發行第2授權金鑰，上述第2授權金鑰包含成為許可對象的上述程式模組的識別資訊、及應許可使用的上述資訊處理裝置的識別資訊，上述資訊處理裝置構成為於存在包含用戶欲利用的上述程式模組的上述識別資訊的上述第2授權金鑰時，可判定上述第2授 權金鑰中所含的上述資訊處理裝置的上述識別資訊是否與自身的識別資訊一致，於上述識別資訊為一致時，可將上述程式模組用作上述測試程式的一部分。
  8. 一種測試系統，對被測試元件進行測試，上述測試系統的特徵在於包括：伺服器，儲存多個配置資料，上述多個配置資料分別用於對上述測試系統提供不同的功能；測試機硬體，包含可重寫的非揮發性記憶體，且根據儲存於上述非揮發性記憶體的上述配置資料，使至少上述測試機硬體的功能的一部分是可變更地構成，且上述測試機硬體構成為至少可對上述被測試元件供給電源電壓，對上述被測試元件發送信號，且接收來自上述被測試元件的信號；以及資訊處理裝置，於上述測試系統的設置時，自上述伺服器獲取與用戶指定的測試內容相符的上述配置資料，並將上述配置資料寫入上述測試機硬體的上述非揮發性記憶體，並且於上述被測試元件的測試時，上述資訊處理裝置構成為執行測試程式，根據上述測試程式來控制上述測試機硬體，並且可對由上述測試機硬體所獲取的資料進行處理，且於上述資訊處理裝置中執行的上述測試程式包含控制程式及程式模組的組合，上述程式模組被裝入上述控制程式中，且規定對測試結果獲 得的資料進行處理、分析的評價算法，上述伺服器儲存有多個程式模組，上述多個程式模組分別規定不同的上述評價算法，上述資訊處理裝置可自上述伺服器獲取與用戶指定的處理及/或分析方法相符的上述程式模組。
  9. 如申請專利範圍第8項所述的測試系統，其中與上述測試系統相關的服務提供者在用戶使用上述程式模組之前，發行第2授權金鑰，上述第2授權金鑰包含成為許可對象的上述程式模組的識別資訊、及應許可使用的上述資訊處理裝置的識別資訊，上述資訊處理裝置構成為於存在包含用戶欲利用的上述程式模組的上述識別資訊的上述第2授權金鑰時，可判定上述第2授權金鑰中所含的上述資訊處理裝置的上述識別資訊是否與自身的識別資訊一致，於上述識別資訊為一致時，可將上述程式模組用作上述測試程式的一部分。
  10. 一種伺服器，構成對被測試元件進行測試的測試系統的一部分，上述伺服器的特徵在於，上述測試系統包括：上述伺服器，儲存多個配置資料，上述多個配置資料分別用於對上述測試系統提供不同的功能；測試機硬體，包含可重寫的非揮發性記憶體，且根據儲存於 上述非揮發性記憶體的上述配置資料，使至少上述測試機硬體的功能的一部分是可變更地構成，且上述測試機硬體至少可對上述被測試元件供給電源電壓，對上述被測試元件發送信號，且接收來自上述被測試元件的信號；以及資訊處理裝置，於上述測試系統的設置時，自上述伺服器獲取與用戶指定的測試內容相符的上述配置資料，並將上述配置資料寫入上述測試機硬體的上述非揮發性記憶體，並且於上述被測試元件的測試時，上述資訊處理裝置構成為執行測試程式，根據上述測試程式來控制上述測試機硬體，並且可對由上述測試機硬體所獲取的資料進行處理，上述伺服器包括：記憶部，儲存上述多個配置資料以及資料庫；資料庫登記部，接受來自用戶的與上述測試系統相關服務的利用申請，並將上述用戶的資訊以及上述用戶所指定的上述資訊處理裝置的識別資訊登記至上述資料庫中；認證部，進行上述用戶的登入認證；列表顯示部，顯示上述多個配置資料的列表；下載控制部，響應來自上述用戶的對上述配置資料的下載請求，將上述配置資料提供給上述資訊處理裝置；以及授權金鑰發行部，自上述用戶接受對上述配置資料使用許可的申請，對應許可的用戶發行第1授權金鑰。
  11. 如申請專利範圍第10項所述的伺服器，其特徵在於， 於上述資訊處理裝置中執行的上述測試程式包含控制程式及程式模組的組合，上述程式模組被裝入上述控制程式中，且規定測試算法，於上述伺服器的上述記憶部中，儲存有多個程式模組，上述多個程式模組為多個上述程式模組且分別規定不同的上述測試算法，上述列表顯示部顯示上述多個程式模組的列表，上述下載控制部響應來自用戶的對上述程式模組的下載請求，將上述程式模組提供給上述資訊處理裝置，上述授權金鑰發行部自上述用戶接受對上述程式模組使用許可的申請，對應許可的用戶發行第2授權金鑰。
TW102119245A 2012-06-04 2013-05-31 測試系統以及伺服器 TWI499789B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012127523A JP5833500B2 (ja) 2012-06-04 2012-06-04 試験システム

Publications (2)

Publication Number Publication Date
TW201403101A TW201403101A (zh) 2014-01-16
TWI499789B true TWI499789B (zh) 2015-09-11

Family

ID=49711653

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102119245A TWI499789B (zh) 2012-06-04 2013-05-31 測試系統以及伺服器

Country Status (6)

Country Link
US (1) US20150066417A1 (zh)
JP (1) JP5833500B2 (zh)
KR (1) KR101635699B1 (zh)
CN (1) CN104350472B (zh)
TW (1) TWI499789B (zh)
WO (1) WO2013183245A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010004755A1 (ja) * 2008-07-09 2010-01-14 株式会社アドバンテスト 試験装置、及び試験方法
US9218261B2 (en) 2013-09-18 2015-12-22 Bank Of America Corporation Test case execution
US10429437B2 (en) * 2015-05-28 2019-10-01 Keysight Technologies, Inc. Automatically generated test diagram
CN106708718B (zh) * 2015-07-22 2020-11-24 北京京东尚科信息技术有限公司 服务框架接口测试方法与装置
US9484116B1 (en) * 2015-08-17 2016-11-01 Advantest Corporation Test system
CN105678115B (zh) * 2015-12-31 2018-05-25 北京神州绿盟信息安全科技股份有限公司 一种软件认证方法及相关设备与系统
KR101721825B1 (ko) * 2016-03-07 2017-03-31 주식회사 제타 반도체 및 엘시디 공정 설비 검사 방법 및 장치
JP6729122B2 (ja) * 2016-07-19 2020-07-22 富士通株式会社 情報処理装置、プログラムおよび情報処理システム
US10127141B2 (en) 2017-02-20 2018-11-13 Bank Of America Corporation Electronic technology resource evaluation system
WO2019012606A1 (ja) * 2017-07-11 2019-01-17 東芝三菱電機産業システム株式会社 計算機更新試験支援装置
JP2020004070A (ja) * 2018-06-28 2020-01-09 ルネサスエレクトロニクス株式会社 半導体製品品質管理サーバ、半導体装置、および半導体製品品質管理システム
TWI662553B (zh) * 2018-08-27 2019-06-11 群聯電子股份有限公司 記憶體測試方法與記憶體測試系統
US11293969B2 (en) * 2019-03-12 2022-04-05 Rohde & Schwarz Gmbh & Co. Kg System and method for automatic test-setup hardware detection and extension
CN111367809B (zh) * 2020-03-09 2024-06-14 中国电力科学研究院有限公司 一种程序标识认证与合并发行方法及系统
US11887685B2 (en) 2020-08-18 2024-01-30 Changxin Memory Technologies, Inc. Fail Bit repair method and device
EP3985675B1 (en) 2020-08-18 2024-01-31 Changxin Memory Technologies, Inc. Method and device for repairing fail bits
US11797371B2 (en) 2020-08-18 2023-10-24 Changxin Memory Technologies, Inc. Method and device for determining fail bit repair scheme
US11791010B2 (en) 2020-08-18 2023-10-17 Changxin Memory Technologies, Inc. Method and device for fail bit repairing
CN112783770A (zh) * 2021-01-21 2021-05-11 深圳市杉川机器人有限公司 软件测试方法、装置、设备及计算机可读存储介质
US11984179B2 (en) * 2021-03-26 2024-05-14 Changxin Memory Technologies, Inc. Redundant circuit assigning method and device, and medium
US11791012B2 (en) 2021-03-31 2023-10-17 Changxin Memory Technologies, Inc. Standby circuit dispatch method, apparatus, device and medium
US11881278B2 (en) * 2021-03-31 2024-01-23 Changxin Memory Technologies, Inc. Redundant circuit assigning method and device, apparatus and medium
US20220397601A1 (en) * 2021-06-11 2022-12-15 Nanya Technology Corporation Test system and test method to a wafer
WO2024092147A1 (en) * 2022-10-26 2024-05-02 University Of South Florida Systems and methods for testing integrated circuits independent of chip package configuration

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005341424A (ja) * 2004-05-28 2005-12-08 Anritsu Corp 通信試験装置及び通信試験方法
CN1828325A (zh) * 2005-03-01 2006-09-06 松下电器产业株式会社 用于半导体的测试设备
TWI287639B (en) * 2003-02-14 2007-10-01 Advantest Corp A distributed operating system for a semiconductor test system for testing at least one device under test
TW201030351A (en) * 2009-02-11 2010-08-16 King Yuan Electronics Co Ltd Semiconductor test system with self-inspection of electrical channel
TWM397528U (en) * 2010-08-23 2011-02-01 Maintek Comp Suzhou Co Ltd Testing system for graphics card

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4760329A (en) * 1987-04-23 1988-07-26 Grumman Aerospace Corporation Programmable tester with bubble memory
US6879940B1 (en) * 2000-09-28 2005-04-12 Credence Systems Corporation Method and apparatus for remotely testing semiconductors
JP3776843B2 (ja) * 2002-06-28 2006-05-17 アジレント・テクノロジーズ・インク データ解析方法及び装置
US7290192B2 (en) * 2003-03-31 2007-10-30 Advantest Corporation Test apparatus and test method for testing plurality of devices in parallel
JP4962795B2 (ja) * 2008-02-21 2012-06-27 横河電機株式会社 半導体試験装置
JP2011247589A (ja) * 2010-05-21 2011-12-08 Advantest Corp 試験装置、制御ボード、および試験装置の構成方法
US8855959B2 (en) * 2010-08-30 2014-10-07 International Business Machines Corporation Integrated cross-tester analysis and real-time adaptive test
CN103109275B (zh) * 2010-09-07 2016-02-03 爱德万测试公司 在半导体测试环境中使用虚拟仪器的系统、方法和设备
US8606948B2 (en) * 2010-09-24 2013-12-10 Amazon Technologies, Inc. Cloud-based device interaction

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI287639B (en) * 2003-02-14 2007-10-01 Advantest Corp A distributed operating system for a semiconductor test system for testing at least one device under test
JP2005341424A (ja) * 2004-05-28 2005-12-08 Anritsu Corp 通信試験装置及び通信試験方法
CN1828325A (zh) * 2005-03-01 2006-09-06 松下电器产业株式会社 用于半导体的测试设备
TW201030351A (en) * 2009-02-11 2010-08-16 King Yuan Electronics Co Ltd Semiconductor test system with self-inspection of electrical channel
TWM397528U (en) * 2010-08-23 2011-02-01 Maintek Comp Suzhou Co Ltd Testing system for graphics card

Also Published As

Publication number Publication date
KR20150013208A (ko) 2015-02-04
WO2013183245A1 (ja) 2013-12-12
JP5833500B2 (ja) 2015-12-16
CN104350472A (zh) 2015-02-11
KR101635699B1 (ko) 2016-07-01
CN104350472B (zh) 2017-09-05
TW201403101A (zh) 2014-01-16
JP2013250248A (ja) 2013-12-12
US20150066417A1 (en) 2015-03-05

Similar Documents

Publication Publication Date Title
TWI499789B (zh) 測試系統以及伺服器
TWI499790B (zh) 測試系統
TWI480564B (zh) 電腦測試程式產品以及用於半導體元件的測試系統
US9140752B2 (en) Tester hardware
JP5833502B2 (ja) テストプログラム
US9275187B2 (en) Programmable test chip, system and method for characterization of integrated circuit fabrication processes
TW200305027A (en) Method and apparatus for optimized parallel testing and access of electronic circuits
US9563527B2 (en) Test system
JP2014532862A (ja) 構成可能なインターフェースを有する試験機器
TW201522999A (zh) 使用測試向量測試連接插槽之系統及其方法
TWI484203B (zh) 電腦測試程式產品
EP2943803B1 (en) Microcontroller analysis tools
Lenthe et al. IBIF: Industrial Base Innovation Fund-Integrated Circuit Emulation Manufacturing Test Capability Improvements