TWI273259B - Built-in test architecture - Google Patents

Description

1273259 九、發明說明： 【發明所屬之技術領域】 +本發明係指-種快速周邊元件互連之實體層的内建自我測試 电路，尤指-種藉偵測啟始符號以自動補償趣路返回路徑的延遲。 【先前技術】 隨著簡的發展，在個人__及周翁置巾，互連介面 所要求的頻寬及速度越來越高，使得習知周邊元件互連^⑺裝 置的負擔也隨之加重，因此第三代輸入/輪出介面㈤gelation 輸入/輸iU ’ 3GI0) ’亦即快賴邊元件互連（ραΕχ卿s)介面 正不斷發展以取代周邊耕互連（Ρα)介面，從而提供所需的大 頻寬。如業界所習知，快速周邊元件互連（ρα Εχρ職）技術可 利用更高的運作時脈以及應用更多的資料通道（Lane)來提升其 效能，第-代快速周邊元件互連（PCI Express)技術可提供每一 •方向每—資料通道每秒2.鄕的原始頻寬，因而大大地改善了電 腦系統的效能，特別是在圖形處理方面。 由於快速周邊元件互連（pci Express)裝置係操作於高速且 傳輸的資料量較大，因此需要維持訊號的正確性，習知技術中係 以内建自我測試（Built-in Self Test，BIST)的方法測試快速周邊 兀件互連裝置所接㈣制正雜。喊自細試係將測試圖樣 產生器（Test Pattern Generator，TPG)及測試結果分析（〇utput Response Analysis，ORA)都内建在待測電路（Circuit Unde]r 巧贫， 1273259 -CUT)中。請參考第1圖，第i圖為習知快速周邊元件互連實體 層的内建自我測試架構觸之示意圖。架構應包含有一圖樣產 生器102、-緩衝接收器1〇4、一圖樣暫存器ι〇6、一圖樣比較模 組1〇8及-待測電路110。圖樣產生器1〇2可產生測試圖樣至待測 電路110及圖樣暫存器106，緩衝接收器1〇4可經由待測電路11〇 接收圖樣產生器1〇2 |生的測試圖樣並傳送至圖樣比較模組 ⑽，而®樣暫存器1()6則暫存圖樣產生器⑽產生的測試圖樣並 •於特定時間傳送至圖樣比較模組刚。藉由比較緩衝接收器104 所接收的測試圖樣與圖樣暫存器所暫存的測試圖樣，圖樣比 H且108可判斷待測電路11〇是否正讀傳輸圖樣產生器觸所 產生的測試圖樣。 由於習知内建自我測試架構觸不須由外部自動化測試機 (AUtomaticTestEquipment，ATE)產生測試向量，亦不須由外部 鲁自動化測試機分析測試結果，因此所需的測試頻寬較一般測試方 式為低’朗試速度不受限於外部自動化測試機的速度，因此較 有效率。然而，快速周邊元件互連的待測電路110中包含有許多 =路返回（Loopback)路徑，亦即測試圖樣通過待測電路11〇所 而的間不©定’使得迴路返回路徑的延遲無法被計算，因此圖 樣暫存器1G6的财容量必須足夠切補償迴路返回路徑的延 遲:此外，内建自我測試架構100會受到相位抖動（phaseJitter) 的办響，造成圖樣比較模組1〇8判斷錯誤。再者，圖樣暫存器 的儲存容量必須限制在-定範圍内，因此當迴路返回路徑的延遲 1273259 ' 較大k内建自我測試架構100就無法正確運作。 【發明内容】 因此，本發明提供一種用於快速周邊元件互連之實體層的内 建自我測試電路，用以自動補償迴路返回路徑的延遲。 本發明揭露-種周邊元件互連實體層的喊自細試電路， •=内建自我測試電路包含有：—第-圖樣產生器，耦合至-待測 電路，用讀n測賴樣至贿測·;—麟接收器， 耦合至該待測電路，用以接收該待測電路所產生的一測試結果圖 樣；一啟始符號偵測器，耦合至該緩衝接收器，用以偵測該測試 結果圖樣，其中當偵測到一啟始符號時，輸出一致能訊號；一第 一圖樣產生器，耦合至該啟始符號偵測器，用以根據該致能訊號 日守，輸出與該第一測試圖樣相同的一第二測試圖樣；以及一邏輯 單元’麵合至該緩衝接收器與該第二圖樣產生器，用以比較該測 試結果圖樣以及該第二測試圖樣。 本發明另揭露一種用於快速周邊元件互連之實體層的内建自 我测試電路，用以自動補償迴路返回路徑的延遲，該内建自我測 试電路包含有：一測試單元，用以產生一第一測試圖樣，利用該 弟/ 則減圖樣測试待測電路並產生一測試結果圖樣；一偵測單 凡’連結至測試單元，用以偵測是否有起始符號；以及一比較單 元，連結至測試單元以及彳貞測單元；其中當該彳貞測電路彳貞測到起 8 1273259 始付5虎日T ’驅動比齡置7Γ lL /-Λ* - 孕乂早7L產生與弟一測試圖樣相同之一第二測 圖樣，並與測試結果圖樣比較。 本毛月另揭4種自我測試的方法，用以測試一待測電路， 其中該方找3有·彻_第—測試圖樣測試該制電路，並產 生-測試結糊樣；__試結樣，其巾當侧到一起始 符號時，產生與該第一測試圖樣相同之一第二測試圖樣；以及比 籲較該測試結果圖樣以及該第二測試圖樣。 【實施方式】 W參考第2圖·’第2圖為本發明用於⑨速周邊元件互連之實 體層的内建自我測試電路架構之示意圖。架構200可於快速 周邊70件互連之實體層中自動麵迴路返回路徑的延遲，其包含 有-測試單it 210、-摘測單元22〇以及一比較單元23〇。其中測 • 4單元210包含有·-第一圖樣產生器211、一緩衝接收器犯。 偵測單元220包含有：一啟始符號偵測器22卜一驅動電路222。 比較單元230包含有·一第二圖樣產生器232、一邏輯單元231。 此外内建自我測試電路200還包含有··一測試啟動電路25〇及一 °十數器260。在苐2圖中’一待測電路240係快速周邊元件互連實 • 體層中欲測試的電路。關於本發明内建自我測試電路架構2〇〇的 運作方式，請見以下說明。 依據快速周邊元件互連的規範，快速周邊元件互連的傳輸端 1273259 ~ 所輸出的每一有序符號集合包含有一啟始符號（COM Symbol)用 以提示有序符號集合的啟始。本發明即利用偵測啟始符號的方 式’改善習知技術的缺點。在第2圖中，當開始測試待測電路240 後及I w式啟動笔路250驅動弟一圖樣產生器211輸出測試圖樣， 並將驅動電路222致能。緩衝接收器212可透過待測電路240接 收第一圖樣產生器211產生的測試圖樣，並輸出至啟始符號偵測 器221及邏輯單元231。如前所述，在快速周邊元件互連的規範 • 中，啟始符號係用以提示有序符號集合的開始，當啟始符號偵測 vm 221偵測到啟始符號時，啟始符號彳貞測器221會啟動驅動電路 222以提示第二圖樣產生器232開始輸出與第一圖樣產生器2ιι相 同的測試圖樣至邏輯單元23丨，並提示邏輯單元231準備進行測試 圖樣的比較。也就是說，不論待測電路240中迴路返回路徑所產 生的延遲程度如何，第二圖樣產生器232只有在啟始符號侧器 221偵測到啟始符號時才會開始輸出與第一圖樣產生器2ΐι相同的 •測試圖樣。藉由比較緩衝接收器所接收的測試圖樣與第二圖樣產 生器232產生的測試圖樣，邏輯單元231可判斷待測電路，是 否正確傳送第一圖樣產生器211所輸出的測試圖樣。 簡言之，由於待測電路240中包含有許多鹏返回(L〇〇pback) 路徑，使剩糊樣通過制電路所f㈣間不固定，以致 迴路返回路㈣延遲無計算，私發日鳩_啟始符號，可 自動補償待測電路巾迴路返回路徑所產生的延遲。除此之外， 計數器260可計算特定時間内，第二圖樣產生器说所產生之測 !273259 式圖樣與緩衝接收器212所接收之測試圖樣間不相等的次數。如 此來，可透過一誤碼率判斷電路（未緣於第2圖中）進一步地 計算誤碼率（Bit Err〇r Rate，BER)。再者，第一圖樣產生器Μ 與第二圖樣產生器232可另電連於一測試型樣選擇器（未繪於第2 圖中），用以選擇不同的測試型樣以執行不同的測試。 請參考第2圖及第3圖，第3圖為第2圖中内建自我測試電 _ 路架構200之相關波形示意圖。在第3圖中，訊號CLK表示系統 t脈，且母一週期為T。就MODESEL表示測試型樣選擇器所 輪出之sfl號，用提示第2圖中第一圖樣產生器211與第二圖樣產 生斋232輸出不同的測試圖樣。訊號EPHYTST表示測試啟動電 路250輸出之訊號，用以提示測試的啟始。訊號pTNGEN_TX〇 表示第一圖樣產生器211輸出之訊號，訊號rxebujp—rxq表示 緩衝接收器212所接收之訊號。訊號COMDET表示啟始符號债測 φ 為221所輸出之訊號，啟始符號偵測器221可於偵測到啟始符號 時輪出高態方波。訊號PTNCMP_TXD表示第二圖樣產生器232 所產生之訊號，訊號PTNCMP—RXD表示邏輯單元2312由緩衝接 收器212所接收之訊號。訊號EPHYERRCNT表示計數器260所 輸出之訊號。 由第3圖可知，當訊號EPHYTST於週期2T時由低態轉為高 態，表示開始進行測試，因此第一圖樣產生器202於週期3T開始 輸出測試圖樣。訊號PTNGEN_TXD的前四個符號為啟始符號， 11 1273259 _ 其中區塊COM_N表示具負連續不均等（Negative Running Disparity)狀態的啟始符號，而區塊COM一P表示具正連續不均等 (Positive Running Disparity)狀態的啟始符號。當週期6T時，訊 號MODESEL由數位0轉為數位1，亦即改變測試模式。因此， 在週期7Τ時，第一圖樣產生器202開始輸出測試圖樣ααα Ν、 BBB-P、CCC一Ν…等。假設第2圖之待測電路218的延遲時間為 四個週期，因此週期6Τ時，缓衝接收器212開始接收到第一圖樣 φ 產生器211輸出的訊號。由於訊號RXEBUFJRXD在週期7Γ開始 的四個區塊為啟始符號，因此訊號COMDET由週期7Τ到1〇τ為 高態，而第二圖樣產生器232則於週期8Τ開始產生與第一圖樣產 生器211相同的測試圖樣。在此例中，若待測電路240無法正確 傳送測試圖樣ΑΑΑ一Ν而產生錯誤區塊XXX一X，則邏輯單元231 在比較訊號PTNCMP—TXD與PTNCMP一RXD後，於週期13τ時 輸出計數1，以表示訊號PTNCMP一TXD與PTNCMPJRXD中有 一區塊不同。 綜上所述，本發明係於偵測到啟始符號時，由第二圖樣產生 器產生與第一圖樣產生器相同的訊號―。如此一來，可自動補償迴 路返回路徑的延遲，且不需暫存第一圖樣產生器產生之測試圖樣 的裝置，並可大幅降低錯誤警示。除此之外，本發明可計算誤碼 率，因此能更有效率的分析待測電路的良劣。相較於習知技術， 本發明不用考慮迴路返回路徑的延遲，可減小相位抖動所造成的 影響，並提供誤碼率的計算，因此，改善了習知技術的缺點，且 12 1273259 大幅增加測試的準確度 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範 圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 一第1圖為習知快速周邊元件互連實體層的内建自我測試架構 之示意圖。 :=:Γ速周邊元件互連之觸的内建自我 意圖。 第3圖為第2圖t内建自我測試電路 【主要元件符號說明】 100、200内建自我測試架構 102 圖樣產生器 104'212緩衝接收器 106 圖樣暫存器 108 圖樣比較模組 110、240待測電路 210 測試單元 220 偵測單元 230 比較單元 211 第一圖樣產生器 13 1273259 221 啟始符號偵測器 222 驅動電路 232 第二圖樣產生器 231 邏輯單元 250 測試啟動電路 260 計數器

Claims (1)

1273259 十、申請專利範圍：!情j聊雜(更〉正本 1· 一種周邊元件互連實體層的内建自我測試電路，該内建自我 測試電路包含有： 一第一圖樣產生器，耦合至一待測電路，用以輸出一第一測 試圖樣至該待測電路； 一缓衝接收器’耦合至該待測電路，用以接收該待測電路所 產生的一測試結果圖樣； 一啟始符號偵測器，耦合至該緩衝接收器，用以偵測該測試 結果圖樣，其中當偵測到一啟始符號時，輸出一致能訊 號； 一第二圖樣產生器，耦合至該啟始符號偵測器，用以根據該 致能訊號時，輸出與該第一測試圖樣相同的一第二測試 圖樣，以及 一邏輯單元，耦合至該緩衝接收器與該第二圖樣產生器，用 以比較該測試結果圖樣以及該第二測試圖樣。 2· 如申請專利範圍第1項所述之内建自我測試電路，其中另包 含一計數器，電性連接於該邏輯單元，用以統計該測試結果 圖樣與該第二測試圖樣不同的次數。 3· 如申請專利範圍第2項所述之内建自我測試電路，其中該計 數器另電性連接於一誤碼率判斷電路，用以根據該計數器的 15 1273259 计數結果，計算該待測電路的誤碼率。 4·如申凊專利範圍第1項所述之内建自我測試電路，其另包含 一測試型樣選擇n，肋控繼第—圖樣產生器及該第二圖 樣產生器產生不同種類的測試圖樣。 5·如申請專利範圍第1項所述之内建自我測試電路，其另包含 φ 一測試啟動電路，用以提示一測試之開始。 6· 如申請專利範圍第1項所述之内建自我測試電路，其另包含 一驅動電路，電性連接於該啟始符號偵測器，用以於該啟始 符號偵測器輸出一致能訊號時，驅動該第二圖樣產生器及該 邏輯單元開始作用。 7· 一種内建自我測試電路，用以測試一待測電路，其中該内建 • 自我測試電路包括有： 一測試單元，用以產生一第一測試圖樣，利用該第一測試圖 樣測試該待測電路並產生一測試結果圖樣； 一偵測單元，連結至該測試單元，用以偵測是否有起始符 號；以及 一比較單元，連結至該測試單元以及該偵測單元； 其中當該偵測單元偵測到起始符號時，驅動該比較單元產生 與該第一測試圖樣相同之一第二測試圖樣，並與該測試結果 16 1273259 圖樣比較。 8. 如申請專利範圍第7項之内建自我測試電路，其中該測試單 元包含有： 一第一圖樣產生器，用以產生該第一測試圖樣；以及 一緩衝接收器，連結至該待測電路，用以接收該測試結果圖 樣’並輸出至該偵測單元以及該比較單元。 ® 9.如申請專利範圍第8項之内建自我測試電路，其中更包含有 一測試型樣選擇器，連結至該第一圖樣產生器，用以選擇不 同測試型樣。 10·如申請專利範圍第7項之内建自我測試電路，其中該侧單 兀包含有一起始符號偵測器，用以偵測該測試結果圖樣是否 有起始符號。 11·如申請專利範圍第10項之内建自我測試電路，其中該偵測 單π更包含有-驅㈣路，連結至魏始符號侧器，用以 當偵測到起始符號時，驅動該比較單元產生該第二測試圖樣 並且與該測試結果圖樣比較。 12.如申請專利範圍第7項之内建自我測試電路，其中該比較單 元包含有·· 17 1273259 -第二®樣產生器，連結至該_單元，用喊生該第二測 試圖樣；以及 一邏輯早70，連結至制試單元，該麵單元，以及該第二 圖樣產生器，用以比較該測試結果圖樣以及該第二測試 圖樣。 江如申請專利範圍第12項之内建自我測試電路，其中更包含 • #一測試型樣選擇器，連結至該第二圖樣產生器，用以選擇 不同測試型樣。 κ如申請專利範圍第7項之内建自我測試電路，其中更包含有 測4啟動電路’用以驅動該測試單元以及該债測單元。 15·如申請專利範圍第7項之内建自我測試電路 ，其中更包含有 —技$連結雜比較單元，㈣計算_試絲圖樣與該 攀 第二測試圖樣不相同的次數。 如申明專利範圍第15項之内建自我測試電路，其中更包含 有决碼判斷電路’連結至計數器，用以根據該計數器計數 的結果’計算該細魏之誤碼率。 如申明專利&圍第7項之内建測試自我電路，其中該待測電 路為一快速周邊元件互連裝置。 1273259 18. —種自我測試的方法，用以測試一待測電路，其中該方法包 含有： 利用一第一測試圖樣測試該待測電路，並產生一測試結果圖 樣； 偵測該測試結果圖樣，其中當偵測到一起始符號時，產生與 該第一測試圖樣相同之一第二測試圖樣；以及 $ 比較該測試結果圖樣以及該第二測試圖樣。 19. 如申請專利範圍第18項之自我測試方法，其中更包含計數 該測試結果圖樣與該第二測試圖樣不同的次數，以計算該測 試方法的誤碼率。 20. 如申請專利範圍第18項之自我測試方法，其中該方法可應 用於一快速周邊元件互連裝置。 十一、圖式： 19