TWI270931B - Process for detaching layers of material - Google Patents
Process for detaching layers of material Download PDFInfo
- Publication number
- TWI270931B TWI270931B TW092110084A TW92110084A TWI270931B TW I270931 B TWI270931 B TW I270931B TW 092110084 A TW092110084 A TW 092110084A TW 92110084 A TW92110084 A TW 92110084A TW I270931 B TWI270931 B TW I270931B
- Authority
- TW
- Taiwan
- Prior art keywords
- annealing
- temperature
- layers
- separation
- soi
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000000463 material Substances 0.000 title claims abstract description 25
- 238000000137 annealing Methods 0.000 claims abstract description 92
- 230000007704 transition Effects 0.000 claims abstract description 12
- 230000002079 cooperative effect Effects 0.000 claims description 8
- 239000004575 stone Substances 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- -1 hydrogen ions Chemical class 0.000 claims description 2
- 238000000926 separation method Methods 0.000 description 81
- 235000012431 wafers Nutrition 0.000 description 23
- 230000000875 corresponding effect Effects 0.000 description 12
- 230000002787 reinforcement Effects 0.000 description 10
- 239000000758 substrate Substances 0.000 description 8
- 238000005259 measurement Methods 0.000 description 5
- 238000004630 atomic force microscopy Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000000977 initiatory effect Effects 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009529 body temperature measurement Methods 0.000 description 1
- 239000002775 capsule Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000010512 thermal transition Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Processing And Handling Of Plastics And Other Materials For Molding In General (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Heat Treatment Of Strip Materials And Filament Materials (AREA)
- Glass Compositions (AREA)
- Laminated Bodies (AREA)
Description
經濟部智慧財產局員工消費合作社印製 1270931 Λ7 B7 五、發明說明（1 ) 技術領域 本發明概與材料處理有關，尤其與用於電子、光 學或光電之基板有關。 更確實言之，本發明與一種依兩層間界定之易碎 5 表面分離兩材料層之方法有關，該方法包括對包含 該等層之結構之熱退火，該退火使得溫度自一啟始 退火溫度成為一最終退火溫度。 先前技術 上述類型之方法係屬已知。 10 特別言之，已知其係適用分離出自相同基板之兩 材料層之已知方法，而其間係先前為基板中之種核 佈植界定之易碎表面。 所佈植之種核得為離子或原子。由此得知係以諸 如氫或氦等種核佈植於諸如矽等半導體材料基板。 15 材料本質、佈植種核本質及佈植能量係決定易碎 表面之函數（此易碎表面一般係與基板之佈植面平 行之平面）。 亦可以任何眾所周知之方法製造此易碎表面，例 如在兩密集材料區間建構一多孔材料中間區；建構 20 一嵌於基板（例如SOI型基板）中之氧化物層；甚 或將兩層接合在一起，接著使接合區與易碎表面對 應。 此類藉由一易碎表面分離而造成兩層分離，得用 以產生薄層（厚度介於一微米之幾分之一與數微米 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐）
I 經濟部智慧財產局員工消費合作社印製 1270931 Λ7 B7 五、發明說明（2) 間），例如專利文件FR 2 681 472中所述。 此文件描述在SMARTCUT®商標下已知之方法， 其目的在製造SOI (依所接受之英文術語為絕緣體上 矽）型結構。此方法之主要步驟如次： 5 *以所謂的上方矽板之氧化產生氧化物層（對 應於SOI結構之氧化物之嵌入層）； *在此上方板中佈植氫離子產生易碎表面，並 且一方面以此表面界定SOI表面（位於欲入氧化物 側）另一方面界定一石夕底（heel); 10 *黏著上方板於稱之為加固物之支撐板（由矽 製成，但亦可為其它材料）上； 氺為分離而退火，首先獲得具支撐板、嵌入氧 化物層及置於嵌入氧化物與易碎表面間之矽層之 SOI結構，接著為位於易碎表面之另一側上之矽 15 底。 著眼於此，所律定之退火得以： >隨著SOI及矽底之自未黏著之退火爐有效離開 而完成分離； >或者若熱預算不足以完成退火，則目的僅在於 20 SOI與矽底間之分裂。該分裂對應於分離前狀態，其 中SOI與矽底仍為凡得瓦（Van der Waals)力型鍵 結或欲分離之兩部件之簡單吸引效應所附接。 在此情況下，於退火後完成分離，例如藉由力學 能為之（於易碎表面處引入諸如刀刃等突出構 -4- 本紙張尺度適用中國國家標準(CNS)A4規格（210x297公釐）
經濟部智慧財產局員工消費合作社印製 1270931 at B7 五、發明說明（3) 件）， 氺設計互補方法以降低SOI表面因分裂與分離所 致之起伏（roughness)。常見之起伏大小之均方根 值（英語縮語為rms)均不超出5埃（A)。 5 律定起伏之測量一般係由原子力顯微鏡（英文術 語縮語為AFM)為之。 此型裝置可藉由AFM顯微鏡在表面處之點掃描 而測量起伏，範圍自1X1 /xm2至1 Ox 1 Ομτη2，較不尋常 為 50x50/xm2，甚至 lOOxlOO/im2。 10 亦可以其它方法測量表面起伏，尤其是根據霾度 測量（haze measurement)，以遵守可接受之英文術 語。 此方法之特別優點在於可快速特徵化整體表面上 之起伏均勻度。 15 此以ppm測量之霾度，係源自採用表面光學反射 率性質之特徵化之方法，並且對應於表面擴散之光 學基本雜訊，以微起伏（microroughness)名之。 在SOI表面之情況下，在霾度與起伏間之關係範 例示如,1。 20 SMARTCUT®方法亦可用以建構SOI以外結構， 例如SOA (如每一可接受之英文術語之任何物件上 之矽：任何材料上之矽），甚或AOA (如可接受之 英文術語之任何物件上之任何物件：任何材料上之 任何材料）。 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐）
1270931 五 、發明說明（4) 5
ο IX 5 1 經濟部智慧財產局員工消費合作社印製 20 已知藉由退火分離之方法一般採用退火，導致具 有兩層之結構，自相當低啟始退火溫度（例如可: 350°C數量級）至較高分離溫度（然其値不超過柳 °C數量級）而脫離，其中在退火爐中之溫度進展大 致已每分鐘10°c之數量級呈定值增加。 先前技藝中用於分離退火之分離溫度對應於最終 退火温度。 〜 故已知之分離退火餘大致定健度斜魏行溫度進 展，此斜坡之梯度數量級為l〇°C/分。 但常注意到源自分離之表面處顯現相對高起伏（亦即相 對於易碎表面兩側之兩層之表面）。 為使源自分離之表面獲得所期表面狀態，需製作相當重 要之特定處理。 Θ 例如·在為建構SOI而分離諸如矽等材料板之層之情況 下，分離之完成一般均造成數量級在80埃均方根值之起伏 (在10*10微米區域上之AFM測量）。 發明内容 故本發明之基本目的係在施行分離退火，使分離導致之 表面之表面狀態改善。 如上述功能，相對於已知方法，依第一特殊態樣，本發 明之目的更適於降低分離導致之表面起伏。 此外，伴隨於已知分離退火方法，亦可見到將被分離之 結構之周邊結構之損害。 圖2闡釋以習知技藝退火分離後，SOI表面之周邊邊緣 -6- 本紙張尺度適用中國國家標準(CNS)A4規格⑵〇χ297公爱） 1270931 A7 B7 五、發明說明（5 ) 101520 經濟部智慧財產局員工消費合作社印製 之顯微鏡觀察之典型結果，將該周邊區稱之為冠狀端。 觀察顯示在SOI冠狀端中具有許多結構不規則。 此外型顯示SOI冠狀端之損害，該損害係因分離退火所 致（此現象亦適用於異於SOI之其它結構）。 本發明之目的亦在於避免或至少減低此類因退火 分離導致之損害。 為達成這些目的，本發明依第一態樣提出一種依 界定於兩層間之易碎表面分離兩材料層之方法，該 方法包括對具該等層之10之熱退火。該退火使得溫 度自一啟始退火溫度成為一最終退火溫度，其特徵 在於在該熱退火期間，熱退火溫度逐步於第一階段 升高至一過渡溫度，接著於第二階段期間，單位時 間之溫度升高速率高於該第一階段期間。 此較佳方法之態樣如次，但不以之為限： 氺過渡溫度對應於初始分離； *第一階段係分離之初始階段，第二階段則為 表面完成階段； *第二階段後接著為大致定溫之加熱階段； *該大致定溫對應於最終退火溫度； *在第一階段期間，溫度以高達約1(rC/分之緩 慢平均梯度上升； *在第二階段期間，溫度以高於約15°c/分之較 快平均梯度上升； *啟始退火溫度小於或等於350°c ; 本紙張尺度適用中國國家標準(CNS)A4規格（210x297公爱）
1270931 X A7 ------- B7 五、發明說明（6) 經濟部智慧財產局員工消費合作社印製 0 5 0 112 *最終退火溫度數量級為5〇〇°c至800°C ; *最終退火溫度數量級為6〇〇°c ; 氺兩階段間之過渡溫度數量級為彳儿艺至45〇 〇C。 依第二態樣，本發明亦提出依上述態樣之一之方法應 用，以分離為一易碎表面界定之兩材料層，該易碎表面已 於SMARTCUT®型之方法範疇内產生。 此較佳方法之態樣如次，但不以之為限： 氺兩材料層包括一石夕層； * 兩材料層為兩石夕層，兩層之一對應於一 SOI，另一層則對應於一矽底。 實施方式 在下列敘述之前，在諸如包括上述SOI (或SOA，甚或 AOA)之多層基板等及一材料之底層（在S0I之情況下為 石夕）之結構之情況下，結構外型一般係以可接受之英文術語 之術自吾晶圓標不之極精细外殼。 因此晶圓得以垂直配置於爐中，如圖3所示（以代號 W標示分裂之晶圓，以代號20標示爐）。 晶圓之此垂直配置目的在於避免在爐中分離終了時，或 者特別在自爐中移出被分離晶圓時之處理操作期間，各晶圓 相對偏移造成兩分離層之風險。 以上可見在特定情況下，表面狀態之規範激烈（尤其是 s〇i) ’故需避免兩分離層之任何相對偏移，以免除兩分離 層表面上任何刮傷之風險。 -8·
A7 1270931 B7 五、發明說明（7 ) 亦注意如圖4a所示，分離退火造成之SOI 11表面起伏 並不對稱。 實際上，此圖顯示一 SOI表面區（位於9與10 點鐘方向間），其中霾度，進而起伏增加。 5 此類發散係因退火爐中具有熱點所致。在諸如圖 3所示爐之情況下，在垂直溫度梯度之轉換下更為精 確（將欲分離之晶圓置於爐中，相對於圖4a所示 90°方位）。 現參閱圖4b，顯示在圖4a之SOI表面上之霾度 10 之整體分布。 回顧此SOI已歷經依先前技藝中已知方法之分離 退火。 圖4b闡釋在整個SOI上之平均霾度値數量級為 87ppm 〇 15 此値與此SOI之平均起扶値直接相關，因而代表 用以測量SOI起伏之參考値，其特徵在於霾度測 量。 經濟部智慧財產局員工消費合作社印制衣 此霾度測量及下列類似測量係依相同協定並採用 相同儀器所製，在此情況下，係以KLA Tencor 20 Surfscan SPI型儀器（已申請註冊商標）為之。 現參閱圖5，已圖解在三分離退火期間，退火爐 中所示溫度進展對時間之函數。 更明確言之，此圖包括對應於三種不同類型退火 之三曲線51、52、53。 -9- 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐） A7 B7
5
ο 1X
5 1A 經濟部智慧財產局員工消費合作社印製 20 在此三退火期間之溫度進展之啟始相同，包括在35(Tc 下之進入階段（對應於退火進入溫度），接著為具仞它/分 數量級梯度之上升溫度斜坡（或更低），如先前技藝中已 知0 在圖右方，注意三退火之溫度進展隨時間各異。 具體而言，曲線51闡釋依先前技藝之分離退火進展。 在此退火中，在已於第一階段維持35(rc進入位準後， 浪度依已知l〇°C/分數量級梯度斜坡進展，直到高達5〇〇。〇 數量級之分離退火溫度與最終溫度。 然而律定所謂的分離啟始溫度，自該處可見分離之啟 始，其值之數量級為430°c至450°c。 進入退火溫度可為低於350°C之値（此亦係依本發明退 火之情況，如曲線52與53所示）。 此退火之末端包括在此最終退火溫度下之第二階段。 在此已知退火情況下，溫度因而依一斜坡進展。 曲線52係表在第一實施例中，依本發明施行退火之溫 度進展。 注意在此情況下，在已接續具HTC/分數量級（或更 低）梯度之部分標準斜坡後，只要溫度已到^^^至45〇t： 數量級之過渡値，溫度即依梯度異於第一斜坡之第二斜坡進 所示該兩斜坡大致線性。 更精確s之，第一斜坡之梯度大致上大於第一斜 坡，此第二斜坡之梯度數量級為16°c/分。 -10- 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐） A7 1270931 --B7 ___ 五、發明說明（9) 依然注意依本發明之此退火及以曲線53表示之 退火’可以對應於以過渡溫度分離之兩階段中之相 同一般進展之兩非線性斜坡取代兩線性斜坡，其中 第二階段對應於溫度之更快速上升。 5 退火終結於數量級為60(TC之最終退火溫度下之 階段。 曲線53闡釋本發明之變異體，其中第二斜坡在 430 C至450°C之過渡後，復具mc/分數量級梯度。 在此例中，第二斜坡持續上升至甚或高於80〇°C 10 數量級之最終退火溫度。 故對應於曲線52與53之依本發明之分離退火係 以包括兩階段各具不同平均斜坡（這些斜坡為線性 與否皆可）之上升溫度施行： * 慢”階段，其平均斜坡得具相當低之平均梯 I5 度’數s級為io°c/分或更低； 經濟部智慧財產局員工消費合作社印製 *接著為”快”階段，其平均梯度增加（數量級得 為15C/分或更高），此第二階段係欲終結分離並如 所將描述者，結束於一改善之表面狀態。 更精確言之，第一階段對應於古典退火分離斜坡。 20 在本發明之情況下，第一階段之目的係為供應欲分離之 晶圓使之近乎分離之熱能。 更精確言之，第一階段止於對應於分離之啟始處之過渡 溫度’其係接續於第一階段期間供應晶圓熱能。 已知此分離之啟始係指部份易碎表面已有效歷經分離， -11-
1270931 五、發明說明（ 5 10 15 20 但此分離尚未遍布整個易碎表面之狀態。 此係依晶圓在易碎表面之階層處包括一分裂，，氣泡，，之狀 態。 在古典退火中（諸如曲線51所示），分離斜坡持續超出 始於相同平均梯度至最終分離之此分離（在退火期間完成分 離較佳之情況下）。 但在本發明之情況下，溫度進展梯度增加，俾於對應於 梯度大致高於第一斜坡之第二斜坡之第二階段中持續退火。 如所見’律定過渡溫度，該溫度對應於分離之啟始，將 之就欲分離之晶圓本質與大小調整；此調整可依圖表或實驗 為之。 在此觀點下，亦應注意過渡溫度更精確對應於賦予晶圓 之熱過渡預算，其依序對應於晶圓狀態，其中分離發生於晶 圓之易碎表面。 第二階段之目的在藉由相對於習知方法大致改善表面狀 態（尤其是起伏）而終結分離。 本申請人已實際觀察到在第一階段後，諸如以上 所界定與律定之過渡溫度後，接續於第一階段，第 二階段之平均梯度大致增加，結果使得分離層之表 面狀態相對於先前技藝中之分離退火所能達成者改 善。 亦應指出第二階段除平均梯度增加外，亦使晶圓 成為相對於先前技藝之退火分離之最終溫度（數量 級為500°C，如曲線51所示）之大致增加類似之最 -12- 本紙張尺度適用中國國家標準(CNS)A4規格（210x297公釐） "~' ' --— 計
經濟部智慧財產局員工消費合作社印製 1270931 Λ7 B7 五、發明說明（11) 終退火溫度較佳。 此係由曲線52與53之最終退火溫度示之。 此特徵併同與第二階段有關之高平均梯度，實際 造成特別優良之表面狀態，分離層之表面起伏進一 5 步降低。 為於晶圓之易碎表面上之特定點開始分離，可利 用爐内遍布之溫度發散（例如在晶圓垂直配置之爐 中存在熱梯度）。 在已由具不同力學特徵之兩層之接合建構欲分離 10 之晶圓之情況下，兩接合層之個別力學行為亦對層 之分離造成影響。 此例例如依SMARTCUT®型方法將SOI塑形之 情況，藉由在SOI與矽底之易碎表面（由佈植建 構）處之分離而獲得SOI。 15 在此觀點下，在分離之情況下，接著此分離非指 由破壞已由黏著產生之接合組成之操作（”接合 (bonding) ”係依可接受之英文術語為之）。 故在分離晶圓以建構SOI之情況下，接合介面係 藉由接合（氧化且佈植之板與加固物間）產生，分 20 離係於佈植產生之易碎表面階層處發生，此易碎表 面雖與接合介面極為相鄰，但與其不同。 在此情況下，分離之兩”層”因而係具加固物、氧 化物與精細薄片矽及矽底之SOI本身。 由於極精細氧化物與SOI之矽精細層，故SOI具備可 -13- 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐）
1270931
ο ΊΧ 5 11 經濟部智慧財產局員工消費合作社印製 20 與加固物同化之力學特徵，使得欲分離之兩層 加固物之力學特徵（本討M /、備係與 ν不貝了相異，加固物可由矽製成，但亦 可為諸多材料，諸如石英）。 >自力學特徵觀點而言，自SOI分離之兩層可分別同化為 先前已接合在-起之兩層，俾建構分離之晶圓（秒層與加固物）。 下列適用於以相同方式同化於先前接合在-起之兩層中 之兩層之分離（亦即先前產生之易碎介面之斷裂），所分離 之兩層基本上係由這兩層之一之材料組成。 參晒分離層之力學行為之影響，故自SOI分離之兩層 (矽底與SOI本身）可具不同力學特徵。 此外’顯然自销之力學無而言，這兩層與加固物等 效（此兩構件已由接合組合）。 兩層如此接合之層並非恰為平坦。 此類層之表面平坦度（evenness)具有間隙餘裕。 接合這兩層（氧化且佈植之矽s與加固物R，見圖 6) ’使得兩個別層之凹面彼此相對，如該圖中所示。 在該圖中，已顯示兩接合層之凹面較實際深得多，且未 與實際大小比例對應。 在此接合期間，將兩層之凹面平坦化，俾接合兩層之表 面。所得晶圓之兩層（因而欲分離之兩層，可見此兩層在力 學上與兩接合層等效）因而具些微預應力（prestressed)(尤 其是中央區）。 只妻因上述接合造成之限制舒緩，而開始移動，則此兩 -14- 本纸張尺度適用中國國家標準(CNS)A4規格（210x297公釐）
1270931
五、發明說明 5
ο IX 5 11 經濟部智慧財產局員工消費合作社印製 20 層將因而傾向互相分離。 /此舉有觀上述並於第—階段退火^紐實獅始分離 後之持續分離。 此舒緩現象有助於依據任何晶圓之本發明之分離，其中 刀離之兩層可同化為前已於彼此調整而歷簡應力而接合之 兩薄片。 =閱依本發明之方法，概言之，已說明最終退火溫度高 於先前技藝之最終退火溫度。 更精確a之，在本發明之一較佳變異體中，以數量級為 500°(：至_°c之最終退火溫度可獲得有力結果。 甚或更確實言之，依施行本發明之較佳選擇而言，最終 退火溫度數量級為600°c。 已知為快速斜坡之第二斜坡之梯度無需為16〇c/分。可 調整此非限制値，在任何情況下，其須大致高於第一斜坡溫 度上升之梯度値。 類似地，最終退火溫度，若有效選擇大致高於古典分離 退火較佳’不以上述僅建構較佳值者為限。 此外，在以曲線52與53代表之兩矩形斜坡中之溫度上 升輪廓僅構成採用本發明之一特殊模式。 實際上’依本發明而可達成此類退火之一般特徵，在於 其包括： *弟一階段，在該期間自一啟始退火溫度（其值可低於 350°C ’如前述）至對應於晶圓之啟始分離溫度之溫度。 律定分離之啟始可藉由例如以下所列觀之：利用任何本 -15- 本紙張尺度適用中國國家標準(CNS)A4規格（21〇x297公釐） » 訂 線 1270931 A7 B7 五、發明說明（ 5 ο 11 5 11 經濟部智慧財產局員工消費合作社印製 20 身已知之工具；自佈植界定之易碎表面分祕火產生之氣泡 直徑；源自佈植插入之結構中形成之微孔（micr〇_cavities) 之組成之氣泡。 此第一階段對應於曲線52與53之第一慢斜坡。 *接著為第二階段，在該期間並非如已知分離退火中之 溫度穩定化，於對應於僅略微高於啟始分離溫度之溫度之最 終退火溫度T，不僅溫麟續上升，且溫度隨單位時間增 加0 故可考量： *第一階段對應於力學觸發之分離； *而第二強化退火階段使得： -不僅終結此分離； 且獲得（後將细部描述）一極佳表面狀態，此第二階 段對應於一完成階段。 對應於兩退火階段間之過渡溫度之啟始分離溫度可隨欲 分離之結構之特徵而變。 實際上，並未嚴格限制上述430°C至450°C之値··就諸 如結構之材料；在產生料表面綱細之佈植能量之摻雜 物（在藉由佈植產生此表面之情況下）等特徵而言，此溫度 可於一特定範圍内變化。 例如·若藉由佈植產生易碎表面，則在施加熱預 算導致分離之初始氣泡化之前，已於改良佈植能量 時調整之。 圖7a至9a闡釋已依三不同型式，歷經分離退火 -16-
A7 B7 1270931 五、發明說明（IS) 之三SOI表面上之霾度處之空間分布。 圖7a因而闡釋已歷經古典分離退火之SOI表面 上之霾度分布，對應於圖5之曲線51。 此圖與依循圖4b範例之圖7b相較，產是在SOI 5 表面上之整體霾度分布，平均值之數量級為 87ppm 〇 圖8a闡釋在已歷經本發明之分離退火之SOI表 面上之霾度處之空間分布，其中溫度進展與圖5之 曲線5 2對應。 10 此圖係為與圖8b相較，推衍出在SOI表面上之 73ppm數量級之平均霾度值。 注意平均霾度值大幅降低，因而使得分離造成之 SOI表面上之起伏大幅降低。 圖9a與9b對應於另一 SOI，其已歷經依圖5之 15 曲線53之溫度進展之分離退火。 在此情況下，尤以圖8b中所示為最，在SOI表 面上之平均霾度值數量級為5ppm。 經濟部智慧財產局員工消費合作社印製 此與SOI表面起伏中之極顯著降低相對應。 圖10至12闡釋已依上述三個別型式歷經分離退 20 火之三個別SOI之冠狀端狀態之進展（對應於圖5 之三個別曲線51、52、53)。 圖10至12顯示SOI結構之周邊損害之大幅降低 (受損最嚴重之結構係與古典退火對應，而獲最佳 保存之結構則與依本發明之退火對應，並與圖5之 -17- 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐） 1270931
5
ο IX
5 1X 經濟部智慧財產局員工消費合作社印製 20 曲線53對應）。 具體說明雖然以上範例所述與分離，進而產生 s〇I有關，但本發明適用於任何其它具有可有效界定 欲分離層之易碎物之結構之分離。 囷式說明 閱讀上述本發明之實施例之描述並參閱隨附圖式，即可 清楚顯現本發明之其它態樣、目的與優點，其中圖1與2已 參閱先前技藝於上述之，因而除外： *圖3圖示用以施行本發明之退火爐； 氺圖4a闡釋已歷經依先前技藝之分離退火之s〇I表 面上之霾度（haze)之空間分布； 氺圖4b係表對圖4a所示霾度之空間分布之表面之 SOI表面上之整體霾度之分布圖，而圖4b特別確認所探討 之表面之平均霾度； *圖5圖示依先前技藝施行分離退火期間之溫度進 展’以及依本發明之兩分離退火之同型進展； *圖6闡釋在運用SMARTCUT®型方法中之氧化且佈 植石夕之層與加固物之接合高度圖解； *圖7a、8a與9a以視覺顯示依不同型式退火分離後 之三SOI表面上之霾度之空間分布（spacial distributi〇n)， 圖7a之SOI已歷經標準分離退火，圖8a與9a之兩s〇i則 已歷經依本發明之分離退火； *圖7b、8b與9b係與整體顯示s〇I之霾度分布之圖 4b及個別圖7a、8a與9a類似之圖（圖7b對應如圖牝之 -18- 本紙張尺度適用中國國家標準(CNS)A4規格（210x297公釐） A7 1270931 B7 五、發明說明（17) 一已知技術之SOI技術）； 氺圖10至12係對已歷經分離退火之三個別SOI之周 邊邊緣之顯微鏡觀察之三類似圖式； 〇圖10對應於已歷經標準退火之SOI (與圖2類似）； 5 〇圖11與12對應於圖（8a、8b)與（9 a、9b)之各 經濟部智慧財產局員工消費合作社印製 SOI。 圖式之代號說明 10 結構 11 絕緣體上矽 20 爐 51 曲線 52 曲線 53 曲線 代表圖（第5圖）之代號說明 51 曲線 52 曲線 53 曲線 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐）
Claims (1)
- [270931 申請專利範圍 A8 B8 C8 D8 10.如申請專利範圍第9項之方法，其特徵在於該最終 退火溫度之數量極為6〇〇°c。 11·如申請專利範圍第1之方法，其特徵在於在兩階 段間之該過渡溫度數量級為43〇°c至450°C。 12·如申請專利範圍第彳至彳彳項中任一項之方法，其特 徵在於該易碎表面已產生於一包含下列步驟之方法中·· 佈植氫離子以便在該兩層間產生一易碎表面， 將該兩層中之其中一層黏著在一支撐層上， 將該兩層分離。 10 13. 如申請專利範圍第12項之方法，其特徵在於該兩材 料層包括一層石夕。 訂 14. 如申請專利範圍第12項之方法，其特徵在於該兩材 料層為兩層石夕’而該兩層之-對應於_s〇|，另一層則對應 於一石夕底。 15 # 經濟部智慧財產局員工消費合作社印製 -21 - 本紙張尺度適用中國國家標準(CNS)A4規格（210x297公釐）
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0205500A FR2839385B1 (fr) | 2002-05-02 | 2002-05-02 | Procede de decollement de couches de materiau |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200402770A TW200402770A (en) | 2004-02-16 |
| TWI270931B true TWI270931B (en) | 2007-01-11 |
Family
ID=28800114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092110084A TWI270931B (en) | 2002-05-02 | 2003-04-30 | Process for detaching layers of material |
Country Status (10)
| Country | Link |
|---|---|
| US (2) | US6828216B2 (zh) |
| EP (1) | EP1359615B1 (zh) |
| JP (1) | JP4688408B2 (zh) |
| KR (1) | KR100796833B1 (zh) |
| CN (1) | CN1323426C (zh) |
| AT (1) | ATE412973T1 (zh) |
| DE (1) | DE60324353D1 (zh) |
| FR (1) | FR2839385B1 (zh) |
| SG (1) | SG127693A1 (zh) |
| TW (1) | TWI270931B (zh) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6912330B2 (en) * | 2001-05-17 | 2005-06-28 | Sioptical Inc. | Integrated optical/electronic circuits and associated methods of simultaneous generation thereof |
| FR2839385B1 (fr) * | 2002-05-02 | 2004-07-23 | Soitec Silicon On Insulator | Procede de decollement de couches de materiau |
| FR2874455B1 (fr) * | 2004-08-19 | 2008-02-08 | Soitec Silicon On Insulator | Traitement thermique avant collage de deux plaquettes |
| EP1429381B1 (en) * | 2002-12-10 | 2011-07-06 | S.O.I.Tec Silicon on Insulator Technologies | A method for manufacturing a material compound |
| FR2858715B1 (fr) * | 2003-08-04 | 2005-12-30 | Soitec Silicon On Insulator | Procede de detachement de couche de semiconducteur |
| EP1662550B1 (en) | 2003-09-05 | 2019-12-04 | SUMCO Corporation | Method for producing soi wafer |
| FR2867310B1 (fr) | 2004-03-05 | 2006-05-26 | Soitec Silicon On Insulator | Technique d'amelioration de la qualite d'une couche mince prelevee |
| US7282449B2 (en) | 2004-03-05 | 2007-10-16 | S.O.I.Tec Silicon On Insulator Technologies | Thermal treatment of a semiconductor layer |
| FR2867307B1 (fr) | 2004-03-05 | 2006-05-26 | Soitec Silicon On Insulator | Traitement thermique apres detachement smart-cut |
| JP2006203087A (ja) * | 2005-01-24 | 2006-08-03 | Sumco Corp | 薄膜ｓｏｉウェーハのマイクロラフネス評価方法 |
| US7674687B2 (en) * | 2005-07-27 | 2010-03-09 | Silicon Genesis Corporation | Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process |
| JP2007173354A (ja) * | 2005-12-20 | 2007-07-05 | Shin Etsu Chem Co Ltd | Ｓｏｉ基板およびｓｏｉ基板の製造方法 |
| KR100738460B1 (ko) | 2005-12-23 | 2007-07-11 | 주식회사 실트론 | 나노 에스오아이 웨이퍼의 제조방법 |
| WO2007087354A2 (en) * | 2006-01-24 | 2007-08-02 | Baer Stephen C | Cleaving wafers from silicon crystals |
| US7863157B2 (en) * | 2006-03-17 | 2011-01-04 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a layer transfer process |
| EP2002484A4 (en) | 2006-04-05 | 2016-06-08 | Silicon Genesis Corp | METHOD AND STRUCTURE FOR MANUFACTURING PHOTOVOLTAIC CELLS USING A LAYER TRANSFER PROCESS |
| FR2899594A1 (fr) | 2006-04-10 | 2007-10-12 | Commissariat Energie Atomique | Procede d'assemblage de substrats avec traitements thermiques a basses temperatures |
| JP5028845B2 (ja) | 2006-04-14 | 2012-09-19 | 株式会社Ｓｕｍｃｏ | 貼り合わせウェーハ及びその製造方法 |
| KR101340002B1 (ko) * | 2006-04-27 | 2013-12-11 | 신에쯔 한도타이 가부시키가이샤 | Ｓｏｉ웨이퍼의 제조방법 |
| US8153513B2 (en) | 2006-07-25 | 2012-04-10 | Silicon Genesis Corporation | Method and system for continuous large-area scanning implantation process |
| US8293619B2 (en) * | 2008-08-28 | 2012-10-23 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled propagation |
| US9362439B2 (en) * | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
| FR2905801B1 (fr) * | 2006-09-12 | 2008-12-05 | Soitec Silicon On Insulator | Procede de transfert d'une couche a haute temperature |
| US8124499B2 (en) * | 2006-11-06 | 2012-02-28 | Silicon Genesis Corporation | Method and structure for thick layer transfer using a linear accelerator |
| US20080128641A1 (en) * | 2006-11-08 | 2008-06-05 | Silicon Genesis Corporation | Apparatus and method for introducing particles using a radio frequency quadrupole linear accelerator for semiconductor materials |
| US20080188011A1 (en) * | 2007-01-26 | 2008-08-07 | Silicon Genesis Corporation | Apparatus and method of temperature conrol during cleaving processes of thick film materials |
| FR2914496B1 (fr) | 2007-03-29 | 2009-10-02 | Soitec Silicon On Insulator | Amelioration de la defectivite post decollement d'une couche mince par modification de son recuit de decollement. |
| FR2914495B1 (fr) * | 2007-03-29 | 2009-10-02 | Soitec Silicon On Insulator | Amelioration de la qualite d'une couche mince par recuit thermique haute temperature. |
| FR2919960B1 (fr) | 2007-08-08 | 2010-05-21 | Soitec Silicon On Insulator | Procede et installation pour la fracture d'un substrat composite selon un plan de fragilisation |
| JP2009283582A (ja) * | 2008-05-21 | 2009-12-03 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法及び貼り合わせウェーハ |
| JP5263509B2 (ja) * | 2008-09-19 | 2013-08-14 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| JP5493343B2 (ja) * | 2008-12-04 | 2014-05-14 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
| FR2954585B1 (fr) * | 2009-12-23 | 2012-03-02 | Soitec Silicon Insulator Technologies | Procede de realisation d'une heterostructure avec minimisation de contrainte |
| FR2968121B1 (fr) | 2010-11-30 | 2012-12-21 | Soitec Silicon On Insulator | Procede de transfert d'une couche a haute temperature |
| WO2012092026A2 (en) * | 2010-12-29 | 2012-07-05 | Twin Creeks Technologies, Inc. | A method and apparatus for forming a thin lamina |
| JP6056516B2 (ja) * | 2013-02-01 | 2017-01-11 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
| JP6136786B2 (ja) * | 2013-09-05 | 2017-05-31 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| CN106711027B (zh) * | 2017-02-13 | 2021-01-05 | 中国科学院上海微系统与信息技术研究所 | 晶圆键合方法及异质衬底制备方法 |
| FR3108440A1 (fr) * | 2020-03-23 | 2021-09-24 | Soitec | Procédé de préparation d’une couche mince |
| US11377758B2 (en) | 2020-11-23 | 2022-07-05 | Stephen C. Baer | Cleaving thin wafers from crystals |
| FR3132384B1 (fr) * | 2022-01-31 | 2024-01-12 | Soitec Silicon On Insulator | Procede de transfert d’une couche mince sur un substrat support |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| WO1997009751A1 (fr) | 1995-09-04 | 1997-03-13 | Nakasu Denki Kabushikigaisya | Pieces et instrument permettant d'obtenir une conduction au niveau d'un branchement electrique |
| JPH10303139A (ja) * | 1997-04-28 | 1998-11-13 | Denso Corp | 半導体基板の製造方法 |
| US5877070A (en) * | 1997-05-31 | 1999-03-02 | Max-Planck Society | Method for the transfer of thin layers of monocrystalline material to a desirable substrate |
| US6150239A (en) * | 1997-05-31 | 2000-11-21 | Max Planck Society | Method for the transfer of thin layers monocrystalline material onto a desirable substrate |
| FR2767416B1 (fr) * | 1997-08-12 | 1999-10-01 | Commissariat Energie Atomique | Procede de fabrication d'un film mince de materiau solide |
| EP0991126B1 (en) * | 1997-12-09 | 2006-10-18 | Seiko Epson Corporation | Method of manufacturing an electrooptic device |
| US6171982B1 (en) * | 1997-12-26 | 2001-01-09 | Canon Kabushiki Kaisha | Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same |
| US6540827B1 (en) * | 1998-02-17 | 2003-04-01 | Trustees Of Columbia University In The City Of New York | Slicing of single-crystal films using ion implantation |
| JPH11307747A (ja) * | 1998-04-17 | 1999-11-05 | Nec Corp | Ｓｏｉ基板およびその製造方法 |
| JPH11307472A (ja) * | 1998-04-23 | 1999-11-05 | Shin Etsu Handotai Co Ltd | 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| JP3911901B2 (ja) * | 1999-04-09 | 2007-05-09 | 信越半導体株式会社 | Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法 |
| US6287941B1 (en) * | 1999-04-21 | 2001-09-11 | Silicon Genesis Corporation | Surface finishing of SOI substrates using an EPI process |
| US6881644B2 (en) * | 1999-04-21 | 2005-04-19 | Silicon Genesis Corporation | Smoothing method for cleaved films made using a release layer |
| US6368938B1 (en) * | 1999-10-05 | 2002-04-09 | Silicon Wafer Technologies, Inc. | Process for manufacturing a silicon-on-insulator substrate and semiconductor devices on said substrate |
| EP1158581B1 (en) * | 1999-10-14 | 2016-04-27 | Shin-Etsu Handotai Co., Ltd. | Method for producing soi wafer |
| KR100393208B1 (ko) * | 2001-01-15 | 2003-07-31 | 삼성전자주식회사 | 도핑된 다결정 실리콘-저매니움막을 이용한 반도체 소자및 그 제조방법 |
| FR2821697B1 (fr) * | 2001-03-02 | 2004-06-25 | Commissariat Energie Atomique | Procede de fabrication de couches minces sur un support specifique et une application |
| FR2839385B1 (fr) * | 2002-05-02 | 2004-07-23 | Soitec Silicon On Insulator | Procede de decollement de couches de materiau |
| US6812116B2 (en) * | 2002-12-13 | 2004-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating a wafer with strained channel layers for increased electron and hole mobility for improving device performance |
-
2002
- 2002-05-02 FR FR0205500A patent/FR2839385B1/fr not_active Expired - Lifetime
-
2003
- 2003-04-29 CN CNB031241093A patent/CN1323426C/zh not_active Expired - Lifetime
- 2003-04-30 AT AT03291052T patent/ATE412973T1/de not_active IP Right Cessation
- 2003-04-30 SG SG200302516A patent/SG127693A1/en unknown
- 2003-04-30 TW TW092110084A patent/TWI270931B/zh not_active IP Right Cessation
- 2003-04-30 EP EP03291052A patent/EP1359615B1/fr not_active Expired - Lifetime
- 2003-04-30 DE DE60324353T patent/DE60324353D1/de not_active Expired - Lifetime
- 2003-05-01 US US10/426,717 patent/US6828216B2/en not_active Expired - Lifetime
- 2003-05-02 JP JP2003127228A patent/JP4688408B2/ja not_active Expired - Lifetime
- 2003-05-02 KR KR1020030028238A patent/KR100796833B1/ko active IP Right Grant
-
2004
- 2004-12-02 US US11/001,088 patent/US7300856B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| SG127693A1 (en) | 2006-12-29 |
| ATE412973T1 (de) | 2008-11-15 |
| CN1323426C (zh) | 2007-06-27 |
| US20050101104A1 (en) | 2005-05-12 |
| US6828216B2 (en) | 2004-12-07 |
| US20030216008A1 (en) | 2003-11-20 |
| JP4688408B2 (ja) | 2011-05-25 |
| TW200402770A (en) | 2004-02-16 |
| EP1359615A1 (fr) | 2003-11-05 |
| EP1359615B1 (fr) | 2008-10-29 |
| FR2839385B1 (fr) | 2004-07-23 |
| CN1479353A (zh) | 2004-03-03 |
| KR100796833B1 (ko) | 2008-01-22 |
| US7300856B2 (en) | 2007-11-27 |
| DE60324353D1 (de) | 2008-12-11 |
| FR2839385A1 (fr) | 2003-11-07 |
| JP2003347526A (ja) | 2003-12-05 |
| KR20030086436A (ko) | 2003-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI270931B (en) | Process for detaching layers of material | |
| TW515000B (en) | Process for treating substrates for the microelectronics industry, and substrates obtained by this process | |
| TW409418B (en) | SOI silicon wafer and its manufacturing method | |
| TW530378B (en) | Process for the treatment of substrates for microelectronics and substrates obtained by this process | |
| JP6070954B2 (ja) | 補剛層を有するガラス上半導体基板及びその作製プロセス | |
| CN100411134C (zh) | 通过共同注入和热退火获得质量改进的薄层的方法 | |
| TW507374B (en) | Method of separating composite member and process for producing thin film | |
| TWI296819B (en) | Formation of a relaxed useful layer from a wafer with no buffer layer and a structure formed thereby | |
| US7018484B1 (en) | Semiconductor-on-insulator silicon wafer and method of formation | |
| US20120015497A1 (en) | Preparing a Surface of a Sapphire Substrate for Fabricating Heterostructures | |
| CN107004573A (zh) | 复合基板的制造方法和复合基板 | |
| JP5249511B2 (ja) | Ｓｏｑ基板およびｓｏｑ基板の製造方法 | |
| JP2007500435A (ja) | 共注入と熱アニールによって特性の改善された薄層を得るための方法 | |
| US7666758B2 (en) | Process for fabricating a substrate of the silicon-on-insulator type with thin surface layer | |
| US7264996B2 (en) | Method for separating wafers bonded together to form a stacked structure | |
| Moriceau et al. | Surface plasma treatments enabling low temperature direct bonding | |
| Tong et al. | Ultrathin single-crystalline silicon on quartz (SOQ) by 150 C wafer bonding | |
| TW200409247A (en) | Method of fabricating substrates, in particular for optics, electronics or optoelectronics | |
| TWI824112B (zh) | 用於將有用層移轉至支撐底材上之方法 | |
| US7871900B2 (en) | Quality of a thin layer through high-temperature thermal annealing | |
| JP2008263010A (ja) | Ｓｏｉ基板の製造方法 | |
| TW200423294A (en) | A method of increasing the area of a useful layer of material transferred onto a support | |
| TWI851665B (zh) | 用於將有用層移轉至支撐底材上之方法 | |
| Mazen et al. | Fracture in Hydrogen‐Implanted Germanium | |
| Astrova et al. | Strains in macroporous silicon introduced by cyclic oxidation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |