TWI259346B - Voltage regulator - Google Patents

Description

(1) 1259346 玖、發明說明 【發明所屬之技術領域】 本發明係關於電壓調整器（此後稱爲v / R ) ’其能 夠改進v / R的響應特性及以小的輸出電容穩定地操作。. 【先前技術】 根據習知的V/R，如同JP 04-195613A中所述，V/ R是由具有單級電壓放大的誤差放大器構成。換言之’習 ® 知的V / R具有如圖5所示的電路。V / R是由下述構成 :誤差放大器13，用於放大參考電壓電路1〇的參考電壓 與分洩電阻器1 1及1 2的連接點的電壓之間的差異電壓’ 分洩電阻器係將V/R的輸出電壓V out分壓；及輸出電 晶體14。當誤差放大器13的輸出電壓爲Verr時，參考 電壓電路10的輸出電壓爲Vref，及分洩電阻器11及12 的連接點的電壓爲 Va，假使 Vref > Va成立時，則 Verr 變成較低。另一方面，假使Vref S Va成立，則Verr變成 馨 較高。 假使V e r r變成較低，則由於輸出電晶體1 4在此情形 中爲P通道MOS電晶體，所以，閘極與源極之間的電壓 變成較大且開啓（ON )電阻變成較小，結果，V / R作用 以升高輸出電壓Vo ut。另一方面，假使Verr變成較高， 則V / R作用以增加輸出電晶體1 4的ON電阻並降低輸出 電壓，藉以使輸出電壓V 〇 u t保持在固定値。 在習知的V / R情形中，由於誤差放大器]3是單級 -4 - (2) 1259346 電壓放大電路，所以，藉由使用此電路及輸出電晶體14 及負載2 5構成的電壓放大級而取得二級電壓放大結構。 相位補償電容器1 5連接於誤差放大器1 3的輸出與輸出電 晶體1 4的汲極之間。誤差放大器1 3的頻帶會因鏡效應而 窄化，藉以防止V / R的振盪。結果，由於整個V / R的 頻帶變成較窄，所以，V / R的響應特性會變差。 一般而言，當V / R的響應特性改進時，需要加寬整 個V / R的頻帶。但是，當整個V / R的頻帶加寬時，需 馨 要增加電壓放大電路的消耗電流。特別地，當V / R用於 可攜式裝置等的電池時，其操作時間變成較短。 而且，當使用三級電壓放大時，即使消耗電流相當小 ，V / R的頻帶仍可加寬。但是，由於相位容易延遲180 度或更多，所以，V / R的操作變成不穩定，使得其振盪 處於最壞情形。因此’在三級電壓放大的情形中，需要在 導因於負載及電容器的E S R (等效串聯電阻）的零點回至 相位。注意，當例如陶瓷電容器的情形般ESR非常小時 鲁 ，爲了降低零點的頻率，需要增加陶瓷電容器的電容値。 在習知的V/ R中，爲了確保抗振盪的穩定度，需要 窄化頻帶。因此，會有回應特性劣化之問題。此外，當回 應特性增進時，消耗電流增加且穩定度變差，以致於需要 大電容以用於V/ R的輸出。 【發明內容】 因此，爲了解決上述習知問題，本發明的目的是取得 (3) 1259346 耗電流小而具有較佳響應特性且以小輸出電容穩定地操作 之 V / R。 根據本發明之電壓調整器，包含：參考電壓電路，連 接於電源與接地之間；分壓電路，將供應給外部負載之輸 出電壓分壓，其由分洩電阻器構成；及差動放大器，用於 比較參考電壓電路的輸出與分壓電路的輸出以及輸出第一 訊號。電壓調整器又包含：相位補償電路，其中，電阻器 及電容器串聯；MO S電晶體，其中，差動放大器的輸出 善 輸入至連接於電源與相位補償電路之間的閘極電極，以及 ，源極接地；固定電流電路，連接在MOS電晶體與接地 之間；及輸出電晶體，其中，來自 MOS電晶體與相位補 償電路之間的連接點之第二訊號會輸入至閘極電極，且其 連接於電源與分壓電路之間。此外，相位補償電路的電阻 器側與差動放大器的輸出端連接且相位補償電路的電容器 側與Μ 0 S電晶體的汲極電極連接。此外，輸出電壓從輸 出電晶體與分壓電路之間的連接點輸出。 參 根據本發明的電壓調整器特徵在於電容器的値等於或 大於輸出電晶體的閘極電容値。 根據本發明的電壓調整器特徵在於電阻器的値等於或 大於20 1<:Ω且電容器的値等於或大於ρρ。 【實施方式】 使用一級電壓放大作爲V / R的誤差放大器。用於相 位補償的電阻器及電容器插入於第一輸出級與第二輸出級 -6 - (4) 1259346 之間’以及’在低頻產生導因於電阻器與電容器的零點， 以：^於V / R具有較佳的響應特性，且即使是小的輸出電 容，仍能穩定地操作。 〔實施例〕 於下述中’將參考附圖，說明本發明的實施例。圖1 是v / R電路圖’顯不本發明的實施例。參考電壓電路1〇 、分洩電阻器1 1及1 2、輸出電晶體1 4、及負載25與習 馨 知的情形相同。 差動放大電路20是單級電壓放大電路且其輸出端是 與MOS電晶體23的閘極及電阻器側連接，M0S電晶體 2 3構成共源極放大電路，該電阻器側是作爲電阻器2 1與 電容器2 2構成的相位補償電路之一端。電晶體2 3是由固 定電流電路2 4以固定電流驅動。共源極放大電路的輸出 端與相位補償電路的另一端以及輸出電晶體1 4的閘極相 連接。 φ 換言之，誤差放大電路包含：二級放大電路，具有差 動放大電路2 0及由電晶體2 3構成的共源極放大電路；及 相位補償電路，由電阻器2 1及電容器2 2構成。誤差放大 電路的輸出是由輸出電晶體1 4及負載2 5所構成的共源極 放大電路放大。因此，V/ R成爲三級電壓放大電路。 由於V / R形成爲三級電壓放大電路，所以’即使在 低耗電流時仍能增加G B乘積且能改進V / R的響應特性 。但是，在三級電壓放大電路的情形中，相位會延遲180 -7 - (5) 1259346 度或更多，容易造成振盪。 因此，爲了防止振盪，相位會在導因於電阻器2 1及 電容器2 2的零點恢復。 圖2係顯示圖1中所示的電路中的差動放大電路2 0 的電壓增益之頻率特徵的實施例。在圖2中，延著橫軸取 頻率的對數，縱軸爲電壓增益的分貝。第一極點出現在最 低頻率。在下述中，此極點稱爲第一極點且其頻率爲Fp 1 。從頻率Fpl，電壓增益以-6 dB/ oct衰減且相位開始以 馨 9 0度延遲。第一零點出現在從頻率F p 1增加的頻率。下 述中，此點稱爲第一零點且其頻率爲Fz 1。 從頻率Fzl，電壓增益相對於頻率變化爲固定的。由 於相位領先零點9 0度，所以，相位遲延變成零增益。第 二零點出現在從頻率Fz 1增加的頻率。在下述中，這稱爲 第二零點且其頻率爲Fz2。 從頻率 Fz2，隨著頻率改變，電壓增益以+6 dB/Oct 增加。由於相位領先零點9 0度，所以，相位開始領先9 0 φ 度。第二及第三極點出現在從頻率Fz2增加的頻率。下述 中，這些極點分別稱爲第2極點及第3極點且它們的頻率 爲 Fp2 及 Fp3 。 從頻率Fp2，電壓增益相對於頻率而言爲固定的。由 於相位因極點而延遲9 0度，所以，相位領先變成零。 此外，從頻率Fp3，相對於頻率，電壓增益會以-6 dB / 〇ct衰減且相位開始延遲90度。 在圖2中，相對於個別頻率的關係，建立表示式（1 冬 (6) 1259346

Fpl < Fzl < Fz2 < Fp2 < Fp3 ...... (1) 換言之，低於第二極點的頻率Fp2之第一零點的頻率 Fzl及第二零點的頻率Fz2會存在。因此，在頻率Fzl至 頻率F z 2的範圍中，相位延遲會抵消，且在頻率F z 1至頻 率Fz2的範圍中相位延遲會抵消，在頻率Fzl至頻率Fz2 的範圍中，相位領先最大90度。此外，在頻率Fz2至頻 率Fp2的範圍中，不會造成相位延遲及相位領先。從頻率 Fp3，相位開始延遲90度。 因此，當差動放大電路的頻率特徵如上所述般設定時 ，在頻率Fzl至頻率FP3的範圍中，不會造成相位延遲， 因此，相位較佳地領先。因此，可以改進整個V / R的穩 定度。 在如圖1所示之電晶體23所構成之共源極放大電路 中’極點出現在根據電晶體23的汲極之節點電容及電晶 體23的輸出電阻而決定之頻率處。其頻率定爲Fp2nd。 此外，在如圖1所示由輸出電晶體]4及負載2 5構成的共 源極放大電路中，極點出現在根據負載2 5的電阻及電容 所決定的頻率處。其頻率定爲Fp 3rd。 在二放大電路中，相對於Fp2nd及Fp3rd的頻率，電 壓增益隨著頻率開始以-6dB/ oct衰減，且相位開始延遲 9 〇度。由於二極點出現，所以，相位總共延遲1 8 0度。 富Fp2nd及Fp3rd低於Fp2時，相位會由頻率Fz2的第二 (7) 1259346 零點回復。因此，當整個 V / R的電壓增益在高於頻率 Fp2的頻率處變成〇時，會產生相補角而不會故障，以致 於V / R可以穩定地操作而不會造成振盪。 假使差動放大電路的電壓增益的頻率特徵中如圖3所 示般第二極點的頻率F p 2低於第二零點的頻率F z 2，則在 頻率Fp2至頻率Fz2之範圍中，相位延遲最多90度。因 此，由於相位被上述Fp2nd及Fp3rd延遲1 80度，所以， 在整個V/R中，相位延遲180度或更多，且v/r不會 馨 穩定地操作。 接著，將說明構成圖1中所示的相位補償電路之電阻 器21及電容器22。圖4係當電容器形成於積體電路中時 的剖面視圖。圖4顯示電容器形成於P型基底上的實施例 。與P型相反的N型雜質擴散層5 3會形成於P型基底5 4 中且於其上形成薄氧化物膜5 2。電極5 0形成於氧化物膜 5 2上且電極5 1形成於N型雜質擴散層5 3上，以致於使 用氧化物膜5 2的電容器形成於電極5 0與5 1之間。.在Ρ φ 型基底的情形中，由於P型基底的電位通常與積體電路的 最小電位相連接，所以，N型雜質擴散層5 3總是與P型 基底5 4絕緣。此處，PN接面電容器存在於N型雜質擴散 層53與P型基底54之間。因此，寄生電容會與N型雜 質擴散層上的電極5 1連接，寄生電容係產生於電極5 1與 P型基底之間。寄生電容的値通常變成使用氧化物膜5 2 的電容器的値的約1%至20%。 假使構成圖1中所示的相位補償電路之電阻2 1與電 -10- (8) 1259346 容器2 2之間的連接相反·以連接電容器2 2與差動放大電 路側，則在差動放大電路2 0的電壓增益之頻率特徵中， 會由電容器22的寄生電容產生新的極點。V/R無法穩定 地操作。 因此，相對於構成相位補償電路的電阻器2 1與電容 器22之間的連接，電阻器2 1需要與差動放大電路的輸出 端連接。此外’與電容器22與基底之間產生的電容器22 的寄生電容相連接之電極會與電晶體2 3的汲極相連接。 φ 根據此連接，相位補償電路可以使電容器22的寄生電容 器的影響最小。由於電晶體2 3的汲極與輸出電晶體1 4的 閘極連接，所以，電容器2 2的寄生電容之影響會小於閘 極電容器的寄生電容之影響。 接著，將說明第二極點的頻率Fp2與第二零點的頻率 Fz2。假使固定電流電路24的輸出阻抗是無限大時，則第 二極點的頻率FP2實質上會根據電晶體2 3的輸出阻抗及 電阻器23的汲極之節點電容而定。 φ 而且，第二零點的頻率Fz2實質上根據電阻器2 1的 値與電容器22的値而定。如上所述，當V / R穩定地操 作時，需要保持Fz2 < Fp2的關係。 當電阻器21的値爲R21及電容器22的値爲C22時 ’導因於電阻器與電容器的零點之頻率Fz2以表示式（2 )表示，

Fz2 = 1 / ( 2 . π . C22 · R2 1 ) ...... ( 2 ) -11 - (9) 1259346 此處，當F z 2設爲低於F p 2的頻率時，需要增加電阻 器的値及電容器的値。但是，當積體電路中形成大的電容 器時，需要大的面積。因此，在由電阻器及電容器產生相 同的零點頻率的情形中，當電阻器的値最大時，以面積觀 點而言，是較優的。另一方面，降低電容器2 2的値，第 一極點的頻率Fp 1及第一極點的頻率Fz 1均會偏移至圖2 中的高頻。 此處，由於要求Fzl低於Fp2nd及Fp3i‘d，所以，電 φ 容器22的値無法設定在太小的値。從此關係可知，希望 電阻器21的値設定在20 ΙίΩ或更大。 而且，假使電阻器21的値設定爲幾乎等於電晶體2 3 的輸出阻抗，則需要將電容器22的値設定在大於輸出電 晶體14的閘極電容之値，以滿足Fz2 < Fp2 〇 輸出電晶體1 4的閘極電容之値會依V / R的特徵， 特別是依V / R中的電流値，而大幅改變。在很多情形中 ，在一般的CMOS集成V/ R中，閘極電容的値變成1 0 馨 pF或更多。換言之，希望電容器22的値爲10 PF或更多 〇 本發明的V/R由三級放大電路構成。當差動放大電 路的相位補償適當地連接時，具有以低耗電流實現 V / R 的高速響應特性及V / R能以小的輸出電容穩定地操作之 功效。 【圖式簡單說明】 -12- 1259346 (11) 53 N型雜質擴散層 54 P型基底

-14 -

Claims (1)

1259346 年月日修(更)正替換頁 拾、申請專利範圍 第92 1 1 9997號專利申請案 中文申請專利範圍修正本 民國9 5年4月26日修正 1 . 一種電壓調整器，包括： 參考電壓電路，連接於電源與接地之間； 分壓電路，用於驅動供應給外部負載之輸出電壓，由 分洩電阻器構成； 差動放大器，用於比較參考電壓電路的輸出與分壓電 路的輸出以及輸出第一訊號； 相位補償電路，其中，電阻器與電容器串聯； MOS電晶體，其中，差動放大器的輸出會輸入至閘 極S極’該MOS電晶體連接在電源與相位補償電路之間 ，且其中，源極會接地； 固定電流電路，連接於MOS電晶體與接地之間；及 輸出電晶體，其中，從M0S電晶與相位補償電路之 間的連接點輸出的第二訊號會輸入至閘極電極，及該輸出 電晶體連接在電源與分壓電路之間， 輸出電壓會從輸出電晶體與分壓電路之間的連 接點輸出。 2 ·如申請專利範圍第1項之電壓調整器，其中，相 k W ί賞電;路的電阻器側與差動放大器的輸出端連接，且相 位補償電路的電容器側與M〇S電晶體的汲極電極連接。 1259346 容器的値等於或大於輸出電晶體的閘極電容値。 4.如申請專利範圍第3項之電壓調整器，其中，電 阻器的値等於或大於20 kD，電容器的値等於或大於10 p F °