JP3484349B2 - 電圧レギュレータ - Google Patents
電圧レギュレータInfo
- Publication number
- JP3484349B2 JP3484349B2 JP20746898A JP20746898A JP3484349B2 JP 3484349 B2 JP3484349 B2 JP 3484349B2 JP 20746898 A JP20746898 A JP 20746898A JP 20746898 A JP20746898 A JP 20746898A JP 3484349 B2 JP3484349 B2 JP 3484349B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- stage
- voltage regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 208000037516 chromosome inversion disease Diseases 0.000 claims description 27
- 238000001514 detection method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 13
- 230000007423 decrease Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Description
【０００１】
【発明の属する技術分野】本発明は、出力電圧のうちの
帰還された一部と基準電圧とを入力し、能動負荷を有す
る差動増幅器から成る入力段を有し、入力段の出力と出
力端子とを位相補償回路で接続した電圧レギュレータに
関する。
帰還された一部と基準電圧とを入力し、能動負荷を有す
る差動増幅器から成る入力段を有し、入力段の出力と出
力端子とを位相補償回路で接続した電圧レギュレータに
関する。
【０００２】
【従来の技術】従来のこの種の電圧レギュレータの第１
の例を図９に示す。この電圧レギュレータは、ＶDD電圧
を基準として出力のＭＯＳＦＥＴを駆動する構成であ
り、負荷Ｚに安定した電源電圧を供給するために、出力
電圧のうちのＲ13÷（Ｒ12＋Ｒ13）を入力段に帰還して
いる。
の例を図９に示す。この電圧レギュレータは、ＶDD電圧
を基準として出力のＭＯＳＦＥＴを駆動する構成であ
り、負荷Ｚに安定した電源電圧を供給するために、出力
電圧のうちのＲ13÷（Ｒ12＋Ｒ13）を入力段に帰還して
いる。
【０００３】入力段は、２つのＮチャネルＭＯＳＦＥＴ
ＱN6とＱN7と、ＱN6およびＱN7の共通ソースに、ゲート
がバイアス電圧に接続され定電流源となるＮチャネルＭ
ＯＳＦＥＴＱN8と、２つのＰチャネルＭＯＳＦＥＴ
ＱP7，ＱP8から成るカレントミラ回路を能動負荷とする
差動増幅器で構成される。ＱN6のゲートには帰還電圧、
Ｑ N7のゲートには基準電圧が印加されている。ＱP7とＱ
P8のドレイン電流は等しいので、帰還電圧が基準電圧と
等しいときは、ＱN6とＱN7のドレイン電流も等しいた
め、両者のドレイン電圧は等しい。ＱN6とQN7のゲート
電圧に不均衡が生じると、ドレイン電流、したがってド
レイン電圧に差が生じ、それが出力段に伝わる。
ＱN6とＱN7と、ＱN6およびＱN7の共通ソースに、ゲート
がバイアス電圧に接続され定電流源となるＮチャネルＭ
ＯＳＦＥＴＱN8と、２つのＰチャネルＭＯＳＦＥＴ
ＱP7，ＱP8から成るカレントミラ回路を能動負荷とする
差動増幅器で構成される。ＱN6のゲートには帰還電圧、
Ｑ N7のゲートには基準電圧が印加されている。ＱP7とＱ
P8のドレイン電流は等しいので、帰還電圧が基準電圧と
等しいときは、ＱN6とＱN7のドレイン電流も等しいた
め、両者のドレイン電圧は等しい。ＱN6とQN7のゲート
電圧に不均衡が生じると、ドレイン電流、したがってド
レイン電圧に差が生じ、それが出力段に伝わる。
【０００４】出力段は、ＶDD電圧とＧＮＤの間に、Ｐチ
ャネルＭＯＳＱP16 と負荷Ｚが直列接続され、ＱP16 の
ゲートが入力段の出力に接続されている。また、ＱP16
のドレインとＧＮＤとの間には、負荷Ｚと並列に帰還用
の抵抗Ｒ12とＲ13が接続されている。
ャネルＭＯＳＱP16 と負荷Ｚが直列接続され、ＱP16 の
ゲートが入力段の出力に接続されている。また、ＱP16
のドレインとＧＮＤとの間には、負荷Ｚと並列に帰還用
の抵抗Ｒ12とＲ13が接続されている。
【０００５】負荷ＺにはＱP16 を介して電源電圧が供給
されている。いま、この出力電圧が何らかの原因で上昇
すると、帰還電圧も上昇するため、ＱN6のドレイン電流
がＱ N7のドレイン電流より大きくなる。ＱN6のドレイン
電流とＱP8のドレイン電流は等しいので、ＱN7のドレイ
ン電流は減少して、ＱN7のドレイン電圧が上昇する。す
ると、ＱP16 のゲート電圧も上昇するので、ＱP16 のド
レイン電流が減少し、出力電圧が降下するので安定化す
る。逆に、出力電圧が何らかの原因で降下すると、ＱN7
のドレイン電流がＱN6のそれより大きくなり、ＱN7のド
レイン電圧、したがってＱP8のゲート電圧が減少する。
この結果、ＱP16 のドレイン電流が増大して出力電圧が
上昇するので安定化する。このようにして、負荷Ｚに安
定な電源電圧を供給するのである。
されている。いま、この出力電圧が何らかの原因で上昇
すると、帰還電圧も上昇するため、ＱN6のドレイン電流
がＱ N7のドレイン電流より大きくなる。ＱN6のドレイン
電流とＱP8のドレイン電流は等しいので、ＱN7のドレイ
ン電流は減少して、ＱN7のドレイン電圧が上昇する。す
ると、ＱP16 のゲート電圧も上昇するので、ＱP16 のド
レイン電流が減少し、出力電圧が降下するので安定化す
る。逆に、出力電圧が何らかの原因で降下すると、ＱN7
のドレイン電流がＱN6のそれより大きくなり、ＱN7のド
レイン電圧、したがってＱP8のゲート電圧が減少する。
この結果、ＱP16 のドレイン電流が増大して出力電圧が
上昇するので安定化する。このようにして、負荷Ｚに安
定な電源電圧を供給するのである。
【０００６】ところで、入力段のカレントミラ回路は定
電流回路であるから、その実効的な抵抗の値は大きく、
入力段によって高い利得が得られる。
電流回路であるから、その実効的な抵抗の値は大きく、
入力段によって高い利得が得られる。
【０００７】したがって、各段のＭＯＳＦＥＴの入力容
量や配線容量などが移相回路を形成して、１８０゜位相
回転が起こると、本回路では負帰還をかけているので、
その周波数で発振することになる。この発振を防止する
のがコンデンサＣ5 の役割である。
量や配線容量などが移相回路を形成して、１８０゜位相
回転が起こると、本回路では負帰還をかけているので、
その周波数で発振することになる。この発振を防止する
のがコンデンサＣ5 の役割である。
【０００８】図１０は、従来のこの種の電圧レギュレー
タの第２の例を示し、ＶSS電圧を基準として出力のＭＯ
ＳＦＥＴを駆動する構造である。本電圧レギュレータ
は、図９に示した電圧レギュレータに比べて、出力ＭＯ
ＳＦＥＴをＰチャネルＭＯＳＦＥＴＱ P16 の代わりにＮ
チャネルＭＯＳＦＥＴＱN17 として、負荷Ｚに並列接続
しただけで、他に本質的な相違はない。ただし、出力段
にバイアス電流用のＰチャネルＭＯＳＦＥＴＱP17 を必
要とし、また入力段における差動増幅器は３つのＰチャ
ネルＭＰＭＯＳＦＥＴＱP1，ＱP2，ＱP3と、２つのＮチ
ャネルＭＯＳＦＥＴＱN1，ＱN2で構成している。
タの第２の例を示し、ＶSS電圧を基準として出力のＭＯ
ＳＦＥＴを駆動する構造である。本電圧レギュレータ
は、図９に示した電圧レギュレータに比べて、出力ＭＯ
ＳＦＥＴをＰチャネルＭＯＳＦＥＴＱ P16 の代わりにＮ
チャネルＭＯＳＦＥＴＱN17 として、負荷Ｚに並列接続
しただけで、他に本質的な相違はない。ただし、出力段
にバイアス電流用のＰチャネルＭＯＳＦＥＴＱP17 を必
要とし、また入力段における差動増幅器は３つのＰチャ
ネルＭＰＭＯＳＦＥＴＱP1，ＱP2，ＱP3と、２つのＮチ
ャネルＭＯＳＦＥＴＱN1，ＱN2で構成している。
【０００９】
【発明が解決しようとする課題】上述した第１の従来技
術では、高周波領域では、位相補償用コンデンサのため
に、出力のＭＯＳＦＥＴがゲート・ドレイン間ショート
とみなされるため、高周波のＶDD電圧変動がそのまま出
力に現れてしまうという問題点がある。
術では、高周波領域では、位相補償用コンデンサのため
に、出力のＭＯＳＦＥＴがゲート・ドレイン間ショート
とみなされるため、高周波のＶDD電圧変動がそのまま出
力に現れてしまうという問題点がある。
【００１０】また、上述した第２の従来技術では、出力
のＭＯＳＦＥＴが負荷と並列接続されているため、最大
負荷電流よりも大きい電流をバイアス電流として流して
おく必要があるという問題点がある。
のＭＯＳＦＥＴが負荷と並列接続されているため、最大
負荷電流よりも大きい電流をバイアス電流として流して
おく必要があるという問題点がある。
【００１１】本発明の目的は、電源の高周波変動リジェ
クションを改善できる電圧レギュレータを提供すること
にある。
クションを改善できる電圧レギュレータを提供すること
にある。
【００１２】また、本発明の他の目的は、出力電流が大
きくとれる電圧レギュレータを提供することにある。
きくとれる電圧レギュレータを提供することにある。
【００１３】
【課題を解決するための手段】本発明は、空中の電波を
受信するループアンテナ回路と、該受信した電波を検波
する検波フィルタと、過電圧保護回路と、該過電圧保護
回路通過後の電気信号を電源とする電圧レギュレータ
と、該電圧レギュレータの出力から給電される負荷とを
搭載した非接触型ＩＣカードにおいて、能動負荷を有し
帰還電圧と基準電圧の差分を増幅する差動増幅器構成の
入力段と、該入力段の出力の位相を反転する位相反転段
と、該位相反転段によって駆動され直列接続された前記
負荷に電圧を供給する出力トランジスタを含む出力回路
と前記帰還電圧を生成する帰還回路を有する出力段とで
構成され、前記入力段の出力と前記出力回路の出力を位
相補償回路で直接接続した前記電圧レギュレータを有
し、 抵抗とダイオードとを直列接続したものを前記負荷
に並列接続して該ダイオード降下電圧を前記基準電圧と
し、かつ前記帰還電圧は前記ダイオード降下電圧分だけ
高くした電圧レギュレータを有することを特徴とする。
受信するループアンテナ回路と、該受信した電波を検波
する検波フィルタと、過電圧保護回路と、該過電圧保護
回路通過後の電気信号を電源とする電圧レギュレータ
と、該電圧レギュレータの出力から給電される負荷とを
搭載した非接触型ＩＣカードにおいて、能動負荷を有し
帰還電圧と基準電圧の差分を増幅する差動増幅器構成の
入力段と、該入力段の出力の位相を反転する位相反転段
と、該位相反転段によって駆動され直列接続された前記
負荷に電圧を供給する出力トランジスタを含む出力回路
と前記帰還電圧を生成する帰還回路を有する出力段とで
構成され、前記入力段の出力と前記出力回路の出力を位
相補償回路で直接接続した前記電圧レギュレータを有
し、 抵抗とダイオードとを直列接続したものを前記負荷
に並列接続して該ダイオード降下電圧を前記基準電圧と
し、かつ前記帰還電圧は前記ダイオード降下電圧分だけ
高くした電圧レギュレータを有することを特徴とする。
【００１４】また、本発明の好ましい実施の形態として
の非接触型ＩＣカードは、前記能動負荷，前記位相反転
段および前記出力回路をカレントミラ回路で構成した電
圧レギュレータを有することを特徴とする。
の非接触型ＩＣカードは、前記能動負荷，前記位相反転
段および前記出力回路をカレントミラ回路で構成した電
圧レギュレータを有することを特徴とする。
【００１５】本発明の好ましい実施の形態としての非接
触型ＩＣカードは、前記入力段および位相反転段のカレ
ントミラ回路と、前記出力段のカレントミラ回路に対す
る定電流トランジスタをＮチャネルＭＯＳＦＥＴで構成
し、その他のトランジスタをＰチャネルＭＯＳＦＥＴで
構成した電圧レギュレータを有することを特徴とする。
触型ＩＣカードは、前記入力段および位相反転段のカレ
ントミラ回路と、前記出力段のカレントミラ回路に対す
る定電流トランジスタをＮチャネルＭＯＳＦＥＴで構成
し、その他のトランジスタをＰチャネルＭＯＳＦＥＴで
構成した電圧レギュレータを有することを特徴とする。
【００１６】本発明の好ましい実施の形態としての非接
触型ＩＣカードは、前記入力段および位相反転段のカレ
ントミラ回路と、前記出力段のカレントミラ回路に対す
る定電流トランジスタをＰチャネルＭＯＳＦＥＴで構成
し、その他のトランジスタをＮチャネルＭＯＳＦＥＴで
構成した電圧レギュレータを有することを特徴とする。
触型ＩＣカードは、前記入力段および位相反転段のカレ
ントミラ回路と、前記出力段のカレントミラ回路に対す
る定電流トランジスタをＰチャネルＭＯＳＦＥＴで構成
し、その他のトランジスタをＮチャネルＭＯＳＦＥＴで
構成した電圧レギュレータを有することを特徴とする。
【００１７】本発明の好ましい実施の形態としての非接
触型ＩＣカードは、前記出力段のカレントミラ回路の一
方のトランジスタと電源との間に抵抗を挿入した電圧レ
ギュレータを有することを特徴とする。
触型ＩＣカードは、前記出力段のカレントミラ回路の一
方のトランジスタと電源との間に抵抗を挿入した電圧レ
ギュレータを有することを特徴とする。
【００１８】
【００１９】
【００２０】本発明の好ましい実施の形態としての電圧
レギュレータを有する非接触型ＩＣカードにおいて、前
記電圧レギュレータの入力段は、前記差動増幅器が途中
段に並列接続されたフォルデットカスコード型であるこ
とを特徴とする。
レギュレータを有する非接触型ＩＣカードにおいて、前
記電圧レギュレータの入力段は、前記差動増幅器が途中
段に並列接続されたフォルデットカスコード型であるこ
とを特徴とする。
【００２１】本発明では、入力段と出力段との間に位相
反転段を設け、第１の基準電位と第２の基準電位との間
に出力トランジスタを負荷と直列接続し、かつ位相補償
を、第２の基準電流を基準とする出力から、第１の基準
電位を基準とする位相反転後の入力（入力段の出力）に
戻すという構成を採用することにより、第２の基準電位
の高周波変動を相殺し、高周波変動リジェクションを改
善した。
反転段を設け、第１の基準電位と第２の基準電位との間
に出力トランジスタを負荷と直列接続し、かつ位相補償
を、第２の基準電流を基準とする出力から、第１の基準
電位を基準とする位相反転後の入力（入力段の出力）に
戻すという構成を採用することにより、第２の基準電位
の高周波変動を相殺し、高周波変動リジェクションを改
善した。
【００２２】
【発明の実施の形態】次に、本発明の実施の形態につい
て説明する。
て説明する。
【００２３】本発明の電圧レギュレータは、能動負荷を
有し帰還電圧と基準電圧の差分を増幅する差動増幅器構
成の入力段と、該入力段の出力の位相を反転する位相反
転段と、該位相反転段によって駆動され直列接続された
負荷に電圧を供給する出力回路と前記帰還電圧を生成す
る帰還回路を有する出力段とで構成され、前記入力段の
出力と前記出力回路の出力を位相補償回路で直接接続し
たことを特徴とする。
有し帰還電圧と基準電圧の差分を増幅する差動増幅器構
成の入力段と、該入力段の出力の位相を反転する位相反
転段と、該位相反転段によって駆動され直列接続された
負荷に電圧を供給する出力回路と前記帰還電圧を生成す
る帰還回路を有する出力段とで構成され、前記入力段の
出力と前記出力回路の出力を位相補償回路で直接接続し
たことを特徴とする。
【００２４】以下、本発明の実施例について図面を参照
して詳細に説明する。
して詳細に説明する。
【００２５】図１は、本発明の第１実施例の電圧レギュ
レータを示す回路図であり、出力電圧のうちの帰還され
た電圧を高利得で増幅する入力段と、入力段の出力の位
相を反転する位相反転段と、位相反転段の出力によって
駆動され、負荷Ｚに電源電圧を供給する出力段とから成
り、ＶDD電圧の変動があっても、負荷Ｚに安定した電圧
を供給するようにしたものである。そのために、出力端
子に現れる出力電圧を抵抗Ｒ2 とＲ3 とで分割したＲ3
÷（Ｒ2 ＋Ｒ3 ）を入力段に負帰還している。また、Ｖ
DD電圧の高周波変動に対しては、位相補償用のコンデン
サＣ1 を出力端子から位相反転段の入力（入力段の出
力）に戻すようにして対処している。
レータを示す回路図であり、出力電圧のうちの帰還され
た電圧を高利得で増幅する入力段と、入力段の出力の位
相を反転する位相反転段と、位相反転段の出力によって
駆動され、負荷Ｚに電源電圧を供給する出力段とから成
り、ＶDD電圧の変動があっても、負荷Ｚに安定した電圧
を供給するようにしたものである。そのために、出力端
子に現れる出力電圧を抵抗Ｒ2 とＲ3 とで分割したＲ3
÷（Ｒ2 ＋Ｒ3 ）を入力段に負帰還している。また、Ｖ
DD電圧の高周波変動に対しては、位相補償用のコンデン
サＣ1 を出力端子から位相反転段の入力（入力段の出
力）に戻すようにして対処している。
【００２６】入力段は、ゲートがバイアス電圧に接続さ
れて定電流源となるＰチャネルＭＯＳＦＥＴＱP1と、帰
還電圧をゲート入力とするＰチャネルＭＯＳＦＥＴＱP2
と、基準電圧をゲートに入力し、ＱP2と対をなすＰチャ
ネルＭＯＳＦＥＴＱP3と、カレントミラ回路を構成する
２つのＮチャネルＭＯＳＦＥＴＱN1およびＱN2とで構成
される差動増幅器である。ＱP1のソースはＶDD電圧に、
ＱP1のドレインはＱP2およびＱP3の共通ソースに、ＱP2
のドレインはＱN1のドレインに、ＱP3のドレインはＱN2
のドレインに、ＱN1およびＱN2のソースはＧＮＤに、Ｑ
N1およびＱN2のゲートはＱN1のドレインにそれぞれ接続
されている。したがって、ＱN1とＱN2とで構成されるカ
レントミラ回路は本差動増幅器の能動負荷となってい
る。
れて定電流源となるＰチャネルＭＯＳＦＥＴＱP1と、帰
還電圧をゲート入力とするＰチャネルＭＯＳＦＥＴＱP2
と、基準電圧をゲートに入力し、ＱP2と対をなすＰチャ
ネルＭＯＳＦＥＴＱP3と、カレントミラ回路を構成する
２つのＮチャネルＭＯＳＦＥＴＱN1およびＱN2とで構成
される差動増幅器である。ＱP1のソースはＶDD電圧に、
ＱP1のドレインはＱP2およびＱP3の共通ソースに、ＱP2
のドレインはＱN1のドレインに、ＱP3のドレインはＱN2
のドレインに、ＱN1およびＱN2のソースはＧＮＤに、Ｑ
N1およびＱN2のゲートはＱN1のドレインにそれぞれ接続
されている。したがって、ＱN1とＱN2とで構成されるカ
レントミラ回路は本差動増幅器の能動負荷となってい
る。
【００２７】ＱN1とＱN2のドレイン電流はベース電流を
無視すれば等しいので、帰還電圧が基準電圧と等しいと
きには、ＱP2とＱP3のドレイン電流も等しいため、ＱP3
とＱ N2のドレイン電流は等しい。したがって、入力段と
位相反転段との間に電流は流れず、ＱN3のゲート電圧は
不変である。
無視すれば等しいので、帰還電圧が基準電圧と等しいと
きには、ＱP2とＱP3のドレイン電流も等しいため、ＱP3
とＱ N2のドレイン電流は等しい。したがって、入力段と
位相反転段との間に電流は流れず、ＱN3のゲート電圧は
不変である。
【００２８】いま、何らかの原因で帰還電圧が基準電圧
よりも高くなると、ＱP2のドレイン電流はＱP3のそれよ
り小さくなる。この場合であっても、ＱN1とＱN2のドレ
イン電流は等しいため、ＱP3のドレイン電流はＱN2のそ
れより大きくなり、その差分が位相反転段に流出し、Ｑ
N3のゲート電圧は高くなる。
よりも高くなると、ＱP2のドレイン電流はＱP3のそれよ
り小さくなる。この場合であっても、ＱN1とＱN2のドレ
イン電流は等しいため、ＱP3のドレイン電流はＱN2のそ
れより大きくなり、その差分が位相反転段に流出し、Ｑ
N3のゲート電圧は高くなる。
【００２９】逆に、帰還電圧が基準電圧より低くなる
と、ＱP2のドレイン電流はＱP3のそれより大きくなる。
この場合もＱN1とＱN2のドレイン電流は等しいため、Ｑ
P3のドレイン電流はＱN2のそれより小さくなり、その差
分が位相反転段から流入し、Ｑ N3のゲート電圧は低くな
る。
と、ＱP2のドレイン電流はＱP3のそれより大きくなる。
この場合もＱN1とＱN2のドレイン電流は等しいため、Ｑ
P3のドレイン電流はＱN2のそれより小さくなり、その差
分が位相反転段から流入し、Ｑ N3のゲート電圧は低くな
る。
【００３０】位相反転段は、カレントミラ回路を構成す
る２つのＮチャネルＭＯＳＦＥＴＱ N3，ＱN4と、このカ
レントミラ回路の定電流源となるＰチャネルＭＯＳＦＥ
ＴＱ P4と、位相補償用のコンデンサＣ1 とで構成されて
いる。
る２つのＮチャネルＭＯＳＦＥＴＱ N3，ＱN4と、このカ
レントミラ回路の定電流源となるＰチャネルＭＯＳＦＥ
ＴＱ P4と、位相補償用のコンデンサＣ1 とで構成されて
いる。
【００３１】ＱN3のゲートとコンデンサＣ1 の一方の端
子は、入力段のＱP3とＱN2のドレインと接続され、ＱN4
のゲートは出力段のＮチャネルＭＯＳＦＥＴＱN5のゲー
ト、コンデンサＣ1 の他方の端子は負荷Ｚに接続され
る。また、ＱN3とＱN4のドレインは、ＱN のゲートおよ
びＱP4のドレインと接続され、ＱP4のソースはＶDD電
源、ゲートはバイアス電圧と接続され、ＱN3とＱN4のソ
ースはＧＮＤに接続されている。
子は、入力段のＱP3とＱN2のドレインと接続され、ＱN4
のゲートは出力段のＮチャネルＭＯＳＦＥＴＱN5のゲー
ト、コンデンサＣ1 の他方の端子は負荷Ｚに接続され
る。また、ＱN3とＱN4のドレインは、ＱN のゲートおよ
びＱP4のドレインと接続され、ＱP4のソースはＶDD電
源、ゲートはバイアス電圧と接続され、ＱN3とＱN4のソ
ースはＧＮＤに接続されている。
【００３２】ＱN3のゲート電圧が上昇するとドレイン電
流が大きくなり、ＱN3とＱN4のドレイン電圧、したがっ
てＱN5のゲート電圧は低下し、またＱN3のゲート電圧が
下降するとドレイン電流が小さくなり、ＱN3とＱN4のド
レイン電圧、したがってＱN5のゲート電圧は高くなる。
つまり、入力段の出力の位相を反転している。
流が大きくなり、ＱN3とＱN4のドレイン電圧、したがっ
てＱN5のゲート電圧は低下し、またＱN3のゲート電圧が
下降するとドレイン電流が小さくなり、ＱN3とＱN4のド
レイン電圧、したがってＱN5のゲート電圧は高くなる。
つまり、入力段の出力の位相を反転している。
【００３３】コンデンサＣ1 は、負荷Ｚに供給されてい
る電圧の高周波変動をＱN3のゲートに伝える。ＱN3とＱ
N4は、上述のように、この高周波変動を位相反転してＱ
N5に伝える。ＱN5は、次に説明するように、出力段の出
力回路を構成するＰチャネルＭＯＳＦＥＴＱP5とＱP6を
駆動しているため、高周波変動を補償することになる。
る電圧の高周波変動をＱN3のゲートに伝える。ＱN3とＱ
N4は、上述のように、この高周波変動を位相反転してＱ
N5に伝える。ＱN5は、次に説明するように、出力段の出
力回路を構成するＰチャネルＭＯＳＦＥＴＱP5とＱP6を
駆動しているため、高周波変動を補償することになる。
【００３４】出力段は、ＮチャネルＭＯＳＦＥＴＱ
N5と、ＱN5を定電流源とするカレントミラ回路を構成す
る２つのＰチャネルＭＯＳＦＥＴＱP5，ＱP6と、負荷Ｚ
と、帰還電圧を生成する２つの抵抗Ｒ2 ，Ｒ3 と、ＱP5
のソースとＶDD電圧との間に挿入された抵抗Ｒ1 とで構
成される。
N5と、ＱN5を定電流源とするカレントミラ回路を構成す
る２つのＰチャネルＭＯＳＦＥＴＱP5，ＱP6と、負荷Ｚ
と、帰還電圧を生成する２つの抵抗Ｒ2 ，Ｒ3 と、ＱP5
のソースとＶDD電圧との間に挿入された抵抗Ｒ1 とで構
成される。
【００３５】ＱP5およびＱP6のゲートとＱP4およびＱN5
のドレインとは結合され、ＱP6のソースはＶDD電圧、ド
レインは負荷Ｚに接続され、ＱN5のソースはＧＮＤに接
続されている。抵抗Ｒ2 とＲ3 は、負荷Ｚに供給される
電源電圧を分圧して、Ｒ3 ÷（Ｒ2 ＋Ｒ3 ）を帰還電圧
とするように、負荷Ｚと並列接続されている。
のドレインとは結合され、ＱP6のソースはＶDD電圧、ド
レインは負荷Ｚに接続され、ＱN5のソースはＧＮＤに接
続されている。抵抗Ｒ2 とＲ3 は、負荷Ｚに供給される
電源電圧を分圧して、Ｒ3 ÷（Ｒ2 ＋Ｒ3 ）を帰還電圧
とするように、負荷Ｚと並列接続されている。
【００３６】ＱP5，ＱP6，ＱN5および抵抗Ｒ1 は出力回
路を構成し、ＶDD電圧からＱP6のソース・ドレイン間電
圧を減じた電圧（出力電圧）を負荷Ｚに供給している。
この電圧が変動すると、抵抗Ｒ2 とＲ3 とで構成する帰
還回路がその一部を入力段に帰還する。入力段は帰還電
圧と基準電圧との差分を増幅し、位相反転段は、増幅さ
れた電圧の位相を反転してＱN5のゲートに入力する。
路を構成し、ＶDD電圧からＱP6のソース・ドレイン間電
圧を減じた電圧（出力電圧）を負荷Ｚに供給している。
この電圧が変動すると、抵抗Ｒ2 とＲ3 とで構成する帰
還回路がその一部を入力段に帰還する。入力段は帰還電
圧と基準電圧との差分を増幅し、位相反転段は、増幅さ
れた電圧の位相を反転してＱN5のゲートに入力する。
【００３７】いま、出力電圧が何らかの原因で高くなる
と、前述のように、ＱN5のゲート電圧は低下し、ＱN5の
ドレイン電流が減少することによりＱP5とＱP6のゲート
電圧が高くなり、したがってＱP6のドレイン電流が減少
して出力電圧が低下するようになる。逆に、出力電圧が
何らかの原因で低くなると、ＱN5のゲート電圧は高くな
り、ＱN のドレイン電流が増大することよりＱP5とＱP6
のゲート電圧が低くなり、したがってＱP6のドレイン電
流が増大して出力電圧が高くなる。このようにして、安
定した出力電圧が負荷Ｚに供給されるようになるのであ
る。
と、前述のように、ＱN5のゲート電圧は低下し、ＱN5の
ドレイン電流が減少することによりＱP5とＱP6のゲート
電圧が高くなり、したがってＱP6のドレイン電流が減少
して出力電圧が低下するようになる。逆に、出力電圧が
何らかの原因で低くなると、ＱN5のゲート電圧は高くな
り、ＱN のドレイン電流が増大することよりＱP5とＱP6
のゲート電圧が低くなり、したがってＱP6のドレイン電
流が増大して出力電圧が高くなる。このようにして、安
定した出力電圧が負荷Ｚに供給されるようになるのであ
る。
【００３８】出力電圧の高周波変動については、前述の
ように、位相補償用のコンデンサＣ 1 が機能し、高速度
で出力電圧の安定化を行う。コンデンサＣ1 は、ＶDD電
圧の電圧変動を、ＶSS電源の電圧を基準電圧とする位相
反転段の入力に戻しているため、ＶDD電圧の電圧に高周
波変動があっても、ＱP6を流れる電流がほとんど変化せ
ず、これによって出力電圧を安定化するのである。
ように、位相補償用のコンデンサＣ 1 が機能し、高速度
で出力電圧の安定化を行う。コンデンサＣ1 は、ＶDD電
圧の電圧変動を、ＶSS電源の電圧を基準電圧とする位相
反転段の入力に戻しているため、ＶDD電圧の電圧に高周
波変動があっても、ＱP6を流れる電流がほとんど変化せ
ず、これによって出力電圧を安定化するのである。
【００３９】また、ＱP6と負荷Ｚとは直列接続されてい
るため、ＱN5には最大負荷電流よりも大きい電流を流し
ておく必要もない。
るため、ＱN5には最大負荷電流よりも大きい電流を流し
ておく必要もない。
【００４０】ここで、抵抗Ｒ1 の機能について説明す
る。抵抗Ｒ1 は、本発明に必須の構成要素ではないが、
ＱP5のソースとＶDD電圧との間に挿入されることによっ
て、Ｑ P6のゲート・ソース間電圧を大きくすることがで
きる。このため、より大きな出力電流を得ることがで
き、またＱP6のドレイン電圧（出力電圧）の変動に対し
てもより安定化することができるようになる。
る。抵抗Ｒ1 は、本発明に必須の構成要素ではないが、
ＱP5のソースとＶDD電圧との間に挿入されることによっ
て、Ｑ P6のゲート・ソース間電圧を大きくすることがで
きる。このため、より大きな出力電流を得ることがで
き、またＱP6のドレイン電圧（出力電圧）の変動に対し
てもより安定化することができるようになる。
【００４１】図２は本発明の電圧レギュレータの第２実
施例を示す回路図であり、図１におけるＰチャネルＭＯ
ＳＦＥＴをＮチャネルＭＯＳＦＥＴとし、ＮチャネルＭ
ＯＳＦＥＴをＰチャネルＭＯＳＦＥＴとしたものであ
る。
施例を示す回路図であり、図１におけるＰチャネルＭＯ
ＳＦＥＴをＮチャネルＭＯＳＦＥＴとし、ＮチャネルＭ
ＯＳＦＥＴをＰチャネルＭＯＳＦＥＴとしたものであ
る。
【００４２】図３は本発明の電圧レギュレータの第３実
施例を示す回路図であり、図１に示した第１実施例に対
して、ＮチャネルＭＯＳＦＥＴＱN6を付加した点が異な
る。ＱN6は、負荷Ｚおよび抵抗Ｒ2 ，Ｒ3 と並列接続さ
れ、そのゲートは位相反転段の入力と接続される。
施例を示す回路図であり、図１に示した第１実施例に対
して、ＮチャネルＭＯＳＦＥＴＱN6を付加した点が異な
る。ＱN6は、負荷Ｚおよび抵抗Ｒ2 ，Ｒ3 と並列接続さ
れ、そのゲートは位相反転段の入力と接続される。
【００４３】したがって、出力電圧が何らかの原因で高
くなって、位相反転段の入力が高電圧となり、ＱP6がオ
フ状態に向かうときに、ＱN5はオン状態に向かい、出力
電圧を低下方向に導く。逆に、出力電圧が何らかの原因
で低くなって、位相反転段の入力が低電圧となり、ＱP6
がオン状態に向かうときに、ＱN5はオフ状態に向かい、
出力電圧を高い方向に導く。ＱN6は、このようにして、
出力電圧を一定の値に回復することができる役割を担う
のである。勿論、ＱN6と同じ機能のＰチャネルＭＯＳＦ
ＥＴを図２の第２実施例に付加することは可能である。
くなって、位相反転段の入力が高電圧となり、ＱP6がオ
フ状態に向かうときに、ＱN5はオン状態に向かい、出力
電圧を低下方向に導く。逆に、出力電圧が何らかの原因
で低くなって、位相反転段の入力が低電圧となり、ＱP6
がオン状態に向かうときに、ＱN5はオフ状態に向かい、
出力電圧を高い方向に導く。ＱN6は、このようにして、
出力電圧を一定の値に回復することができる役割を担う
のである。勿論、ＱN6と同じ機能のＰチャネルＭＯＳＦ
ＥＴを図２の第２実施例に付加することは可能である。
【００４４】なお、抵抗Ｒ7 はコンデンサＣ1 と直列接
続されて、位相補償時の時定数となり、位相補償の速度
を調整する役割を担う。
続されて、位相補償時の時定数となり、位相補償の速度
を調整する役割を担う。
【００４５】図４は、本発明の電圧レギュレータの第４
実施例を示す回路図であり、図１に示した第１実施例を
後述のバンドギャップリファレンス回路用にアレンジし
たものである。このために、本実施例では、抵抗Ｒ8 と
ダイオードＤ1 を直列接続したものを出力端子とＧＮＤ
の間に、負荷Ｚと並列接続して、ダイオードＤ1 のアノ
ードの電圧を基準電圧としてＱP3のゲートに与えるとと
もに、抵抗Ｒ2 とＲ3にダイオードＤ2 を直列接続した
ものを負荷Ｚと並列接続して、抵抗Ｒ3 とダイオードＤ
2 の降下電圧を帰還電圧としてＱP2のゲートに与えるよ
うにしている。このような構成によって、基準電圧とし
てダイオードＤ1 の降下電圧という低電圧を得ることが
できるのである。なお、本実施例と同じ考えを図２の第
２実施例に適用することも可能である。ただし、ダイオ
ードＤ1 とＤ2 のアノードをＧＮＤに接続して、ダイオ
ードＤ2 のカソードは抵抗Ｒ5 と接続する必要がある。
実施例を示す回路図であり、図１に示した第１実施例を
後述のバンドギャップリファレンス回路用にアレンジし
たものである。このために、本実施例では、抵抗Ｒ8 と
ダイオードＤ1 を直列接続したものを出力端子とＧＮＤ
の間に、負荷Ｚと並列接続して、ダイオードＤ1 のアノ
ードの電圧を基準電圧としてＱP3のゲートに与えるとと
もに、抵抗Ｒ2 とＲ3にダイオードＤ2 を直列接続した
ものを負荷Ｚと並列接続して、抵抗Ｒ3 とダイオードＤ
2 の降下電圧を帰還電圧としてＱP2のゲートに与えるよ
うにしている。このような構成によって、基準電圧とし
てダイオードＤ1 の降下電圧という低電圧を得ることが
できるのである。なお、本実施例と同じ考えを図２の第
２実施例に適用することも可能である。ただし、ダイオ
ードＤ1 とＤ2 のアノードをＧＮＤに接続して、ダイオ
ードＤ2 のカソードは抵抗Ｒ5 と接続する必要がある。
【００４６】図５は、本発明の電圧レギュレータの入力
段に対する実施例であり、以上に述べた第１実施例，第
３実施例および第４実施例の入力段として直接に使用で
きる。本回路は、フォルデットカスコード型の構成をな
し、ＰチャネルＭＯＳＦＥＴＱP12 とＱP13 による第１
段と、ＰチャネルＭＯＳＦＥＴＱP14 ，ＱP15 による第
２段と、ＮチャネルＭＯＳＦＥＴＱN15 ，ＱN16 による
第３段とがＶDD電源とＧＮＤとの間に積み上げられてい
る。ＱP12 とＱP13 のゲートは第１バイアス、ＱP14 と
ＱP15 のゲートは第２バイアスに接続され、ＱN15 とＱ
N16 はカレントミラ回路を構成する。第１段と第２段と
の間に、ＮチャネルＭＯＳＦＥＴＱN12，ＱN13 ，ＱN14
から成る差動増幅器が挿入され、ＱN14 のゲートは第
３バイアスに接続されている。
段に対する実施例であり、以上に述べた第１実施例，第
３実施例および第４実施例の入力段として直接に使用で
きる。本回路は、フォルデットカスコード型の構成をな
し、ＰチャネルＭＯＳＦＥＴＱP12 とＱP13 による第１
段と、ＰチャネルＭＯＳＦＥＴＱP14 ，ＱP15 による第
２段と、ＮチャネルＭＯＳＦＥＴＱN15 ，ＱN16 による
第３段とがＶDD電源とＧＮＤとの間に積み上げられてい
る。ＱP12 とＱP13 のゲートは第１バイアス、ＱP14 と
ＱP15 のゲートは第２バイアスに接続され、ＱN15 とＱ
N16 はカレントミラ回路を構成する。第１段と第２段と
の間に、ＮチャネルＭＯＳＦＥＴＱN12，ＱN13 ，ＱN14
から成る差動増幅器が挿入され、ＱN14 のゲートは第
３バイアスに接続されている。
【００４７】図１の回路では、電源電圧と基準電圧の値
が接近すると、ＱP1〜ＱP3が正常に動作しないようにな
る。このようなとき、入力段に本回路を用いると、ＱP1
〜Ｑ P3を正常に動作させることができる。なお、図２に
示した第２実施例に対するフォルデットカスコード型入
力段の例を図６に示す。
が接近すると、ＱP1〜ＱP3が正常に動作しないようにな
る。このようなとき、入力段に本回路を用いると、ＱP1
〜Ｑ P3を正常に動作させることができる。なお、図２に
示した第２実施例に対するフォルデットカスコード型入
力段の例を図６に示す。
【００４８】図７は、本発明の電圧レギュレータの一応
用例を示すブロック図であり、ディジタル回路Ｄと電圧
レギュレータＲとアナログ回路Ａとが１つのＬＳＩに収
容されたＬＳＩを示す。ディジタル回路Ｄと電圧レギュ
レータＲは同一ＶDD電圧から給電され、アナログ回路Ａ
は電圧レギュレータＲから給電されている。
用例を示すブロック図であり、ディジタル回路Ｄと電圧
レギュレータＲとアナログ回路Ａとが１つのＬＳＩに収
容されたＬＳＩを示す。ディジタル回路Ｄと電圧レギュ
レータＲは同一ＶDD電圧から給電され、アナログ回路Ａ
は電圧レギュレータＲから給電されている。
【００４９】ディジタル回路Ｄにおけるスイッチング動
作の影響を受けてＶDD電圧の電圧は高周波変動する。ア
ナログ回路ＡをＶDD電圧に直接接続したのでは、同一Ｌ
ＳＩ内に収容されていることでもあり、電源変動の影響
は大きい。そこで、本発明の電圧レギュレータＲによ
り、この高周波変動を吸収して、安定した電圧をアナロ
グ回路Ａに供給するようにした。これにより、アナログ
回路Ａは安定した動作が確保できる。なお、ディジタル
回路Ｄ，アナログ回路Ａ，電圧レギュレータＲからは各
別に抵抗Ｒ9 ，Ｒ10，Ｒ11を介してＧＮＤに接続したの
は、各回路における電圧変動がＧＮＤ線を介して他の回
路に及ぶ影響を軽減するための措置である。
作の影響を受けてＶDD電圧の電圧は高周波変動する。ア
ナログ回路ＡをＶDD電圧に直接接続したのでは、同一Ｌ
ＳＩ内に収容されていることでもあり、電源変動の影響
は大きい。そこで、本発明の電圧レギュレータＲによ
り、この高周波変動を吸収して、安定した電圧をアナロ
グ回路Ａに供給するようにした。これにより、アナログ
回路Ａは安定した動作が確保できる。なお、ディジタル
回路Ｄ，アナログ回路Ａ，電圧レギュレータＲからは各
別に抵抗Ｒ9 ，Ｒ10，Ｒ11を介してＧＮＤに接続したの
は、各回路における電圧変動がＧＮＤ線を介して他の回
路に及ぶ影響を軽減するための措置である。
【００５０】図８は、本発明の電圧レギュレータの他の
応用例を示すブロック図である。本例は、ループアンテ
ナ回路ＬＡ，検波フィルタＤＦ，過電圧保護回路ＶＰ，
バンドギャップリファレンスＢＧ，電圧レギュレータＶ
Ｒおよび負荷Ｚから成る非接触型のＩＣカードである。
ループアンテナＬＡとコンデンサＣ3 とからなるループ
アンテナ回路ＬＡは空中から飛来する電源供給用等の電
波を受信し、ダイオードＤ3 とコンデンサＣ4 とから成
る検波フィルタＤＦは、受信した電波を検波し、検波後
の信号から直流分を抽出して、ツェナーダイオードＺＤ
と抵抗Ｒ16とからなる過電圧保護回路ＶＰを経由して、
電圧レギュレータＶＲに供給する。電圧レギュレータＶ
Ｒとしては、先に説明した図４の第４実施例の電圧レギ
ュレータが適当である。
応用例を示すブロック図である。本例は、ループアンテ
ナ回路ＬＡ，検波フィルタＤＦ，過電圧保護回路ＶＰ，
バンドギャップリファレンスＢＧ，電圧レギュレータＶ
Ｒおよび負荷Ｚから成る非接触型のＩＣカードである。
ループアンテナＬＡとコンデンサＣ3 とからなるループ
アンテナ回路ＬＡは空中から飛来する電源供給用等の電
波を受信し、ダイオードＤ3 とコンデンサＣ4 とから成
る検波フィルタＤＦは、受信した電波を検波し、検波後
の信号から直流分を抽出して、ツェナーダイオードＺＤ
と抵抗Ｒ16とからなる過電圧保護回路ＶＰを経由して、
電圧レギュレータＶＲに供給する。電圧レギュレータＶ
Ｒとしては、先に説明した図４の第４実施例の電圧レギ
ュレータが適当である。
【００５１】
【発明の効果】本発明は、以上に説明したように、入力
段と出力段との間に位相反転段を設け、第１の基準電位
と第２の基準電位との間に出力トランジスタを負荷と直
列接続し、かつ位相補償を第２の基準電位を基準とする
出力から、第１の基準電位を基準とする位相反転段の入
力に戻すという構成を採用したため、第２の基準電位の
高周波変動を相殺し、高周波変動リジェクションを改善
した電圧レギュレータを得ることができるという第１の
効果を有する。この高周波変動リジェクションは、３０
デシベル以上の改善が見込まれる。
段と出力段との間に位相反転段を設け、第１の基準電位
と第２の基準電位との間に出力トランジスタを負荷と直
列接続し、かつ位相補償を第２の基準電位を基準とする
出力から、第１の基準電位を基準とする位相反転段の入
力に戻すという構成を採用したため、第２の基準電位の
高周波変動を相殺し、高周波変動リジェクションを改善
した電圧レギュレータを得ることができるという第１の
効果を有する。この高周波変動リジェクションは、３０
デシベル以上の改善が見込まれる。
【００５２】また、本発明の電圧レギュレータは、出力
トランジスタが負荷と直列接続されるため、最大負荷電
流より大きい電流をバイアス電流として流しておく必要
がなく、消費電力を削減できるという第２の効果を有す
る。
トランジスタが負荷と直列接続されるため、最大負荷電
流より大きい電流をバイアス電流として流しておく必要
がなく、消費電力を削減できるという第２の効果を有す
る。
【図１】本発明の電圧レギュレータの第１実施例の回路
図
図
【図２】本発明の電圧レギュレータの第２実施例の回路
図
図
【図３】本発明の電圧レギュレータの第３実施例の回路
図
図
【図４】本発明の電圧レギュレータの第４実施例の回路
図
図
【図５】本発明の第１実施例，第３実施例および第４実
施例の入力段に対する実施例の回路図
施例の入力段に対する実施例の回路図
【図６】本発明の第２実施例の入力段に対する実施例の
回路図
回路図
【図７】本発明の電圧レギュレータの一応用例を示すブ
ロック図
ロック図
【図８】本発明の電圧レギュレータの他の応用例を示す
ブロック図
ブロック図
【図９】従来の電圧レギュレータの第１の例を示す回路
図
図
【図１０】従来の電圧レギュレータの第２の例を示す回
路図
路図
ＱP1〜ＱP17 ＰチャネルＭＯＳＦＥＴ
ＱN1〜ＱN17 ＮチャネルＭＯＳＦＥＴ
Ｃ1 〜Ｃ6 コンデンサ
Ｄ1 〜Ｄ3 ダイオード
ＺＤ ツェナーダイオード
Ｒ1 〜Ｒ16 抵抗
Ｚ 負荷
Ｄ ディジタル回路
Ａ アナログ回路
Ｒ，ＶＲ 電圧レギュレータ
ＬＣ ループアンテナ回路
ＬＡ ループアンテナ
ＤＦ 検波フィルタ
ＶＰ 過電圧保護回路
ＢＧ バンドギャップリファレンス
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭61−195415（ＪＰ，Ａ)
特開 平10−111723（ＪＰ，Ａ)
特開 平７−334254（ＪＰ，Ａ)
特開 平８−148983（ＪＰ，Ａ)
特開 平５−204476（ＪＰ，Ａ)
特開 平２−194412（ＪＰ，Ａ)
特開 平５−121971（ＪＰ，Ａ)
特開 平７−104340（ＪＰ，Ａ)
特開 平９−147070（ＪＰ，Ａ)
特開 平９−148869（ＪＰ，Ａ)
実開 昭55−48276（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G05F 1/445,1/56
G05F 1/613,1/618
H03F 1/00 - 3/72
Claims (7)
- 【請求項１】空中の電波を受信するループアンテナ回路
と、該受信した電波を検波する検波フィルタと、過電圧
保護回路と、該過電圧保護回路通過後の電気信号を電源
とする電圧レギュレータと、該電圧レギュレータの出力
から給電される負荷とを搭載した非接触型ＩＣカードに
おいて、 能動負荷を有し帰還電圧と基準電圧の差分を増幅する差
動増幅器構成の入力段と、 該入力段の出力の位相を反転する位相反転段と、 該位相反転段によって駆動され直列接続された前記負荷
に電圧を供給する出力トランジスタを含む出力回路と前
記帰還電圧を生成する帰還回路を有する出力段とで構成
され、 前記入力段の出力と前記出力回路の出力を位相補償回路
で直接接続した前記電圧レギュレータを有し、 抵抗とダイオードとを直列接続したものを前記負荷に並
列接続して該ダイオード降下電圧を前記基準電圧とし、
かつ前記帰還電圧は前記ダイオード降下電圧分だけ高く
した電圧レギュレータを有 することを特徴とする非接触
型ＩＣカード。 - 【請求項２】前記能動負荷，前記位相反転段および前記
出力回路をカレントミラ回路で構成した電圧レギュレー
タを有することを特徴とする請求項１記載の非接触型Ｉ
Ｃカード。 - 【請求項３】前記入力段および位相反転段のカレントミ
ラ回路と、前記出力段のカレントミラ回路に対する定電
流トランジスタをＮチャネルＭＯＳＦＥＴで構成し、そ
の他のトランジスタをＰチャネルＭＯＳＦＥＴで構成し
た電圧レギュレータを有することを特徴とする請求項２
記載の非接触型ＩＣカード。 - 【請求項４】前記入力段および位相反転段のカレントミ
ラ回路と、前記出力段のカレントミラ回路に対する定電
流トランジスタをＰチャネルＭＯＳＦＥＴで構成し、そ
の他のトランジスタをＮチャネルＭＯＳＦＥＴで構成し
た電圧レギュレータを有することを特徴とする請求項２
記載の非接触型ＩＣカード。 - 【請求項５】前記出力段のカレントミラ回路の一方のト
ランジスタと電源との間に抵抗を挿入した電圧レギュレ
ータを有することを特徴とする請求項２〜請求項４のい
ずれかに記載の非接触型ＩＣカード。 - 【請求項６】前記入力段は、前記差動増幅器が途中段に
並列接続されたフォルデットカスコード型である電圧レ
ギュレータを有することを特徴とする請求項１〜請求項
５のいずれかに記載の非接触型ＩＣカード。 - 【請求項７】ディジタル回路と、該ディジタル回路と同
一電源に接続された請求項１〜請求項６のいずれかに記
載の電圧レギュレータと、該電圧レギュレータから給電
されるアナログ回路とを収容し、前記ディジタル回路，
電圧レギュレータおよびアナログ回路を各別に抵抗を介
してＧＮＤに接続したＬＳＩを有することを特徴とする
非接触型ＩＣカード。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20746898A JP3484349B2 (ja) | 1998-07-23 | 1998-07-23 | 電圧レギュレータ |
| US09/357,896 US6104179A (en) | 1998-07-23 | 1999-07-21 | Low-power consumption noise-free voltage regulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20746898A JP3484349B2 (ja) | 1998-07-23 | 1998-07-23 | 電圧レギュレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000039923A JP2000039923A (ja) | 2000-02-08 |
| JP3484349B2 true JP3484349B2 (ja) | 2004-01-06 |
Family
ID=16540273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20746898A Expired - Fee Related JP3484349B2 (ja) | 1998-07-23 | 1998-07-23 | 電圧レギュレータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6104179A (ja) |
| JP (1) | JP3484349B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6166530A (en) * | 2000-02-11 | 2000-12-26 | Advanced Analogic Technologies, Inc. | Current-Limited switch with fast transient response |
| AU2001288583A1 (en) * | 2000-08-31 | 2002-03-13 | Primarion, Inc. | Wideband regulator with fast transient suppression circuitry |
| FR2842316A1 (fr) * | 2002-07-09 | 2004-01-16 | St Microelectronics Sa | Regulateur de tension lineaire |
| JP2004062374A (ja) * | 2002-07-26 | 2004-02-26 | Seiko Instruments Inc | ボルテージ・レギュレータ |
| US7205827B2 (en) * | 2002-12-23 | 2007-04-17 | The Hong Kong University Of Science And Technology | Low dropout regulator capable of on-chip implementation |
| JP4212036B2 (ja) * | 2003-06-19 | 2009-01-21 | ローム株式会社 | 定電圧発生器 |
| JP4467963B2 (ja) * | 2003-12-03 | 2010-05-26 | 株式会社東芝 | レギュレータ装置およびそれに用いる逆流防止ダイオード回路 |
| KR100939293B1 (ko) * | 2005-02-25 | 2010-01-28 | 후지쯔 가부시끼가이샤 | 션트 레귤레이터 및 전자 기기 |
| JP2006238640A (ja) | 2005-02-25 | 2006-09-07 | Seiko Instruments Inc | スイッチングレギュレータ制御回路およびスイッチングレギュレータ |
| JP2007067096A (ja) * | 2005-08-30 | 2007-03-15 | Fujitsu Ltd | 半導体装置 |
| US8390227B2 (en) | 2006-04-04 | 2013-03-05 | Utilidata, Inc. | Electric power control system and efficiency optimization process for a polyphase synchronous machine |
| US8670876B2 (en) * | 2006-04-04 | 2014-03-11 | Utilidata, Inc. | Electric power control system and process |
| GB0821628D0 (en) * | 2008-11-26 | 2008-12-31 | Innovision Res & Tech Plc | Near field rf communicators |
| JP5594980B2 (ja) * | 2009-04-03 | 2014-09-24 | ピーエスフォー ルクスコ エスエイアールエル | 非反転増幅回路及び半導体集積回路と非反転増幅回路の位相補償方法 |
| JP5337613B2 (ja) * | 2009-07-28 | 2013-11-06 | 株式会社半導体エネルギー研究所 | レギュレータ回路、および非接触データキャリア |
| JP5864086B2 (ja) * | 2010-07-28 | 2016-02-17 | ラピスセミコンダクタ株式会社 | 差動増幅回路 |
| JP5936447B2 (ja) * | 2012-05-31 | 2016-06-22 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| JP6145403B2 (ja) | 2013-12-27 | 2017-06-14 | アズビル株式会社 | 出力回路および電圧発生装置 |
| CN105573396B (zh) * | 2016-01-29 | 2017-10-24 | 佛山中科芯蔚科技有限公司 | 一种低压差线性稳压器电路 |
| CN108549455B (zh) * | 2018-06-01 | 2020-05-26 | 电子科技大学 | 一种具有宽输入范围的降压电路 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US35261A (en) * | 1862-05-13 | Improvement in power spading-machin es | ||
| JPS5548276U (ja) * | 1978-09-26 | 1980-03-29 | ||
| JPS61195415A (ja) * | 1985-02-26 | 1986-08-29 | Sony Corp | 定電圧電源装置 |
| JPH02194412A (ja) * | 1989-01-24 | 1990-08-01 | Seiko Epson Corp | レギュレータ回路 |
| KR940001817B1 (ko) * | 1991-06-14 | 1994-03-09 | 삼성전자 주식회사 | 노이즈 감소회로에 사용되는 액티브 필터용 고역 가중치 회로 |
| JP3140107B2 (ja) * | 1991-10-25 | 2001-03-05 | パイオニア株式会社 | 差動増幅器 |
| JPH05204476A (ja) * | 1992-01-24 | 1993-08-13 | Sony Corp | 安定化電源回路 |
| JP2838761B2 (ja) * | 1993-08-11 | 1998-12-16 | セイコープレシジョン株式会社 | カメラ用制御回路 |
| JP3421430B2 (ja) * | 1994-06-13 | 2003-06-30 | 東芝マイクロエレクトロニクス株式会社 | 電圧安定化回路 |
| JP3519143B2 (ja) * | 1994-11-17 | 2004-04-12 | 三菱電機株式会社 | 電流型インバータ回路、電流型論理回路、電流型ラッチ回路、半導体集積回路、電流型リング発振器、電圧制御発振器及びｐｌｌ回路 |
| JP3755675B2 (ja) * | 1995-11-20 | 2006-03-15 | ソニー株式会社 | クランプ回路、ｃｍｏｓチツプｉｃ及び非接触型情報カード |
| JP3761001B2 (ja) * | 1995-11-20 | 2006-03-29 | ソニー株式会社 | 非接触型情報カード及びｉｃ |
| JP3543509B2 (ja) * | 1996-10-04 | 2004-07-14 | セイコーエプソン株式会社 | 電圧安定化回路 |
-
1998
- 1998-07-23 JP JP20746898A patent/JP3484349B2/ja not_active Expired - Fee Related
-
1999
- 1999-07-21 US US09/357,896 patent/US6104179A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6104179A (en) | 2000-08-15 |
| JP2000039923A (ja) | 2000-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3484349B2 (ja) | 電圧レギュレータ | |
| US7248115B2 (en) | Differential amplifier operable in wide range | |
| US6504404B2 (en) | Semiconductor integrated circuit | |
| US5907259A (en) | Operational amplification circuit capable of driving a high load | |
| EP0688097B1 (en) | Operational amplifiers and current detector circuits | |
| US6727753B2 (en) | Operational transconductance amplifier for an output buffer | |
| US6064267A (en) | Current mirror utilizing amplifier to match operating voltages of input and output transconductance devices | |
| EP2031476B1 (en) | Voltage regulator and method for voltage regulation | |
| US20060226821A1 (en) | Voltage regulator circuit with two or more output ports | |
| KR100245902B1 (ko) | 캐스코드 상보형 금속 산화물 반도체 증폭기의 안정화 과도 응답 | |
| EP0643478B1 (en) | Cascode circuit operable at a low working voltage and having a high output impedance | |
| KR100205506B1 (ko) | 스위치가능한 전류-기준전압 발생기 | |
| US6624696B1 (en) | Apparatus and method for a compact class AB turn-around stage with low noise, low offset, and low power consumption | |
| US6762646B1 (en) | Modified folded cascode amplifier | |
| US20050200411A1 (en) | Differential amplifier without common mode feedback | |
| US6985038B2 (en) | Operational amplifier generating desired feedback reference voltage allowing improved output characteristic | |
| JPH0235485B2 (ja) | ||
| US7167049B2 (en) | OP-amplifier with an offset voltage cancellation circuit | |
| US7046089B2 (en) | Variable gain amplifier | |
| US5510699A (en) | Voltage regulator | |
| US7453315B2 (en) | Active inductive load that enhances circuit bandwidth | |
| US6717470B1 (en) | Voltage amplifier with output stages having high capacitive load tolerance | |
| US6094098A (en) | Technique for designing an amplifier circuit in an integrated circuit device | |
| US6069532A (en) | Technique for designing a bias circuit for an amplifier in an integrated circuit device | |
| US6469548B1 (en) | Output buffer crossing point compensation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |