JP4786445B2 - シリーズレギュレータ回路 - Google Patents
シリーズレギュレータ回路 Download PDFInfo
- Publication number
- JP4786445B2 JP4786445B2 JP2006192633A JP2006192633A JP4786445B2 JP 4786445 B2 JP4786445 B2 JP 4786445B2 JP 2006192633 A JP2006192633 A JP 2006192633A JP 2006192633 A JP2006192633 A JP 2006192633A JP 4786445 B2 JP4786445 B2 JP 4786445B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- transistors
- series regulator
- regulator circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
この場合、コレクタ端子側の電圧、すなわちMOSトランジスタ61のゲート端子の電圧vg1が高くなる。これにより、MOSトランジスタ61のドレイン・ソース間の抵抗値が下がり、電圧VOUTが上昇する。従って、シリーズレギュレータ回路50は、トランジスタB1のベース電圧VBGに基づくフィードバックによって、出力端子の電圧VOUTを一定にする。
この(4)式の電圧VOUTに、上記(3)式を代入すると、次の(5)式になる。
の変動を抑えることができる。
以下、本発明を具体化した第1実施形態について図1〜図3を用いて説明する。また、図5に示す従来のシリーズレギュレータ回路50と同一の構成については、同一の符号を付し、その詳細な説明は省略する。
、トランジスタM1のソース端子に接続されている。なお、このトランジスタM1のソース端子と抵抗素子14,52との接続ノードの電圧をvs1で示す。
また、本実施形態では、トランジスタM2は、トランジスタM1のN倍の大きさを想定する。この場合、トランジスタM1,M2のコンダクタンスを、それぞれgm3,gm2とすると、gm3:gm2=1:Nになり、各トランジスタM1,M2を流れる電流も1:Nになる。
I1=gm3・(vg1−vs1) ・・・(9)
I2=gm2・(vg1−VOUT) ・・・(10)
ここで、出力端子からの電流はなく、これら電流I1,I2と抵抗R3によって、ベース電圧VBGが決定されるものとすると、このベース電圧VBGは、次の(11)式で示される。
上記(9)式においてgm2=N・gm3を代入した式と、(10)式及び(11)式を用いて、電圧vg1について解くと、次の(12)式になる。
この(13)式に上記(12)式を代入し、更に、vs1=VBG・(R2+R3)/R3を用いて、電圧VOUTは、次の(14)式で示せる。
従って、ベース電圧VBGを一定にすることにより、シリーズレギュレータ回路10は、出力端子から一定の電圧VOUTを出力する。
図2の等価回路によれば、本実施形態の電圧vg1は、従来の(1)式の容量Cg1を容量(Cg1+C)に置き換えた、次の(15)式で示される。
Differentiation)制御系と2次遅れ要素との合成式で表せることがわかる。
する。
(1) 本実施形態では、シリーズレギュレータ回路10は、従来のMOSトランジスタ61に対応するトランジスタM2と、並列でトランジスタM1を配置し、これらトランジスタM2,M1のソース端子に抵抗素子14を設けた構成になっている。このため、シリーズレギュレータ回路10は、PD制御系と2次遅れ要素とを合成した(18)式で表せる系になる。そして、この系の位相は0〜ー90度の範囲でのみ変動するため、位相余裕が必ず90度以上になる。従って、負荷Loの容量CLに依存せずに、ほぼ一定の電圧VOUTを安定して出力することができる。
ンジスタB1の温度依存性を更に補償することができる。
次に、本発明を具体化した第2実施形態について、図4を用いて説明する。上記第1実施形態と同一の構成については、同一の符号を付し、その詳細な説明は省略する。
トランジスタ(M3,M4)のスレッショルド電圧との和から、トランジスタM5のスレ
ッショルド電圧(ソース・ゲート間電圧)分を引いた電圧が変化したときに、トランジスタM1(M2)とトランジスタM3(M4)のオンオフが切り換わる。
た場合)には、トランジスタM3,M4がオンになって動作する。具体的には、この場合、電圧VOUTが上昇するので、トランジスタM3,M4のソース端子の電圧が高くなり、トランジスタM3〜M5がオンとなる。そして、抵抗R2,R3の分圧より、トランジスタB1のベース電圧VBGが上昇し、トランジスタB1のコレクタ端子の電圧が低下する。このため、トランジスタM3〜M5のゲート端子の電圧が低下して、トランジスタM3,M4のドレイン・ソース間の抵抗値が小さくなり、これに応じて、トランジスタM3,M4を介して、電流が接地電圧GNDラインにより流れ易くなる。従って、出力端子の電圧VOUTの変動が打ち消されて、シリーズレギュレータ回路20は、出力端子の電圧VOUTをほぼ一定にする。
(5) 本実施形態では、出力端子に対して、トランジスタM1,M2に対称的にトランジスタM3,M4を設けた。このため、出力端子に電流が流入する場合だけでなく、出力端子から電流が流出する場合にも、シリーズレギュレータ回路20を用いることができる。低消費電流回路に用いるシリーズレギュレータは低電流化が図られており、定常的に流れる出力電流(DC)は小さい。このため、動作状態の変化に合わせて、スパイク状に瞬間的に流れる電流(AC)が、定常時の出力電流の数倍になることがある。すなわち、出力電流が大きい回路では定常的な出力電流の中に吸収されてしまう変化が、低消費電流回路では逆流(シンク電流)となって現れることがある。そこで、上記実施形態のように、シリーズレギュレータ回路20を双方向の電流に対応できる構成にすることにより、低消費電流回路に用いても、このようなスパイク状の電流による出力電圧の変動をより抑えることができる。
ンネルのMOSトランジスタ(M3,M4)のスレッショルド電圧との和から、トランジ
スタM5のスレッショルド電圧(ソース・ゲート間電圧)分を引いた電圧が変化したときに、トランジスタM1(M2)とトランジスタM3(M4)のオンオフが切り換わる。このトランジスタM5のスレッショルド電圧は、トランジスタM1(M2)のスレッショルド分とトランジスタM3(M4)のスレッショルド分の合計よりも少ない。従って、トランジスタM1,M2の動作とトランジスタM3,M4の動作との切り換えに必要な電位差を少なくすることができるため、出力端子の電流の向きが反転するときの追従性をよくすることができ、応答性を向上させることができる。
○ 上記第2実施形態において、定電流源IPとトランジスタB1のコレクタ端子との間にトランジスタM5を設けたが、このトランジスタM5を省略することも可能である。この場合、トランジスタM1,M2とトランジスタM3,M4とは、トランジスタM1(M2)のスレッショルド分とトランジスタM3(M4)のスレッショルド分の合計だけ電
圧が変化したときに、オンオフの切り換えが行なわれる。このため、追従性が低下するが、構成をより簡素にすることができる。
タとしてのトランジスタ、M3…第5トランジスタとしてのトランジスタ、M4…第4トランジスタとしてのトランジスタ、M5…切換電圧印加手段としてのトランジスタ、VIN…入力電圧、10,20…シリーズレギュレータ回路、11…コンデンサ、14…第1抵抗としての抵抗素子、52…第2抵抗としての抵抗素子、53…第3抵抗としての抵抗素子。
Claims (6)
- 入力電圧ラインに接続された定電流源と基準電圧ラインとに接続した第1トランジスタと、
前記入力電圧ラインと出力端子とに接続した第2トランジスタと、
前記出力端子と前記基準電圧ラインとの間に、直列に接続した第1抵抗、第2抵抗、第3抵抗と、
前記入力電圧ラインと、前記第1及び第2抵抗の接続ノードとの間に設けられた第3トランジスタとを備え、
前記第1トランジスタの制御端子は、前記第2抵抗と前記第3抵抗との間に接続されており、
前記第2及び前記第3トランジスタの制御端子は、前記定電流源と前記第1トランジスタとの第1接続ノードに接続されていることを特徴とするシリーズレギュレータ回路。 - 前記第2及び前記第3トランジスタの制御端子と前記基準電圧ラインとに接続されるコンデンサを設けたことを特徴とする請求項1に記載のシリーズレギュレータ回路。
- 前記基準電圧ラインと出力端子とに接続した第4トランジスタと、
前記基準電圧ラインと、前記第1及び第2抵抗の接続ノードとの間に設けられた第5トランジスタとを更に備え、
これら第4及び第5トランジスタの制御端子は、前記定電流源と前記第1トランジスタとの第2接続ノードに接続されていることを特徴とする請求項1又は2に記載のシリーズレギュレータ回路。 - 前記第4及び前記第5トランジスタの制御端子と前記入力電圧ラインとに接続されるコンデンサを設けたことを特徴とする請求項3に記載のシリーズレギュレータ回路。
- 前記第1接続ノードと前記第2接続ノードとの間に、前記第1接続ノードを前記第2接続ノードに対して所定電圧分高くする切換電圧印加手段を更に備えたことを特徴とする請求項3又は4に記載のシリーズレギュレータ回路。
- 前記定電流源は、前記第1トランジスタの温度依存性を補償する温度依存性を備えた電流源であることを特徴とする請求項1〜5のいずれか1項に記載のシリーズレギュレータ回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006192633A JP4786445B2 (ja) | 2006-07-13 | 2006-07-13 | シリーズレギュレータ回路 |
US11/775,231 US7573247B2 (en) | 2006-07-13 | 2007-07-10 | Series regulator circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006192633A JP4786445B2 (ja) | 2006-07-13 | 2006-07-13 | シリーズレギュレータ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008021138A JP2008021138A (ja) | 2008-01-31 |
JP4786445B2 true JP4786445B2 (ja) | 2011-10-05 |
Family
ID=39077019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006192633A Expired - Fee Related JP4786445B2 (ja) | 2006-07-13 | 2006-07-13 | シリーズレギュレータ回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7573247B2 (ja) |
JP (1) | JP4786445B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8174251B2 (en) * | 2007-09-13 | 2012-05-08 | Freescale Semiconductor, Inc. | Series regulator with over current protection circuit |
US7710090B1 (en) | 2009-02-17 | 2010-05-04 | Freescale Semiconductor, Inc. | Series regulator with fold-back over current protection circuit |
US7956679B2 (en) | 2009-07-29 | 2011-06-07 | Freescale Semiconductor, Inc. | Differential amplifier with offset voltage trimming |
US8179108B2 (en) | 2009-08-02 | 2012-05-15 | Freescale Semiconductor, Inc. | Regulator having phase compensation circuit |
JP5908913B2 (ja) | 2010-10-05 | 2016-04-26 | アドバンスト フュージョン システムズ エルエルシー | 高電圧・大電流調整回路 |
AU2014246683B2 (en) * | 2010-10-05 | 2016-06-23 | Advanced Fusion Systems Llc | Adjustable voltage-clamping circuit |
KR102665062B1 (ko) * | 2021-10-28 | 2024-05-13 | 한국기술교육대학교 산학협력단 | 저항을 구현하기 위한 회로 장치 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2867947B2 (ja) | 1996-03-28 | 1999-03-10 | 日本電気株式会社 | 参照電位発生回路 |
FR2750514A1 (fr) * | 1996-06-26 | 1998-01-02 | Philips Electronics Nv | Dispositif de regulation de tension a faible dissipation interne d'energie |
JP2002343874A (ja) | 2001-05-17 | 2002-11-29 | Nippon Telegr & Teleph Corp <Ntt> | シリーズレギュレータ回路 |
JP2004062374A (ja) | 2002-07-26 | 2004-02-26 | Seiko Instruments Inc | ボルテージ・レギュレータ |
JP4855116B2 (ja) * | 2006-03-27 | 2012-01-18 | フリースケール セミコンダクター インコーポレイテッド | シリーズレギュレータ回路 |
-
2006
- 2006-07-13 JP JP2006192633A patent/JP4786445B2/ja not_active Expired - Fee Related
-
2007
- 2007-07-10 US US11/775,231 patent/US7573247B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008021138A (ja) | 2008-01-31 |
US20080048626A1 (en) | 2008-02-28 |
US7573247B2 (en) | 2009-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6038516B2 (ja) | ボルテージレギュレータ | |
JP4786445B2 (ja) | シリーズレギュレータ回路 | |
US7285942B2 (en) | Single-transistor-control low-dropout regulator | |
JP5594980B2 (ja) | 非反転増幅回路及び半導体集積回路と非反転増幅回路の位相補償方法 | |
US7893670B2 (en) | Frequency compensation scheme for stabilizing the LDO using external NPN in HV domain | |
JP5008472B2 (ja) | ボルテージレギュレータ | |
JP5053061B2 (ja) | ボルテージレギュレータ | |
US8665020B2 (en) | Differential amplifier circuit that can change current flowing through a constant-current source according to load variation, and series regulator including the same | |
JP2003186554A (ja) | 過電流保護回路 | |
JP6884472B2 (ja) | ボルテージレギュレータ | |
JP2008276566A (ja) | 定電圧電源回路 | |
JP4855197B2 (ja) | シリーズレギュレータ回路 | |
US9385584B2 (en) | Voltage regulator | |
JP6564691B2 (ja) | 安定化電源回路 | |
KR20090124963A (ko) | 전압 조정기 | |
JP4838573B2 (ja) | 安定化電源回路 | |
JP2010141589A (ja) | 差動増幅回路 | |
JP2012198624A (ja) | 過電流保護回路 | |
JP6046400B2 (ja) | レギュレータ | |
JP2001273042A (ja) | Mosレギュレータ回路 | |
JP2004260876A (ja) | 半導体集積回路 | |
JP2008269233A (ja) | レギュレータ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110614 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110713 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4786445 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |