TWI255045B - Method for fabricating thin film transistor liquid crystal display - Google Patents
Method for fabricating thin film transistor liquid crystal display Download PDFInfo
- Publication number
- TWI255045B TWI255045B TW092133149A TW92133149A TWI255045B TW I255045 B TWI255045 B TW I255045B TW 092133149 A TW092133149 A TW 092133149A TW 92133149 A TW92133149 A TW 92133149A TW I255045 B TWI255045 B TW I255045B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- deposition
- forming
- pressure
- insulating film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000010409 thin film Substances 0.000 title claims abstract description 14
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 13
- 230000008021 deposition Effects 0.000 claims abstract description 45
- 239000010408 film Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 230000001681 protective effect Effects 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 57
- 229910052732 germanium Inorganic materials 0.000 claims description 17
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000012528 membrane Substances 0.000 claims description 5
- 238000005086 pumping Methods 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 238000004062 sedimentation Methods 0.000 claims 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 1
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 30
- 238000005452 bending Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Description
1255045 五、發明說明（1) 【本發明所屬之技術領域】 本發明是有關一種用以製造薄膜電晶體液晶顯示器之製 造方法，特別是有關一種製造薄膜電晶體液晶顯示器之製造 方法，在其中，以電漿化學氣相沈積法的沈積條件乃連續地 被改變，以緩和在絕緣基板中的應力，並防止基板的彎曲。 【先前技術】 一般，在移動式通訊設備，例如筆記型電腦、行動電話 與P I) A中的薄膜電晶體液晶顯示器，其重量與厚度乃遂漸減 少。因此，玻璃基板的厚度與密度也就逐漸減少。 從而，由於基板厚度的減少，當高厚度之多層板體（亦g 即，S i Ν絕緣層、非晶層主動層與不純物非晶矽的歐姆接觸 層）在製造薄膜電晶體的工程中，於最高溫度下，以電漿化 學氣相沈積法（P E C V D )沈積而形成時，由於應力的發生而 產生玻璃基板彎曲的現象。 如此之習見多層液晶顯示器乃是將S i N絕緣層、非晶矽 層與不純物非晶矽層順次沈積，而構成液晶顯示器的絕緣 層、主動層（active layer)與歐姆接觸層（ohmic contact 1 ayer )。此種的多層板體乃在不同的沈積條件 (例如使用的瓦斯種類、瓦斯流量、電極間隔、電功率與壓 力等）下，而沈積形成。 而且，所述電漿化學氣相沈積法中，由於以化學反應與 電漿之能量的傳送係在反應氣體以電漿活性化後達成，大部 份的壓縮應力乃發生在絕緣層與主動層中發生。 亦即，絕緣層主要係以Si N或Si 0N製成。絕緣層第一絕 1255045
發明說明（2) 緣膜係在具有微小或沒右處 J ^、乃的條杜 有一充分的厚度以於閘極電極p y、 下破沈積，因為其必需 e 1 e c t r 〇 d e )之間提供絕緣。°與數據電極（d a t a 成的第二絕緣膜係在考慮薄膜+一曰方面，主動層與界面所形 程度（roughness )的條件下、妓的特性，於不考慮粗糙 沈積條件乃比第一絕緣腺的積。由是，此第二絕緣膜的 而且，甚至於在形成以條件有突然的變化。 合下，形成數佰或數佰以上人弟一與第二非晶矽層的場 layer* )的第一非晶矽層係，旱—度之通道層（channel 積率的條件下被沈積，但是t _具有較少缺陷密度與低沈
太音汕a仏 产古士 —非晶矽層係，在為了增加生I 產率的目的，在咼沈積率的條 ^ ,.^ ^ 奶此 保件下被沈積。此第二絕緣膜的 沈積條件乃比d緣膜的沈積條 <本發明要解決的課題 > … 然而，此沈積條件突然的改變係為不利的，而使得其難 以使絕緣及主動層與下部層g:合。因此引起了絕緣基板與薄 膜電晶體中的應力，結果導致TFT基板彎曲。故薄膜電晶體 之特性乃低下，絕緣基板彎曲的程度增加，其後的工程進行 時’破損的可能性乃大為提高，降低了產品的良率。 【本發明之内容】 本發明即為要解決發生於從來技術的各種問題而提案 者。依本發明之此種薄膜電晶體液晶顯示器之製造方法，其 絕緣及主動層的沈積條件乃於沈積時間内連續地被改變，故 可緩和在絕緣基板中的應力，因此可防土絕緣基板的彎曲與 折斷以增進產品的良率，且薄膜電晶體的特性也可避免由於
11111 第10頁 1255045 五、發明說明（3) 應力所導致的 為了達成 個用以製備薄 劣化。 上述的目 膜電晶體 驟··於一絕緣基板上形 地形成第 緣基板 於包括 第二絕 改變的 姆接觸 極之所 在 顯示器 閘極電 第二絕 隔的第 一沈積 成；順 非晶矽 條件下 於整個 主動層 源極/ 【本發 本 的，在一個 液晶顯不益 成一閘極電 一與第二絕 上順序 電功率 緣膜係在至少一個的第 壓力與電極間隔的 沈 第二沈積條件下 層與一源極/ 得構造上形成 另夕卜一 之製造 極；於 汲 個實施例 方法包括 包含閘極 緣膜，其中第 一沈積 條件於 序地於 層係形 形成， 時間被 上形成 汲極電 明之實 發明之 條件下被 整個時間 第二絕緣 成在包含 而第二非 持續改變 被形成；順 極電極；以 保護膜。 中，本發明 以下的步驟 電極的絕緣 絕緣膜係於 形成，第二 被持續改變 膜上形成第 電功率、壓 晶矽層係在 的第四沈積 實例中，本發明提供了一 的方法，其包括下列步 極；於包含閘極電極的絕 緣膜，其中第一絕緣膜係 第一沈積條件下被形成， 積條件於整個時間被持續 序地於主動層上形成一歐 及，於包含源極/汲極電 所提供 ••於一 基板上 包括功 絕緣膜 的第二 一與第 力與電 至少一 條件下 歐姆層與一源極/汲極電 的薄膜電 絕緣基板 順序地形 率、壓力 係在至少 沈積條件 二非晶矽 極間隔的 個的第三 被形成； 極；以及 膜。 晶體液晶 上形成一 成第一與 與電極間 一個的第 下被形 層，第一 第三沈積 沈積條件 順序地於 ，於包含 極之所得構造上形成一保護 施方式】 上述以及其他的目的、功效與優】 參照下列
第11頁 1255045 五、發明說明（4) 依附圖所作之較佳具體實施例 解。在以下的說明中，相同=說明，即可得到完全的了 或近似的元件，因此，相同或Γ考數目與符號，係表示相同 第1圖係依照本發明之^近似的7件將不重複敘述。 晶顯示器之製造方法的縱截又面^體貫施例的薄膜電晶體液 第2A圖與第2B圖表示在木I ; 功率與壓力的變化圖。 *明的製造方法中應力隨著電 如第1圖所示，一閘極電極 緣基板1 0 0上。 1 u如百先被形成在一透明絕 然後，一第一絕緣膜120a邀楚 ^ , PECVD法順序地沈積在包含極^弟一、吧緣膜12心乃利用 藉此形成一絕緣層120。在此日L曼^110的絕緣基板1〇〇上， 電功率、電極間隔以及界力的^^第一絕緣膜120a S在包括 二絕緣膜誦係在至少—沈積條件下被沈積，而第 續改變的第二沈積條件下—沈，於整個時間被持 然，在絕緣基板100中的應力乃被釋放以 防止彡巴緣基板1 0 0的彎曲。 、例如，當第一絕緣膜1 2 0 a在電功率為1，3 〇 〇瓦、電極間 ，^lOjOmils且壓力為的第一沈積條件下被形 ^ 4，第二絕緣膜12〇b乃在電功率為丨，3〇〇瓦、電極間隔為 時間内連續從I’OOOmils改變至6 0 0 nnls，且壓力為在整 U守間门連、廣攸1，7 0 0 in T 〇 r r改變至1，2 0 0 m T 〇 r r的狀況下進行 1積製程。換句話說，由於在一普通的PECVD系統中，在電 極間的間隔係藉由一馬達的轉動而調整，一連續的增加或減
1255045_ 五、發明說明（5) 少馬達的轉速可使電極間隔在整個時間中連續地改變。甚 者，由於壓力係利用幫浦的抽水速度來調整，故幫浦速度連 續的調整可使壓力在整個時間内被連續地改變。 例如，如果第一絕緣膜係沈積於約2，0 0 0〜5，0 0 0 A的厚 度，且較佳的是在約3，0 0 0〜4，0 0 0 A之間，第二絕緣膜將會 被沈積至大約3 5 0〜6 5 0 A的厚度，且較佳的是45 0〜5 5 0 A。 接著，一第一非晶矽層1 3 0 a與第二非晶矽層1 3 Ob乃順序 地沈積於第二絕緣膜1 2 0 b上，以形成一主動層1 3 0。在此時 ，第一非晶石夕層1 3 0 a係於包括電功率、電極間隔以及壓力的 第三沈積條件下被沈積，第二非晶矽層1 3 0 b則在至少一個的 第三沈積條件於整個時間被持續改變的第四沈積條件下被沈 積。因為此第二非晶矽層1 3 0 b之沈積條件的改變並非突然， 在絕緣基板1 0 0中之應力乃被釋放以防止絕緣基板1 0 0的彎 曲。例如，第一非晶石夕層在電極間隔約為5 0 0〜5 5 0 m i 1 s，壓 力約為2 5 0 0〜3 5 0 0 in T 〇 r r且電功率為約1 0 0〜2 0 0瓦的第三沈 積條件下被沈積，而第二非晶矽層在電極間隔與壓力維持於 與第一非晶石夕層沈積時的條件相同，而電功率在整個時間内 從第一非晶矽層的條件（亦即，1 0 0〜2 0 0瓦）改變至約為 3 0 0〜6 0 0瓦時，第一非晶矽層的厚度可為約2 0 0〜5 0 0 A ，而 第二非晶矽層的厚度可為約1，3 0 0〜1，6 0 0 A 。然而，必需注 意的是，第二非晶矽層可在電壓於整個時間持續被改變的情 況外，加上電極間隔及/或壓力連續被改變的情況下被沈 積。而本發明的實施例中，多種條件的修正或變更在實施上 是可能的。
111 1111
第13頁 1255045 五、發明說明（6) 其次，一歐姆接觸層1 4 0與一源極/汲極電極1 5 0乃順序 -地形成在第二非晶矽層1 3 0 b上。 接著，一保護層1 6 0乃被形成於包括源極/汲極電極1 5 0 的所得構造上。在此時，保護層1 6 0的沈積係在與如上所述 之絕緣層的沈積狀況相同下進行。換句話說，電功率、電極 間隔與壓力乃在整個時間連續地變更，如此，應力可釋出以 防止絕緣基板1 0 0的歪曲。 以後的後續製程與習知技術中者相同，因此，在此予以 省略。 如上所述，依照本發明，絕緣與主動層的沈積條件乃 續的改變，因此可釋出絕緣基板中的應力，而絕緣基板的彎 曲乃可減少，藉此防止了基板的斷裂並增加產品之良率。 而且，由於應力所引起之薄膜電晶體特性的低下可得到 防止，故可製造出平板液晶顯示器。 需陳明者，以上所述者乃是本發明較佳具體實施例，若 依本發明之構想所作之改變，其產生之功能作用，仍未超出 說明書與圖示所涵蓋之精神時，均應在本發明之範圍内，合 予陳明。
第14頁 1255045
第15頁
Claims (1)
1255045 案號 92133149 _η 修正 六、申請專利範圍 1 . 一種薄膜電晶體液晶顯示器之製造方法，其包括下 列步驟： 於一絕緣基板上形成一閘極電極； 於包含閘極電極的絕緣基板上順序地形成第一與第二 絕緣膜，其中第一絕緣膜係於包括功率、壓力與電極間隔 的第一沈積條件下被形成，第二絕緣膜係在至少一個的第 一沈積條件於整個時間被持續改變的第二沈積條件下被形 成； 順序地於第二絕緣膜上形成第一與第二非晶矽層，以 形成一主動層； 川頁序地於主動層上形成一歐姆層與一源極/没極電 極 源 ’ 含 及包 以於 極 膜 護 保 - 成 形上 造 構 得 所之 極 電 極 汲 法 方之 項 的 隔 間 極 電 與 第力 圍壓 範、 利率 專功 請括 申包 如膜 2緣 絕 少 至 中 其 第 的 個 較 得 變 内 間 時： 積第 沈圍 的範達 膜利馬 緣專一 絕請由 二申藉 第如係 在3隔 地 間 續 的 法 方之 項 4 同 而 轉 勺 白 乃 件 條 積 沈。 一者 第小 極 電 在 述 所 中 其 的 續 少 減 或 加 度 甚速 二弓 ， 潘 變幫。 改故變 地，改 續整地 連調續 中來連 間度被 時速内 個水間 整抽時 在的個 隔浦整 間幫在 極用力 電^»壓 使係使 可力可 速壓整 轉於調 AV 3. 勺 & TU 白 達，續 馬者連 第 圍 々巳 々章 ο ο ο 7 11 1i 從從 利續續 專連連 請内内 申間間 b 士^夸 日 日 • 固 固 4/1/1 整整 為在 隔 間 極 電 述 所 Φ— 其 法 方之 項 ο ο 6 至 變 改 為 力 壓 且 至 變 改 第16頁 1255045 案號 92133149 年 曰 修正 六、申請專利範圍 5 .如申請專利範圍第1項之方法，其中所述第一非晶 矽層係形成在包含電功率、壓力與電極間隔的第三沈積條 件下形成，而第二非晶矽層係在至少一個的第三沈積條件 於整個時間被持續改變的第四沈積條件下被形成。 6. 如申請專利範圍第5項之方法，其中所述電功率係 連續地從1 0 0瓦改變至6 0 0瓦。 7. —種薄膜電晶體液晶顯示器之製造方法，其包括下 列步驟： 於一絕緣基板上形成一閘極電極；
於包含閘極電極的絕緣基板上順序地形成第一與第二 絕緣膜，其中第一絕緣膜係於包括功率、壓力與電極間隔 的第一沈積條件下被形成，第二絕緣膜係在至少一個的第 一沈積條件於整個時間被持續改變的第二沈積條件下被形 成； 順序地於第二絕緣膜上形成第一與第二非晶矽層，第 一非晶矽層係形成在包含電功率、壓力與電極間隔的第三 沈積條件下形成，而第二非晶矽層係在至少一個的第三沈 積條件於整個時間被持續改變的第四沈積條件下被形成；
順序地於主動層上形成一歐姆層與一源極/汲極電 極；以及， 於包含源極/汲極電極之所得構造上形成一保護膜。 8 .如申請專利範圍第7項之方法，其中所述在電極間 的間隔係藉由一馬達的轉動而調整，一連續的增加或減少 馬達的轉速可使電極間隔在整個時間中連續地改變，甚
第17頁 1255045 案號 92133149 年 月 曰 修正 六、申請專利範圍 者，由於壓力係利用幫浦的抽水速度來調整5故幫浦速度 連續的調整可使壓力在整個時間内被連續地改變。 9 .如申請專利範圍第7項之方法，其中所述電極間隔 為整個時間内連續從1，0 0 0 m i 1 s改變至6 0 0 m i 1 s，且壓力為 在整個時間内連續從1，7 0 0 m T 〇 r r改變至1，2 0 0 m T 〇 r r。 1 0 ,如申請專利範圍第7項之方法，其中所述電功率係 連續地從1 0 0瓦改變至6 0 0瓦。
第18頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030019956A KR100683149B1 (ko) | 2003-03-31 | 2003-03-31 | 액정표시소자용 어레이기판의 스트레스 제거방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200421623A TW200421623A (en) | 2004-10-16 |
| TWI255045B true TWI255045B (en) | 2006-05-11 |
Family
ID=32985912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092133149A TWI255045B (en) | 2003-03-31 | 2003-11-26 | Method for fabricating thin film transistor liquid crystal display |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6841428B2 (zh) |
| JP (1) | JP4314105B2 (zh) |
| KR (1) | KR100683149B1 (zh) |
| CN (1) | CN100356259C (zh) |
| TW (1) | TWI255045B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI249251B (en) * | 2004-11-22 | 2006-02-11 | Au Optronics Corp | Fabrication method of thin film transistor |
| KR100671824B1 (ko) * | 2005-12-14 | 2007-01-19 | 진 장 | 역 스태거드 박막 트랜지스터 제조 방법 |
| CN100466266C (zh) * | 2006-04-21 | 2009-03-04 | 北京京东方光电科技有限公司 | 一种tft lcd阵列基板及制造方法 |
| TWI752316B (zh) * | 2006-05-16 | 2022-01-11 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置 |
| JP2009099636A (ja) * | 2007-10-15 | 2009-05-07 | Hitachi Displays Ltd | 表示装置および表示装置の製造方法 |
| CN102007597B (zh) * | 2008-04-17 | 2014-02-19 | 应用材料公司 | 低温薄膜晶体管工艺、装置特性和装置稳定性改进 |
| TWI500159B (zh) * | 2008-07-31 | 2015-09-11 | Semiconductor Energy Lab | 半導體裝置和其製造方法 |
| CN104795449B (zh) * | 2015-04-16 | 2016-04-27 | 京东方科技集团股份有限公司 | 薄膜晶体管及制作方法、阵列基板、显示装置 |
| CN107146792B (zh) * | 2017-05-11 | 2019-07-30 | 京东方科技集团股份有限公司 | 一种静电防护装置及其制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3288615B2 (ja) * | 1997-10-21 | 2002-06-04 | 株式会社アドバンスト・ディスプレイ | 薄膜トランジスタの製造方法 |
| KR100386848B1 (ko) * | 2001-05-09 | 2003-06-09 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 표시소자의 반도체층 재생방법 |
| TW541584B (en) * | 2001-06-01 | 2003-07-11 | Semiconductor Energy Lab | Semiconductor film, semiconductor device and method for manufacturing same |
-
2003
- 2003-03-31 KR KR1020030019956A patent/KR100683149B1/ko active IP Right Grant
- 2003-11-25 US US10/722,275 patent/US6841428B2/en not_active Expired - Lifetime
- 2003-11-26 TW TW092133149A patent/TWI255045B/zh not_active IP Right Cessation
- 2003-12-02 JP JP2003403812A patent/JP4314105B2/ja not_active Expired - Lifetime
- 2003-12-24 CN CNB200310123510XA patent/CN100356259C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1534361A (zh) | 2004-10-06 |
| JP2004304156A (ja) | 2004-10-28 |
| KR20040085313A (ko) | 2004-10-08 |
| KR100683149B1 (ko) | 2007-02-15 |
| CN100356259C (zh) | 2007-12-19 |
| US20040191969A1 (en) | 2004-09-30 |
| US6841428B2 (en) | 2005-01-11 |
| TW200421623A (en) | 2004-10-16 |
| JP4314105B2 (ja) | 2009-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI234288B (en) | Method for fabricating a thin film transistor and related circuits | |
| JP5230909B2 (ja) | 薄膜トランジスタ表示板の製造方法 | |
| TWI416588B (zh) | 用於製造結晶矽膜及薄膜電晶體的方法 | |
| TWI492315B (zh) | 低溫多晶矽薄膜晶體管製造方法 | |
| TWI255045B (en) | Method for fabricating thin film transistor liquid crystal display | |
| JP2009212483A (ja) | フレキシブル基板、その製造方法及びそれを用いた薄膜トランジスタ | |
| WO2020177080A1 (en) | Method of forming crystallized semiconductor layer, method of fabricating thin film transistor, thin film transistor, and display apparatus | |
| WO2018152875A1 (zh) | 薄膜晶体管的制作方法、薄膜晶体管及显示器 | |
| TW200522363A (en) | Thin film transistor array panel and manufacturing method thereof | |
| CN1503373A (zh) | 液晶显示器及其薄膜晶体管阵列面板 | |
| US10607854B2 (en) | Manufacturing method of electrode pattern, thin film transistor and manufacturing method thereof, and display panel | |
| TW200805673A (en) | Method for fabricating polysilicon film | |
| KR101265331B1 (ko) | 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법 | |
| US8563341B2 (en) | Thin film transistor array substrate and manufacturing method for the same | |
| JP2002299630A (ja) | ＭｏＷ／ＡｌまたはＡｌ合金／ＭｏＷの積層薄膜を用いた薄膜トランジスタおよび薄膜トランジスタアレイとその製造方法 | |
| CN1666347A (zh) | 薄膜晶体管电子器件及其制造 | |
| KR20080000691A (ko) | 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법 | |
| CN107342298B (zh) | 显示装置、阵列基板及其制造方法 | |
| CN110838467A (zh) | 低温多晶硅基板的制作方法及低温多晶硅基板 | |
| KR100691800B1 (ko) | 다결정 실리콘 박막 트랜지스터의 제조 방법 | |
| JP2001284600A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2014016375A (ja) | 表示装置およびその製造方法 | |
| KR20020054848A (ko) | 액정표시장치의 제조방법 | |
| CN107240550A (zh) | 薄膜晶体管制造方法及阵列基板的制作方法 | |
| CN210272361U (zh) | 阵列基板及显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |