CN1666347A - 薄膜晶体管电子器件及其制造 - Google Patents
薄膜晶体管电子器件及其制造 Download PDFInfo
- Publication number
- CN1666347A CN1666347A CN03815752.7A CN03815752A CN1666347A CN 1666347 A CN1666347 A CN 1666347A CN 03815752 A CN03815752 A CN 03815752A CN 1666347 A CN1666347 A CN 1666347A
- Authority
- CN
- China
- Prior art keywords
- semiconductor material
- atom
- film transistor
- electronic device
- metallic atom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 60
- 239000000463 material Substances 0.000 claims abstract description 48
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 40
- 230000008569 process Effects 0.000 claims abstract description 25
- 238000002425 crystallisation Methods 0.000 claims abstract description 20
- 239000010409 thin film Substances 0.000 claims abstract description 17
- 239000011159 matrix material Substances 0.000 claims abstract description 11
- 238000000137 annealing Methods 0.000 claims description 24
- 230000008025 crystallization Effects 0.000 claims description 18
- 229910021332 silicide Inorganic materials 0.000 claims description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 17
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 22
- 230000009467 reduction Effects 0.000 abstract description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 48
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 28
- 229920005591 polysilicon Polymers 0.000 description 18
- 229910052759 nickel Inorganic materials 0.000 description 14
- 239000010408 film Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000013507 mapping Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000002178 crystalline material Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000010944 silver (metal) Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910015202 MoCr Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910005881 NiSi 2 Inorganic materials 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- 230000002745 absorbent Effects 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
Abstract
一种电子器件(70)，包括一个薄膜晶体管(TFT)(9，59)，此薄膜晶体管包含一个沟槽，它形成在一层多晶半导体材料(10，48)内。此多晶半导体材料是采用金属原子(6)加快结晶过程使非晶体半导体材料(2)结晶而产生的。多晶半导体材料(10)所含金属原子的平均浓度在1.3×1018至7.5×1018原子/cm3的范围内。这使得制成的多晶半导体薄膜晶体管的漏电流特性可适用于有源矩阵显示器中，这时采用金属诱发结晶过程所花的时间比以前认为需要的时间短得多。另外，这种过程时间的缩短有助于可靠地制造具有金属底栅极的多晶硅薄膜晶体管。
Description
本发明涉及包含多晶半导体材料的电子器件及制造该材料和这类器件的方法。
多晶硅(多硅或多-Si)相对于非晶体硅(a-Si)的高载流子迁移率使它成为一种用于大面积电子器件的有吸引力的材料，这类器件如有源矩阵液晶显示器(AMLCD)，有源矩阵聚合物LED显示器(AMPLED)，太阳电池和像探测器。在US-A-5130829中描述了一种平板有源矩阵显示器的例子，其内容被引用于此作参考。
对于本说明的目的，术语“非晶体”所涉及的是其组成原子是随机定位的材料。术语“多晶”涉及的是由许多单晶组成的材料，一个单晶的组成原子具有规则的重复晶格结构。这特别与多-Si有关，它通常是由熔化和冷却的非晶体硅形成的。多-Si的典型晶粒尺寸在0.1μm至5μm之间。但是，当在某些条件下结晶时，硅的晶粒尺寸可以是微观尺寸，典型值为0-0.5μm。术语“微晶”涉及的是晶粒尺寸为微观尺寸的结晶材料。
传统上，用于薄膜晶体管(TFT)等中的多-Si薄膜是通过固相结晶(SPC)制造的。这包括将a-Si薄膜淀积在绝缘衬底上和使a-Si薄膜结晶，后者是通过将薄膜暴露在高温下很长时间而实现的，典型的是在600℃以上的温度暴露长达24小时。
作为一种替代，US-A-5147826披露了一种在较低温度下使a-Si薄膜结晶的方法。此方法的步骤包括淀积一层金属原子(如镍)薄膜到a-Si薄膜上并将薄膜退火。此金属在低于600℃的温度下激发结晶生长，而且还提供比没有金属时更快速的结晶生长。例如，采用US-A-5147826的方法时典型的退火可能是在550℃持续10小时。这至少在两方面比以前的方法有所改善：首先，这时可以采用低价、低温的非碱性玻璃衬底(如硼硅化物)，通常这在600℃或更高的温度下将使玻璃收缩和翘曲；其次，由于退火时间缩短，制造产率将增加，因而相关的制造成本可以降低。我们把US-A-5147826的内容引用于此作参考。以后我们把在这种方法中镍等金属的使用称为金属诱发结晶或“MIC”，而将所产生的多-Si材料叫做“MIC多-Si”。
更近一些，已研发出采用激光退火工艺来生产多-Si，并已在商业上广泛应用。但是，这种工艺比较慢，因为一个窄激光束要在衬底上逐渐扫描，使表面的每一部分受到几次轰击照射，而激光轰击的不均匀性可能引起多-Si的不均匀，同时激光装置的成本和修护费用也很高。US-A-5147826工艺中的退火步骤可以在炉中作为比较简单的批处理来进行，因而生产率较高。
利用US-A-5147826的方法制造的TFT存在的问题是，在“断开”状态下的漏电流比较大，因而不适用于AMLCD等场合。这个缺陷造成AMLCD不适当的图象滞留。
一般现有的多-Si AMLCD中可接受的TFT最小漏电流值(即在正常工作栅极电压范围内的最小漏电流值)在源-漏电压为5V时大概是10pA或更小。换句话说，不希望在显示器正常工作过程中TFT关闭电流超过这个值，否则漏电流将使显示器的输出恶化到不可容忍的程度。此阈值可能随着与TFT有关的图象元素特性有些变化。对于沟槽宽度为4μm左右的TFT，10pA的漏电流相当于2.5×10A-12/μm(应该理解，对于此规格的TFT而言，A/μm表示每μmTFT沟槽宽度的安培数)。
Sooyoung Yoon等人发表在Jpn.J.Appl.Phys.Vol.37(1988)PP 7183-7197上的文章“利用在Ni溶液中金属诱发结晶制造的高性能多晶硅薄膜晶体管”，对US-A-5147826的方法作了进一步发展。将衬底上100nm厚的a-Si薄膜浸泡在Ni吸收溶液内结晶，然后将薄膜在500℃退火20小时。在产生的多-Si中Ni的浓度为1.2×1018原子/cm3.在具有用这种工艺形成的具有多-Si沟槽的TFT的断开状态漏电流，在5V漏极电压下为2.7×10-11A/μm，即比上述阀值大一个数量级。
本发明的一个目的是以更高的性能价格比制造由多晶半导体材料构成的器件。
本发明提供一种包含沟槽的TFT，此沟槽处在利用金属原子加速结晶过程使非晶体半导体材料结晶而产生的一层多晶半导体材料中，其中多晶半导体材料包含的金属原子平均浓度在1.3×1018至7.5×1018原子/cm3的范围内。本发明人利用这个金属浓度能制出具有改进漏电流特性的TFT。特别是，TFT在5V源-漏电压下的最小漏电流约为2.5×10-12A/μm。具有这种特性的TFT可能适合于在AMLCD中作开关元件，其断开状态漏电流不会让显示器性能变坏到不可容忍的地步。
本发明人意外地发现，在上述浓度范围内采用金属原子，只需用比原先想象短得多的退火过程就能使多晶半导体TFT形成上面所说的漏电流特性。既然在550℃左右的温度下用20小时的退火时间能达到所希望的性能，这里所说的金属浓度可实现使这个时间在600℃或更低的温度减至10小时，8小时，甚至6小时。这将使制造过程的生产率和效率大大提高。
优选地，多晶半导体材料内的金属原子平均浓度大于1.9×1018原子/cm3并/或小于5×1018原子/cm3，最好在2-3×1018原子/cm3的范围。
在一个优选实施例中，金属原子的平均浓度约为2.5×1018原子/cm3。
优选地，TFT具有低掺杂漏极(LDD)结构。这可以增加基本上达到最小漏电流的栅极电压范围。
本发明还提供制造这类器件的方法，它包括以下步骤：
(a)把非晶体半导体材料淀积到衬底上；
(b)把金属原子加到半导体材料中使其平均浓度在1.3×1018至4×1018原子/cm3范围内，这些金属原子适合于加速非晶体半导体材料的结晶；及
(c)将非晶体半导体材料退火形成多晶半导体材料。
另外，我们发现在退火步骤中，在衬底中加上电场可以进一步加速此过程，减少所需时间。
应该理解，在本发明的工艺中可以采用各种金属原子。可以从Ni、Cr、Co、Pd、Pt、Cu、Ag、Au、In、Sn、Pb、As和Sb等中选用一种或几种元素。最好是从Ni、Co和Pd中选用一种或几种元素。
这里所说的加上金属原子包括元素形式的金属或包含这些金属原子的化合物。
建议采用离子注入来在本发明的工艺中为非晶体半导体材料和金属配料，因为它能精确控制剂量，提供均匀性和离子深度。但也可以采用其它方法来达到这个目的。例如，可以把金属原子加到非晶体半导体材料溶液中，这一般是通过旋转涂复工艺来实现的。其它的工艺包括溅射或涂复一层镍，以及在非晶体半导体材料CVD过程中采用镍先质。
如上面指出的，这里所述的形成MIC多-Si工艺可以使这种工艺中退火步骤的时间大大缩短。发明人还认识到，这一步骤中热预算的降低可能足以在底栅极TFT结构中采用MIC多-Si。现有的底栅极TFT结构的例子有后沟槽蚀刻(BCE)TFT和蚀刻阻止TFT。特别是，根据本发明，底栅极多-Si TFT结构的栅极可以用金属做。以前曾经发现，采用足以形成多晶硅的热退火(甚至当加上适当的金属原子来加速时)，或用激光退火工艺来形成多晶硅，会使栅极金属扩散到栅极介质中去，造成下面的栅极与多-Si短路。
可靠地形成底栅极多晶硅TFT的能力(特别是对于采用低温衬底的应用)具有很大的商业价值，因为相对于典型的顶栅极多晶硅TFT制造工艺而言，它使加工过程中的掩模数量减少。此外，这种工艺与现有的a-Si制造线(许多这种线现在生产底栅极TFT结构)更为兼容，因而减少了将线转变成生产多晶硅TFT的费用。另外，可能不需要激光退火就能生产出质量不错的多晶硅，从而避免了相关的花费。
按本发明形成底栅极TFT内栅极的适当材料包括耐热金属(如Cr、W、和MoCr)或低电阻率金属(如Au、Ag或Ni)，后者更适合于较大的显示器，此时降低栅极电阻很重要。应该理解，根据所用工艺的热预算和其它参数以及器件应用而定，还可以选择别的栅极材料。
例如，可以采用金属硅化物来形成栅极。形成硅化物的适当金属有钨、钼、镍、和铂。可以进行单独的退火步骤使选定的金属与a-Si产生反应而形成相应的硅化物。另一种方式是，在形成TFT的MIC多晶硅中所进行的退火步骤可以同时实现硅化物的形成。如上所述，这种退火中比较低的热预算具有使金属向栅极介质中扩散的风险降至最小的优点。
可用来形成栅极的其它材料包括加氢的a-Si，或微晶硅。具有含这些材料的栅极的底栅极多晶硅TFT在未定的英国专利申请No.0210065.9(我们的参考号PHGB020060)中有所描述，其内容被引用于此作参考。另外，适合于加快硅结晶的金属原子可能包含在这种a-Si或微晶硅内，因此栅极材料的结晶度在MIC退火步骤中得到增强。所以，栅极材料可以包括适于加快结晶的半导体材料和金属原子。
在制造这里所述电子器件的方法的一个优选实施例中，所形成的TFT具有开在多晶半导体材料内的沟槽和底栅极结构，且该方法包括一个BCE步骤。相对于底栅极BCE a-Si TFT的加工，按此实施例的BCE步骤具有更为清晰的端点。在BCE过程中清除n+a-Si使多晶硅(而不是固有的a-Si)外露，因而可选定一种蚀刻剂(它可以在a-Si和多晶硅之间选择)，以保证一旦已暴露的n+a-Si被蚀刻掉即终止蚀刻过程。
现在将参照附图举例描述本发明的一些实施例，附图中：
图1表示按本发明一个实施例的工艺中的金属注入步骤；
图2表示对不同掺杂过程在半导体薄膜内镍的浓度和深度的关系；
图3表示用本发明一个实施例的工艺形成的顶栅极多晶硅TFT剖视图；
图4至7表示按实施本发明另一种工艺加工底栅极TFT相继各阶段的剖视图；
图8表示一个有源矩阵显示器的透视图。
应该指出，这些图是示意性的且不按比例。为了清楚和绘图方便，图中零件的相对尺寸和比例有的放大有的缩小。
现参照图1来描述实施本发明的一个过程。图中显示了已淀积在玻璃衬底4上的一层a-Si2。作为例子，该层的典型厚度为40nm且是采用等离子体增强化学气相淀积(PECVD)形成的。
然后在20keV的典型注入能量下将面密度约1×1013原子/cm2的镍注入该a-Si层(此步骤在图1中以箭头6代表)。对于这个层厚度，曾经成功地用高达30keV的能量产生具有所需漏电流特性的TFT。因此可以看出，从这个剂量得到的40nm厚度a-Si层内镍原子的平均浓度约为2.5×1018原子/cm3。
对不同的过程，在a-Si层内的典型镍剂量的分布如图2所示。深入层中的深度沿X-轴增加，零点代表该层的上表面。曲线8表示用注入工艺的分布，而曲线10表示对旋转涂复或溅射过程的截面。注入产生一个分布峰值，它出现在该层体内，而对于其它工艺，最高浓度出现在该层的上表面。人们认为这可能形成比用其它掺杂方法更高质量的结晶材料，因为向着半导体材料体内中心的镍浓度较大。采用注入法还更容易对镍的剂量进行严格的控制。半导体材料通过退火而结晶，建议在N2气中在550℃下退火8小时左右。
接着按现有方法进行光刻，注入，淀积和蚀刻各工艺步骤，以形成如图3所示的多晶硅TFT结构。图3例举的结构是一个顶栅极、栅极重叠的轻度掺杂漏极TFT。半导体材料经作图成为一个多晶硅岛10，包括掺杂源和漏区12和14，内沟槽区16，以及它们之间的轻度掺杂区18和20。一层绝缘材料22被淀积在岛10上面，层中有两个通道24和26，以便使源极和漏极端子30和32分别能与源区和漏区12和14相接触。在绝缘材料层22上面做有一个金属栅极电极28。
这里所述的MIC工艺可以可靠地在低温衬底上制造底栅极TFT。现在参照图4至7来描述按本发明形成这样一个器件的工艺实例。制成的TFT器件(图7)是一个BCE TFT。此过程只有5个步骤需要掩模，比典型的多晶硅TFT工艺要少，因而比较经济。在下面的过程描述中用到的每一个掩模都标在括弧内。适合于形成此器件的光刻、注入、淀积和蚀刻过程步骤在业内都熟悉，所以就不再详细描述了。
首先，如图4所示，在玻璃衬底4(掩模1)上做上一个如铬制的底栅极40。选择能经受后续MIC退火及其它处理的热预算的栅极材料。由于此处所用的MIC处理的热预算比较低，故可使用如Cr一类的金属。
然后如图5所示，将栅极绝缘层42和a-Si层44淀积在栅极40上。如上面对图1所述，接着用注入等方法将Ni加入a-Si层44，然后将衬底退火(典型的在550℃持续8小时)，使a-Si转变成MIC多晶硅。
将一层n+掺杂a-Si淀积在MIC多晶硅上面，并对两层作图形成一个器件岛46(图6)，后者由MIC多晶硅岛48和上面的n+a-Si(掩模2)组成。淀积n+a-Si之前可能需要清洗MIC多晶硅表面，以保证两层之间有良好的电接触。例如，在MIC多晶硅上可能形成一薄层二氧化硅。用氢氟酸处理将是清除此氧化层的一种适当方法。
然后淀积一层金属，对它作图以形成源极和漏极电极50和52(掩模3)。现在利用源极和漏极50、52作为掩模进行BCE步骤定出蚀刻窗58，以清除两电极之间的n+a-Si材料，从而使下面的MIC多晶硅外露并限定n+a-Si源和漏接触层54和56。
在现有的a-Si BCE TFT制造工艺中，由于蚀刻过程不能在n+a-Si和下面的a-Si之间进行选择，故BCE步骤的端点不是很明晰或不好控制。曾经试图通过把层做厚一些并作过量蚀刻以清除一些a-Si，从而保证全部不想要的n+a-Si都被除掉来解决这个问题。其缺点是增加了处理的时间和成本，并使得此过程重复性不太可靠。但是，在图4至图7的过程中，将n+a-Si蚀刻掉使得MIC多晶硅材料外露，而且在BCE步骤中所用的蚀刻液是在n+a-Si和多晶硅之间可以选择的，因而此蚀刻步骤能给出清晰的端点。
因此，现在的工艺能在一个开有沟槽的较薄的多晶硅区，而不是较厚的a-Si区，形成BCE TFT。层厚减小使得淀积该层所需的处理时间减少，而且可用来降低层内的漏电流。例如，一个开有沟槽的BCEa-Si TFT的a-Si层典型厚度约为100nm，而现在的器件的多晶硅层可以比这个薄一些，且其中此层厚度约为40nm甚至20nm的器件可以可靠地制造出来。
如图7所示，通过在器件上淀积一个钝化层60，在该层中开一个接触孔62(掩模4)，并淀积一种适当的材料(典型的是氧化铟锡)且作图以形成象素电极64(掩模5)，一个TFT器件(如有源矩阵显示器器件)就制成了。
在与上述图5和6不同的一种方法中，是在进行MIC过程之前就在a-Si层44上淀积一层n+a-Si。然后将n+a-Si作图以限定源极和接触层54和56，暴露于其间的是a-Si的沟槽区。接着利用这里所述的方法中的一种(如注入法)加入金属原子以加快a-Si的结晶，并进行MIC退火。按照此法，TFT的沟槽区以及n+a-Si层的源和漏极接触层都形成结晶，从而改善源和漏极接触层的导电率。
应该理解，在有源矩阵显示器器件中，为开关显示器的各象素，在有源板上做出一个TFT阵列。如图8所示，在液晶显示器件68中，提供了一个有源板70和一个相对的无源板72，液晶材料74夹在它们之间。
在器件加工后对其按本发明的工艺进行等离子体氢化处理，对改善器件性能可能特别有帮助。这一般在350℃左右进行约1小时。
已经发现，按照这里所述工艺制造的具有50μm宽的沟槽的TFT，在源-漏电压5V下在断开状态的漏电流约为8×10-11A，这相当于1.6×10-12A/μm和约20cm2/Vs的迁移率。
采用一个具有2、3个或更多指的指状沟槽结构可以进一步改善TFT的漏电流特性。
在上述图4至7的实施例中，使用一种金属来形成栅极。不过，按照本发明也可以利用其它材料来形成栅极。
在其它一些优选实施例中，栅极含有金属硅化物。可以使用各种方法来形成这种栅极。例如，可以淀积一层a-Si并作图形成所希望的栅极结构。然后淀积一种适当的金属并在适宜的温度和时间内进行退火处理，以使金属和a-Si反应而形成金属硅化物。举例来说，对于NiSi2的情况，退火可以在350℃下进行约1小时。然后可以把尚未与a-Si反应的金属材料剥去，使栅极只由金属硅化物材料组成。适当的金属包括W、Mo、Ni和Pt。也可以使用其它的金属，只要所形成的相应硅化物能承受后续处理，特别是MIC退火步骤。
a-Si层的厚度可以是20-100nm左右，而形成硅化物的金属厚度应能给出所需的和a-Si反应的原子理想配比(或者更厚些，并把过剩的金属剥去)。
在上述金属硅化物栅极形成工艺的一种变体中，可以把金属层淀积在未作图的a-Si层上。然后在对其作图形成栅极之前进行硅化物退火。
在另一种变体中，在形成TFT的MIC多晶硅时进行的退火步骤可以同时实现硅化物的形成，以避免形成硅化物所需的单独退火步骤。在这种方法中，a-Si层和形成硅化物的金属层是依次淀积的，而且是一起作图以做出栅极结构。然后要等到后来在器件加工中的MIC退火步骤才退火，以形成硅化物。
虽然这里所述的本发明实施例是针对硅材料(即a-Si和多晶硅)，但很显然，按本发明也可以使用其它的半导体材料，或复合半导体薄膜(如含锗的硅薄膜)。
应该理解，按这里所述方法产生的多晶半导体薄膜适合于很广的应用范围，其中电子线路是做在不能承受高温的衬底(如玻璃)上。薄膜可用来在这类衬底上的电路中形成有源器件(如TFT)或无源器件(例如电阻、温度传感器和压电电阻)。TFT可用于AMLCD，AMPLED，X射线传感器，指印传感器等中，器件的开关矩阵中和/或在同一衬底上的集成电路中作为开关矩阵。
可以通过用高能束对材料的照射来进一步改进用这里所述工艺制造的多晶半导体材料的结晶体质量。如上面所指出的，高能束在衬底上扫描可能要花很长时间。然而，如本文申请人在未决的英国专利申请书No.0211724.0(我们的参考号PHGB020072)中所披露的，在制造有源矩阵显示器中为此所花的时间，可通过只照射集成在显示区周围显示衬底上的周边电路而达到最短。我们把英国专利申请书No.0211724.0的内容引用于此作参考。
通过阅读本说明，本专业技术人员不难做出其它的改变和修正。这些改变和修正可包括业内已知的一些等效的和其它的特性，并可用来代替这里已描述的特性或作为它的补充。
虽然本申请的权利要求书已包含各种特性的具体组合，但应明白，本发明涵盖的范围还包括这里所述任何新的特性和任何新的特性组合(无论是明显的或是隐含的或其任何综合)，不管它是否与任意一条权利要求所述的相同发明有关，也不管它是否同缓解任何或全部相同的技术问题有关(如本发明所做的那样)。
本申请人在此申明，在依法提出本申请的要求权或由它引伸的任何进一步申请过程中，对这些特性和/或这些特性的组合可能提出新的权利要求。
Claims (14)
1.一种包含薄膜晶体管(9，59)的电子器件(70)，此薄膜晶体管包含一个沟槽(16)，沟槽做在利用金属原子(6)使非晶体半导体材料(2，44)结晶来加快结晶过程而产生的多晶半导体材料层(10，48)内，其中半导体材料包含的金属原子平均浓度范围在1.3×1018至7.5×1018原子/cm3。
2.如权利要求1所述的电子器件，其中半导体材料中的平均金属原子浓度约为2.5×1018原子/cm3。
3.如权利要求1或2所述的电子器件，其中薄膜晶体管(59)具有底栅极结构。
4.如权利要求3所述的电子器件，其中薄膜晶体管(59)的栅极电极(40)包含金属材料。
5.如上述任一条权利要求所述的电子器件，其中薄膜晶体管(59)的栅极电极(40)包含金属硅化物。
6.如上述任一条权利要求所述的电子器件，其中栅极电极(40)包含半导体材料和适合用来加快结晶的金属原子。
7.一种制造电子器件的方法，包括以下步骤：
(a)在衬底(4)上淀积非晶体半导体材料(2，44)；
(b)将金属原子(6)加到半导体材料中，其中金属原子的平均浓度范围在1.3×1018至4×1018原子/cm3，此金属原子适合于加速非晶体半导体材料的结晶；
(c)将非晶体半导体材料退火以形成多晶半导体材料。
8.如权利要求7所述的方法，其中金属原子(6)被加到非晶体半导体材料中，其中金属原子的平均浓度为2.5×1018原子/cm3左右。
9.如权利要求7或8所述的方法，其中金属原子是用注入法加入的。
10.如权利要求7至9中任一条的方法，其中退火处理在600℃或以下的温度下进行10小时或以下，且形成的薄膜晶体管(9，59)带有限定在多晶半导体材料内的沟槽，它在5V源-漏极电压下的最小漏电流为2.5×10-12A/μm或更小。
11.如权利要求10所述的方法，其中退火处理在550℃或以下的温度进行8小时或更短，且形成的薄膜晶体管(9，59)带有限定在多晶半导体材料内的沟槽，它在5V源-漏电压下的最小漏电流约为2.5×10-12A/μm或更小。
12.如权利要求7至11中任一条所述的方法，其中形成的薄膜晶体管(59)具有限定在多晶半导体材料内的沟槽，此薄膜晶体管具有底栅极结构，此方法包含一个后沟槽蚀刻步骤。
13.如权利要求1至6中任一条的电子器件或权利要求7至12中任一条的方法，其中金属原子(6)包括镍原子。
14.一种有源矩阵显示器件(68)，其中权利要求1至6中任一条或权利要求13的电子器件(70)形成有源矩阵器件的有源板。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB0215566A GB0215566D0 (en) | 2002-07-05 | 2002-07-05 | Electronic devices and their manufacture |
| GB0215566.1 | 2002-07-05 | ||
| GB0309977 | 2003-05-01 | ||
| GB0309977.7 | 2003-05-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1666347A true CN1666347A (zh) | 2005-09-07 |
Family
ID=30117094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN03815752.7A Pending CN1666347A (zh) | 2002-07-05 | 2003-06-25 | 薄膜晶体管电子器件及其制造 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20060049428A1 (zh) |
| EP (1) | EP1522104A1 (zh) |
| JP (1) | JP2005532685A (zh) |
| CN (1) | CN1666347A (zh) |
| AU (1) | AU2003244945A1 (zh) |
| TW (1) | TW200408136A (zh) |
| WO (1) | WO2004006339A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102496621A (zh) * | 2011-07-14 | 2012-06-13 | 友达光电股份有限公司 | 半导体组件及电致发光组件及其制作方法 |
| CN109326676A (zh) * | 2017-07-31 | 2019-02-12 | 上海耕岩智能科技有限公司 | 一种光侦测薄膜、器件、显示装置、制备方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100928490B1 (ko) * | 2003-06-28 | 2009-11-26 | 엘지디스플레이 주식회사 | 액정표시패널 및 그 제조 방법 |
| KR101043338B1 (ko) * | 2004-04-19 | 2011-06-21 | 삼성전자주식회사 | 편광자, 이를 갖는 표시장치, 이의 제조방법 및 이의제조장비 |
| KR100613170B1 (ko) * | 2004-10-12 | 2006-08-17 | 삼성전자주식회사 | 매트릭스 스위치를 이용한 온도 측정 장치, 반도체 패키지및 냉각 시스템 |
| TWI253759B (en) * | 2004-11-22 | 2006-04-21 | Au Optronics Corp | Method and apparatus for forming thin film transistor |
| KR100864884B1 (ko) * | 2006-12-28 | 2008-10-22 | 삼성에스디아이 주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치 |
| KR101282897B1 (ko) * | 2008-07-08 | 2013-07-05 | 엘지디스플레이 주식회사 | 폴리실리콘 박막트랜지스터 및 그 제조방법 |
| TWI476935B (zh) * | 2012-10-03 | 2015-03-11 | Nat Applied Res Laboratories | 薄膜電晶體製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW241377B (zh) * | 1993-03-12 | 1995-02-21 | Semiconductor Energy Res Co Ltd | |
| CN1542929B (zh) * | 1993-03-12 | 2012-05-30 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
| JP3535465B2 (ja) * | 1993-03-22 | 2004-06-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2762215B2 (ja) * | 1993-08-12 | 1998-06-04 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタおよび半導体装置の作製方法 |
| JP2814049B2 (ja) * | 1993-08-27 | 1998-10-22 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP3378078B2 (ja) * | 1994-02-23 | 2003-02-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4130237B2 (ja) * | 1995-01-28 | 2008-08-06 | 株式会社半導体エネルギー研究所 | 結晶性珪素膜の作製方法及び半導体装置の作製方法 |
| JP3295346B2 (ja) * | 1997-07-14 | 2002-06-24 | 株式会社半導体エネルギー研究所 | 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ |
| JPH11214699A (ja) * | 1998-01-23 | 1999-08-06 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6346437B1 (en) * | 1998-07-16 | 2002-02-12 | Sharp Laboratories Of America, Inc. | Single crystal TFT from continuous transition metal delivery method |
| JP3454467B2 (ja) * | 1999-01-29 | 2003-10-06 | シャープ株式会社 | 半導体装置およびその製造方法 |
| KR100473997B1 (ko) * | 2000-10-06 | 2005-03-07 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 제조방법 |
| JP4678933B2 (ja) * | 2000-11-07 | 2011-04-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2002
- 2002-06-25 US US10/520,229 patent/US20060049428A1/en not_active Abandoned
-
2003
- 2003-06-25 WO PCT/IB2003/002883 patent/WO2004006339A1/en active Application Filing
- 2003-06-25 AU AU2003244945A patent/AU2003244945A1/en not_active Abandoned
- 2003-06-25 JP JP2004519093A patent/JP2005532685A/ja active Pending
- 2003-06-25 CN CN03815752.7A patent/CN1666347A/zh active Pending
- 2003-06-25 EP EP03738419A patent/EP1522104A1/en not_active Withdrawn
- 2003-07-02 TW TW092118089A patent/TW200408136A/zh unknown
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102496621A (zh) * | 2011-07-14 | 2012-06-13 | 友达光电股份有限公司 | 半导体组件及电致发光组件及其制作方法 |
| CN102496621B (zh) * | 2011-07-14 | 2014-09-17 | 友达光电股份有限公司 | 半导体组件及电致发光组件及其制作方法 |
| CN109326676A (zh) * | 2017-07-31 | 2019-02-12 | 上海耕岩智能科技有限公司 | 一种光侦测薄膜、器件、显示装置、制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004006339A1 (en) | 2004-01-15 |
| AU2003244945A1 (en) | 2004-01-23 |
| TW200408136A (en) | 2004-05-16 |
| JP2005532685A (ja) | 2005-10-27 |
| US20060049428A1 (en) | 2006-03-09 |
| EP1522104A1 (en) | 2005-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6835608B2 (en) | Method for crystallizing amorphous film and method for fabricating LCD by using the same | |
| US5834071A (en) | Method for forming a thin film transistor | |
| TWI416588B (zh) | 用於製造結晶矽膜及薄膜電晶體的方法 | |
| CN103839825A (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
| TW200924067A (en) | Methods of fabricating crystalline silicon, thin film transistors, and solar cells | |
| CN109742028B (zh) | 一种薄膜晶体管的制作方法、薄膜晶体管和显示面板 | |
| CN1666347A (zh) | 薄膜晶体管电子器件及其制造 | |
| KR19980080800A (ko) | 반도체 장치, 반도체 장치의 제조 방법 및박막 트랜지스터의 제조 방법 | |
| US9515189B2 (en) | Semiconductor device and manufacturing method of semiconductor device using metal oxide | |
| US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
| JPH08213316A (ja) | 半導体薄膜の作製方法 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH09148581A (ja) | 薄膜半導体装置の製造方法 | |
| CN1126154C (zh) | 有源矩阵型显示装置 | |
| JP2004288864A (ja) | 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器 | |
| JP2874271B2 (ja) | 半導体装置の製造方法 | |
| JP4547857B2 (ja) | トランジスタの製造方法 | |
| JP3210568B2 (ja) | 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法 | |
| JP3141541B2 (ja) | 不純物の活性化方法及び薄膜トランジスタの製造方法 | |
| KR100317636B1 (ko) | 박막트랜지스터의 반도체층 및 그 제조방법 | |
| JP4737807B2 (ja) | タングステン含有シリコン薄膜の製造方法及び半導体装置の製造方法 | |
| JP3357038B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 | |
| JP3467571B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100531556B1 (ko) | 반도체장치제조방법 | |
| KR20050016960A (ko) | 전자 디바이스 및 그 제조 방법, 액티브 매트릭스디스플레이 디바이스 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: TONGBAO HONG KONG CO., LTD. Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V. Effective date: 20070309 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20070309 Address after: Floor two, PHILPS tower, 5 East Science Avenue, Sha Tin, Hongkong Science Park, Hongkong Applicant after: Tpo Hong Kong Holding Ltd. Address before: Holland Ian Deho Finn Applicant before: Koninklijke Philips Electronics N.V. |
|
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |