CN107146792B - 一种静电防护装置及其制作方法 - Google Patents

一种静电防护装置及其制作方法 Download PDF

Info

Publication number
CN107146792B
CN107146792B CN201710330412.5A CN201710330412A CN107146792B CN 107146792 B CN107146792 B CN 107146792B CN 201710330412 A CN201710330412 A CN 201710330412A CN 107146792 B CN107146792 B CN 107146792B
Authority
CN
China
Prior art keywords
layer
metal layer
conductive
insulating layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710330412.5A
Other languages
English (en)
Other versions
CN107146792A (zh
Inventor
张东徽
倪欢
马小叶
马睿
王锡平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710330412.5A priority Critical patent/CN107146792B/zh
Publication of CN107146792A publication Critical patent/CN107146792A/zh
Priority to US16/092,720 priority patent/US11158625B2/en
Priority to PCT/CN2018/081731 priority patent/WO2018205774A1/zh
Application granted granted Critical
Publication of CN107146792B publication Critical patent/CN107146792B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H59/00—Electrostatic relays; Electro-adhesion relays
    • H01H59/0009—Electrostatic relays; Electro-adhesion relays making use of micromechanics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H71/00—Details of the protective switches or relays covered by groups H01H73/00 - H01H83/00
    • H01H71/10—Operating or release mechanisms
    • H01H71/12—Automatic release mechanisms with or without manual release
    • H01H71/127—Automatic release mechanisms with or without manual release using piezoelectric, electrostrictive or magnetostrictive trip units
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/04—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning
    • H10N30/045—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning by polarising
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2041—Beam type
    • H10N30/2042—Cantilevers, i.e. having one fixed end
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H59/00—Electrostatic relays; Electro-adhesion relays
    • H01H2059/009—Electrostatic relays; Electro-adhesion relays using permanently polarised dielectric layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Micromachines (AREA)

Abstract

本发明提供了一种静电防护装置及其制作方法，本发明未采用串联或并联的三极管的方式，而是通过增设一端自由活动的导电悬梁臂以及随着外加电压逐渐增大而逐渐生长的极化膜层的组合，实现第一金属层和第二金属层之间为正常电压差的情况下，导电悬梁臂处于悬空状态，使得第一金属层和第二金属层不相连，从而避免了对第一金属层或第二金属层上负载的信号的影响；而当第一金属层和第二金属层之间超过正常电压差时，导电悬梁臂与导电疏散层相连，由于导电悬梁臂的固定端与第二金属层相连，导电疏散层的固定端与第一金属层相连，也即第一金属层与第二金属层相连，实现对静电的放电效果。

Description

一种静电防护装置及其制作方法
技术领域
本发明涉及静电防护技术领域，尤其涉及一种静电防护装置及其制作方法。
背景技术
静电防护装置的作用是防止显示面板上的半导体器件因受到静电放电的影响而损坏或者失效，从而防止整个显示面板的损坏或失效，特别地，在显示面板的DP侧和ODP侧的数据线和公共电极线间的ESD(Electro-Static discharge，静电释放)防护设计则显得更为重要。现有的ESD(Electro-Static discharge，静电释放)防护装置由2～4个并联或者串联的三极管组成，即形成一个加强型的二极管。当DP侧和DPO侧的数据线和公共电极线之间的电压差达到一定程度后，实现对显示面板中的数据线和公共电极线中的静电的放电。
然而，该ESD防护装置在正常电压下仍然存在着电流，具体可参见图1所示的输入电压与输入电流的关系示意图，即在正常电压下仍然保持数据线和公共电极线为连接状态，这种情况必然会对数据线上负载的信号产生干扰。
综上所述，如何避免ESD防护装置对数据线上负载的信号产生干扰。
发明内容
本发明实施例提供的一种静电防护装置及其制作方法，用以解决ESD防护装置对数据线上负载的信号干扰的问题。
本发明实施例提供的一种静电防护装置，包括：第一金属层；形成在所述第一金属层之上的第一绝缘层；部分形成在第一绝缘层之上的极化膜层，其中，所述极化膜层为由通电后能产生形变的压电材料形成；至少部分形成在所述极化膜层之上的第二金属层；形成在所述第二金属层之上的导电悬梁臂；形成在所述第一绝缘层之上且与所述第一金属层相连的导电疏散层，其中，所述导电疏散层的自由端与所述导电悬梁臂的自由端在所述第一金属层的投影重合，且所述导电悬梁臂位于所述导电疏散层与所述第一金属层之间；
当所述第一金属层与所述第二金属层之间的电压差达到预设值时，所述极化膜层发生形变致使所述导电悬梁臂与所述导电疏散层相连。
本发明实施例提供的静电防护装置未采用串联或并联的三极管的方式，而是通过增设一端固定，一端自由活动的导电悬梁臂以及随着外加电压逐渐增大而逐渐生长的极化膜层的组合，实现第一金属层和第二金属层之间为正常电压差的情况下，导电悬梁臂处于悬空状态，使得第一金属层和第二金属层不相连，即当第一金属层为数据线，第二金属层为公共电极线时，避免了对数据线或公共电极线上负载的信号的影响；而当第一金属层和第二金属层之间超过正常电压差时，导电悬梁臂与导电疏散层相连，由于导电悬梁臂的固定端与第二金属层相连，导电疏散层的固定端与第一金属层相连，也即第一金属层与第二金属层相连，实现对静电的放电效果。此外，由于由三极管组成的ESD防护装置在DP侧需占用至少30微米的空间，而本发明实施例为通过导电悬梁臂的小幅度上下移动，实现开启或关闭对静电的放电功能，仅需占用20微米的空间即可，节省了设计空间，降低了制备成本。
较佳地，形成在所述第一绝缘层之上的第一多晶硅膜层，其中，所述第一多晶硅膜层中的原子间距与所述极化膜层中的原子间距的差值小于或等于10皮米。
较佳地，根据压电材料的形变量公式可知，第一金属层与第二金属层之间的电压差与所述极化膜层产生的形变量呈正比，其中，所述极化膜层产生的形变量为，初始状态下所述第一绝缘层到所述导电悬梁臂的距离与发生形变后所述第一绝缘层到所述导电悬梁臂的距离的差值，或者为所述第二金属层在初始状态下与所述第一绝缘层的距离与在发生形变后与所述第一绝缘层的距离的差值。
较佳地，所述极化膜层的形变方向为所述第一金属层与所述第二金属层之间的电压的方向。
较佳地，所述第一金属层为栅极金属层，所述第一绝缘层为栅极绝缘层，所述第二金属层为源漏极金属层，所述第一多晶硅膜层为有源层。
较佳地，所述极化膜层为掺铬氧化锌层。
本发明实施例提供的一种静电防护装置的制作方法，包括：
在第一金属层之上形成第一绝缘层；
至少部分在所述第一绝缘层之上形成压电膜层，其中，所述压电膜层为由通电后能产生形变的压电材料形成；
至少部分在所述压电膜层之上形成第二金属层；
在所述第一金属层与所述第二金属层之间的电压差满足预设电压差的条件下，将所述压电膜层进行极化处理，形成极化膜层；
在所述第二金属层之上形成导电悬梁臂，其中，所述导电悬梁臂的自由端与所述第一金属层相对应；
在形成所述第一绝缘层之后，在所述第一绝缘层之上形成第二绝缘层；在所述第二绝缘层之上形成导电疏散层，其中，所述导电疏散层通过所述第二绝缘层的过孔与所述第一金属层相连；所述导电悬梁臂位于所述导电疏散层与所述第一金属层之间，且所述导电疏散层的自由端与所述导电悬梁臂的自由端在所述第一金属层的投影重合。
较佳地，在形成压电膜层之前，该方法还包括：
在所述第一绝缘层之上形成第一多晶硅膜层，其中，所述第一多晶硅膜层中的原子间距与所述极化膜层中的原子间距的差值小于或等于10皮米。
较佳地，至少部分在所述第一绝缘层之上形成压电膜层，包括：
在所述第一绝缘层之上，采用金属氧化物化学气相沉积法，沉积压电材料，生成弱取向薄膜层；
对生成的弱取向薄膜层在第一预设温度下进行退火工艺，形成多晶结构的压电膜层；其中，所述第一预设温度为大于或等于250摄氏度，且小于或等于350摄氏度。
较佳地，将所述压电膜层进行极化处理，形成极化膜层，包括：
当多晶结构的压电膜层达到第二预设温度，调节所述第一金属层与所述第二金属层之间的电压，其中，所述第二预设温度为大于或等于50摄氏度，且小于或等于150摄氏度；
在调节得到的电压差达到预设电压差后，降温直至达到第三预设温度，形成极化膜层，其中，所述第三预设温度为大于或等于10摄氏度，且小于或等于40摄氏度。
较佳地，在所述第二金属层之上形成导电悬梁臂，包括：
在所述第二金属层与所述第二绝缘层之间填充光刻胶，形成第一光刻胶；
在所述第二金属层和所述第一光刻胶之上，沉积第一纳米铟锡金属氧化物层，并通过退火工艺形成导电悬梁臂；
通过曝光工艺，除去所述第一光刻胶，得到具有自由端的导电悬梁臂。
较佳地，在所述第二绝缘层之上形成导电疏散层，包括：
在所述第二金属层之上形成第三绝缘层；
在所述第二绝缘层与所述第三绝缘层之间填充光刻胶，形成第二光刻胶；
在所述第二绝缘层、所述第二光刻胶之上，沉积第二纳米铟锡金属氧化物层，并通过退火工艺形成导电疏散层；
通过曝光工艺，除去所述第二光刻胶，得到具有自由端的导电疏散层。
附图说明
图1为现有的ESD防护装置的电压和电流的关系的示意图；
图2a为本发明实施例一提供的一种静电防护装置的结构示意图；
图2b为本发明实施例一提供的一种静电防护装置的结构示意图；
图2c为本发明实施例一提供的静电防护装置的结构示意图；
图2d为本发明实施例一提供的静电防护装置在放电时的结构示意图；
图2e为本发明实施例一提供的静电防护装置的结构示意图；
图3a-图3c为本发明实施例一提供的静电防护装置的结构示意图；
图4为本发明实施例二提供的静电防护装置的结构示意图；
图5为本发明实施例三提供的一种静电防护装置的制作方法的流程示意图；
图6a-图6j为本发明实施例三提供的静电防护装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一：
参见俯视图图2a以及沿A-A’的剖面图图2b，本发明实施例一提供了一种静电防护装置，包括：第一金属层110；形成在第一金属层110之上的第一绝缘层120；部分形成在第一绝缘层120之上的极化膜层130，所述极化膜层由通电后能产生形变的压电材料形成；至少部分形成在所述极化膜层130之上的第二金属层140；形成在第二金属层140之上的导电悬梁臂150；形成在第一绝缘层120之上的第二绝缘层160；形成在第二绝缘层160之上且通过第二绝缘层160的过孔与第一金属层110相连的导电疏散层170；导电悬梁臂150位于导电疏散层170与第一金属层110之间；
其中，导电悬梁臂150包括固定端151和自由端152，固定端151与第二金属层140相连；导电疏散层170包括固定端171和自由端172，固定端171通过第二绝缘层160的过孔161与第一金属层110相连(第二绝缘层160的过孔的位置可参见图2a)；导电悬梁臂的自由端152与导电疏散层的自由端172在第一金属层110上的投影重合；具体参见图2c；
该静电方式装置的具体工作方式为：
当第一金属层110与第二金属层140之间的电压差达到预设值时，极化膜层130发生形变，使得导电悬梁臂的自由端152与导电疏散层的自由端172相连，如图2d所示实现静电防护装置的放电操作；
当第一金属层110与第二金属层140之间的电压差低于所述预设值时，极化膜层130恢复初始状态，从而导电悬梁臂的自由端152与导电疏散层的自由端172断开连接。
具体地，当所述第一金属层110为数据线时，第二金属层140为公共电极线；所述第一金属层110为栅电极时，第二金属层140为源漏极；由于源漏极与数据线相连，而且栅电极与栅线相连，栅线又与公共电极线相连，因此，无论哪种情况，第一金属层与第二金属层之间的电压差均可以理解为数据线中传输的信号电压与公共电极线中传输的信号电压之间的电压差。
压电材料为现有的常用于力学与电学的材料，但为了更好的理解本发明的技术方案，下面将对压电材料进行简单的介绍：经极化处理的压电材料具有两种特性，其一为向压电材料的极化方向施加电压，该压电材料将沿电场的方向或切线方向产生形变，其二为当压电材料受到外力作用产生形变时，在外力作用的方向或外力作用的切线方向产生电压。压电材料根据上述两种特性即可实现力学和电学之间的可逆转变。
根据压电材料的形变量公式可知，向压电材料施加的电压量与压电材料的形变量(生长量)呈正相关。具体地，压电材料的形变量公式为S＝d33Ud，其中，S为压电材料的形变量；d33为压电常数，通常可达到140pC/N；Ud为向压电材料施加的电压量。其中，本发明中向压电材料施加的电压量为第一金属层与第二金属层之间的电压差；本发明中压电材料的形变量既可以为初始状态下第一绝缘层到导电悬梁臂的垂直距离m与发生形变后第一绝缘层到导电悬梁臂的垂直距离m’的第一距离差△m，也可以为第二金属层(源漏极)在初始状态下与第一绝缘层的垂直距离n与在发生形变后与第一绝缘层的垂直距离n’的第二距离差△n，具体参见图3a和图3b。
此外，参见图3c，根据三角形平行线定理可得，
△m/△n＝a/b
其中，△m为第一距离差即导电悬梁臂的自由端与导电疏散层的自由端之间的距离，△n为第二距离差即极化膜层的形变量，a为极化膜层在第一金属层上的投影沿导电悬梁臂的延伸方向的长度，b为导电悬梁臂在第一金属层上的投影沿导电悬梁臂的延伸方向的长度。
综上可知，当向压电材料施加的电压量一定的情况下，△n为固定值，a与b的比值与△m为线性正相关的关系。
为更具体的理解极化膜层的形变量的大小，将列举具体的实验数据进行说明。当第一金属层与第二金属层之间的电压差为100伏时，即极化膜层接收到的竖直向上的外电压为100伏时，由逆压电效应可知，极化膜层将在竖直方向上产生14纳米的伸长量，以正大内部电场中竖直向下的分量，从而抵消部分外电场。
而且，为防止击穿，b/a的优选值为40，此时第一金属层与第二金属层之间的电压差达到50伏时，极化膜层发生形变致使导电悬梁臂与导电疏散层相连，实现公共电极线与数据线导通，静电产生的多余的电荷经由导电悬梁臂畅通无阻的导入到公共电极线内。
综上可知，所述极化膜层的形变方向为所述第一金属层与所述第二金属层之间的电压的方向。
具体地，参见图2e，本发明提供的静电防护装置还包括：形成在所述第一绝缘层之上的第一多晶硅膜层180，其中，所述第一多晶硅膜层中的原子间距与所述极化膜层中的原子间距的差值小于或等于10皮米。
由于第一多晶硅膜层的硅原子的间距比一般的金属原子的间距大，更接近极化膜层中原子的间距，从而更有利于极化膜层中原子有序的排列，即方便极化膜层的生长。其中，当所述第一金属层110为栅电极时，第二金属层140为源漏极时，所述第一多晶硅膜层为有源层。
具体地，极化膜层可使用氧化锌形成薄膜，优选地可使用掺杂铬原子的氧化锌形成的薄膜。由于未经极化处理的氧化锌薄膜中的原子方向为自发且无序排列的，当将对极化膜层施加电压后，氧化锌薄膜中的原子按照施加的电压的电场方向排列。即所述极化膜层的极化方向为电场方向。其中，氧化性薄膜具有易于制备，电学性能好且稳定，无毒无污染等特点。
优选地，该极化膜层的厚度为4000埃。
优选地，导电悬梁臂和导电疏散层均可使用纳米铟锡金属氧化物形成。
本发明实施例提供的静电防护装置可应用于微机电系统(MEMS,Micro-Electro-Mechanical System)中。
实施例二：
参见图4，本发明实施例二提供了一种静电防护装置，包括：栅极金属层410；栅极绝缘层420；极化膜层430；源漏极金属层440；导电悬梁臂450；第二绝缘层460；导电疏散层470；有源层480；
该静电方式装置的具体工作方式为：
当栅极金属层410与源漏极金属层440之间的电压差达到预设值时，极化膜层430发生形变，使得导电悬梁臂的自由端与导电疏散层的自由端相连，实现该静电防护装置的放电操作；
当栅极金属层410与源漏极金属层440之间的电压差低于所述预设值时，极化膜层430恢复初始状态，从而导电悬梁臂的自由端与导电疏散层的自由端断开连接。
实施例三：
参见图5，本发明实施例三提供了一种静电防护装置的制作方法，包括：
S501、在第一金属层110之上形成第一绝缘层120，在第一绝缘层之上形成第一多晶硅膜层180，此时该装置的结构可参见图6a所示；
S502、至少部分在第一多晶硅膜层之上形成由通电后能产生形变的压电材料得到的压电膜层610，此时该装置的结构可参见图6b所示；
S503、至少部分在所述压电膜层之上形成第二金属层140；在第一绝缘层之后，在第一绝缘层上形成第二绝缘层160，此时具体结构可参见图6c所示；
S504、在第一金属层与第二金属层之间的电压差满足预设电压差的条件下，将压电膜层610进行极化处理，形成极化膜层130，此时装置的结构可参见图6d所示；
S505、在第二金属层之上形成导电悬梁臂150，其中，导电悬梁臂的自由端与第一金属层相对应，此时装置的结构可参见图6e所示；
S506、在第二绝缘层之上形成导电疏散层170，其中，导电疏散层通过第二绝缘层的过孔与第一金属层相连(图6f中未显示)；导电悬梁臂位于导电疏散层与第一金属层之间，且导电疏散层的自由端与导电悬梁臂的自由端在第一金属层的投影重合，此时装置的结构可参见图6f所示。
其中，第一多晶硅膜层中的原子间距与所述极化膜层中的原子间距的差值小于或等于10皮米；优选地，第一多晶硅膜层为有源层。
步骤S502具体包括如下步骤：
采用金属氧化物化学气相沉积法NOCVD，在第一绝缘层之上沉积压电材料，生成至少部分在第一绝缘层之上的弱取向薄膜层；对生成的弱取向薄膜层在第一预设温度下进行退火工艺，形成多晶结构的压电膜层；
其中，第一预设温度为大于或等于250摄氏度，且小于或等于350摄氏度。
步骤S504中形成极化膜层，具体包括：
当多晶结构的压电膜层610达到第二预设温度时，调节第一金属层与第二金属层之间的电压，其中，所述第二预设温度为大于或等于50摄氏度，且小于或等于150摄氏度；
在调节得到的电压差达到预设电压差后，降温直至达到第三预设温度，形成极化膜层，其中，所述第三预设温度为大于或等于10摄氏度，且小于或等于40摄氏度。
步骤S505形成导电悬梁臂具体包括：
在第二金属层之上形成第一光刻胶620，即用光刻胶填充第二金属层与第二绝缘层之间的区域，具体如图6g所示；
在第二金属层、第一光刻胶之上沉积第一纳米铟锡金属氧化物(ITO)层，并通过退火工艺形成导电悬梁臂，具体如图6h所示；
通过曝光工艺，除去导电悬梁臂下部的第一光刻胶620，得到与第一金属层相对应的导电悬梁臂。
步骤S506形成导电疏散层，具体包括：
在第二金属层之上形成第三绝缘层630，具体如图6i所示；
在第二绝缘层与第三绝缘层之间沉积第二光刻胶640；
在第二绝缘层、第二光刻胶之上，沉积第二纳米铟锡金属氧化物(ITO)层，并通过退火工艺形成导电疏散层，具体如图6j所示；
通过曝光工艺，除去第二绝缘层与第三绝缘层之间的第二光刻胶640，得到导电疏散层，其中，导电悬梁臂位于导电疏散层与第一金属层之间，且导电疏散层的自由端与导电悬梁臂的自由端在第一金属层的投影重合。
其中，所述第三绝缘层可为ORG材料生成的膜层。
综上所述，本发明实施例提供了一种静电防护装置及其制作方法，本发明未采用串联或并联的三极管的方式，而是通过增设一端自由活动的导电悬梁臂以及随着外加电压逐渐增大而逐渐生长的极化膜层的组合，实现第一金属层和第二金属层之间为正常电压差的情况下，导电悬梁臂处于悬空状态，使得第一金属层和第二金属层不相连，从而避免了对第一金属层或第二金属层上负载的信号的影响；而当第一金属层和第二金属层之间超过正常电压差时，导电悬梁臂与导电疏散层相连，由于导电悬梁臂的固定端与第二金属层相连，导电疏散层的固定端与第一金属层相连，也即第一金属层与第二金属层相连，实现对静电的放电效果。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种静电防护装置，其特征在于，包括：
第一金属层；
形成在所述第一金属层之上的第一绝缘层；
部分形成在第一绝缘层之上的极化膜层，其中，所述极化膜层为由通电后能产生形变的压电材料形成；
至少部分形成在所述极化膜层之上的第二金属层；
形成在所述第二金属层之上的导电悬梁臂；
形成在所述第一绝缘层之上且与所述第一金属层相连的导电疏散层，其中，所述导电疏散层的自由端与所述导电悬梁臂的自由端在所述第一金属层的投影重合，且所述导电悬梁臂位于所述导电疏散层与所述第一金属层之间；
当所述第一金属层与所述第二金属层之间的电压差达到预设值时，所述极化膜层发生形变致使所述导电悬梁臂与所述导电疏散层相连。
2.根据权利要求1所述的装置，其特征在于，该装置还包括：形成在所述第一绝缘层之上的第一多晶硅膜层，其中，所述第一多晶硅膜层中的原子间距与所述极化膜层中的原子间距的差值小于或等于10皮米。
3.根据权利要求1所述的装置，其特征在于，所述极化膜层的形变方向为所述第一金属层与所述第二金属层之间的电压的方向。
4.根据权利要求2所述的装置，其特征在于，所述第一金属层为栅极金属层，所述第一绝缘层为栅极绝缘层，所述第二金属层为源漏极金属层，所述第一多晶硅膜层为有源层。
5.根据权利要求4所述的装置，其特征在于，所述极化膜层为掺铬氧化锌层。
6.一种权利要求1-5任一项所述的静电防护装置的制作方法，其特征在于，包括：
在第一金属层之上形成第一绝缘层；
至少部分在所述第一绝缘层之上形成压电膜层，其中，所述压电膜层为由通电后能产生形变的压电材料形成；
至少部分在所述压电膜层之上形成第二金属层；
在所述第一金属层与所述第二金属层之间的电压差满足预设电压差的条件下，将所述压电膜层进行极化处理，形成极化膜层；
在所述第二金属层之上形成导电悬梁臂，其中，所述导电悬梁臂的自由端与所述第一金属层相对应；
在形成所述第一绝缘层之后，在所述第一绝缘层之上形成第二绝缘层；在所述第二绝缘层之上形成导电疏散层，其中，所述导电疏散层通过所述第二绝缘层的过孔与所述第一金属层相连；所述导电悬梁臂位于所述导电疏散层与所述第一金属层之间，且所述导电疏散层的自由端与所述导电悬梁臂的自由端在所述第一金属层的投影重合。
7.根据权利要求6所述的方法，其特征在于，在形成压电膜层之前，该方法还包括：
在所述第一绝缘层之上形成第一多晶硅膜层，其中，所述第一多晶硅膜层中的原子间距与所述极化膜层中的原子间距的差值小于或等于10皮米。
8.根据权利要求7所述的方法，其特征在于，至少部分在所述第一绝缘层之上形成压电膜层，包括：
在所述第一绝缘层之上，采用金属氧化物化学气相沉积法，沉积压电材料，生成弱取向薄膜层；
对生成的弱取向薄膜层在第一预设温度下进行退火工艺，形成多晶结构的压电膜层；其中，所述第一预设温度为大于或等于250摄氏度，且小于或等于350摄氏度。
9.根据权利要求8所述的方法，其特征在于，将所述压电膜层进行极化处理，形成极化膜层，包括：
当多晶结构的压电膜层达到第二预设温度，调节所述第一金属层与所述第二金属层之间的电压，其中，所述第二预设温度为大于或等于50摄氏度，且小于或等于150摄氏度；
在调节得到的电压差达到预设电压差后，降温直至达到第三预设温度，形成极化膜层，其中，所述第三预设温度为大于或等于10摄氏度，且小于或等于40摄氏度。
10.根据权利要求6所述的方法，其特征在于，在所述第二金属层之上形成导电悬梁臂，包括：
在所述第二金属层与所述第二绝缘层之间填充光刻胶，形成第一光刻胶；
在所述第二金属层和所述第一光刻胶之上，沉积第一纳米铟锡金属氧化物层，并通过退火工艺形成导电悬梁臂；
通过曝光工艺，除去所述第一光刻胶，得到具有自由端的导电悬梁臂。
11.根据权利要求6所述的方法，其特征在于，在所述第二绝缘层之上形成导电疏散层，包括：
在所述第二金属层之上形成第三绝缘层；
在所述第二绝缘层与所述第三绝缘层之间填充光刻胶，形成第二光刻胶；
在所述第二绝缘层、所述第二光刻胶之上，沉积第二纳米铟锡金属氧化物层，并通过退火工艺形成导电疏散层；
通过曝光工艺，除去所述第二光刻胶，得到具有自由端的导电疏散层。
CN201710330412.5A 2017-05-11 2017-05-11 一种静电防护装置及其制作方法 Expired - Fee Related CN107146792B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710330412.5A CN107146792B (zh) 2017-05-11 2017-05-11 一种静电防护装置及其制作方法
US16/092,720 US11158625B2 (en) 2017-05-11 2018-04-03 Electrostatic protection device and manufacturing method thereof and array substrate
PCT/CN2018/081731 WO2018205774A1 (zh) 2017-05-11 2018-04-03 静电防护装置及其制作方法、阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710330412.5A CN107146792B (zh) 2017-05-11 2017-05-11 一种静电防护装置及其制作方法

Publications (2)

Publication Number Publication Date
CN107146792A CN107146792A (zh) 2017-09-08
CN107146792B true CN107146792B (zh) 2019-07-30

Family

ID=59777290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710330412.5A Expired - Fee Related CN107146792B (zh) 2017-05-11 2017-05-11 一种静电防护装置及其制作方法

Country Status (3)

Country Link
US (1) US11158625B2 (zh)
CN (1) CN107146792B (zh)
WO (1) WO2018205774A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107146792B (zh) 2017-05-11 2019-07-30 京东方科技集团股份有限公司 一种静电防护装置及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1534361A (zh) * 2003-03-31 2004-10-06 ��������ʾ���Ƽ���˾ 薄膜晶体管液晶显示装置的制造方法
CN102802333A (zh) * 2011-05-25 2012-11-28 Tdk株式会社 静电保护部件
CN102856495A (zh) * 2011-06-30 2013-01-02 清华大学 压力调控薄膜晶体管及其应用
CN105870133A (zh) * 2016-04-29 2016-08-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4492677B2 (ja) * 2007-11-09 2010-06-30 セイコーエプソン株式会社 アクティブマトリクス装置、電気光学表示装置、および電子機器
JP2009300948A (ja) * 2008-06-17 2009-12-24 Fdk Corp 磁気光学空間光変調器
CN103926755B (zh) * 2013-12-30 2017-08-25 厦门天马微电子有限公司 一种显示器及其制作方法
US9748048B2 (en) * 2014-04-25 2017-08-29 Analog Devices Global MEMS switch
KR102256719B1 (ko) * 2014-05-12 2021-05-28 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN205944083U (zh) * 2016-08-29 2017-02-08 Aem科技(苏州)股份有限公司 一种静电保护器
CN107146792B (zh) * 2017-05-11 2019-07-30 京东方科技集团股份有限公司 一种静电防护装置及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1534361A (zh) * 2003-03-31 2004-10-06 ��������ʾ���Ƽ���˾ 薄膜晶体管液晶显示装置的制造方法
CN102802333A (zh) * 2011-05-25 2012-11-28 Tdk株式会社 静电保护部件
CN102856495A (zh) * 2011-06-30 2013-01-02 清华大学 压力调控薄膜晶体管及其应用
CN105870133A (zh) * 2016-04-29 2016-08-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置

Also Published As

Publication number Publication date
US20210183848A1 (en) 2021-06-17
US11158625B2 (en) 2021-10-26
WO2018205774A1 (zh) 2018-11-15
CN107146792A (zh) 2017-09-08

Similar Documents

Publication Publication Date Title
CN105404064B (zh) 显示装置
Wen et al. Piezotronic effect in flexible thin‐film based devices
TW200418212A (en) Piezoelectric array with strain dependent conducting elements and method therefor
TW473625B (en) Active matrix type liquid crystal display device and method for fabricating the same
US9548464B2 (en) N-type thin film transistor
US20140306175A1 (en) Thin film transistor
CN106200084A (zh) 液晶显示设备及其制造方法
US9786791B2 (en) Thin film transistor, array substrate and method of manufacturing the same
CN104752420A (zh) 显示设备的抗静电装置及其制造方法
CN107146792B (zh) 一种静电防护装置及其制作方法
CN104659271A (zh) 一种有机发光二极管封装结构及封装方法、显示装置
US11831297B2 (en) Resonator and resonance device with opening grooves having different widths
Mai et al. Mechanical and electrical characterization of semiconducting ZnO nanorings by direct nano-manipulation
KR20190047365A (ko) 산화물 반도체 박막 트랜지스터 및 그 제조방법
US8476995B2 (en) RF MEMS switch device and manufacturing method thereof
CN207896091U (zh) 阵列基板及显示装置
CN106935668A (zh) 包含图案化金属功能层的透明导电层堆叠及其制造方法
US9287489B1 (en) Piezoelectronic transistor with co-planar common and gate electrodes
US9640770B2 (en) N-type thin film transistor
WO2018008651A1 (ja) 圧電膜及びその製造方法並びに圧電膜を用いた圧電部品
CN207896092U (zh) 阵列基板及显示装置
KR101373834B1 (ko) 투명 반도체 장치 및 그 제조방법
JP5227566B2 (ja) アクチュエータ
CN102005483A (zh) 薄膜晶体管
TWI301671B (en) Thin film transistors and displays including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190730

Termination date: 20210511