TWI254371B - Simulator - Google Patents

Simulator Download PDF

Info

Publication number
TWI254371B
TWI254371B TW092119213A TW92119213A TWI254371B TW I254371 B TWI254371 B TW I254371B TW 092119213 A TW092119213 A TW 092119213A TW 92119213 A TW92119213 A TW 92119213A TW I254371 B TWI254371 B TW I254371B
Authority
TW
Taiwan
Prior art keywords
data
dimensional
image
distribution
dimensional distribution
Prior art date
Application number
TW092119213A
Other languages
English (en)
Other versions
TW200416858A (en
Inventor
Kazuya Kamon
Original Assignee
Renesas Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Tech Corp filed Critical Renesas Tech Corp
Publication of TW200416858A publication Critical patent/TW200416858A/zh
Application granted granted Critical
Publication of TWI254371B publication Critical patent/TWI254371B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Description

1254371 五、發明說明（1) 發明所屬之技術領域 本發明有關於一種ί莖g Λ + 〇 體装置之製造的化學研磨(CM;)製程的模擬關裝於置使。用於半導 先前技術 伴隨大型積體電路（LSI)的細微化及 於LSI上的電路圖幸之畀,闰安。上“ 升）成 工刃电給®茶之最小圖案尺寸為0· 1 “Π1。LSI之φ 圖案係藉由雷射及電子線描繪於供將所設計之電路电〃路 :導體基板上的轉寫用光罩i，之後藉由投影轉寫 將光罩的圖案一併光轉寫於半導體基板上。 、置 轉寫用裝置的解析度R=K1 又/NA。 其中’Κ1為製程定值，又為波長，ΝΑ為開口數。 如上所述，由於電路圖案係由光轉寫法所形成，若 散焦（defocus)狀態下轉寫，像會變模糊而使成像性變 差。可維持一定之成像性能的焦點範圍稱為焦點深戶文 (D0F) " DOF =k2 λ /ΝΑ2 其中，Κ2為製程係數。 在加工尺寸為〇 · 1 μ m的現今，焦點深度無法確保於光 學理論上0. 3 // m的程度。 一方面，在半導體基板上，由於反覆實施選擇蝕刻及 成膜等處理，在半導體基板上產生段差（基板段差）。 積體程度變低，基板段差比焦點深度小的習知半導體 裝置一定會是大問題，伴隨加工尺寸的細微化，在最近基
2108-5768-PF(Nl);Chentf.ptd 第7頁 1254371 五、發明說明（2) 板段差比焦點深度大，難以得到既定的成像性能。 在消除基板段差上，例如，原來的電路圖案係將相關 的非虛擬圖案（non —dummy pat tern )做適當配置，將低下 的部分填高的虛擬圖案法，以及將產生的段差消除而藉由 化學機械研磨（CMP)法將半導體基板做研磨而平坦化的方 法0 針對由CMP法所產生的平坦化技術，在非專利文獻1中 為一般的說明。 「非專利文獻1」ULS I微影技術之革新，.第7 1頁〜第 86頁’科學論壇（Science Forum)社刊，1994年11月1〇日 發行 發明内容 發明所欲解決之課題 如上所述，CMP製程係伴隨LSI的細微化及高積體化而 重要度增加，在有效地實施CMP製程上，有必要有考慮種 種參數的模擬，習知中並無有效的模擬裝置。 本發明之目的係為了解決如上所述之問題，提供一種 模擬裝置，可在C Μ P製程中考慮種種參數做模擬。
解決課題之手段 本發明之申請專利範圍第1項所述之模擬裝置為供半 導體平坦化之化學機械研磨製程之模擬裝置，接收包含半 導體裝置之圖案形成製程中針對加工圖案之單位區域的面
2108-5768-PF(Nl);Chentf.ptd 第8頁 1254371
積佔有率 製程而實 述半導體 料，根據 磨製程前 資訊的佔有率 施的化學機械 基板上之凹凸 上述佔有率資 之上述半導體 資料，與上述第一實測 求得第一 做參數配 率資料而 導體基板 實測資料 數，上述 相關係數，上 合（parameter 計算出，針對 上之凹凸的二 做比較，藉由 第一相關係數 資料，以及在對應於上述圖案形 研磨製程前後所分別測定、針對I 的高度分佈的第一及第二實測資 料而計算出，針對上述化學機械研 基板上之凹凸的二維分佈第一計 負料做比較，藉由最小平方分析而 述第一相關係數之平方成為最犬而 fitting)之同時，根據上述佔有 上述化學機械研磨製程前之上述半 維为佈第一 §十异資料，與上述第二 最小平方分析而求得第二相關係 之平方成為最大而做參數配合。 實施方式 曰在製造大型積體電路（LSI)時，半導體基板上除了稱 主日日片（main chip)得LSI 外，TEG(test element group)
-、稱為包含製程監視器的次晶片（s u b c h i p )的複數個L S I 合併而形成。又，複數個次晶片係形成於主晶片形成區域 以外的其他區域。 如此’在半導體基板上形成主晶片及次晶片的狀況 下’主晶片的電路圖案以及複數個次晶片的電路圖案被製 作入各製程所使用的轉寫用光罩上。 因此’為形成該轉寫用光罩，主晶片與複數個次晶片 的設計資料雖然可以從最初開始在合併的狀態下使用，但
1254371
1254371 五、發明說明（5) 本發明之模擬方法有關之演算法做成 <A第一實施型態〉 、 以下針對本發明之第一實施型態之CMP製程的模擬方 法及模擬裝置做說明。 <A-1 CMP製程之模擬方法及裝置〉 參照第2圖所示的CMP製程的模擬裝置1的構造，並使 用第1圖所示的流程圖，針對CMP製程的模擬方法做說明。 ^ 如第2圖所示，CMP製程的模擬裝置1，從佔有率資料 記憶裝置1 0以及高度分佈測定裝置2〇，分別接收每個製程
的佔有率資料D1及每個製程的CMP前後之高度分佈的實測 資料D2。 ' 作為高度分佈測定裝置2 〇，例如利用使用於半導體製 k的曝光裝置的photo focus的功能。 即在曝光裝置中，具有將雷射光做斜向照射在半導體 基板上’觀測其反射光而測定基板高度的功能，若利用該 功能’可取得在半導體基板上形成的加工圖案之高度的二 維分佈。 又’高度分佈測定裝置2 0並不限定於上述之構造，例
如’使用原子力顯微鏡（atomic force microscopy)亦 〇 又，如前所述，在半導體的製造過程中，在半導體基 板上’反覆實施選擇蝕刻及成膜等處理，在半導體基板的 表面上產生每個製程的基板段差。由於消除該基板段差的 方法為CMP製程，每實施一次製造工程則實施CMp製程。
2108-5768-PF(Nl);Chentf.ptd
1254371
二後，實施CMP製程前與實施後，半導體基板上的凹 凸的焉度分佈不同，用高度分佈測定裝置2〇，測定各 工程在實施CMP製程前之半導體基板上之凹凸的高度分& 佈以及貫細*CMP製程後半導體基板上之凹凸的高度分 佈’而所分別得到的實測資料給予模擬裝置1。 在模擬裝置1上，在佔有率二維分佈計算部丨丨丨中， 據包含於佔有率資料D1的座標資料，將佔有率資料做二$ $展。開，而取得每一工程的佔有率之二維分佈像Dp(步驟^
由高度分佈測定裝置所給予的CMP製程實施前後之 半導體基板上的凹凸高度分佈實測資料D2 ,係將半導體声 凹凸狀態做為二維分佈像，在佔有率之二維分佈^ Dp ”南度分佈之實測資料D2中，網格未必是完整的。在 此，為了將網格調整成各處相同，在網格調整部丨丨2 施網格的調整（步驟S2)。 H 在此，針對網格調整部112中所實施的網格調整動 作，用第3a、3b、3c圖以及第4圖做說明。 第3a、3b、3c圖係對網格調整部112中的處理做模 上的說明。 、
表示於第3a圖的傅立葉空間中之傅立葉像F，藉由逆 傅立葉轉換，轉換至第3b圖所示的實數空間上的逆曰傅立葉 像R。對此’纟第3a圖上以破線表$，在傅立葉空間中附 加網格，若將值〇附加在所附加的網格上的圖像資料上， 該逆傅立葉像R係如第3c圖所示，成為比第3b圖更緻密的
1254371 五、發明說明（7) 圖像。 例如，在傅立葉空間中附加新的網格，在二維的狀態 I ’網格數增加為X 2n倍的狀況下，做逆傅立葉轉換至 實數空間時，在二維的狀態下，以2m χ 2n倍的網格做增加 取樣（up-sampling)。網格數增加的比例一般是任意的， 例如2m χ 2n倍，最好是設定成可利用F F τ的比例。 在網格调整部11 2，用這樣的網格内插處理而進行網 格的調整動作。 立更具體的如第4圖所示，對於從佔有率二維分佈計算 ，111所給予的佔有率二維分佈像DP，以及從高度分佈測 疋裝置20所給予的高度分佈實測資料D2，做傅立葉轉換 (Fourier Transformation)(步驟S211)。 藉此，用第3a圖做說明，在個別的傅立葉空間中取得 …立葉像。因此，此時，個別的網格數以及網格的大小變 付明確，使網格數少者合併至網格數多者。 一般而言，實測資料D2由於網格數並不少，將實測資 枓D2的網格數合併至佔有率之二維分佈像⑽的網格數中， 而做網格的内插處理。 (步實測資觀的傅立葉像的周圍’附加新的網格 此時，在步驟S213中，新的網格上的值設定為〇。 占、,，=後过傅立葉像實施逆傅立葉轉換（步驟S21 4)，轉換 圯立，、像後，將網格調整後的實測資料Μ以及佔有率 一維分佈像DP再做合成（步驟S215)。
1254371
五、發明說明（8) 藉由以上的網格調整動作，佔有率之二維分佈像Dp與 咼度分佈實測負料〇2的網格變成一致，而可相互地做資料 的比較。 於此再回到第1圖與第2圖的說明。在步驟S2中網袼的 調整終了後，網格調整後的實測資料若為CMP製程前（研磨 前）的實測資料’此即作為實測資料D2 1的佔有率之二維分 佈像DP，並給予咼度分佈計算部113。又，若為CMP製程後 (研磨後）之實測資料，此即作為實測資料D22的佔有率之 二維分佈像DP，並提供至傅立葉計算部丨14。 在高度分佈計算部11 3中，根據佔有率之二維分佈像 DP而進行高度分佈的計算，而得到CMP製程前之被加工面 的高度分佈資料DPI(步驟S3)。 於此，根據佔有率之二維分佈像DP而計算出高度分佈 的方法，用第5圖及第6圖做模式上的說明。 第5圖表示半導體基板SB上配設已加工的單一電路圖 案PT1以及複數個電路圖案PT2的狀態。於此，電路圖案° ΡΤ1所配設的區域表示為區域R1，複數個電路圖案所配 設的區域表示為區域R2，無電路圖案配設的區域表示為區 區域R1由於覆蓋全區而形成電路圖案1^1，圖案密 度，即佔有率為1〇〇% ,區域R2由於全區中僅5〇%覆蓋電路 圖案PT2，故佔有率為5〇%，區域R3的佔有率為〇%。 在LSI的製程中，包含絕緣膜及金屬膜的成膜 以及將該等膜製作圖案的製程。接著將絕緣膜及、 1254371 ............ 旧· . ·Π·nnnHHU U 園IIIUI ................................ Π| 細 ------ 五、發明說明（9) (稱為層積膜）形成於已成形的電路圖案上，在層積膜形成 時’供給於早位面積之層積膜材料的重係大略平均地加於 半導體基板全面。 第6圖表示在半導體基板SB上形成層積膜SFM的狀態， 藉由電路圖案佔有率的差表示在層積膜SFM上高度分佈的 狀態。 即，層積膜SFM的形成厚度設為dl，電路圖案ρτΐ及 PT2的厚度設為d2，在佔有率100%的區域Rl中，層積膜sFM 與電路圖案？丁1的合計高度111表示為111=〇11+(12\1.〇。又， 在佔有率50%的區域R2中，層積膜SFM與電路圖案PT2的合 計高度H2，由於藉由回流（ref low)及回火（annealing)處 理而填滿溝槽以促進平坦化（成膜時的平坦化效果），表示 為H2 = dl+d2x〇.5。又，在佔有率〇%的區域R3*，層積膜 SFM與電路圖案PT2的合計高度H3表示為H3 = dl+d2 X 0。 又，上述三式中係數1· 〇、〇· 5以及〇為佔有率。 於此，層積膜SFM之形成厚度d 1由於在每個區域為共 通/又有相對上的思義’可以刪除’各區域的高度可用廿2 X佔有率表示。 又’電路圖案PT1及PT2的厚度d2係製程參數 視圖
的種類而定 因此，在高度分佈計算部11 3中，藉由將下一製程今 所形，的層積膜厚度乘以佔有率之二維分佈像Dp如此簡 之運异’可得CMP製程前之被加工面的高度分佈。 乂下回到第1圖及第2圖的說明，首先針對c μ p製禾
1254371 五、發明說明（10) 前參數配合的動作做說明。 取得步驟S3中CMP製程前的被加工面高度分佈資料DPI 後’ CMP製程前的實測資料D21及高度分佈資料DPI係提供 至相關係數計算部11 8。 在相關係數計算部11 8，將實測資料D2 1及高度分佈資 料DPI做最小平方分析而算出相關係 數（correlation coefficient) ° 在此所用的最小平方分析係將高度分佈資料做比較， 將兩資料的相似性用最小平方分析做分析的手法。 以下’針對最小平方分析做說明。資料X及資料y中， 各別之樣本變異數（sample variance)係以下列數式（1)及 數式（2)表示。 數1 …⑴ …⑵ s卜 Ξ1ν-ν)2 η 係以下列的數 又樣本共變異數（sample covariance 式表示。 數3
、=(y_y) η 上述數式（1)〜（3)中，bar bar y係分別表示資料
2108-5768-PF(Nl);Chentf.ptd 第16頁 Ϊ254371 --------— 五、發明說明（H) χ及為料丫的平均值，n表示資料的個數。 因此’用下列的數式（4 )表示的相關係數r可從上述的 樣本變異數及樣本共變異數定義。 數4 ⑷ 在步驟S4所算出的相關係數為從_丨到i的值，正相關 t的狀態下’r表示完全一致，負相關係數的狀態下， 表：完全-至欠。因此，正相關係數也好，負相關係數也 古由二平方值越大，則資料X與資料y，即實測資料D2i的 问度分佈與高度分佈資料DPI的古 ^ :貝针UP1的同度分佈越一致。相關係 數的千方最大時，表示兩資料的高度分佈一致。 數的：Ϊ接：指標，在參數配合部119使相關係 的千方接近最大而貫施參數配合（步驟sl〇)。 假設在具有圖案的半導體基板（被加工 =況下’戶斤形成的膜的厚度成為配合的參數。而：成 配&參數亚不限定於層積膜的厚度。 :此’在半導體基板上形成上述之其古 1分佈用高度分佈敎裝置2G測定後的 ^ 咖。-方面，根據形成上述之膜的 ：貝： 計算值係，製程前被加工面之高度分佈資料Dpi斤传到的 因此，改變在步驟3所設定的層積膜 接近實測資料D21’即相關係數變大。此即㈣製
1254371 五、發明說明（12) 數配合其中之一。 接著，針對CMP製程後參數配人沾 提供傅立葉計算部114的伯有；的：作做說明。 立葉轉換，而轉換成二維的傅立荦傻'維分佈像DP實施傅 維分佈而實施傅立葉變換時，進應於佔有率的二 的映射，在實數空間的二維像轉換成用空 示的二維傅立葉像（步驟S5)。 ’ 、大小表 於此二間頻率小的成分，在實數处門饼麻於m 案多的部分，$間頻率大 —工間對應於孤立圖 圖案多的部分。 的成刀’在貫數空間對應於密集 其次’在空間過濾部丨丨5中 口堉介pi頫盍丨从丄、丨11 3平對應於二維傅立葉像， 5 : ’八/而〜成分通過所做的空間過渡，選出空間頻 Μ Μ、会从占 間頻率大的成分（步驟S6)。又，右 關空間過慮的處理是公知的 有 於此，空間頻娈w μ丄 象的成分，空間頻率大=分係對應於引起長相關距離現 象的成分。 貝旱大的成分係對應於引起短相關距離現 因此，精由空卩卩、& 率小的成分，除去空間頻率大的成分’空間頻 六ΓΜΡ制和丄重留下引起長相關距離現象的成分。 況下：見二中場：-尺寸的 該現象的相關c研磨速度不同的現象。因此， 因此，在逆値非吊長，到達10 em〜1〇() 。 頻率小的成分的-^計算部116中，對應於僅留下空間 〜、、隹傅立葉像，而做逆傅立葉變換，而得
2108-5768-PF(Nl);Chentf.ptd 第18頁 1254371 五、發明說明（13) — 到逆傅立葉像，即在實數空間之佔有率之二維分佈像 DPX(步驟S7)。 於此所得的佔有率之二維分佈像Dpx中，僅表示弓丨起 長相關距離現象的成分，即適合分析長相關距離的現象之 二維分佈像。 因此提供上述二維分佈像DPX與CMP製程後的實測資 料D22給高度分佈計算部11 7，在高度分佈計算部11 7，根 據佔有率之一維分佈像D P X而實施高度分佈計算，而得到 僅包含引起常相關距離現象的高度分佈資料DP2(步驟 S8) 〇
於此’根據佔有率之二維分佈像DPX而算出高度分佈 的方，，，第5圖及第6圖說明。根據佔有率之二維分佈像 DP而算出高度分佈的方法相同，故省略其說明。 —在步驟S8中，取得高度分佈資料DP2後，CMP製程後之 實測資料D22及高度分佈資料DP2係提供提供給相關係 算部11 8。 ^ 在相關係數計算部11 8，將實測資料D22與高度分佈 料DP2做最小平方分析而算出相關係數（步驟。又，步 驟9之分析動作與步驟S4的分析動作相同，故省略其說
因此，以在步驟S9所算出的相關係數作為指標，在 數配合部11 9進行參數配合，使相關係數之 值（步驟S10)。 丁刀授迎取， 於此，假設在具有圖案的半導體基板（被加工面）上
2108-5768-PF(Nl)；Chentf.Ptd 第19頁 1254371
五、發明說明（14) 成膜的情況下，在半導體基板上形成膜後，在該膜由CMp 做研磨之階段的高度分佈用高度分佈測定裝置^戶斤丨則& t 結果為實測資料D22，一方面，根據引起長相關距離現<象 的要因所表示的二維分佈像而得到的高度分佈為高产八佈 資料DP2。 -同又刀 因此，改變步驟S8所設定之層積膜SFM之形成厚度 d2，而接近於實測資料D22，即相關係數變大f此:^CMp 後所做的參數配合其中之一。 ^ 例如，實施傅立葉分析的二維分佈資料，CMp之研磨 塾抵壓於半導體基板的凹凸處，可考慮研磨開始前之彈性 變形，而除去研磨時間及研磨墊的轉數等參數的影響。 以上所說明的步驟S1〜S10的動作係針對所輸~入0的全 部製造工程之CMP製程前後的實測資料操作。 < A - 2 效果〉 如以上說明之第一實施型態的CMp製程的模擬方法及 模擬裝置，CMP製程前後之實測資料與模擬資料做比較而 取得相關關係，CMP製程前的參數之調整與CMp製程後的參 數之調整可明確地分離，而得到可考慮種種參數之模擬裝 置。
因此’製程條件變更的情況及採用新規裝置的情況 下’有可對應將圖案作微調之特徵。 又’對根據CMP製程後之實測資料D22與僅表示引起長 相關距離現象之二維分佈像所得到的與高度分佈資料Dp2 的相關關係做監測’因此可瞭解研磨墊之彈性變形對實測
2108-5768-PF(Nl);Chentf.ptd 第20頁 1254371 五、發明說明（15) 資料D22上達到何種程度的影響。 <B第二實施型態> 以下’針對本發明之第二實施型態之CMp製程的模擬 方法及模擬裝置做說明。而且，與表示於第J圖、第2圖的 構造相同的構造，給予相同的符號，並省略重複的說明。 < B - 1 C Μ P製程之模擬方法及裝置〉 參照第8圖所示的CMP製程之模擬裝置2的構造，用第7 圖所不之流程圖，針對CMP製程的模擬方法做說明。 如第8圖所示，CMP製程的模擬裝置2，從佔有率資料 =憶裝置10及高度分佈測定裝置2〇接收各個製程的佔有率 貝料D1以及下地層之高度分佈與個別製程的CMp前後高度 分佈之實測資料D3。 於此’下地層之高度分佈為欲形成之加工圖案的下地 層的高度分佈。即，在半導體裝置的製造過程中，在半導 ，基板上，使用議種的光罩，而實施選擇㈣及成膜等 J理的操作，因此在製作圖案前半導體基板的表面假設為 ::僅在最初的製帛’以後的製程中，製作圖案前，半導 =板上存在凹凸不平。該半導體基板上的凹凸定義為下 地層的高度分佈。 2"由⑽二!程之模擬裝置2 ’在佔有率二維分佈計算部 次料傲艮a &3於佔有率資料D1的座標資料，將佔有率 貝枓做二次元展開，取得每製程 DP(步驟S21)。 令手之一，准刀佈像 由高度分佈測定裝置20所提供的下地層之凹凸的高度
1254371
分佈以及實施CMP製程前後的半導體基板上的凹凸之高产 分佈的實測資料D3 ’半導體基板上的凹凸狀態係作為二維 分佈像，佔有率之二維分佈像DP與高度分佈的實測資料⑽ 的網格未必一致。因此，為了將網格調整成一致，在網格 調整部2 1 2實施網格調整。 藉由以上的調整動作’使佔有率之二維分佈像Dp與高 度分佈的貫測資料D3的網格一致，可相互做比較。 ° 而且，在網格調整部212的調整動作係與第2圖所示之 網格調整部11 2相同，故省略其說明。 在步驟22的網格調整動作完畢後，網格調整後的[Μp 製程刖（研磨前）貫測資料係作為實測資料D 3 1，並連同佔 有率之二維分佈像DP提供予高度分佈計算部21 3。 又’ CMP製程後（研磨後）之實測資料，係作為實測資 料D32，並連同佔有率之二維分佈像Dp提供予傅立葉計算 部215 〇 ” 在高度分佈計算部2 1 3，根據佔有率二維分佈像DP而 實施高度分佈之計算，而得到CMP製程前之被加工面的高 度分佈資料DPI (步驟S23 )。而且，根據佔有率二維分佈像 DP而算出高度分佈的方法先前已用第5圖及第6圖做說明， 故在此省略其說明。 然後，在實測資料加算部2 1 4中，將下地層的高度分 佈負料加入於CMP製程前之被加工面的高度分佈資料dpi 中’而得到高度分佈資料DPI 1 (步驟S24)。 以下，針對CMP製程前的參數配合的動作做說明。
2108-5768.PF(Nl)；Chentf.ptd 第22頁 1254371 五、發明說明（17) --------— 在步驟S24中，取得包含下祕 ^ 程前被加工面高度分佈資料DP11後層佈資料的CMP製 聊及高度分佈資«Ρ1 i Λ U 2!!實測資料 丄 y 丁促伏、，、口相關係數計算部2 2 Ο 〇 在相關係數計算部220 1實測資料_與高度分佈資 料DP11做最小平方分析而算出相關係數（步驟奶）。而 且，步驟S25的分析動作與第！圖所示之 相同，故省略其說明。 e w ^ π 於此，假設在具有某圖案之半導體基板（被加工面）上 形成膜的狀態下，所形成膜的厚度成為配合參數，在半導 體基板上形成上述膜後的高度分佈，用高度分佈測定裝置 20測定，所測定之結果為實測資料D3i。一方面，根據形 成上述膜的佔有率資料的計算值即為高度分佈資料卟丨i。 因此，為了接近實測資料D3 1，即為了使相關係數變 大’改變步驟S23所設定的層積膜SFM形成厚度“。此為 CMP製程前的參數配合其中之一。 接著，針對CMP製程後的參數配合的動作做說明。 給予傅立葉計算部2 1 5的佔有率二維分佈像Dp被施以 傅立葉變換（步驟S 2 6 )。接著，在空間過濾部2 1 6實施空間 過遽處理（步驟S 2 7 )。然後’在逆傅立葉計算部2 1 7中，實 施逆傅立葉轉換，而得到逆傅立葉像，即實數空間的佔有 率之二維分佈像DPX(步驟S28)。 然後，上述二維分佈像DPX及CMP製程後之實測資料D32係 提供給高度分佈計算部2 1 8，在高度分佈計算部2 1 8，根據 佔有率之二維分佈像DPX而實施高度分佈的計算，而得到
210S-5768·汗(Nl);Cheiuf.ptd 第23頁 1254371 五、發明說明（18) S29)。 相關距離現象因素的高度分佈資料DP2(步驟 分佈的方法針Ϊ根據佔有率之二維分佈像DPX而算出高度 佔有率之1維八第5圖及第6圖做說明，由於與前述之根據 略其說明。刀佈像DP而算出高度分佈的方法相同，故省 審制=^ :在貫測資料加算部219中將下地層之高度分佈 二二2 ^ ϋ人於佔有率之二維分佈像DPX中，而得到包含 曰同度分佈資料的分佈資料DP21(步驟S30) 〇 在步驟S30取得高度分佈資料DP21後，CMP製程後之實 資料D32與高度分佈資料DP21係提供給相關係數計算部 、 在相關係數計算部220，將實測資料D32與高度分佈資 料DP21作最小平方分析而算出相關係數（步驟S3i)。而 且’步驟S31的解析動作與步驟S25的解析動作相同。 然後’以步驟S3 1所算出的相關係數作為指標，在參 數配合部2 21，為了接近相關係數平方的最大值，而進行 參數配合（步驟S32)。 於此’假設在具有某圖案之半導體基板（被加工面）上 形成膜的狀態下，所形成膜用高度分佈測定裝置2 〇測定 CMP研磨後階段的高度分佈，所測定之結果為實測資料 D32。一方面，根據僅表示引起長相關距離現象的二維分 佈像所得到的高度分佈即為高度分佈資料DP2 1。 因此，為了接近實測資料D32，即為了使相關係數變
2108-5768-PF(Nl);Chentf.ptd 第 24 頁 1254371 五、發明說明（19) 大，改變步驟S29所設定的層積膜SFM形成厚度d2。此為 CMP製程後的參數配合其中之一。 對應於所輸入的全部製造工程的CMP製程前後的實測 資料，而操作以上說明的步驟S21〜S23的動作。 <B-2 效果〉 就以上說明之第二實施型態之CMP製程的模擬方法及 模擬裝置而言’由於將CMP製程前後的實測資料與模擬資 料做比較而取得相關關係，使CMP製程前的參數調整與cmp 製程後的參數調整可明確地分離，而得到可考慮種種參數 的模擬裝置。 ~ /
因此’即使變更製程條件及採用新規格裝置， 做參數的微調整。 ~ 又’由於將個別製程的下地層高度分佈的實測資料加 入於佔有率資料中，可考慮先前製程的影響，而實施適合 具有層積構造之半導體裝置製造的模擬。 <C·第三實施型態〉 以下’針對本發明之第三實施型態之CMp製程的模擬 方法及模擬裝置做說明。而且，與表示於第1圖、第2圖的
構造相同的構造，給予相同的符號，並省略重複的說明。 <C-1 CMP製程之模擬方法及裝置〉 參照第10圖所示的CMP製程之模擬裝置3的構造，用第 9圖所示之流程圖，針對CMp製程的模擬方法做說明。 立如第10圖所示，CMP製程的模擬裝置3，從佔有率資料 記憶裝置10及高度分佈測定裝置2〇接收各個製程的佔有率
1254371
資料D1以及下地層之高度分佈與個 分佈之實測資料D2。 別製程的CMP前後高度 在CMP製程之模擬裝置2 ’在佔有率二維分佈計算部 資料做 '據Λ含ρΓ佔㈣資料D1的座標資料，將佔有率 DP(^ 半導=裝置2°所提供的實施CMP製程前後的 2體基板上的凹凸之南度分佈的實測資料D2，半 板上的凹凸狀態係作為三維分佈像，佔有率之二 ⑽與高度分佈的實測資料D2的網格未必—致。因此： 將網格調整成-致’在網格調整部312實施網格調整為 而且，網格調整部312的網格調整動作盥 網格調整部112相同，故省略其說明。 /、圖斤不的 藉由以上的調整動作，使佔有率 度分佈的實測資獅的網格一致有=;=像卯與高 ^ , 从 J相互做比較。 在步驟4 2的網格調整動作穿μ.你 ，(研磨前)實測資料 有率之=維分佈像DP提供予高度分佈計算部313。门 在咼度分佈計算部3 1 3，根據佔有率一 實施高度分佈之計算，而得到CMP製;〔刀佈像Dp而 度分佈資料DP1 (步驟S43卜而且，面的高 DP而算出高度分佈的方法先前已用第f佔有佈像 .# . 園及第6圖做論明， 故在此省略其說明。 不w 1又況乃， 然後，將CMP製程前之被加卫面高度分佈資辦"系連
1254371
五、發明說明（21) 同CMP製程前之實測資料D21提供相關係數計算部315中， 又，CMP製程後的實測資料亦同時提供給CMp像計算部 314 。 以下，針對CMP製程前的參數配合的動作做說明。 在相關係數計算部3 1 5，將實測資料D2 1與高度分佈資 料DPI做最小平方分析而算出相關係數（步驟S44)。而且， 步驟S44的分析動作與第1圖所示之步驟4的分析動作相 同，故省略其說明。 因此，在參數配合部3 1 6中，為了接近實測資料D22， 即為了使相關係數變大，改變步驟S43所設定的層積膜SFM 形成厚度d2。此為CMP製程前的參數配合其中之一。 接著，針對CMP製程後的參數配合的動作做說明。 在CMP像計算部314中，使用CMP製程前之被加工面的 高度分佈資料DPI與CMP製程所使用的研磨墊之楊氏模數及 彈性係數等力學參數，計算由CMP製程所得的研磨後之二 次元分佈資料，即CMP像。 以下’用第11圖及第1 2圖對C Μ P像的取得動作做說 在CMP像計算部314中，如第11圖所示，首先，在步驟 451中，根據CMP製程前之被加工面的高度分佈資料DPI， 計算研磨墊抵壓被加工面時的研磨墊形狀。 於此，對於CMP製程前之被加工面，研磨墊抵壓的狀 態以第12圖的模式表示。而且，在第12圖中，與第6圖的 構造相同者給予同一符號，省略重複的說明。
2108-5768.PF(Nl);Chentf.ptd 第27頁 1254371
、如第12圖所示，研磨墊pAD抵壓被加工面的狀態下， 區域R1與R2以及區域R2與”的邊界部分發生特徵的現象。 即，用各邊界的A點所表示的部分中，研磨墊pAD以大應力 接觸於層積膜SFM，層積膜的研磨較佳，在c點所表示的區 域中，研磨墊PAD成為從層積膜SFM浮起的狀態，應力變小 使層積膜SFM的研磨變成不易的狀態。 層積膜SFM之研磨前的高度分佈，即層積膜SFM的形狀 為佔有率之二維分佈與電路圖案pn &pT2之厚度d2的乘 積，研磨墊PAD的二維分佈像為逆傅立葉像與厚度d2的乘 積。 此處回到第11圖的說明。算出研磨墊凹凸之二維分佈 像（塾形狀）後，計算加於研磨墊的應力之二維分佈（步驟 S452)。 此處用第1 2圖對於加於研磨墊pAD的應力做說明。 如第1 2圖所示，研磨墊對被加工面抵壓的狀況下，在 各邊界的A點所示的部分中，研磨墊PAD以大應力接觸於層 積膜SFM ’在C點所表示的區域中，應力變小使層積膜“Μ 的研磨變成不易的狀態。 ' 如區域R1及R2 ’研磨墊PAD之變化量大的部分由於產 生大的應力，研磨得較快，相反在區域r 3未產生形變的部 分，以及在突出圖案與突出圖案間的區域，形變方向為反 方向的狀況下，應力為0，研磨不易。又，即使同樣大小 的突出圖案，應力與研磨速度視是否接近於成為支持物的 其他突出圖案而相異。 '
1254371 五、發明說明（23) 在步驟S452中，視磨墊PAD的媒仏工 努所而計算相展的兮笙 應力，算出應力的二維分佈像。 》异相吳的違等 而且，研磨墊PAD之應力的二唯八^^ 、、长刀佈像係根櫨屛藉胺 SFM的形狀與研磨墊PAD形狀（凹凸的一雄八a 像曰積膜 的一維分佈）的差而求 出。 即，從層積膜SFM之形狀資料扣除研磨墊pAD的形狀 料的值乘以揚式模數（彈性係數）’而得到研磨塾pAD的應、 力二維分佈像。 ^ 然後’在步驟S453中，根據研磨墊PAd之應力的二維 分佈像，算出研磨墊PAD之應力的二維分佈像。 將由研磨後之被加工面的高度、被加工面的材質、研 磨墊的材質、轉數等而定的研磨率（A/sec)，計算對象部 分中加於研磨塾的應力值（pascal)，以及研磨時間（sec) 相乘，而得計算部份的研磨量（A )，從研磨前被加工面之 計鼻對象部分的南度扣除研磨量。 在步驟S453中，應力最高的部分，即由於被加工面的 最突出部分之研磨率大的緣故，表現出基板平坦化的樣 態，而得研磨後被加工面之凹凸二維分佈資料DP3。 此處，回到第9圖及第1 〇圖的說明。上述二維分佈資 料DP3與CMP製程後之實測資料D22提供給相關係數計算部 315 〇 在相關係數計算部3 1 5中，實測資料D 2 2與二維分佈資 料DP3做最小平方分析而算出相關係數（步驟S46 )。而且， 步驟S46的分析動作與用第1圖說明的步驟S4的分析動作相
2108-5768-PF(Nl);Chentf.ptd 第29頁 1254371
同，故省略其說明。 用步驟S46所算出的相關係數作為指標 然後 ::(7=:使相關係數的平方接近最二二ίϊ μ H^設在具有某圖案之半導體基板（被加工面）上 形成膜的狀怨下，所形成腺用古译八欲 风膜用同度分佈測定裝置20測定 研磨後階段的高度分佈，所測定之結果為實測資料 D22。一方面，由計算求得的CMp製程後的被加工面、之 二維分佈資料為二維分佈資料1)153。 凸 因A，為了接近實測資料D22，pp為了使相關係 大’例如改變在步驟S453所設定的，由研磨墊的材質、 轉數等所決定的研磨率（A/sec)，在計算對象部分加於^ 磨墊的應力值（pascal)、研磨時間（sec)等的參數。、 在CMP製程後的參數配合其中之一。 … 〈C - 2效果〉 一就以上說明之第三實施型態之CMP製程的模擬方法及 模擬裝置而言，由於將CMP製程前後的實測資料與模擬資 料做比較而取得相關關係，使CMP製程前的參數調整與CMp 製程後的參數調整可明確地分離，而得到可考慮種種參數 的模擬裝置。 " 因此’即使變更製程條件及採用新規格裝置，可對應 做參數的微調整。 又，由於監測CMP製程後之實測資料D22以及藉由計算 所求得的CMP製程後的被加工面之凹凸二維分佈資料Dp3的
2108-5768-PF(Nl)；Chentf .ptd 第30頁 1254371
相關關係’可對研磨計算所使㈣研磨率、加於研磨塾的 應力值、研磨時間等的各種參數做驗證。 <D第四實施型態〉 、以I，針對本發明之第四實施型態之CMp製程的模擬 方法及模擬裝置做說明。而且，與表示於第1圖、第2圖的 構U相同的構造，給予相同的符號，並省略重複的說明。 <D-1 CMP製程之模擬方法及裝置〉 參照第14圖所示的CMP製程之模擬裝置4的構造，用第 1 3圖所示之流程圖，針對CMp製程的模擬方法做說明。
如第1 4圖所示，CMP製程的模擬裝置4，從佔有率資料 ^己憶裝置1 0及高度分佈測定裝置2 0接收各個製程的佔有率 資料D1以及下地層之高度分佈與個別製程的CMp前後高度 分佈之實測資料D3。 在佔有率二維分佈計算部4 11中，根據包含於佔有率 資料D1的座標資料，將佔有率資料做二次元展開，取得每 製程的佔有率之二維分佈像J)P (步驟S5丨）。 由高度分佈測定裝置20所提供的實施CMP製程前後的 半導體基板上的凹凸之高度分佈的實測資料D3，半導體基 板上的凹凸狀態係作為二維分佈像，佔有率之二維分佈像
DP與高度分佈的實測資料!)3的網格未必〆致。因此，為了 將網格調整成一致，在網格調整部4丨2實施網格調整（步驟 S52) 〇 藉由以上的調整動作，使佔有率之二維分佈像DP與高 度分佈的實測資料D3的網格一致，可相互做比較。
1254371 發明說明（26) 而且’網格調整部4 1 2的網格調整動作與第2圖所示的 網格調整部11 2相同，故省略其說明。 在步驟52的網格調整動作完畢後，網格調整後的[Μp 製程前（研磨前）實測資料係作為實測資料D31 ,將CMp製程 後（研磨後）貫測資料係作為實測資料D32並連同佔有率之 二維分佈像DP提供予高度分佈計算部4丨3。 在南度分佈計异部4 1 3，根據佔有率二維分佈像j)p而 實施高度分佈之計算，而得到CMp製程前之被加工面的高 度刀佈為料£^1 (步驟S53)。而且，根據佔有率二維分佈像
DP而算出高度分佈的方法先前已用第5圖及第6圖做說明， 故在此省略其說明。 然後，在實測資料加算部414將下地層之高度分佈資 料加算至CMP製程前之被加工面高度分佈資料Dpi中，而得 到包含下地層高度分佈資料的高度分佈資料Dpi S54) 〇 以下，針對CMP~製程前的參數配合的動作做說明。 在相關係數計异部416，將實測資料D31與高度分佈資 料DPH做最小平方分析而算出相關係數（步驟S55)。而、
且，步驟S55的分析動作與第1圖所示之步驟4的分析動作 相同，故省略其說明。 於此，假設在具有某圖 形成膜的狀怨下’所形成膜 體基板上形成上述膜後的高 2 0測定，所測定之結果為實 案之半導體基板（被加工面）上 的厚度成為配合參數，在半導 度分佈，用高度分佈測定裝置 測資料D 3 1。一方面，根據形
1254371 五、發明說明（27) 成上述膜的佔有率資料的計算值即為高度分佈資料DPI 1。 因此，為了接近實測資料D3 1，即為了使相關係數變 大，改變步驟S53所設定的層積膜SFM形成厚度d2(步驟 S58)。此為CMP製程前的參數配合其中之一。 接著，針對CMP製程後的參數配合的動作做說明。 在CMP像計算部41 5中，使用包含下地層高度分佈資料 的CMP製程前之被加工面的高度分佈資料Dpll，以及⑶？製 程所用的研磨墊之揚氏模數及彈性係數等力學參數，對由 CMP製程所得的研磨後之二維分佈資料Dp4做計算（步驟 S56)。而且，步驟S56之CMP像取得動作與說明第11圖與第 1 2圖的CMP像取得動作相同，故省略其說明。 之後’上述二維分資料DP4與CMP製程後的實測資料 D 3 2係給予相關係數計算部41 6。 在相關係數計算部41 6，實測資料D32與二維分資料 DP4做最小平方分析而算出相關係數（步驟S57)。而且，步 驟S57的分析動作與步驟S4的分析動作相同，故省略其. 明。 ’、w 然後’以在步驟S57所算出的相關係數作為指標，在 參數配合部41 7，為了使相關係數的平方接近最大值，而 進行參數配合（步驟S58)。 此處’假設在具有某圖案之半導體基板（被加工面）上 形成膜的狀態下’所形成膜用高度分佈測定裝置20測定 CMP研磨後階段的高度分佈，所測定之結果為實測資料 D32。一方面，由計算求得的CMp製程後的被加工面之凹凸
2108-5768-PF(Nl);Chentf.ptd 第33頁 1254371 五、發明說明（28) 二維分佈資料為二維分佈資料DP4。 因此’為了接近實測資料D32，即為了使相關係數變 大，例如改變在步驟S45 3 (第11圖）所設定的，由研磨墊的 材質、旋轉數等所決定的研磨率（A/sec)，在計算對象部 分加於研磨墊的應力值（pascal )、研磨時間（sec)等的參 數。此為在CMP製程後的參數配合其中之一。 <D-2 效果〉
就以上說明之第二實施型態之CMP製程的模擬方法及 模擬裝置而言，由於將CMP製程前後的實測資料與模擬資 料做比較而取得相關關係，使CMP製程前的參數調整與cmp 製程後的參數調整可明確地分離，而得到可考慮種種來數 的模擬裝置。 ^ 因此，即使變更製程條件及採用新規格裝置，可對麻 做參數的微調整。 ~ 又，由於監測CMP製程後之實測資料D22以及藉由計管 所求得的CMP製程後的被加工面之凹凸二維分佈資料Dp°3二 相關關係，可對研磨計算所使用的研磨率、加於m 、 ">7;所磨塾的 應力值、研磨時間等的各種參數做驗證。
又，由於將個別製程的下地層高度分佈的實測資 入於佔有率資料中，可考慮先前製程的影響， 奋1二加 具有層積構造之半導體裝置製造的模擬。 發明之效果 本發明之申請專利範圍第1項之模擬梦署由 衣罝中，化學機
1254371 五、發明說明（29) ------ 械研磨製程前之半導體基板上的凹凸二維分佈的第一計算 資料，與化學機械研磨製程前的半導體上之凹凸分佈的第 一實測資料做比較而進行參數配合，化學機械研磨製程後 之半導體基板上的凹凸二維分佈的第二計算資料，與化學 機械研磨製程後的半導體上之凹凸分佈的第二實測資料做 比較而進行參數配合，因此化學機械研磨製程前的參數調 整與化學機械研磨製程後的參數調整可明確地分離，而得 到可考慮種種參數的模擬裝置。因此，即使變更製程條件 及採用新規袼裝置，可對應做參數的微調整。 ”
1254371 圖式簡單說明 第1圖為本發明第一實施变態中，說明CMp製程之模擬 方法的流程圖。 第2圖為本發明第一實施贺態中，說明CMP製程之模擬 裝置構造的方塊圖。 第3(a)、圖至第3(c)圖為説明參數調整動作的示意圖。 第4圖為說明參數調整動作的流程圖。 第5圖為佔有率與加工面凹凸高度之關係的說明圖。 第6圖為佔有率與加工面凹凸高度之關係的說明圖。 第7圖為本發明第二實施蜇態中，說明CMP製程之模擬 方法的流程圖。 第8圖為本發明第二實施型態中，說明CMp製程之模擬 裝置構造的方塊圖。 ' 第9圖為本發明第三實施型態中，說明CMP製程之模擬 方法的流程圖。 ' 第1 0圖為本發明第三實施型態中，說明CMP製程之模 擬裝置構造的方塊圖。 ' 第11圖為說明取得CMP像的流程圖。 a第1 2圖表示研磨墊抵壓於CMP製程前之被加工面的狀 態圖。 說明CMP製程之模 說明CMP製程之模
第1 3圖為本發明势 w Μ第四實施型態中 擬方法的流程圖。 第四實施型態中 第1 4圖為本發曰月 擬裝置構造的方塊_
2108-5768-PF(Nl);Chentf.ptd 第36頁 1254371 圖式簡單說明 符號說明 1〜 模擬裝置； 2〜 模擬 裝 置 3〜 模擬裝置； 模擬 裝 置 1 10， -佔有率資料記憶裝置 ；20 - -高度分佈測定裝置 112 〜網格調整部； 113 〜高 度 分 佈 計 算 部； 114 〜傅立葉計算部； 115 間 過 濾、 部 116 〜逆傅立葉計算部； 117 〜高 度 分 佈 計 算 部； 118 〜相關係數計算部； 119 〜參 數 配 合 部 212 〜網格調整部； 213 〜高 度 分 佈 計 算 部； 214 〜實測資料加算部； 215 〜傅 立 葉 計 算 部 f 216 〜空間過濾部； 217 〜逆 傅 立 葉 計 算 部； 218 〜高度分佈計算部； 219 〜實 測 資 料 加 算 部； 220 〜相關係數計算部； 221 〜參 數 配 合 部 312 〜網格調整部； 313 〜高 度 分 佈 計 算 部； 314 〜CMP像計算部； 315 〜相 關 係 數 計 算 部； 316 〜參數配合部； 412 〜網 格 調 整 部 413 〜高度分佈計算部； 414 〜實 測 資 料 加 算 部; 415 〜CMP像計算部； 416 〜相 關 係 數 計 算 部； 417 〜參數配合部； D1 - 1佔有率資料I D2〜實測資料； D31 〜實 測 資 料 DP - -佔有率之二維分佈像 ；D32 〜實 測 資 料 D21 〜實測資料； DPI 〜高 度 分 佈 資 料 ， DPI 1〜高度分佈資料； DP2 〜高 度 分 佈 資 料 1 DP21〜高度分佈資料； F 傅立 葉 像
2108-5768-PF(Nl);Chenif.ptd 第37頁 1254371 圖式簡單說明
R〜 逆傅 立葉 像； PAD， -研 磨 墊； PT1 〜單 一電 路圖 案 ， PT2 - -複 數 電路圖案； SB - -半導體基板 SFM - -層 積 膜； R1 ’ ‘ R2 ’ 、R3 - ^區域， ) DPX 〜佔 有率 之二 維 分 佈 像 j 111 〜佔 有率 二維 分 佈 計 算 部； 211 〜佔 有率 二維 分 佈 計 算 部； 311 〜佔 有率 二維 分 佈 計 算 部； 411 〜佔 有率 二維 分 佈 計 算 部。 2108-5768-PF(Nl);Chentf.ptd 第38頁

Claims (1)

1254371 ---^案號921〗敗 六、申請專利範圍 —一〜一 喊製程Φ種核擬裝置，其係依據包含半導體裝置之圖案形 率資料，Γ如派圖秦之举 研磨f浐以i f應於上述圖案形成製程所實施的化學機械 之前後分別測定、上述半導體基板上之凹凸高度 學研磨ir及第二實測資料’執行半導體基板平坦化的化 子研磨製程之模擬，其包括·· 述化；部’其根據上述佔有率資料1算對於上 予栈械研磨珂之上述半導體基板上之凹^上 的第一計算資料； 的一維分佈 化组第—計算部’其根據上述佔有率資斜而斗— 化子機械研磨製程後之上上之=异出上述 布的第二計算資料；圯牛¥體基板上之凹凸的二維分 參數配合部’其將今裳士士瞀 測資料相比，菸由I丨Ξ弟s十异_貝料與上述之第一實 邳比错由取小平方分析求出第一相 只 上述弟一相關係數的平 β糸數，為使 時，，將該第二計算參數配合之同 最小平方分析求得第二：關：弟：：測育料相比’藉由 之平方成為最大而做參數配二。’、’、彳上述第二相關係數 之乂 ΐ申請專利範圍第1項°所述之模擬裝置，η 之杈擬裝置包括·· 保聚衮置，其中上述 佔有===一維分佈計算部，接收上述佔有率資料 佔有率根據座標資料做二 百羊貝枓，將該 輸出； 一維展開而作為佔有率二維分佈像 苐一尚度分佈計曾加 ° ，其係作為該第一計算部，對於 2108-5768-PFl(Nl).ptc 第39頁 1254371 安占 曰 修正一 ----案號 9211Q213 六、申請專利範圍 佔有率之二維分佈像之各部分的佔有率，藉由對上 "有率之二雄分佈像上所層積的層積獏厚度做演算而得 上述第一計算資料； 傅立葉計算部，對於上述佔有率之二維分佈像做傅立 :、轉換（Fourier Transformation)而輸出二維的傅立葉 像； 空間過濾部，對於上述二維之傅立葉像，藉由僅通過 既定空間頻率之成分而做空間過濾處理； 一圯傅立葉計算部，對於實施上述空間過濾處理之上述 了維之傅立葉像，實施逆傅立葉轉換而輪出二維之逆傅立 葉像， 、、一高度分佈計算部，其係作為該第二計算部，對於在上 述二維之逆傅立葉像之各部分之佔有率，藉由對上述佔有 率之一維为佈像上所層積的層積膜厚度做演算而得上 二計算資料。 ^ ^ 3·如申請專利範圍第2項所述之模擬裝置，其中上 之模擬裝置更具有第一及第二實測資料加算部，接收 述加工f案形成前做敎、針對上述加工圖案之下地芦之 凹凸的兩度分佈的第三實測資料；在上述第一及第二二 二貝料，分別對上述第三實測資料做加算。 4·如申請專利範圍述之模擬 之模擬裝置包括： ”中上述 佔有率二維分佈計算部，接收上述佔有 上述佔有率資料，將該佔有率根據座標資料做二=展 國 第40頁 2108-5768-PFl(Nl).ptc 案號 9211Q912 曰 1254371 修正 六、申請專利範圍 作為佔有率二維分佈像輸出； 高度分計算、，部，善過 述佔有率之二維分佈像之各部分的佔有率，藉由對上述佔 有率之二維分佈像上所層積的層積膜厚度做演算而得上述 第一計算資料； CMΡ計算部，其係作為該第二計算部，根據上述第一 什异貧料’計算出在上述層積膜之上述化學機械研磨製程 中所使用的研磨墊壓抵於上述層積膜的狀態之二維分佈 像；根據上述研磨墊之二維分佈像，計算出施加於上述研 f塾的應力之二維分佈像；根據上述應力之二維分佈，計 异出上述層積膜之研磨後的凹凸二維分佈像而得到上 二計算資料。 ^ 5.如申睛專利範圍第4項所述之模擬裝置，其中上 之杈擬裝置更接收在上述之加工圖案成形前做測定，針’對 =述加工圖案之下地層之凹凸的高度分佈之第三實測資、 =括：測資料加算部，在上述第一計算資料 异上述第二實測資料。 力口 6·如申請專利範圍第2或4項 括網格調整部，將上沭楚货唆4:犋鞭衷置，其更包 人 … 述弟一及第二之實測資料的絪捻 合於上述佔有率之- _八& # 才，適 巧干 < 一維分佈像之網格而作取樣。 乂 7·如申印專利範圍第3或5項所述之模擬 括網格調整部，上述第一、 置其更包 適合於上述佔有率之-及第二員测資料的網格， β千艾一維分佈像之網格而作取樣。 2108-5768-PFl(Nl).ptc 第41頁
TW092119213A 2003-02-25 2003-07-15 Simulator TWI254371B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003047078A JP4266668B2 (ja) 2003-02-25 2003-02-25 シミュレーション装置

Publications (2)

Publication Number Publication Date
TW200416858A TW200416858A (en) 2004-09-01
TWI254371B true TWI254371B (en) 2006-05-01

Family

ID=32866559

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092119213A TWI254371B (en) 2003-02-25 2003-07-15 Simulator

Country Status (6)

Country Link
US (1) US7363207B2 (zh)
JP (1) JP4266668B2 (zh)
KR (1) KR100580022B1 (zh)
CN (1) CN1306563C (zh)
DE (1) DE10345194A1 (zh)
TW (1) TWI254371B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7991216B2 (en) 2007-06-15 2011-08-02 National Taiwan University Of Science And Technology Method of analyzing effective polishing frequency and number of polishing times on polishing pads having different patterns and profiles

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8136168B2 (en) * 2006-05-15 2012-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for design-for-manufacturability data encryption
US8336002B2 (en) * 2006-05-15 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. IC design flow enhancement with CMP simulation
US7685558B2 (en) * 2006-05-15 2010-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for detection and scoring of hot spots in a design layout
US7805692B2 (en) * 2006-05-15 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for local hot spot fixing
US20070266360A1 (en) * 2006-05-15 2007-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Metal Thickness Simulation for Improving RC Extraction Accuracy
US7954072B2 (en) * 2006-05-15 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Model import for electronic design automation
US7725861B2 (en) * 2006-05-15 2010-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method, apparatus, and system for LPC hot spot fix
JP5087864B2 (ja) * 2006-06-21 2012-12-05 富士通株式会社 膜厚予測プログラム、記録媒体、膜厚予測装置および膜厚予測方法
KR100827442B1 (ko) 2006-09-22 2008-05-06 삼성전자주식회사 공정 관리 방법 및 공정 관리 시스템
KR100827698B1 (ko) * 2006-11-21 2008-05-07 삼성전자주식회사 씨엠피의 공정 수행을 위한 셋업 방법 및 장치
US7904844B2 (en) * 2007-03-30 2011-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. System, method, and computer program product for matching cell layout of an integrated circuit design
US7788612B2 (en) * 2007-03-30 2010-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. System, method, and computer program product for matching cell layout of an integrated circuit design
US7974728B2 (en) * 2007-05-04 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. System for extraction of key process parameters from fault detection classification to enable wafer prediction
US8145337B2 (en) * 2007-05-04 2012-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methodology to enable wafer result prediction of semiconductor wafer batch processing equipment
US7783999B2 (en) * 2008-01-18 2010-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical parameter extraction for integrated circuit design
US8037575B2 (en) * 2008-02-28 2011-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for shape and timing equivalent dimension extraction
JP4561904B2 (ja) * 2008-08-07 2010-10-13 ソニー株式会社 膜厚予測方法、レイアウト設計方法、露光用マスクのマスクパターン設計方法、及び、半導体集積回路の作製方法
US8001494B2 (en) * 2008-10-13 2011-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Table-based DFM for accurate post-layout analysis
JP5262663B2 (ja) * 2008-12-11 2013-08-14 富士通株式会社 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム
US8806386B2 (en) * 2009-11-25 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Customized patterning modulation and optimization
US8745554B2 (en) * 2009-12-28 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Practical approach to layout migration
US8918745B2 (en) * 2013-03-14 2014-12-23 Globalfoundries Inc. Stitch insertion for reducing color density differences in double patterning technology (DPT)
CN104123428B (zh) * 2014-08-14 2017-08-11 中国科学院微电子研究所 Cmp工艺仿真方法及其仿真系统
CN106294936B (zh) * 2016-07-28 2019-10-22 上海华力微电子有限公司 一种化学机械研磨模拟方法
JP6959831B2 (ja) * 2017-08-31 2021-11-05 株式会社日立製作所 計算機、処理の制御パラメータの決定方法、代用試料、計測システム、及び計測方法
CN112331561B (zh) * 2020-11-20 2024-04-26 上海华力集成电路制造有限公司 提高化学机械研磨良率的方法
CN115771102B (zh) * 2022-11-30 2024-02-27 大连理工大学 一种应用于双面研磨工艺的数字孪生系统

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247206A (ja) 1997-03-04 1998-09-14 Hitachi Ltd 半導体集積回路装置の設計方法および設計装置
WO1999025520A1 (en) 1997-11-18 1999-05-27 Speedfam-Ipec Corporation Method and apparatus for modeling a chemical mechanical polishing process
EP1090329A4 (en) * 1998-04-30 2002-09-25 Nikon Corp ALIGNMENT SIMULATION
US6169931B1 (en) * 1998-07-29 2001-01-02 Southwest Research Institute Method and system for modeling, predicting and optimizing chemical mechanical polishing pad wear and extending pad life
KR100297732B1 (ko) * 1999-06-21 2001-11-01 윤종용 반도체 소자의 소정 물질층의 패턴밀도를 구하는 방법 및 이를 이용한 화학기계적 연마의 시뮬레이션 방법
FR2810915B1 (fr) 2000-07-03 2002-10-04 St Microelectronics Sa Procede de determination de la duree de polissage de la surface d'une plaquette de circuits integres
JP3990981B2 (ja) * 2000-12-15 2007-10-17 ケイエルエイ−テンコー コーポレイション 基板を検査するための方法及び装置
DE10065380B4 (de) * 2000-12-27 2006-05-18 Infineon Technologies Ag Verfahren zur Charakterisierung und Simulation eines chemisch-mechanischen Polier-Prozesses
DE10136742A1 (de) 2001-07-27 2003-02-13 Infineon Technologies Ag Verfahren zum Charakterisieren der Planarisierungseigenschaften einer Verbrauchsmittelkombination in einem chemisch-mechanischen Polierprozeß, Simulationsverfahren und Polierverfahren
JP4876345B2 (ja) * 2001-08-22 2012-02-15 株式会社ニコン シミュレーション方法及び装置、並びに、これを用いた研磨方法及び装置
US7030997B2 (en) * 2001-09-11 2006-04-18 The Regents Of The University Of California Characterizing aberrations in an imaging lens and applications to visual testing and integrated circuit mask analysis
JP3790966B2 (ja) * 2002-05-01 2006-06-28 株式会社ルネサステクノロジ 半導体素子表面の検査方法および検査装置
US20040005769A1 (en) * 2002-07-03 2004-01-08 Cabot Microelectronics Corp. Method and apparatus for endpoint detection
US6711732B1 (en) * 2002-07-26 2004-03-23 Taiwan Semiconductor Manufacturing Company Full sized scattering bar alt-PSM technique for IC manufacturing in sub-resolution era

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7991216B2 (en) 2007-06-15 2011-08-02 National Taiwan University Of Science And Technology Method of analyzing effective polishing frequency and number of polishing times on polishing pads having different patterns and profiles

Also Published As

Publication number Publication date
CN1306563C (zh) 2007-03-21
US7363207B2 (en) 2008-04-22
JP2004259830A (ja) 2004-09-16
US20040167755A1 (en) 2004-08-26
KR100580022B1 (ko) 2006-05-12
TW200416858A (en) 2004-09-01
JP4266668B2 (ja) 2009-05-20
CN1525537A (zh) 2004-09-01
KR20040076568A (ko) 2004-09-01
DE10345194A1 (de) 2004-09-16

Similar Documents

Publication Publication Date Title
TWI254371B (en) Simulator
TW202025235A (zh) 基於半導體晶圓局部變形判定之全域晶圓變形的改善
JP6509212B2 (ja) プロセス誘起による歪みの予測、ならびにオーバーレイ誤差のフィードフォワード及びフィードバック修正
KR101860251B1 (ko) 평탄화를 위해 기판을 패터닝하는 방법
CN102520578B (zh) 测试光掩模板及其应用
TWI750446B (zh) 覆板及其使用方法
TW200407968A (en) Substrate topography compensation at mask design: 3D OPC topography anchored
TW200532768A (en) Rectangular contact lithography for circuit performance improvement
DE102013001962A1 (de) Lithographieprozess
TW201708932A (zh) 積體電路設計製造方法以及積體電路設計系統
TW200903585A (en) Parameter adjustment method, semiconductor device manufacturing method, and recording medium
KR101487590B1 (ko) 스캐너 오버레이 정정 시스템 및 방법
TW200539311A (en) Method utilizing compensation features in semiconductor processing
TWI224360B (en) Mask data processor
JP4319342B2 (ja) 半導体装置の伝導配線マスクの製造方法
CN110568726B (zh) 一种曝光聚焦补偿方法
JP7118928B2 (ja) 半導体ウエハの局所的歪みの特定に基づく全体的ウエハ歪みの改善
Yu et al. A two-dimensional low pass filter model for die-level topography variation resulting from chemical mechanical polishing of ILD films
JP4562374B2 (ja) 転写用マスクデータ補正装置
Stobert et al. Model-based correction for local stress-induced overlay errors
TW293925B (en) The designed method of active layer mask with dummy pattern
TW498425B (en) Method for measuring horizontal slant of image field
Mileham et al. Study of correlation between overlay and displacement measured by coherent gradient sensing (CGS) interferometry
JP2008046245A (ja) マスクデータ補正方法および補正装置
KR100561048B1 (ko) 3차원 금속 구조체의 형성 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees