JP7118928B2 - 半導体ウエハの局所的歪みの特定に基づく全体的ウエハ歪みの改善 - Google Patents
半導体ウエハの局所的歪みの特定に基づく全体的ウエハ歪みの改善 Download PDFInfo
- Publication number
- JP7118928B2 JP7118928B2 JP2019143000A JP2019143000A JP7118928B2 JP 7118928 B2 JP7118928 B2 JP 7118928B2 JP 2019143000 A JP2019143000 A JP 2019143000A JP 2019143000 A JP2019143000 A JP 2019143000A JP 7118928 B2 JP7118928 B2 JP 7118928B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor wafer
- distortion
- pattern
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 98
- 235000012431 wafers Nutrition 0.000 title description 224
- 238000000034 method Methods 0.000 claims description 73
- 230000006872 improvement Effects 0.000 claims description 20
- 230000000694 effects Effects 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000004364 calculation method Methods 0.000 claims description 3
- 238000013507 mapping Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 38
- 230000008569 process Effects 0.000 description 33
- 239000010408 film Substances 0.000 description 32
- 239000010410 layer Substances 0.000 description 23
- 238000012937 correction Methods 0.000 description 20
- 238000004088 simulation Methods 0.000 description 16
- 239000012528 membrane Substances 0.000 description 12
- 238000005259 measurement Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 8
- 230000009471 action Effects 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000005457 optimization Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000007620 mathematical function Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000000246 remedial effect Effects 0.000 description 2
- 238000005067 remediation Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 240000004282 Grewia occidentalis Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005489 elastic deformation Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012916 structural analysis Methods 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 210000003813 thumb Anatomy 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T5/00—Image enhancement or restoration
- G06T5/80—Geometric correction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
本出願は、2016年9月5日に出願された米国仮特許出願第62/383,549号、2017年9月5日に出願された米国非仮特許出願第15/695,966号、及び2018年8月3日に出願された米国非仮特許出願第16/054,725号に関連し、それらの優先権を主張するものであり、これらの内容全体を参照により本明細書に組み入れる。
本明細書に開示されているのは、半導体ウエハの局所的歪みの特定に基づく全体的ウエハ歪みの改善(例えば、補正)に関連する技術である。ここで、歪みは、面外歪み(OPD)又は面内歪み(IPD)のいずれかである。この歪みに対する基準面は、推定上平坦な(presumptively flat)半導体ウエハの表面によって共有される面に基づいている。
idealized film stress)の高度に詳細な物理モデルである。これは、例えば、有限要素解析(FEA)のための有限要素法を使用する有限要素(FE)モデルを使用することによって達成することができる。
第1項は膜応力による面内伸展(stretching)を表し、第2項は膜応力による屈曲(bending)を表す。この式により、測定されたウエハ湾曲(ウエハ形状データの一例)をIPDに変換することができる。
ここで、σf及びhfはそれぞれ、膜応力及び膜厚であり、Es、νs,hsは、それぞれ、基板のヤング率、ポアソン比及び厚さであり、及び、κは、ウエハの変形された曲率(the deformed curvature)である。曲率κは、ウエハ形状の二次微分をとることによって得ることができ、κ=
これらは、使用され得るプレート理論方程式(the plate theory equations)の例である。かかる方程式を用いれば、不均一膜応力を局所的曲率∇2wに関連付けることができる。測定したウエハ湾曲を用いてこの方程式を解くと、曲率法の背面補正パターンが得られる。
上記の例示的な実施の説明では、説明の目的で、具体的な数、材料、構成、及び他の詳細は、特許請求の範囲に記載されているように、本発明をより良く説明するために記載されている。しかしながら、特許請求の範囲に記載された発明が、本明細書に記載された例示的なものとは異なる詳細を使用して実施され得ることは、当業者に明らかであろう。他の例では、例示的な実施形態の説明を明確にするために、周知の特徴が省略又は簡略化される。本発明者らは、説明された例示的な実施形態が主な実施例であることを意図している。本発明者らは、これらの例示的な実施形態が添付の特許請求の範囲の範囲を制限することを意図していない。むしろ、発明者らは、特許請求の範囲に記載された発明が、他の、現在又は将来の技術と共に、他の方法で実施されることも想定している。
Claims (19)
- 半導体ウエハの形状データを取得するステップであって、前記形状データは前記半導体ウエハの全体的歪みを表す、ステップと、
取得された前記形状データに基づいて、前記半導体ウエハの、グリッド状に離散化された複数のピクセルのそれぞれの局所的歪みを特定するステップと、
前記複数のピクセルの各々の特定された局所的歪みを生成し、かつ前記半導体ウエハの前記全体的歪みに寄与する、各ピクセルにおける1つ以上の力を推定するステップと、
前記離散化された複数のピクセルのそれぞれについて、各ピクセルについて推定された前記力を使用して、背面層の改善パターンを生成するステップであって、前記改善パターンは、前記半導体ウエハの背面の対応する離散化されたピクセルに適用されるときに、前記半導体ウエハの全体的歪みを改善する、ステップと、
を含み、
前記各ピクセルにおける1つ以上の力を推定するステップは、
ピクセル上の力であって、そのピクセルの局所的歪みを再現し、全体的歪みに寄与する力をモデリングするステップと、
各ピクセルについて一つ以上の力の最適値が見つかるまで、力を変化させながら前記モデリングを繰り返し行うステップと、
前記一つ以上の力の最適化された値をそのピクセルに割り当てるステップと、を含む、
方法。 - 前記半導体ウエハの前記背面に前記背面層を適用するステップであって、前記背面層は生成された前記改善パターンにしたがってパターン化されている、ステップをさらに含む、
請求項1記載の方法。 - 前記改善パターンを生成するステップは、
前記改善パターンを保存するステップと、
前記改善パターンの画像を保存するステップ、又は、
生成された前記改善パターンを使用して、前記半導体ウエハの前記背面に前記背面層を適用するようにツールに指示する命令を生成するステップ、又は、
前記半導体ウエハに適用される前記背面層に対する前記改善パターンの寸法を特定するステップ、又は、
前記半導体ウエハの前記背面に適用されるべき前記背面層の寸法及び/又は組成を特定するステップと、を含む
請求項1記載の方法。 - 前記全体的歪みは、前記半導体ウエハの実質的部分にわたって現れるウエハの歪みを含む、
請求項1記載の方法。 - 前記局所的歪みは、前記半導体ウエハの非実質的部分の上に現れる歪みを含む、
請求項1記載の方法。 - 前記全体的歪み及び/又は前記局所的歪みは、面外歪み及び/又は面内歪みを含む、
請求項1記載の方法。 - 前記半導体ウエハの前面上の1つ以上のパターンのオーバレイ誤差への、前記改善パターンの影響を特定するステップであって、前記前面は、前記半導体ウエハの前記背面の反対側にある、ステップと、
前記半導体ウエハの製造プロセスで使用される他のツールへ、前記改善パターンの前記影響をフィードフォワードするステップと、を含む、
請求項1記載の方法。 - 前記局所的歪みを特定するステップは、
前記半導体ウエハ上に前記複数の離散化されたピクセルをマッピングするステップであって、各複数の離散化されたピクセルは前記半導体ウエハの1つの領域にマッピングされている、ステップと、
前記複数の離散化されたピクセルのそれぞれについて、そのピクセルについての歪みの振幅を表す局所的歪みの値を計算するステップと、を含む、
請求項1記載の方法。 - 前記グリッドは、デカルトグリッド、直線グリッド、曲線グリッド、又は構造化グリッドである、
請求項1記載の方法。 - 生成された前記改善パターンが、前記半導体ウエハの背面の対応する離散化されたピクセルに適用される場合、
前記改善パターンは前記半導体ウエハの前記局所的歪みを改善する、ステップを含む、
請求項1記載の方法。 - 前記改善パターンを生成するステップは、
生成された前記改善パターンに基づいてカバレッジレイアウトを生成するステップであって、カバレッジレイアウトの各ピクセルはカバレッジライブラリ内のデジタルパターンに基づく、ステップを含む、
請求項1記載の方法。 - 実行時にコンピュータ装置のプロセッサに請求項1に記載の方法を実行させる命令を含む、プログラム。
- 半導体ウエハの形状データを取得するウエハ形状測定部であって、前記形状データは前記半導体ウエハの全体的歪みを表す、ウエハ形状測定部と、
少なくとも部分的に取得された前記形状データに基づいて、前記半導体ウエハの、グリッド状に離散化された複数のピクセルの各々の局所的歪みを特定するためのウエハシミュレータと、
前記複数のピクセルの各々の特定された局所的歪みを生成し、かつ前記半導体ウエハの前記全体的歪みに寄与する、各ピクセルにおける1つ以上の力を推定するための応力推定部と、
前記離散化された複数のピクセルのそれぞれについて、各ピクセルについて推定された前記力を使用して、半導体ウエハの背面の対応する離散化されたピクセルに適用されるときに、前記半導体ウエハの全体的歪みを改善する背面層の改善パターンを生成するための背面パターン生成部と、
を有し、
前記各ピクセルにおける1つ以上の力を推定するための応力推定部は、
ピクセル上の力であって、そのピクセルの局所的歪みを再現し、全体的歪みに寄与する力をモデリングし、
各ピクセルについて一つ以上の力の最適値が見つかるまで、力を変化させながら前記モデリングを繰り返し行い、
前記一つ以上の力の最適化された値をそのピクセルに割り当てる、ように構成されている、
システム。 - 前記半導体ウエハの前記背面に前記背面層を適用する背面パターン構成要素をさらに有し、前記背面層は生成された前記改善パターンにしたがってパターン化されている、
請求項13記載のシステム。 - 前記背面パターン生成部による前記生成は、
改善パターンの保存と、
前記改善パターンの画像の保存、又は、
生成された前記改善パターンを使用して、前記半導体ウエハの前記背面に前記背面層を適用するようにツールに指示する命令の生成、又は、
前記半導体ウエハに適用される背面層のための改善パターンの寸法の特定、又は、
前記半導体ウエハの前記背面に適用されるべき前記背面層の寸法及び/又は組成の特定と、を含む、
請求項13記載のシステム。 - 前記局所的歪みの特定は、
前記半導体ウエハ上への前記複数の離散化されたピクセルのマップを生成し、各複数の離散化されたピクセルは前記半導体ウエハの1つの領域にマッピングされていることと、
前記複数の離散化されたピクセルの各々について、そのピクセルについての歪みの振幅を表す局所的歪みの値を計算することと、を含む、
請求項13記載のシステム。 - 半導体ウエハの形状データを取得するステップであって、前記形状データは前記半導体ウエハの全体的歪みを表す、ステップと、
前記半導体ウエハの等二軸ウエハ応力を計算するステップであって、前記計算は取得された前記形状データに基づいて行われる、ステップと、
前記半導体ウエハの初期カスタムパラメータを取得するステップと、
計算された前記等二軸ウエハ応力及び取得された前記初期カスタムパラメータのうちの少なくとも一部に基づいてウエハ歪みを計算するステップと、
取得された前記形状データと計算されたウエハ形状との間の差異として、残差ウエハ形状を特定するステップと、
残差ウエハ形状又はウエハ歪み又はこれらの両方を低減するために、カスタムパラメータを更新するステップと、
異なるカスタムパラメータで、ウエハ形状の計算と残差ウエハ形状の特定とを繰り返すことにより、プレート理論方程式の解を最適化するステップと、
前記解に少なくとも部分的に基づいて、改善パターンを生成するステップであって、前記改善パターンは前記半導体ウエハの歪みを改善することができ、前記半導体ウエハの背面に適用されたときに、前記半導体ウエハの歪みを改善する、ステップと、
を含む、方法。 - 前記カスタムパラメータは、背面層の数、膜特性、カバレッジ境界及びピクセルサイズからなる群から選択される、
請求項17記載の方法。 - 前記解の最適化は、少なくとも部分的に、所定の範囲内に収まる前記半導体ウエハの1つ以上の測定基準に基づいている、
請求項17記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/054725 | 2018-08-03 | ||
US16/054,725 US10622233B2 (en) | 2016-09-05 | 2018-08-03 | Amelioration of global wafer distortion based on determination of localized distortions of a semiconductor wafer |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2020021076A JP2020021076A (ja) | 2020-02-06 |
JP2020021076A5 JP2020021076A5 (ja) | 2021-10-21 |
JP7118928B2 true JP7118928B2 (ja) | 2022-08-16 |
Family
ID=69487426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019143000A Active JP7118928B2 (ja) | 2018-08-03 | 2019-08-02 | 半導体ウエハの局所的歪みの特定に基づく全体的ウエハ歪みの改善 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7118928B2 (ja) |
KR (1) | KR102558635B1 (ja) |
CN (1) | CN110807273B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112585540B (zh) * | 2018-08-22 | 2024-09-17 | Asml荷兰有限公司 | 量测设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015504170A (ja) | 2012-01-18 | 2015-02-05 | ユニヴェルシタ・デグリ・ストゥディ・ローマ・トレ | 材料のポアソン比および残留応力を測定するための方法 |
JP2016538717A (ja) | 2013-10-29 | 2016-12-08 | ケーエルエー−テンカー コーポレイション | プロセス誘起による歪みの予測、ならびにオーバーレイ誤差のフィードフォワード及びフィードバック修正 |
JP2017122716A (ja) | 2015-12-07 | 2017-07-13 | ウルトラテック インク | Cgs干渉分光法を用いた処理制御のためにプロセス誘導ウエハ形状を特徴化するシステムおよび方法 |
JP2018041080A (ja) | 2016-09-05 | 2018-03-15 | 東京エレクトロン株式会社 | 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL275027A (ja) * | 1961-03-09 | |||
EP1089328A1 (en) | 1999-09-29 | 2001-04-04 | Infineon Technologies AG | Method for manufacturing of a semiconductor device |
US9158209B2 (en) | 2012-10-19 | 2015-10-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of overlay prediction |
US9269607B2 (en) | 2014-06-17 | 2016-02-23 | Globalfoundries Inc. | Wafer stress control with backside patterning |
US10377665B2 (en) * | 2015-11-19 | 2019-08-13 | Varian Semiconductor Equipment Associates, Inc. | Modifying bulk properties of a glass substrate |
US9466538B1 (en) * | 2015-11-25 | 2016-10-11 | Globalfoundries Inc. | Method to achieve ultra-high chip-to-chip alignment accuracy for wafer-to-wafer bonding process |
WO2018072961A1 (en) * | 2016-10-17 | 2018-04-26 | Asml Netherlands B.V. | A processing apparatus and a method for correcting a parameter variation across a substrate |
-
2019
- 2019-08-02 JP JP2019143000A patent/JP7118928B2/ja active Active
- 2019-08-02 KR KR1020190094412A patent/KR102558635B1/ko active IP Right Grant
- 2019-08-02 CN CN201910711753.6A patent/CN110807273B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015504170A (ja) | 2012-01-18 | 2015-02-05 | ユニヴェルシタ・デグリ・ストゥディ・ローマ・トレ | 材料のポアソン比および残留応力を測定するための方法 |
JP2016538717A (ja) | 2013-10-29 | 2016-12-08 | ケーエルエー−テンカー コーポレイション | プロセス誘起による歪みの予測、ならびにオーバーレイ誤差のフィードフォワード及びフィードバック修正 |
JP2017122716A (ja) | 2015-12-07 | 2017-07-13 | ウルトラテック インク | Cgs干渉分光法を用いた処理制御のためにプロセス誘導ウエハ形状を特徴化するシステムおよび方法 |
JP2018041080A (ja) | 2016-09-05 | 2018-03-15 | 東京エレクトロン株式会社 | 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング |
Also Published As
Publication number | Publication date |
---|---|
CN110807273B (zh) | 2024-05-14 |
JP2020021076A (ja) | 2020-02-06 |
CN110807273A (zh) | 2020-02-18 |
KR20200015426A (ko) | 2020-02-12 |
KR102558635B1 (ko) | 2023-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI790391B (zh) | 基於半導體晶圓局部變形判定之全域晶圓變形的改善 | |
US11761880B2 (en) | Process-induced distortion prediction and feedforward and feedback correction of overlay errors | |
TWI573215B (zh) | 模擬由於半導體晶圓固持之平面內失真之基於有限元素模型的預測之系統及方法 | |
EP2526409B1 (en) | Site based quantification of substrate topography and its relation to lithography defocus and overlay | |
KR102460056B1 (ko) | Cgs 간섭측정을 이용한 공정 제어를 위해 공정-유도된 웨이퍼 형상을 특징짓는 시스템 및 방법 | |
JP2010529659A (ja) | 応力ならびにオーバーレイのフィードフォーワード、及び/または、フィードバック・リソグラフィック・プロセス制御 | |
CN113406859B (zh) | 光学邻近修正模型的建模方法 | |
JP2004118194A (ja) | マスク設計における基板トポグラフィ補償:アンカー付きトポグラフィによる3dopc | |
KR20040076568A (ko) | 시뮬레이션 장치 | |
WO2007013884A2 (en) | Determining film stress from substrate shape using finite element procedures | |
JP2011159764A (ja) | パターン形成方法、レジスト塗布分布算出装置及びレジスト塗布分布算出プログラム | |
JP7118928B2 (ja) | 半導体ウエハの局所的歪みの特定に基づく全体的ウエハ歪みの改善 | |
TWI640050B (zh) | 基於用之最佳集成晶片製造效能之設計改良的增強型圖案化晶圓幾何量測 | |
CN104022049B (zh) | 校准目标值的方法以及配置用于校准目标值的处理系统 | |
JP2020060666A (ja) | マスクパターン補正システム、及び該補正システムを利用する半導体製造方法 | |
TWI681479B (zh) | 用於分析半導體晶圓之處理的方法及裝置 | |
TWI802369B (zh) | 多步驟製程檢測方法 | |
TW202410113A (zh) | 改善解析度的方法 | |
JP4657646B2 (ja) | マスクパターン配置方法、マスク作製方法、半導体装置の製造方法、プログラム | |
KR20080108788A (ko) | 노광마스크 및 반도체 소자의 두께 측정 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210909 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210909 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220803 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7118928 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |