TWI253746B - Semiconductor device group and method for fabricating the same, and semiconductor device and method for fabricating the same - Google Patents

Semiconductor device group and method for fabricating the same, and semiconductor device and method for fabricating the same Download PDF

Info

Publication number
TWI253746B
TWI253746B TW093131978A TW93131978A TWI253746B TW I253746 B TWI253746 B TW I253746B TW 093131978 A TW093131978 A TW 093131978A TW 93131978 A TW93131978 A TW 93131978A TW I253746 B TWI253746 B TW I253746B
Authority
TW
Taiwan
Prior art keywords
region
insulating film
well
semiconductor
film
Prior art date
Application number
TW093131978A
Other languages
English (en)
Other versions
TW200522337A (en
Inventor
Taiji Ema
Hideyuki Kojima
Toru Anezaki
Shinichi Nakagawa
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003364358A external-priority patent/JP4056964B2/ja
Priority claimed from JP2003377265A external-priority patent/JP2005142362A/ja
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW200522337A publication Critical patent/TW200522337A/zh
Application granted granted Critical
Publication of TWI253746B publication Critical patent/TWI253746B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

1253746 九、發明說明： 务明戶斤屬才支冬好冷貞3 發明背景 本發明係有關一合併一非揮發性半導體記憶體之邏輯 5 半導體元件及其製造方法；一半導體元件組，其包括—不 具有非揮發性半導體記憶體之半導體元件及一合併一非揮 發性半導體記憶體之半導體元件，及其製造方法；及此半 導體元件組所包括之半導體元件。 L· mT ^ 10 合併一非揮發性半導體記憶體之邏輯半導體元件係形 成諸如CPLD(複雜可程式化邏輯元件^FPGA(場可程式化 閘陣列）等產品領域，並由於其可程式化的特徵至今已經形 成廣大市場。 FPGA基本上係由配置於一晶片上之以等為基 15礎之可重組化互連件所形成。特定的可重組化程式資料係 儲存在形成於其他晶片等上之一快閃記憶體（快閃EpR〇M) 等中。每當供源電力接通時，儲存在快閃記憶體中的資料 係傳輸SFPGABaa 供程式化。此結構造成了供源電力接 通時啟動緩慢以及程式資料可在外部讀取而不利於安全之 20 問題，且具有其他問題。 為了解決這些問題，發展出與一可儲存程式資料的快 閃$己憶體合併之FPGA晶片。相較於製造普通FpGA晶片之 步驟，用以製造合併一快閃記憶體的片之步驟係增 加了形成快閃記憶體之數項步驟。這造成製造成本增高之 1253746 新問題。 在此背景下，需要高安全的FPGA將使用一合併一快閃 記憶體之晶片，為了晶片價格而非安全，FPGA將單獨使用 邏輯電路之一晶片。兩種FPGA在晶片結構方面彼此不同， 5 但在功能方面基本上相同。兩者利用相同的設計巨集加以 設計。致力使合併一快閃記憶體之製造程序所製造之電晶 體的特徵與不合併快閃記憶體之製造程序所製造之電晶體 的特徵盡可能地接近。 參考文件1(曰本公開未審專利申請案2001-196470號） 10 揭露一製造程序，其中在用於形成快閃記憶體晶胞、用於 向電壓電晶體的井、快閃記憶體晶胞的浮閘等已經構成之 後’形成用於構成主邏輯電路的電晶體之井等。因此，在 進订用於製造用以形成邏輯電路的電晶體之程序前，進行 快閃記憶體之特定製造程序，藉此可使得用於形成邏輯電 路的電晶體之通路雜質分佈大致與不合併快閃記憶體之邏 輯電路者相同。 在合併一非揮發性記憶體之邏輯半導體元件中，除了 决閃§己憶體外，用於控制快閃記憶體的高電壓電晶體及 阿效能遴輯電路的低電壓電晶體係整合在一半導體晶片 卜— 因此’必須形成具有不同厚度之複數種閘絕緣膜。一 元成不同厚度的複數種閘絕緣膜之方法係描述於參考文件 ^茶考文件2(日本公開未審專利申請案Hei 11-317458號）、 ^考文件3(曰本公開未審專利申請案Hei 1〇199994號）、參 考文件4(日本公開未審專利申請案2002-368145號）、參考文 1253746 件5(曰本公開未審專利申請案2〇⑻-315733號）、及參考文件 6(曰本公開未審專利申請案2〇〇3_〇〇7863號）中。 筝考文件2所述之方法中，一厚閘絕緣膜成長在整體表 面上，形成有一薄閘絕緣膜的一區中之厚絕緣膜係藉由光 5微影術加以移除，而薄閘絕緣膜係成長。 參考文件1，3及4所描述的方法係各使用參考文件2所 描述的方法，利用一個罩幕來進行移除厚閘絕緣膜的部分 之步驟及形成井之步驟，藉此降低製造步驟數。 【考务日月]| 10 發明概要 、 如參考文件7 (“ 13 0奈米世代高密度Ε Τ Ο X快閃記憶體 技術”’ IEDM 2001)所述，譬如，合併一快閃記憶體時，主 動區的上端點之一圓滑量（rounding amount)較佳係大於— 特定量以確保穿隧閘絕緣膜之可靠度。然而，不合併快閃 15記憶體時，則不需此作用。隨著主動區的上端點之圓滑率 (roundness)產生改變，特別是具有小通路寬度的電晶體之 特徵將改變。 合併一快閃記憶體時，需要用於控制快閃記憶體晶胞 之咼龟壓電晶體。施加有尚電壓之南電壓電晶體較佳係具 20有比主邏輯電晶體的閘絕緣膜更厚之閘絕緣膜。因此，人 併快閃記憶體時，必須形成較多數量的閘絕緣膜。 一般用於形成複數個閘絕緣膜之方法譬如係描述於參 考文件2中。參考文件2的方法中，首先，成長一厚的閘絕 緣膜，位於可供形成薄閘絕緣膜之區中的厚閘絕緣膜係被 1253746 移除’然後成長薄間絕緣膜 5 10 15 藉由用於高電壓電晶體之厚_ ^併快閃記憶體時， 可供形成主邏輯電晶體中—移除量使得位於 大。當元件隔離膜的凹陷量；_中士的士元件隔離膜之凹陷量增 之元件隔離膜的側表面係更具 =佔據在狭窄電晶體中 電壓之通路寬度依存性係改變Γθ，而電晶體的臨限值 如上述，元件隔離膜所 者與不合併㈣記憶體者 2在合併快閃記憶體 j疋狹乍通路效果成為相同。 序及:人併=問題之方法係考量合併—快閃記憶體之程 序^不δ㈣耽憶體之程細《足的全频徵來建立 -製造方法。然而，此方法造成下騎的問題。 首先’目前必須發展出合併—快閃記憶體之製程技術 及不合併快閃記憶體之製程技術。譬如，#於快閃記憶體 晶胞及主邏輯電晶體的特徵，將絲區的上邊緣之圓滑量 加以最佳化。合併快閃記憶體之製程技術係必須由其他觀 點加以最佳化，而妨礙了不合併快閃記憶體之製程技術的 發展。 弟一’為了使不合併快閃記憶體之程序中之sti凹陷量 20與合併一快閃記憶體之程序中相同，在主邏輯電晶體的閘 絕緣膜形成之前必須過度地作出移除絕緣膜之處理。然 後’可供閘絕緣膜形成之主邏輯電晶體區中之半導體基材 的表面係過度地暴露於絕緣膜移除化學液體。過度地暴露 於絕緣膜移除化學液體之半導體基材的表面係變得粗糙且 1253746 更加受到化學液體的污染。可藉由提前形成於可供形成門 絕緣膜之主邏輯電晶體區中之一厚絕緣膜，來防止對於化 學液體的過度暴露。然而，這增添了製造不合併快閃吃情 體之半導體元件所不需要的步驟，且不合併快閃記憶體之 5半導體元件的製造成本將增高。亦考慮改良化學液體的純 度等。然而，若要改良化學液體純度將會增高成本，因此， 不合併快閃記憶體之半導體元件的製造成本係提高。 用於解決此等問題之另一方法中，如參考文件8(日本 公開未審專利申請案2000-269450號）、參考文件9(日本公開 10 未審專利申請案2000-315738號）、參考文件1〇(日本公開未 審專利申請案2001-015618號)及參考文件10(日本公開未審 專利申請案2001 -068652號）中所描述，元件隔離結構係在快 閃記憶體單元與主邏輯單元之間改變以與各別的特徵一 致，尚且，譬如如參考文件6所描述，元件隔離膜的沉降(sink) 15可受到抑制。然而，此方法係增加合併快閃記憶體之半導 體元件的製造步驟數。 參考文件1，3及4中，將閘絕緣膜移除步驟及井形成步 驟加以合理化，因此，階部係部分地對應於彼此鄰近的n井 與Ρ井之各別的邊界邊緣而形成在元件隔離膜的表面上。當 2〇施加參考文件丨，3及4所描述的方法時，形成於元件隔離膜 的表面中之階部係造成下列新問題。 假設P井首先形成，然後形成n井。 當一覆盍住可供形成一η井之一區之光阻膜706形成於 —其上設有一元件隔離膜7〇2及一氧化矽膜7〇4之矽基材 1253746 700上方日守，位於可供P井708形成之區中的氧化矽膜704係 被&除’ II由氧切膜7()4的_餘刻量來钱刻缺少光阻膜 706之區中的元件隔離膜他。因此，階部7爾成於元件隔 離膜702上（第4认圖）。 5 然後’形成一覆蓋住可供p井708形成之區之光阻膜 712 ’形成n井714，而移除可供η井714形成之區中的氧化矽 膜7〇4藉由氧化石夕膜7〇4的一飯刻量來餘刻缺少光阻膜M2 之區中的元件隔離膜702。
一次蝕刻形成之元件隔離膜702上之階部係由於光阻 1〇膜706與光阻膜712之間的一不對準而改變。亦即，當光阻 膜706與光阻膜712之間發生一不對準時，在已經被光阻膜 706及光阻膜712兩者所覆蓋之部分中，形成一凸部716(請 見第48Β圖），且在未被光阻膜7〇6亦未被光阻膜712所覆蓋 之部分中形成一凹部718(請見第48C圖）。當凸部716形成於 15元件隔離膜702上時，將影響其上所形成的部件之平面性。 另方面’當凹部718形成於元件隔離膜702上時，用於閘 電極之多晶矽膜係埋設在凹部中，留下成為殘留物，而於 閘電極之間發生短路。 為了防止產生凹部，使兩罩幕之間具有大距離係為有 20效的方式。或者，使多晶矽互連件之間具有大距離，或不 將多晶矽互連件排列成接近凹部及凸部，藉此可防止由於 殘留物所致之短路。 然而，部件的縮小將使得用於低電壓電晶體之η井及ρ 井之間具有很小距離。形成閘電極之多晶石夕膜在很多案例 10 1253746 中係由NMOS及PMOS所共用，且其多晶石夕互連件由最緊穷 的裝填所形成。為此，當使兩罩幕之間具有大距離時，结 果將使η井與p井之間具有大間隙，這對於縮小尺寸來說並 不適宜，對於安排多晶石夕互連件而言同樣不適宜。 5 形成具有不同膜厚度之閘絕緣膜及使用參考文件3所 描狀方法時，相同的凹部或凸部形成於元件隔離膜上’ 且發生與上述相同之殘留問題。 10 15 尚未被包括上述參考文件！至6等任何人加以充分研^曰木 發展=二之：的係提供’體元件組，其可:優先 二展出不&㈣揮發性記憶體之製程技術、得以使用 &併非揮發性記憶體之半導體元件以及_ 記憶體之半導體元件之_共同之-料ρ :發性記憶體之半導體元件的穿隨間絕緣膜::高= 又且可谷易地添加具有—厚閘絕緣膜 及提供-祕料料導體元件^方法。心曰體 之半另，係提供—包括在上述的半導體組中 並且，本發明之另一 於製造該半導體元件之打切體元件及一用 不同問題，諸如由於元件H可Γ簡單的方式解決各 生殘留物，其包含_元:;，形㈣ 詩太⑽ 膜以形成複數_絕緣膜。 根據杨明的-態樣，提供一半導體元件組 1253746 -第-半導體元件，其包括—第_設計巨集及—非揮發性 記憶體m導體元件，其包括_具有與第一設計 巨集的識別身分之第二設計巨集且不包括非揮發性記憶 體’第-設計巨集包括形成於一第_半導體基材上之一第 -主動區及-第-元件隔離區，第二設計巨集包括形成於 -第=半導體基材上之-第二主動區及—第二元件隔離 區第-主動區的-上端點在一橫剖面中之一曲率半徑係 大於第二主動區的_上端點在—橫剖面中之—曲率半徑， 而第-主動區的-表面與第—元件隔離區的—表面之間的 10
回度差異係大於第二主動區的_表面與第二元件隔離區 的一表面之間的一高度差異。
根據本發明的另一態樣，提供一半導體元件，包含： 一第一設計巨集，其包括形成於一半導體基材上之一第一 主動區及一第一元件隔離區；及一非揮發性記憶體，此半 15導體元件與另一半導體元件一起構成一半導體元件組，該 另一半導體元件係包括一第二設計巨集，該第二設計巨集 包括形成於另一半導體基材上之一第二主動區及一第二元 件隔離區且具有與第一設計巨集之識別身分，並不包含非 揮發性記憶體，第一主動區的一上端點在一橫剖面中之一 20曲率半徑係大於第二主動區的一上端點在一橫剖面中之一 曲率半徑，而第一主動區的一表面與第一元件隔離區的一 表面之間的一高度差異係大於第二主動區的一表面與第二 元件隔離區的一表面之間的一高度差異。 根據本發明的又另一態樣，提供一半導體元件，包含·· 12 1253746 5 10 15 20 -第-設計巨集，其包括形成於—半導體基材上之一第一 主動區及-第—元件隔離區；且不包括非揮發性記憶體， 此半導體7L件與另一半導體元件一起構成一半導體元件 組’該另-半導體科係包括—第二設計巨集，該第二設 t巨集包括形成於另-半導體基材上之-第二主動區及一 弟二π件隔離區且具有與第—設計巨集之識別身分，並包 含一非揮發性記憶體，第一主動區的—上端點在一橫剖面 中之-曲率半徑係小於第二主動區的一上端點在一橫剖面 中之-曲率半徑，而第一主動區的一表面與第一元件隔離 區的-表面之間的一高度差異係小於第二主動區的一表面 與第二兀件隔離區的—表面之間的—高度差異。 -根據本發明的又另一態樣，提供一用於製造一半導體 70件組之方法，該半導體元件組包含：-第-半導體元件， /、 第°又D十巨集及一非揮發性記憶體；及一第-丰 ㈣元件，其包括-具有與第—設計巨集的識別身 -设计巨集且不包括非揮發性記龍，該第—半導體元件 係由-包含以下步驟之半導體製造方法所製造：在一第一 2導體基材中形成—第—溝道；氧化第-半導體基材以圓 月第溝道的一上邊緣；將一第一絕緣材料埋設在第一 2這中；及移除埋設在第—溝道中之第-絕緣材料的-部 刀以在其表面上形成—第—凹陷區，第二半導體元件係 由一包含以下步驟之半導體製造方法所製造：在第二半導 j基材中形成—第二溝道；氧化第二半導體基材以圓滑化 矛-溝道的-上邊緣；將—第二絕緣材龜設在第二溝道
13 1253746 中，及移除埋設在第二溝道中之第二絕緣材料的一部分以 在其一表面上形成一第二凹陷區，在圓滑化第一溝道的上 邊緣之步驟及圓滑化第二溝道的上邊緣之步驟中，第一溝 道的上邊緣之一曲率半徑係大於第二溝道的上邊緣之一曲 5率半徑，而在形成第一凹陷區之步驟及形成第二凹陷區之 步私中，第一凹陷區的一凹陷量係大於第二凹陷區的一凹 陷量。 根據本發明的又另一態樣，提供一半導體元件，包含： 第一井，其形成於一半導體基材的一第一區中；一第二 〇井，其形成於半導體基材的一第二區中；一元件隔離膜， 其用於界定第一區中之一主動區及第二區中之一主動區， 元件隔離膜具有一第一階#，第—階部形成在一對應於第 井的-邊界邊緣之部分上；—第_閘絕緣膜，其形成於 第一區中之主動區上；及一第二閘絕緣膜，其形成於第二 15區中之主動區上且比第一閘絕緣膜更厚。 根據本發明的又另一態樣，提供一半導體元件，包含· 第一井，其形成於一半導體基材的一第一區中；一第一 井，其形成於半導體基材的-第二區中；一元件隔離膜， 其用於界定第一區中之一主動區及第二區中之一主動區， 2〇凡件隔離膜具有一第一階部，第一階部形成在一對應於第 =井的-邊界邊緣之部分上；-第1絕緣膜，其形成於 第一區中之主動區上；及一第二閘絕緣膜，其形成於第二 區中之主動區上且比第一閘絕緣膜更厚。 根據本發明的又另一態樣，提供—包含以下步驟之用 14 1253746
於製造一半導體元件之方法：以一第一罩幕資料為基礎利 用一第一罩幕在一半導體基材的一第一區中形成一第一 井；以一第二罩幕資料為基礎利用一第二罩幕在半導體基 材的一第二區中形成一第二井，在半導體基材上成長一第 5 —絕緣膜；以第一罩幕資料為基礎利用一第三罩幕來移除 第一區中所形成之第一絕緣膜；及在半導體基材上及第一 絕緣膜上成長一第二絕緣膜，藉以形成第一區中之一第一 閘絕緣膜及第二區中之一比第一閘絕緣膜更厚的第二閘絕 緣膜。 10 根據本發明的又另一態樣，提供一包含以下步驟之用
於製造一半導體元件之方法：以一第一罩幕資料為基礎利 用一第一罩幕在一半導體基材的一第一區中形成一第一 井；以一第二罩幕資料為基礎利用一第二罩幕在半導體基 材的一第二區中形成一第二井；以一第三罩幕資料為基礎 15 利用一第三罩幕在半導體基材的一第三區中形成一第三 井；在半導體基材上成長一第一絕緣膜；以第一罩幕資料 及第二罩幕資料為基礎利用一第四罩幕來移除第一區及第 二區中所形成之第一絕緣膜；在半導體基材及第一絕緣膜 上成長一第二絕緣膜；以第一罩幕資料為基礎利用一第五 20 罩幕來移除第一區中所形成之第二絕緣膜；及在半導體基 材及第二絕緣膜上成長一第三絕緣膜以藉此形成第一區中 之一第一閘絕緣膜、第二區中之一比第一閘絕緣膜更厚的 第二閘絕緣膜、及第三區中之一比第二閘絕緣膜更厚的第 三閘絕緣膜。 15 1253746
根據本發明的又另一態樣，提供一包含以下步驟之用 於製造一半導體元件之方法：以一第一罩幕資料為基礎利 用一第一罩幕在一半導體基材的一第一區中形成一第一 井；以一第二罩幕資料為基礎利用一第二罩幕在半導體基 5 材的一第二區中形成一第二井；在半導體基材上成長一第 一絕緣膜；以藉由逆反第二罩幕資料所製備之一第三罩幕 資料為基礎利用一第三罩幕來移除第二區除外的一區中所 形成之第一絕緣膜；在半導體基材及第一絕緣膜上成長一 第二絕緣膜以藉此形成第一區上之一第一閘絕緣膜及第二 10 區中之一比第一閘絕緣膜更厚的第二閘絕緣膜。
根據本發明的又另一態樣，提供一包含以下步驟之用 於製造一半導體元件之方法：以一第一罩幕資料為基礎利 用一第一罩幕在一半導體基材的一第一區中形成一第一 井；以一第二罩幕資料為基礎利用一第二罩幕在半導體基 15 材的一第二區中形成一第二井；以一第三罩幕資料為基礎 利用一第三罩幕在半導體基材的一第三區中形成一第三 井；在半導體基材上成長一第一絕緣膜；以藉由逆反第三 罩幕資料所製備之一第四罩幕資料為基礎利用一第四罩幕 來移除第三區除外的一區中所形成之第一絕緣膜；在半導 20 體基材及第一絕緣膜上成長一第二絕緣膜；以第四罩幕資 料及藉由逆反第二罩幕資料所製備之一第五罩幕資料為基 礎利用一第五罩幕來移除第二區及第三區除外的一區中所 形成之第二絕緣膜；在半導體基材及第二絕緣膜上成長一 第三絕緣膜以藉此形成第一區中之一第一閘絕緣膜、第二 16 1253746 區中之一比第一閘絕緣膜更厚的第二閘絕緣膜、及第三區 中之一比第二絕緣膜更厚的第三閘絕緣膜。 根據本發明，將不合併揮發性記憶體之半導體元件與 合併一非揮發性記憶體之半導體元件之間的STI凹陷量差 5 異列入考慮，且基於此差異，分別地控制不合併非揮發性 記憶體之半導體元件以及合併非揮發性記憶體之半導體元 件的主動區之上端點的曲率半徑，因此藉由增大主動區的 上端點之曲率半徑來補償由於STI凹陷量增加所導致之元 件特徵差異變異，為此，一共同的設計巨集係適用於不合 10 併非揮發性記憶體之半導體元件及合併非揮發性記憶體之 半導體元件。 如此可優先地發展出不合併非揮發性記憶體之製程技 術。增加主動區的上邊緣之曲率半徑將可改良非揮發性記 憶體之穿隧閘絕緣膜的可靠度。若能增加凹陷量，將有利 15 於額外地形成穿隧閘絕緣膜及用於高電壓電晶體之閘絕緣 膜。 用來形成不同膜厚度的閘絕緣膜之蝕刻罩幕係以井的 罩幕貢料為基礎加以形成，因此可供厚閘絕緣膜形成之區 中之元件隔離膜及主動區係可藉由罩幕加以保護而無誤。 20 為此，即便當元件隔離區具有寬廣的寬度，並未發生其中 使施加高電壓之區中的元件隔離膜變薄之問題。因此，即 便當元件隔離膜同時地形成於高電壓區中及低電壓區中 時，高電壓區中之元件隔離膜係保留厚形，而場寄生電晶 體的臨限值電壓可保留高值。元件隔離膜同時地形成，而 17 1253746 決不會增添製造成本。 形成不同膜厚度的閘絕緣膜時形成於元件隔離膜上之 階部係部分地對應於井邊界邊緣而形成，與主動區的邊緣 充分地分隔。為此，並無細微的腔穴形成於元件隔離膜與 5 主動區之間，為此，可防止殘留物產生於元件隔離膜上之 腔穴中。 用以形成不同膜厚度的閘絕緣膜之蝕刻罩幕係以井的 罩幕資料為基礎而形成，且不需要製備用於形成罩幕之新 資料。 10 圖式簡單說明 第1A及1B圖為根據本發明第一實施例之半導體元件 組的平面圖，圖中顯示其一結構； 第2A-2B及3A-3B圖為根據本發明第一實施例之半導 體元件組的示意剖視圖，圖中顯示其結構； 15 第4圖為邏輯電晶體的臨限值電壓對於主動區的上端 點之曲率半徑及STI凹陷量之依存性的圖形； 第 5A-5D，6A-6D，7A-7B，8A-8B，9A-9B，10A-10B，11A-11B， 12A-12B，13A-13B，14A-14B，15A-15B，16A-16B，17A-17B，18A， 18B，19A-19B，20A-20B及21圖為根據本發明第一實施例之 20 用以製造半導體元件組之方法的步驟中之半導體元件的剖 視圖，圖中顯示該方法； 第22A-22B，23 A-23B及24A-24B圖為第一半導體製造 方法的步驟中之半導體元件的剖視圖，圖中顯示該方法； 第25A-25B圖為第二製造方法的步驟中之半導體元件 18 1253746 的剖視圖，圖中顯示該方法； 第26A-26C圖為說明第二半導體製造方法的問題之圖； 第2 7圖為根據本發明第二實施例之半導體元件的平面 圖，圖中顯示其一結構； 5 第28及29A-29C圖為根據本發明第二實施例之半導體 元件的不意剖視圖’用以顯不其結構，
第 30A-30B，31A-31B，32A-32B,33A-33B，34A-34B，35A-35B， 36A-36B，37A-37B，38A-38B，39A-39B,40A-40B，41A-41B，42A-4沈，43八-436,44，及45八-45(^圖為根據本發明第二實施例之 1〇 半導體元件在其製造方法的步驟中之剖視圖，圖中顯示該 方法； 第46A-46C圖為根據本發明第三實施例之半導體元件 的示意剖視圖，用以顯示其一結構； 第47A-47B圖為根據本發明第三實施例之半導體元件 15在其衣^方法的步驟中之剖視圖，圖中顯示該方法；
第48A-48C圖為習知的半導體元件之示意剖視圖，圖中 說明該問題。 C實施方式】 較佳實施例之詳細說明 20 [第一實施例] 參照第1A至21圖說明根據本發明第一實施例之半導體 元件組及其製造方法。 弟1A及1B圖為根據本發明之半導體元件組的平面 圖，圖中顯示其一結構。第2A-3B圖為根據本發明之半導體 19 1253746 元件組的示意剖視圖，圖中顯示其結構。第4圖為邏輯電晶 體的臨限值電壓對於主動區的上端點之曲率半徑及STTI凹 陷量之依存性的圖形。第5A-21圖為根據本發明之用以製造 半導體元件組之方法的步驟中之半導體元件的剖視圖，圖 5 中顯示該方法。 首先，參照第1A至4B圖描述根據本發明之半導體元件 組。第1A圖為不合併快閃記憶體晶胞之半導體元件的一晶 片之概念圖。第1B圖為合併快閃記憶體晶胞之半導體元件 的一晶片之概念圖。第2A圖為不合併快閃記憶體晶胞之半 10 導體元件中所使用的6種電晶體之示意剖視圖，第2B圖為合 併快閃記憶體晶胞之半導體元件中所使用的11種電晶體之 示意剖視圖。 根據本發明之半導體元件組係包括一不合併快閃記憶 體晶胞之半導體元件，及一合併快閃記憶體晶胞之半導體 15 元件，且特徵主要在於：不合併快閃記憶體晶胞之半導體 元件的主邏輯電路單元及合併快閃記憶體晶胞之半導體元 件的主邏輯電路單元係由共同的設計巨集所形成。 設計巨集係為一用於作特定處理之功能性區塊，其包 含一指定電路、一圖案佈局等的資訊且亦稱為IP(智慧財產) 20 巨集。設計巨集係合併產生一電路設計以藉此降低設計成 本。如果所包含的電晶體之特徵、電阻等彼此不同，即便 含有相同電路及佈局之設計巨集時常並未產生指定的操 作。為此，當一設計巨集使用於不同的半導體元件時，必 須使設計巨集中所包含之電晶體的特徵盡可能地接近。 20 1253746 如第1A圖所示，不合併快閃記憶體之半導體元件2〇〇 係包括一主邏輯電路單元202及輸入/輸出電路單元2〇4。 * 0輸 入/輸出電路單元2〇4各包括一 PMOS單元204P&_N]VIC)S 單元204N。 5 如第2A圖所示，不合併快閃記憶體之半導體元件係包 括一形成於一p井82中之η通路中電壓電晶體(N-MV)、„來 成於一η井84中之ρ通路中電壓電晶體(P—MV)、形成於一 、Ρ 井86中之一 η通路低電壓/高臨限值電壓電晶體(N-LV高Vt) 及一n通路低電壓/低臨限值電壓電晶體(N-LV低Vt)、及形 10 成於一 η井88中之一p通路低電壓/高臨限值電壓電晶體 (P-LV高Vt)及一ρ通路低電壓/低臨限值電壓電晶體(p_Lv低 Vt)。 η通路中電壓電晶體（N_MV)及ρ通路中電壓電晶體 (P-MV)係為形成輪入/輸出電路單元2〇4之電晶體及2·5ν操 作式笔aa體、3.3V操作式電晶體或其他。雖然2.5V操作式 電晶體及3.3操作式電晶體在閘絕緣膜厚度、臨限值電壓控 制條件、及LDD條件上彼此不同，不需將兩者皆安裝在單 元中，而只安裝其中任一者。 η通路低電壓/高臨限值電壓電晶體(N-LV高Vt)、η通路 低電壓/低臨限值電壓電晶體(N_LV低Vt)、ρ通路低電壓/高 臨限值電壓電晶體(P-LV高Vt)、ρ通路低電壓/低臨限值電壓 電晶體(P-LV低Vt)係形成主邏輯電路單元202。這些電晶體 餘用超薄的閘絕緣膜以使主邏輯電路單元202具有較高效 21 1253746 如第1B圖所示，合併一快閃記憶體之半導體元件300 除了一主邏輯電路單元302及輸入/輸出電路單元304外係 如同不合併快閃記憶體之半導體元件般地包括快閃記憶體 晶胞單元306及快閃記憶體晶胞控制電路單元308。快閃記 5 憶體晶胞控制單元308各包括一 PMOS單元308P及一 NMOS 單元308N。 合併快閃記憶體之半導體元件除了不合併快閃記憶體 之半導體元件的6種電晶體外係包括一快閃記憶體晶胞（快 閃晶胞）、形成於一η井90中的一p井78中之— η通路高電壓/ 10低臨限值電壓電晶體(N-HV低Vt)及一 η通路高電壓/高臨限 值電壓電晶體(N-HV高Vt)、形成於一η井80中之一ρ通路高 電壓/低臨限值電壓電晶體(P-HV低Vt)及一ρ通路高電壓/低 臨限值電壓電晶體(P-HV高Vt)。 快閃§己憶體晶胞（快閃晶胞）係為一具有堆積式閘结構 15之快閃EPROM，並在浮閘中以電荷來儲存指定資訊。對應 於電荷留置特徵、穿隧閘絕緣膜的壽命等，獨立地決定出 穿隨閘絕緣膜的膜厚度。 ^ 11通路高電壓/低臨限值電壓電晶體(N-HV低Vt)、n通路 20
高電壓/高臨限值電壓電晶體(Ν·Ηλ^ν〇、ρ通路高電壓/低 J =包壓電晶體(ρ_Η ν低Vt)及ρ通路高電壓/高臨限值電 :、體(P HV阿Vt)係為形成快閃記憶體晶胞控制電路單 =之電晶體。其係為自快閃記憶體晶胞讀取時施加一穴 二Γ入;她自快閃記憶體時施加一 之“壓電晶體。需要此等高電壓之快閃記憶體晶 22 1253746 胞控制電路單元308係使閘絕緣膜增厚。 如上述，不合併快閃記憶體之半導體元件及合併快閃 記憶體之半導體元件在電晶體種類方面係大為不同。為 此，無法單純地藉由將合併快閃記憶體之半導體元件的特 5 定程序添加至不合併快閃記憶體之半導體元件的製造程 序，來使合併快閃記憶體之半導體元件的主邏輯電路單元 及不合併快閃記憶體之半導體元件的主邏輯電路單元設計 在共同的設計巨集上。 然後，根據本實施例之半導體元件組中，適當地控制 10 用以形成元件隔離膜之條件，使得用以形成不合併快閃記 憶體之半導體元件的主邏輯電路單元202之電晶體的特徵 與用以形成合併快閃記憶體之半導體元件的主邏輯電路單 元302之電晶體的特徵之間的差異達到最小，因此可使用共 同的設計巨集。 15 詳言之，藉由STI方法形成於一矽基材10$之一元件隔 離膜22係在一主動區的上端點處具有一約10-20奈米的曲 率半徑，而在不合併快閃記憶體之半導體元件中具有一 10-40奈米的STTI凹陷量（請見第3A圖），而在合併快閃記憶體 之半導體元件中具有一約30-60奈米曲率半徑及一 40-80奈 20 米STI凹陷量，其數值設定為大於不合併快閃記憶體晶胞之 半導體元件的數值（請見第3B圖）。此處，主動區的上端點 之曲率半徑係為主動區的表面邊緣從剖面觀看之一曲率半 徑，而STI凹陷量（或沉降量）係為主動區表面與元件隔離區 表面之間差異的物理量（請見第3B圖）。 23 1253746 第4圖中，對於不合併快閃記憶體之邏輯半導體元件之 普通STI形成條件係為標準條件（以標記〇表示）之案例、STI 埋設氧化物膜之凹陷（沉降）量增加（以標記鲁表示）之案 例、及主動區的上端點之曲率半徑增大（以標記_表示）之案 5例，描繪出邏輯電晶體對於通路寬度之臨限值電壓依存性: 如圖所示，當STI凹陷量增加時，臨限值電壓隨著通路 寬度降低而大幅減小；明顯具有所謂逆反狹窄通路效應 (reverse narrow channel effect)。不同於此，當主動區的上 端點之曲率半徑增加時，臨限值電壓係隨著通路寬度降低 1〇而增大；明顯具有所謂狹窄通路效應（narr〇w channel effect)。為此，主動區的上端點之曲率半徑增大，而凹 陷量減小，因此彼此抵銷，而可獲得近似標準條件下所提 供者之通路寬度依存性。 亦即，合併快閃記憶體之半導體元件之主動區的上端 15點之曲率半徑及凹陷量係設定為大於不合併快閃記憶體之 半導體元件者，因此可使兩者半導體元件的電晶體特徵彼 此非常接近。 尚且，譬如如參考文件7所描述，主動區的上邊緣之較 大曲率半徑係產生改善快閃記憶體晶胞之穿隧閘絕緣膜的 20可罪度之效果。如果可讓凹陷量增加，則可容易額外地形 成一穿隧閘絕緣膜及高電壓電晶體的閘絕緣膜。 因此，主動區的上端點之曲率半徑及凹陷量係受到適 “地控制’因此可達成電晶體特徵的重合、穿隧閘絕緣膜 的可罪度、一厚閘絕緣膜的添加、及不合併快閃記憶體之 24 1253746 製程技術的優先發展。 接下來，參照第5A至21圖來描述根據本實施例用於製 造半導體元件組之方法。 第5A-5D圖為用於形成不合併快閃記憶體之半導體元 5 件的元件隔離膜之方法的步驟中之半導體元件的剖視圖。 第6A-6D圖為用於形成合併快閃記憶體之半導體元件之元 件隔離膜之方法的步驟中之半導體元件的剖視圖，圖中顯 示該方法。第7A至21圖為用於製造兩種半導體元件之方法 的步驟中之半導體元件的剖視圖，圖中共同顯示該方法。 10 15 20
下文描述中’ “η通路電晶體，，用語係包括n通路高電壓 南臨限值電壓電晶體(N-HV高Vt)、η通路高電壓/低臨限僧 電壓電晶體(N-HV低Vt)、η通路中電壓電晶體(N-MV)、η塌 路低電壓/高臨限值電壓電晶體(^_]^/高％)及11通路低電壓 低L限值電壓電晶體。“ρ通路電晶體，，用語係包 括P通路南電壓/尚臨限值電壓電晶體卜p通路高 電壓/低g品限值電壓電晶體(ρ·Ην^ν〇、p通路中電壓電晶 體(P MV)、ρ通路低電壓/高臨限值電壓電晶體(从^高^ 及P通路低電壓/低臨限值電壓電晶體(p、Lv低帅部分案你 中^路包曰曰體用5吾係包括快閃記憶體晶胞(快閃晶胞）( ^電壓電晶體”用語係包括n通路高電壓/低臨限值零 壓电日日體（N~HV低Vt)、η通路古+茂卜 nsrm/·^,、 通路问电壓/鬲臨限值電壓電晶體 (N-HV^Vt)、P通路高電壓/低臨限值電髮電晶體(P-LV低v 及P通路商電壓/高臨限值 - 雨日卿，，田1土包日日高Vt)。“中電壓 係包括η通路中電壓電晶體(n_m物通路中 25 1253746 電壓電晶體〇>-爾）。“低電壓電晶體，，用語係包知通路心 壓/高臨限值電壓電晶體(N-WVt)、n通路低電壓/低^ 值電麗電晶體(Ν-LV低Vt)、p通路低電壓/高臨限值電壓: 晶體(P-LV高Vt)及p通路低電壓/低臨限值電壓電晶體 5低Vt)。部分案例中，“高電壓電晶體，，用語係包括快閃· 體晶胞（快閃晶胞）。 … “η通路高電壓電晶體，，用語係包如通路高健/低臨限 f電壓電晶體(N-HMVtmn通路高電壓/高臨限值電壓電 晶體(N-HV高Vt)。“p通路高電壓電晶體，，用語係包括阿2 高電壓/低臨限值電壓電晶體(Ρ_Ην{&ν_通路高電壓巧 臨限值電壓電晶體(!>撕高Vt)。“n通路低電壓電晶體，，用: 係包括η通路低電壓/高臨限值電壓電晶體…-[、高％)及η 通路低電壓/低臨限值電壓電晶體(Ν丄乂㈣卜“㈣路低電
壓電晶體，，用語係包括ρ通路低電·高臨限值電麼電晶S 15 (P-LV高Vt)及ρ通路低電壓/低臨限值電壓電晶體心^低 Vt) 〇 "先石夕基材係熱氧化以成長一譬如1〇奈米厚的氧 化矽膜12。 接著1〇0奈米厚的氮化矽膜14係譬如藉由CVD方法 2〇成長在氧化矽膜12上。 旦接著，氮化矽膜14、氧化矽膜12及矽基材1〇係藉由微 1及乾钱刻加以順序性姓刻以在石夕基材中形成譬如一 300奈米深度之溝道16(第5A及6A圖）。 '、、後石夕基材10熱氧化以在溝道16的内側表面上形成 26 1253746 一氧化矽膜18。在不合併快閃記憶體之半導體元件與合併 快閃記憶體之半導體元件之間呈現不同的下列條件下進行 熱氧化。 在不合併快閃記憶體之半導體元件中，熱氧化譬如在 5 850°C進行，而氧化矽膜18譬如成長約10奈米厚。當在此條 件下熱氧化時，完成的主動區之上端點的曲率半徑係約為 10-30奈米（第5B圖）。
合併快閃記憶體之半導體元件中，熱氧化譬如在1100 °C進行，而氧化石夕膜18譬如成長約40奈米厚。由於氧化石夕 10 膜18的膜厚度較大且氧化溫度較高，主動區的上端點之圓 滑性更為增加。當在此條件下熱氧化時，完成的主動區之 上端點的曲率半徑係約為40-60奈米（第6B圖）。 然後，譬如藉由高密度電漿CVD方法成長一譬如550 奈米厚的氧化矽膜20。 15 接著，氧化矽膜20藉由CMP方法加以平面化直到暴露
出氮化矽膜14為止，且形成一埋設在溝道16中且由氧化膜 18,20構成之元件隔離膜22(第5C及6C圖）。 元件隔離膜22已經形成於由元件隔離膜22所界定的主 動區上之後，6種電晶體係形成於不合併快閃記憶體之半導 20 體元件中、及合併快閃記憶體之半導體元件中，形成有11 種電晶體。 下文描述中，將依據合併快閃記憶體之半導體元件的 製造步驟來說明根據本實施例之半導體元件組之製造方 法。不合併快閃記憶體之半導體元件的製造步驟係對應於 27 1253746 半記憶體之半導體元件所不需要的製造 y 4略之5併快閃記憶體之半導體元件的製 =用圖式來朗不合併㈣記憶體之半導體元件的^ 上，Ιί::由上述製造方法，主動區係形成於彻10 上亚由兀件隔離膜22界定（第7八圖）。 10 晶 15 20 圖中，元件隔離膜η所界定之主動區從左邊係依序為 =快閃記憶體晶胞形成之區、—可供快閃記憶體晶胞 t胞)形成之區、—可供η通路高電壓/低臨限值電壓電 j(NHV低V⑽成之區、—可供η通路高電壓/高臨限值 ^電晶體(N-m^V⑽成之區、一可供ρ通路高電壓/低 臨限值電壓電晶體(剛❹⑽成之區、—可供网路高電 壓/兩臨限值電壓電晶體(Ρ撕高ν⑽成之區、—可供η通 路中電壓電晶體(Ν·Μν)形成之區、—可供㈣路中電壓= 晶體(P-MV)形成之區、—可供η通路低電壓/高臨限值電壓 電晶體(N-LV高Vt)形成之區、_可供Ν通路低電壓/低臨限 ㈣(N_I^Vt)形成之區、一可供ρ通路低電壓/ 高臨限值電塵電晶體(P-LV高ν⑽成之區、及一可供ρ通路 低電壓/低臨限值電壓電晶體(P_LV低vt)形成之區。 然後，藉由石粦酸移除氮化石夕膜14，並藉由氯氣酸水性 溶液移除氧化矽膜12，然後矽基材1〇熱氧化以成長一氧化 矽膜24作為譬如1〇奈米厚的一可犧牲性氧化層。 然後，藉由光微影術移除一覆蓋住可供快閃記憶體晶 胞（快閃晶胞）形成的區及可供11通路高電壓電晶體(n_hv高 28 1253746
Vt，Ν-HV低Vt)形成之區除外的區域之光阻膜26。 然後，利用光阻膜26作為罩幕來進行離子植入以在γ 供快閃§己憶體晶胞（快閃晶胞）形成之區中及可供n通路古♦ 壓電晶體(Ν-HV高Vt，Ν-HV低Vt)形成之區中形成一n型土里 5設雜質摻雜層28及用於P井之雜質摻雜層30,32(第7B圖）。n 型埋設雜質摻雜層28譬如藉由在2 MeV加速能及2><1〇13公 、 刀知彳里之ir、件下植入碟離子而形成。用於p井之雜質摻雜 層30譬如藉由在400 keV加速能及5χ1〇ΐ3公分劑量之條件 下植入硼離子(Β+)而形成。用於ρ井之雜質摻雜層以譬如藉 10由在1〇〇 keV加速能及2X1012公分·2劑量之條件下植入硼^ 子而形成。 然後，光阻膜26譬如藉由灰化加以移除。 然後，用以暴露出可供快閃記憶體晶胞(快閃晶胞)形成 之區並覆蓋住其餘的區之-光阻膜34係藉由光微影術形 15 成。 接著’利用光阻膜34作為罩幕進行離子植入，以形成 -雜質摻雜層36用以對於可供快閃記憶體晶胞（快閃晶胞） ^ 形成之區進行臨限值電壓控制（第从圖）。用於臨限值電壓 ㈣質_層36係譬如藉由在4G kev加速能及6χΐ〇ΐ3 20公分^劑量之條件下植入硼離子而形成。 然後，光阻膜34譬如藉由灰化加以移除。 接著’藉由氫氟酸水性溶液來移除作為可犧牲性氧〖 * 膜之氧化矽膜24。 接著，譬如在900-105叱進行熱氧化以在主動區上形 29 1253746 成一 10奈米厚的穿隧氧化物膜38(第8B圖）。 然後，譬如90奈米厚之一摻雜磷的多晶矽膜係譬如藉 由CVD方法成長在穿隧氧化物膜38上。 然後，多晶矽膜藉由光微影術及乾蝕刻加以圖案化以 5在可供快閃記憶體晶胞（快閃晶胞）形成之區中形成多晶石夕 膜的一浮閘40。 然後，一譬如5奈米厚的氧化矽膜及一譬如10奈米厚的 氮化石夕膜係形成於其上設有浮閘40之穿随氧化物膜38上， 然後氮化㈣的表面在卩耽熱氧化％分鐘以成長一約30 10奈米厚的氧化石夕膜。因此，形成氧化石夕/氮化石夕/氧化石夕結構 之-漏膜42(第9竭。形成⑽〇膜42的步驟中之熱處理 係使井雜質擴散約(U-0.2微米或更多，且雜質分佈變得廣 泛。 八 15 20
如上述，根據本實施例之半導體元件組的繁造 中，在構成可供電壓電晶體及低電壓電晶體形成/ 82,86及碑84,88之前，進行料形成㈣氧化_38
Γ及0職42等之快閃記憶體晶胞的特定熱處理步^ 為此，可財《電晶體形叙區及可供 ^ 成之區中的雜質輪廓係保持不被合併快閃記 元件的特定熱處理步驟所影響。 牛 上述第7Β至9Α圖所示之步驟係為合併 半導體元件的彼轉職閃記體; 件中加以省略。 半V體; 然後，暴露出可供η通路高電壓/高臨 丨里包壓電晶 30 1253746 (N_HV n Vt)形成之區及可供n通路中電壓電晶體(N-MV)形 成之區及可供n通路低電壓電晶體(n-lv高Vt，N_LVmVtj 开V成之區且钹盖住其餘區之_光阻膜44係藉由光微影術形 成。 5 然後，利用光阻膜44作為罩幕來進行離子植入，以在 可供η通路高電麼/高臨限值電壓電晶體(N_HMVt)形成之 區、可供η通路中電壓電晶體(N_MV)形成之區、及可供η通 路低電壓電晶體(N_LV高Vt ’ N-LV低Vt)形成之區中形成用 於P井之雜質摻雜層4M8(第_)。用於p井之雜質摻雜層 46譬如藉由在刚keV加速能及6χΐ〇12公分_2劑量之條件； 植入删離子而形成。用於P井之雜質掺雜層48譬如藉由在 400, keV加速能及！ 4χ1()13公分.2劑量之條件下植入删離子 而形成。用於p井之雜質摻雜層4M8係具有維持陡崎分佈 而不被上述ΟΝΟ膜形成步驟中的熱處理所影響以及抑制〇 5通路源/沒與η井90之間產生刺穿之效果。 然後，光阻膜44譬如藉由灰化加以移除。 」後暴路出可供ρ通路高電壓電晶體（p_HV低Vt， p HV问vt)形成之區、可供P通路中電壓電晶體形成 之區及可供p通路低電壓電晶體(p_LVi^t，p_Lv低ν〇形成 20之區且覆蓋住其餘區之—光阻膜爾、藉由光微影術形成。 ,、、;、後用光阻膜5〇作為罩幕來進行離子植入’以在 :ί'ρ通路冋电壓電晶體（1>撕低^，^撕高Vt)形成之 區、可供P通路中電壓電晶體(p_MV)形成之區、及可供？通 路低電壓電晶體㈣高Vt，㈣低Vt)形成之區中形成用 31 1253746 於η井之雜質摻雜層52,54(10A圖）。用於 口’用於η井之雜質摻雜層62 係用來控制ρ通路高電壓/低臨限值 哏值甩壓電晶體（P-HV低Vt) 之臨限值„。可適當地調整絲形成用於n井之雜質換雜 加速能及地12公分舰之條件下植人餐子而形成，且 獲得約_〇.2 V的臨限值電壓。用於啤之雜質推雜層54譬如 藉由在_ keV加速能幻·⑽13公分—2劑量之條件下植入 石粦離子而形成。 層52之條件。用於n井之雜f摻雜層&譬如料在 _ 5
然後，光阻膜50譬如藉由灰化加以移除。 10 然後，暴露出可供p通路高電壓/高臨限值電壓電晶體 (Ρ-HV馬Vt)形成之區、可供p通路中電壓電晶體(ρ.)形成 之區及可供P通路低電壓電晶體(P-LV高Vt，p_LV低Vt)形成 之區且覆蓋住其餘區之一光阻膜56係藉由光微影術形成。
然後，利用光阻膜56作為罩幕來進行離子植入，以在 15可供P通路高電壓/高臨限值電壓電晶體(P-HV高Vt)形成之 區中形成用於臨限值電壓控制之雜質摻雜層58並在可供ρ 通路中電壓電晶體(p_MV)形成之區及可供口通路低電壓電 曰曰體（P丄V高Vt，P_LV低Vt)形成之區中形成通路阻止層 2〇 6〇(1〇Β圖）。用於臨限值電壓控制之雜質摻雜層別及通略阻 止層60譬如藉由在240 keV加速能及6·5χ1012公分制量之 仏件下植入磷離子而形成，且獲得約-0.6 V的臨限值電壓。 井係王現少有水平擴散之陡峭的分佈並抑制η通路 與η井之間的刺穿。 接著，光阻膜56譬如藉由灰化加以移除。 32 1253746 體元二 =1:示之步驟係為合併快閃記憶體之半導 省略，但第二通 合併快閃奸αΓΊ 係制修心使總劑量與 5 10 15 20 ]。己U體者之總劑量成為相㈤。 接著，暴露出可供η通路 區且覆蓋住盆餘區之〖 體(Ν·Μν)形成文 ㈣ 級膜62係藉料微影術形成。 一’利用光阻贿作為罩幕來進行離子植入 可供η通路中電壓雷曰 乂在 值電壓μ丨 ）形成之區切成用於臨限 :[控制之一雜質摻雜層64(第liA圖)。用： 控制之雜質摻雜層64壁 电枣 分-¼丨旦* 」猎由在30 keV加速能及5xl〇i2 时 *、件下植人子而形成，且獲得約邊3〜+04v
的臨限值電壓。 4 V 接著’光阻膜62譬如藉由灰化加以移除。 然後’暴露出可供pit路中電㈣晶體(ρ·Μν)形成 且覆蓋:其餘區之—光阻膜66係藉由光微影術形成。°° 接著利用光阻膜66作為罩幕來進行離子植入， ^爾財電壓電晶體(ρ·Μν)形成之區切成用於臨喂 电昼控制之—雜質掺雜層68(第11Β圖）。用於臨限值電髮 j之，質摻雜層68譬如藉由在15〇 keV加速能及3xl〇u公 刀劑量之條件下植入砷（As+)離子而形成，且獲得約 一〇·3〜-〇·4 V的臨限值電壓。 然後，光阻膜66譬如藉由灰化加以移除。 然後，暴露出可供η通路低電壓/高臨限值電壓電晶體 (N_LV高Vt)形成之區且覆蓋住其餘區之—級膜％係藉由 33 1253746 光微影術形成。 可供^路^光賴％作稱來進行離子植人，以在 /、通路低電麼/高臨限值電屢電晶體(N-LV高Vt)开q夕 區中形成用於臨限值電壓 v 5 10 15 20
圖）。用於才隹貝4雜層72(第12A ;™艮值電壓控制之雜質摻雜層72嬖 keV加速能及Wi分.、量之料^/错由在10 成，她〜 d里之备'件下植入硼離子而形 风且k侍約+0.2V的臨限值電壓。 然後，光阻膜70譬如藉由灰化加以移除。 暴露出可供p通路低電壓/高臨限值電壓電晶體 光微:2奴區且覆蓋住其餘區之—光_74係藉由 然後，利用光阻膜74作為罩幕來進行離子植入，以在 γ供p通路低電壓/高臨限值電壓電晶體(p_Lv高V⑽成之 區中形成用於臨限值電壓控制之一雜質摻雜層76(第12B 圖）用於臣品限值電壓控制之雜質摻雜層76譬如藉由在100 加速肖b及5xl〇12公分·2劑量之條件下植入砷離子而形 成且獲彳于約_0·2的臨限值電壓。 然後，光阻膜74譬如藉由灰化加以移除。 因此形成了在可供快閃記憶體晶胞（快閃晶胞）形成之 區可供η通路高電壓電晶體(N-HV低Vt，N-HV高Vt)形成 之區中所構成之p井78且包括用於p井之雜質摻雜層 3〇,32,46,48及用於臨限值電壓控制之雜質摻雜層36，可供0 通路南電壓電晶體(P-HV低Vt，P-HV高Vt)形成之區中所構 成之n井80且包括用於η井之雜質摻雜層52,54及用於臨限 34 1253746 值私壓控制之雜質摻雜層58，可供n通路中電壓電晶體 )圯成之區中所構成之P井82且包括用於p井之雜質 嘁i 46’48及用於臨限值電壓控制之雜質摻雜層料，可供 $ PL路中讀電晶體(p_MV)形成之區中所構成之打井料且包 用井之雜質摻雜層52,54，通路阻止層60及用於臨限 值电壓控制之雜質摻雜層68，可供η通路低電壓電晶體 (形成之區中所構成之ρ井86且包括用 :p井之_貝摻雜層46,48及用於臨限值電壓控制之雜質摻 雜層72，可供p通路低電壓電晶體(P-LV高Vt，P-LV低Vt) 成區中所構成之!^井88且包括用於11井之雜質摻雜層 52’54通路阻止層6〇及用於臨限值電壓控制之雜質掺雜層 76。时8〇係具有與11型埋設雜質摻雜層28合作來圍繞0井78 之η井90的功能。亦即，卩井乃為一形成於^井9〇中之雙重井 (請見第13Α圖）。 15 然後’覆盍住可供快閃記憶體晶胞（快閃晶胞）形成之區 且暴露出其餘區之一光阻膜92係藉由光微影術形成。 然後，譬如利用光阻膜92作為罩幕以乾蝕刻來蝕刻 ΟΝΟ膜42，以在可供快閃記憶體晶胞（快閃晶胞）形成之區 除外的區中移除ΟΝΟ膜42。 2〇 $後’藉由譬如使用氫酸水性溶液的濕餘刻且以光 阻版92作為罩幕來|虫刻穿隧氧化物膜％，以在可供快閃記 f思體μ胞（快閃晶胞）形成之區除外的區中移除穿隧氧化物 膜38(第13Β圖）。 接著，光阻膜92譬如藉由灰化加以移除。 35 1253746 然後，譬如以85(TC進行熱氧化，以在主動區上形成一 13奈米厚的氧化石夕膜94。 然後，覆蓋住可供快閃記憶體晶胞（快閃晶胞)形成之區 及可供高電壓電晶體(N_HV低vt，义1^高力，p七V低％， HVr^Vt)形成之區且暴露出其餘區之_光阻膜96係藉由 光微影術形成。 接著，藉由譬如使用氫氟酸水性溶液的濕蝕 阻膜96作為罩幕來钱刻穿随氧化石夕膜94,以在可供中電壓 電晶體(N-Mv，p_Mv)形成之區及可供低電壓電晶體(Ν^ 1〇❹t，N_LV高vt，p_LV^，p LV高vt)形成之區中移除 氧化矽膜94(第14A圖）。 接著，光阻膜96譬如藉由灰化加以移除。 上述第14A圖所示之步驟中，在不合併快閃記憶體之半 導體4中，Μ任何罩幕即可移除在元件_顧2已經 〔成之後藉由1G奈米厚的可犧牲性氧化膜所形成之氧化石夕 膜24。 20
然後，譬如以8MTC進行熱氧化，以在可供中電_電 :(N-MV，P_Mv)形成之區及可供低電壓電晶體(爾 1 ’ N-LV高Vt，P_LV·，_高叫形成之區中於主 區上形成-4.5奈縛的氧㈣麟。在此熱氧化步驟中 氣化矽膜94亦增厚。 然後，覆蓋住可供快閃記憶體晶胞（快閃晶胞）形成 &、可供高電壓電晶體(N-HV低Vt，N_HV高％，卩撕低v P-取高物成之區及可供中電壓電晶體(n—mv，ρ μ % 36 1253746 =之區且暴路出可供低電壓電晶體(Ν_π低％ 一低㈣高蝴取區之-光阻膜嶋^^^ 光微影術形成。 竹精由 5 10 15 20 接者，糟由譬如使用氣氣酸水性溶液的濕 γγγφ為轉隸财晚切麟，叫可供低電ΐ 二V:二低Vt ’ _高 Vt ’ P，Vt，P_LVf$ V⑽成 m中移除氧化矽膜98(第14B圖）。 接著光阻膜100譬如藉由灰化加以移除。 、後S^85GC進行熱氧化，以在可供低電壓電晶 二/ W&Vt ’ N丄¥高Vt，P指低Vt，P-LV高Vt)形成之區 於主動區上形成一 2·2奈米厚的氧化石夕膜ι〇2。在此敎氧 化㈣中，氧化石夕膜94,98亦增厚，而具有16奈米總膜厚度 的-閘絕緣膜1 〇 4係形成於可供高電壓電晶體(Ν _ Η ν低
Vt，N'HV高Vt，P-HV低Vt，P-HV高Vt)形成之區中且具有 5 J奈米總膜厚度的一閘絕緣膜1 ο 6形成於可供中電壓電晶 體(N-MV ’ Ρ-MV)形成之區中（第15A圖）。 ^第13A至15A圖所示的步驟中，不合併快閃記憶體之半 Y _元件中，g氧化石夕膜24在第μα圖的步驟中被移除時及 田氧化矽膜98在第14B圖的步驟中被移除時，元件隔離膜12 亦又到蝕刻。考量到身為被蝕刻膜厚度1.5倍之設定蝕刻量 以及身為熱氧化膜蝕刻速率15倍之高密度電漿cvD所形 成的氧化矽膜之蝕刻速率，在移除氧化矽膜24,98時之元件 ^離膜的蝕除量（STI凹陷量）係約為33奈米。 另一方面，合併快閃記憶體之半導體元件中，當氧化 37 1253746 石夕膜24在第8B圖的步驟中被移除時、當穿隨氧化物膜％在 第削圖所示的步驟中被移除日寺、當氧化石夕膜94在第14八圖 所示的步驟中被移除時、當氧化石夕膜98在第ΐ4β圖所示的步 驟中被移除時，元件隔離膜12係受到餘刻。為此，在移除 5氧化石夕心4,94,98及穿隨氧化物膜38時之元件隔離膜的姓 除量（STI凹陷量）係約為84奈米。 因此，不合併快閃記憶體之半導體元件的元件隔離膜 22係在可供低電壓電晶體，N丄乂高％，低
Vt，P-LV高Vt)形成之區中具有約3〇奈米ST][凹陷量及主動 10區的上端點之一 10_30奈米曲率半徑。合併快閃記憶體之半 導體元件的元件隔離膜22係在可供低電壓電晶體(N_LVm Vt，N-LV高Vt，p_LV低Vt，p_LV高Vt)形成之區中具有約 80奈米STI凹陷量及主動區的上端點之一 4〇_6〇奈米曲率半 徑。用於合併快閃記憶體之半導體元件之主動區的曲率半 15徑及STI凹陷量係比不合併快閃記憶體之半導體元件中者 (第5D及6D圖）更大。 接著，一譬如18〇奈米厚之未摻雜的多晶矽膜1〇8係由 CVD方法形成。 然後 言如30奈米厚的氮化石夕膜11〇係藉由電漿cvd 20方法形成於多晶石夕膜1〇8上。氮化石夕膜11〇具有在將下多晶 矽膜108加以圖案化時作為防反射膜及罩幕之功能且亦具 有在將快閃δ己憶體晶胞的閘電極之側表面加以氧化時保護 邏輯單元的閘電極之功能，其如後文所述。 接著’氮化矽膜11〇、多晶矽膜1〇8、〇购膜42及浮閘 38 1253746 40係位於可供快閃記憶體晶胞（快閃晶胞)形成之區中，以形 成快閃記憶體晶胞（快閃晶胞）之多晶矽膜丨〇 8的閘電極i i 2 等。 。後，快閃兄憶體晶胞（快閃晶胞)之閘電極112的側壁 5係熱氧化約10奈米，且進行對於源-汲區114之離子植入。 接著，閘電極112的側壁再度熱氧化約10奈米。 然後，一氮化矽膜譬如藉由熱CVD方法加以沉積，然 後此氮化矽膜及氮化矽膜110回蝕以在閘電極112的側壁上 形成氮化矽膜的一側壁絕緣膜116。 10 接著，位於可供高電壓電晶體（N-HV低Vt，N-HV高 t P HV低Vt，P-HV南Vt)形成之區、可供中電壓電晶體 (N-MV ’ P-MV)形成之區及可供低電壓電晶體(N_LV低yt， N-LV高Vt，P_LV低vt，p_LV;^v⑽成之區中的多晶石夕係 藉由光微影術及乾蝕刻加以圖案化，以形成多晶矽膜1〇8的 15 閘電極118(第16A圖）。 上述第15B及16A圖的步驟中，不合併快閃記憶體之半 導體元件中，略過堆積式閘成形及氧化步驟而只將可供中 電壓電晶體(N-MV，P-MV)形成之區及可供低電壓電晶體 (N-LV低Vt，N_LV高Vt，p_LVmVt，p_LV高形成之區中 20的多晶矽膜108加以圖案化。
接著’暴露出可供p通路低電壓電晶體(p_LVmVt，p_LV 问vt)形成之區且覆蓋住其餘區之一光阻膜12〇係藉由光微 影術形成。 然後，利用光阻膜120作為罩幕來進行離子植入，以在 39 1253746 瑪通路低電壓/高臨限值電壓電晶體(p_Lv高叫及p通路 1 電壓/減限值電壓電晶體㈣低vt)形成之區中形成延 4122(弟16B圖）。譬如藉由對於基材法向呈〇。以〇·5 μ 广此及3·6χ1〇公分2劑量植入_子及對於基材法向傾 斜28。的四個方向ψ 8 中乂 80 keV加速能及6·5χ1〇ΐ2公分-2劑量 植入砰離子’而形成具有囊區之延伸部⑵。 然後’光_12()譬如藉由灰化加以移除。 ^後暴路出可供η通路低電壓電晶體（N_LV高Vt， 10 低成之區且覆盍住其餘區之一光阻膜124係藉由 光微影術形成。 然後，利用光阻膜124作為罩幕進行離子植入，以形成 可供η通路低電壓/高臨限值電壓電晶體(N-LV高Vt)及η通 路低電壓/低臨限值電壓電晶體⑼指低vt)之源/沒區的延 伸。H26(第17八圖）。譬如藉由對於基材法向呈〇。以3 keV加 1S速能及1.1X10〗5公分-2劑量植入石申離子及對於基材法向傾斜 28的四方向中以35 keV加速能及9.5X1012公分·2劑量植入 氣化爛(bf2+)離子，而形成具有囊區之延伸部126。 接著，光阻膜124譬如藉由灰化加以移除。 然後’暴露出可供p通路中電壓電晶體(p_MV)形成之區 2〇且覆蓋住其餘區之一光阻膜128係藉由光微影術形成。 接著，利用光阻膜128作為罩幕進行離子植入，以形成 P通路中電壓電晶體(P-MV)之源/汲區的延伸部130(第17B 圖）。譬如藉由以1〇 keV加速能及7χΐ〇]3公分-2劑量的條件下 植入氟化硼離子而形成延伸部13〇。 40 1253746 5 10 15 20 2著，光阻膜128譬如藉由灰化加以移除。 ^後’暴露出可卿通路中電屋電晶體㈣卿成之區 復^其餘區之—光阻膜132係藉由光微影術形成。 η、·Γ _光賴132作為轉進行㈣植人，以形成 冑壓電晶體（N-MV)之源/汲區的延伸部134(第腸 二石了Γ由以η·加速能及3X1013公分—2劑量的條件下 植鮮罐子而形成延伸部134。 j後，光阻膜132譬如藉由灰化加以移除。 後暴路出可供P通路高電壓電晶體（P-HV低Vt， ⑽叙區且覆蓋住其餘區之_光_136係藉由 光被影術形成。 然後，利用光阻膜！36作為罩幕進行離子植入，以形成 可供ρ通路高電壓/低臨限值電壓電晶體(ρ_Ην低％形成及 可供p通路高電壓/高臨限值電壓電晶體(p_Hv高v⑽成之 源/汲區的延伸部138(第18_。譬如藉由以加速能 10 Λ刀劑I的條件下植入氟化硼離子而形成延 部 138。 接著，光_136譬如藉由灰化加以移除。 J後暴路出可供η通路高電壓電晶體(N_HV低％， HV问Vt)$成之區且覆蓋住其餘區之一光阻膜係藉由光 微影術形成。 然後，利用光阻膜140作為罩幕進行離子植入，以形成 η通路高電壓/低臨限值電壓電晶體(N-HV低Vt)及n通路高 電壓7高臨限值電壓電晶體(N-HV高Vt)之源/沒區的延伸Ζ % 41 1253746 142(第19A圖）。譬如藉由以35 keV加速能及4xl013公分·2劑 量的條件下植入麟離子而形成延伸部142。 接著，光阻膜140譬如藉由灰化加以移除。 上述第18Β及19Α圖所示的步驟係為合併快閃記憶體 5之半導體元件之特徵，而在不合併快閃記憶體之半導體元 件中加以省略。
接著’一氧化石夕膜譬如藉由熱CVD方法加以沉積，然 後回姓以在閘電極112，118的側壁上形成氧化石夕膜的一側壁 絕緣膜144。 10 然後，暴露出可供快閃記憶體晶胞（快閃晶胞)形成之區 及可供η通路電晶體(N-HV低Vt，N-HV高Vt，N-MV，N-LV 高Vt，N-LV低Vt)形成之區且覆蓋住其餘區之一光阻膜146 係藉由光微影術形成。 然後，利用光阻膜146作為罩幕進行離子植入，以形成
15快閃記憶體晶胞（快閃晶胞）及η通路電晶體（Ν·Ην低Vt， N-HV 高 vt，N-MV，N-LV 高 Vt，N-LV低 Vt)之源/汲區 148(第 19B圖）。藉由此離子植入，同時將快閃記憶體晶胞（快閃晶 胞）的閘電極及η通路電晶體（N-HV低Vt，N-HV高Vt， N-MV，N-LV高Vt，N-LV低Vt)的閘電極摻雜成11型。譬如 2〇藉由以10 keV加速能及6x1015公分·2劑量的條件下植入磷離 子而形成源/沒區148。 接著，光阻膜146譬如藉由灰化加以移除。 然後，暴露出可供ρ通路電晶體（P_HV低Vt，卜^^高 vt，P-MV，Ρ-LV高Vt，Ρ-LV低Vt)形成之區且覆蓋住其餘 42 1253746 區之一光阻膜150係藉由光微影術形成。 然後，利用光阻膜15〇作為罩幕進行離子植入，以形成 P通路電晶體(P-HV低Vt，P-HV高 Vt，P_MV , p_LV高 Vt， P-LV低Vt)之源/沒區152(第2〇A圖）。同時，藉由離子植入， 5將卩通路電晶體(P-HV低Vt，P-HV高Vt，P-MV，P-LV高Vt， P-LV低V⑽閘電極118摻雜成㈣。譬如藉由以5 ^加速 能及4χ10ΐ5公分-2劑量的條件下植入卿子而形成源/沒區 152 ° 接著，光阻膜150譬如藉由灰化加以移除。 1〇 然:後，源/汲區148,152及閘電極112’118的上部藉由已 知的矽化程序加以矽化。 —因此’切基_上，合併快閃記㈣之半導體元件 中兀成了 11種電晶體，而在不合併快閃記憶體之半導體元 件中完成6種電晶體。 15 ” =後，在其上形成有電晶體等之矽基材10上，成長一 二、、表大膜154 ’然後形成接觸孔156、電極插塞158、互連件160 等 凡王了到第一階層金屬互連件為止之結構（第2〇Β 圖” 然後，重覆進行絕緣膜的成長及互連件的成形，藉以 2〇形成在絕緣膜154上具有所需要層數之-多階層互連^層 /、接著，一絕緣膜164成長在多階層互連件層162上，並 __孔166 1極插塞168、互連件17G、-墊電極172 等口此，完成了到最上階層金屬互連件為止之結構。 43 1253746 接著，在其上形成有互連件層170、墊電極172等之絕 緣膜164上，形成一鈍化膜174,且完成半導體元件（第21圖）。
如上述，根據本實施例，考慮到不合併快閃記憶體之 半導體元件與合併快閃記憶體之半導體元件之間的STI凹 5 陷量差異，且以此差異為基礎，分別地控制不合併快閃記 憶體之半導體元件的主動區之上端點的曲率半徑以及合併 快閃記憶體之半導體元件的主動區之上端點的曲率半徑， 因此由於增大的STI凹陷量所致之逆反狹窄通路效應係藉 由主動層的上端點之增大的曲率半徑所致之狹窄通路效應 10 加以補償，故可讓相同的共同設計巨集施加至不合併快閃 記憶體之半導體元件中所包括的邏輯電晶體以及合併快閃 記憶體之半導體元件中所包括的邏輯電晶體。
如此可允許優先地發展出不合併快閃記憶體之製程技 術。主動區的上端點之曲率半徑係增大，因此可改善快閃 15 記憶體之穿隧閘絕緣膜的可靠度。可允許凹陷量增加，而 利於額外形成高電壓電晶體之閘絕緣膜及穿隧氧化物膜。 [第二實施例] 在說明本發明的第二及第三實施例之前，將說明本申 請案的發明人所知道之兩種一般方法，其係為藉由合併一 20 用以形成一主邏輯電路的1.2V操作式低電壓電晶體、用以 形成一輸入/輸出電路的2.5V操作式中電壓電晶體、及用以 形成非揮發性記憶體控制電路的5V操作式高電壓電晶體來 製造一半導體元件。 首先，參照第22A至24B圖說明第一種用於製造半導體 44 1253746 元件之方法。弟22A至24B圖為第一種用於製造半導體元件 之方法的步驟中之半導體元件的剖視圖，圖中顯示該方法。 首先，藉由普通方法，在一矽基材600中，形成了一元 件隔離膜602、纟-可供-快閃記憶體晶胞形成之區中及一 5可供n通路高電壓電晶體形成之區中所形成之一11井6〇4、在 可供快閃記憶體晶胞形成之區所形成之一]?井6〇6，且其位 於11井604中、在可供n通路高電壓冑晶體形成之區中所形成 之一P井608，且其位於畊撕中、在可伽通路中電壓電晶 體形成之區中所形成之一p_〇、在可供p通路低電壓電晶 10體形成之區中所形成之一耕犯等（第22A圖）。 接著，藉由普通方法’分別形成—穿隨閘絕緣膜614、 =閘616及ONO的—介電膜618，然後暴露出可供高電壓 電晶體形成之區、可供中電壓電晶體形成之區、及可供低 電壓電晶體形成之區中的石夕基材6〇〇(第22β圖 15然後’藉由熱氧化成長-譬如13奈米厚的氧化石夕膜 20 然後’將氧化頻_藉由光微影術錢刻加以圖❸ 以在可供中電壓電晶體形成之區及可供低電壓電晶體w 之£中暴露出矽基材_(第23Β圖)。在此時，利用將欲名 Γ可供高電壓電晶體形成之區的主動區及可供快閃記I: Γ曰曰胞軸之區的各別f料加以偏移，藉以製備用來㈣ 氧化矽膜624之光阻膜622的罩幕資料 然後’藉由熱氧化來成長一譬如425奈米厚的氧化石夕 〇
624 45 1253746 妾著氧化石謂624藉由光微影術及钱刻加以圖案化以 在可供低電麼電晶體形成之區中暴露出石夕基材600(第24A 圖）。在此時，利用將欲保護之可供高電壓電晶體形成之區 々動區及可供中電壓電晶體形成之區的主動區及可供快 5閃記憶體晶胞形成之區的各別資料加以偏移，藉以製備用 來蝕刻氧化矽膜624之光阻膜626的罩幕資料。 Λ、、:後’藉由熱氧化來成長一譬如2奈米厚的氧化石夕膜。 □此16·5奈米厚的氧切膜之n緣膜6職形成於可 供南電壓電晶體形成之區中，5·5奈米厚的氧化賴之一閘 10絕緣膜630形成於可供中電壓電晶體形成之區中，而2奈米 厚的氧化矽膜之一閘絕緣膜632形成於可供低電壓電晶體 形成之區中。 然後，一多晶矽膜係沉積及圖案化以形成多晶矽膜的 閘電極634等（第24Β圖）。 15 上述的第一製造方法中，罩幕開口及可供閘線形成之 區係以欲保護之主動區的資料為基礎形成，但亦可以欲暴 露之主動區的資料為基礎形成。 然後，將參照第25Α-25Β圖說明用於製造半導體元件之 第二方法，其中用於開啟可供閘絕緣膜形成之區的罩幕係 20以欲暴露之主動區的資料為基礎加以製備。第25Α及25Β圖 為用於製造半導體元件之第二方法的步驟中之半導體元件 的剖視圖，圖中顯示該方法。 首先，利用與第22Α至23Β圖所示的第一製造方法相同 之方式，一氧化矽膜620形成於可供高電壓電晶體形成之區 46 1253746 中，/然後在可供中電壓電晶體形成之區及可供低電廢電晶 體形成之區中暴露出石夕基材㈣(第25A圖）。利用將=護 之可供中電壓電晶體形成之區的主動區及可供低電塵電晶 體形成之區的主動區的各別資料加以偏移，藉以製備用來 5蝕刻氧化矽膜62〇之光阻膜622的罩幕資料。 接者，一譬如4·5奈米厚的氧化矽膜624係藉由熱氧化 成長。 ” 然後，氧化矽膜624藉由光微影術及蝕刻加以圖宰化以 在可供低電壓電晶體形成之區中暴露出秒基材^π 10圖）。在此時，利用將欲保護之可供低電壓電晶體形成之區 的主動區之資料加以偏移，藉以製備用來餘刻氧化石夕膜伽 之光阻膜626的罩幕資料。 然後，利用與第-製造方法相同的方式藉由敎氧化來 奸r譬如2奈米厚的氧化賴，以形成一 16·5奈米厚的間 、'.邑、、彖膜628、一 5.5奈米厚的閘絕緣膜63〇及_ 2奈米厚的閘 絕緣膜632。 上述的帛製造方法中，以受保護的主動區之資料為 基破來製備光阻膜Q的罩幕資料，並依此暴露出未被光阻 月吴62所覆蓋之高電壓區的元件隔離區之部分。在餘刻氧化 2〇矽膜620時，元件隔離膜在這些區中被部份地钱刻。同 樣地在钱刻氧化石夕膜似時，元件隔離膜在這些區中被部份 地钱刻。 千日為此，藉由將氧化石夕膜钱刻兩次，使得在可供高電壓 電晶體形成之區中的元件隔離膜602厚度降低。詳言之，餘 47 1253746 刻氧化石夕膜620日寸，姓刻係等同於22·5(=ΐ5χ1·5)奈米厚的熱 氧化膜，所以完全地蝕刻譬如15奈米厚的熱氧化膜，而在 蝕刻氧化矽膜624時，蝕刻等同於7·5〜8(=5χ1·5)奈米厚的熱 氧化膜，所以完全地蝕刻5奈米厚的熱氧化膜。考慮到用於 5形成元件隔離膜602之CVD氧化物膜的蝕刻速率係比熱氧 化膜中更咼約1·5倍，元件隔離膜6〇2蝕刻了約45(=3〇><1.5) 奈米。利用0.12微米技術之STI深度約為3〇〇奈米，而元件 隔離膜降低10%或更多。這使得場寄生厘〇3電晶體的臨限 值電壓顯著減小且高電壓操作區中的漏電流顯著增加。藉 10由使STI加深亦可解決此問題，但會增加主邏輯電路單元的 STI尺寸比並難以充填絕緣材料。主邏輯電路單元中的淺 s TI及高電壓電路單元中的深s T J可解決此問題但會增加製 造步驟。 第二製造方法中，其中以被暴露的主動區之資料為基 15礎來製備光阻膜622,626，並不像第一製造方法般地發生元 件隔離膜602被薄化之問題。然而，此案例中的一問題在 於·元件隔離區與低電壓主動區之間的凹部特別暴露於兩 次姓刻。 亦即，在第25A圖所示的步驟中，將一階部製作在主動 20區與元件隔離膜602之間（請見第26A圖）。尚且，當光阻膜 622與光阻膜626之間發生不對準時，一呈現一段階梯形式 之階部係形成於元件隔離膜6〇2上（請見第26B圖）。為此， 具有複雜階部之凹部係形成於主動區與元件隔離膜6〇2之 間（請見第26C圖）。此等凹部中，時常產生閘多晶矽的蝕刻 48 1253746 殘留物。在需要最細微圖案之低電壓區中，即便輕微的殘 留物亦導致鄰近閘電極之間的短路，而可能造成良率降低。 下列兩實施例中，提供可防止元件隔離膜厚度在高電 壓區中減小及藉由元件隔離區上的階部產生殘留物之半導 5 體元件之結構及其製造方法。 接下來，參照第27至45C圖說明根據本發明第二實施例 之半導體元件及其製造方法。
第27圖為根據本實施例之半導體元件的一晶片概念 圖，圖中顯示其一結構。第28圖為根據本實施例的半導體 10 元件之示意剖視圖，圖中顯示半導體元件中所使用之11種 電晶體。第29 A-29C圖為根據本實施例之半導體元件的示意 剖視圖，圖中顯示其結構。第30A至45C圖為根據本實施例 的半導體元件在其製造方法的步驟中之剖視圖，圖中顯示 該方法。 15 如第27圖所示，根據本實施例的半導體元件係為一合
併一快閃記憶體之邏輯半導體元件且包括一主邏輯電路單 元302、輸入/輸出電路單元304、快閃記憶體晶胞單元3〇6 及快閃記憶體晶胞控制電路單元3〇8。輸入/輸出電路單元 3〇4各包括一PMOS單元3〇4P及一NMOS單元304N，而快閃 20 §己憶體晶胞控制電路單元308各包括一 PMOS單元308P及一 NMOS單元308N。 如第28圖所不’根據本實施例之半導體元件係包括形 成於一η井柳中所構成之一P井478中之-快閃記憶體晶胞 (快閃日日胞）、- η通路高電壓/低臨限值電壓電晶體⑺撒低 49 1253746
Vt)及-η通路高電壓/高臨限值電壓電晶體(N撕高ν〇，形 成於一 η井480中之1通路高電壓/低臨限值電壓電晶體 (Ρ ΗV低Vt)及ρ通路向電壓/高臨限值電慶電晶體㈣ν高 Vt) $成於p井482中之一 n通路中電壓電晶體(N_MV)， 5形成於-η井484中之_p通路中電壓電晶體㈣形成於 η井486中之11通路低電壓/高臨限值電壓電晶體 同Vt)及η通路低電壓/低臨限值電壓電晶體(MV低Vt)， 及升y成於η井488中之_p通路低電壓/高臨限值電壓電晶 體(P-LV高Vt)及-p通路低電壓/低臨限值電壓
電晶體(P-LV 10 低 vt)。 快閃記憶體晶胞係為—堆積式問結構的一快閃 EPROM，並在浮閘巾以電荷來儲存指定f訊。穿關絕緣 膜的膜厚度係域f荷保料徵、氧化物膜的壽命等加以 獨立地決定。 15 11通路高電壓/低臨限值電壓電晶體(N_HXM&Vt)、11通路 高電壓/高臨限值電壓電晶體(1^]9^高％)、1)通路高電壓/低 臨限值電壓電晶體(P_HVmVt)&p通路高電壓/高臨限值電 壓電晶體(Ρ-HV高Vt)係為用以形成快閃記憶體晶胞控制電 路308之電晶體，且在讀取時對其施加5 乂電壓而在寫入與 20抹除時施加最高達到10 V或以下的電壓。快閃記憶體晶胞 控制電路308需要此等高電壓，而閘絕緣膜為厚形。 η通路中電壓電晶體（N-MV)及p通路中電壓電晶體 (P-MV)係為形成輸入/輸出電路單元304之電晶體且為2.5 ν 知作式或3.3 V彳采作式。2·5 V彳呆作式或3·3 V操作式電晶體在 50 1253746 間絕緣膜厚度、臨限值電塵控祕件及LDD條件方面係彼此不同'然m要同時安裝兩者。一般而言，只安裝 其中任一者。 10 15 20 、纷m电间e品丨良值電壓電晶體（义^高^)、η通超 低電壓/低臨限值電壓電晶體(謂低Vt)、ρ通路低二 臨限值電壓電晶體(P-LV^t)々通路低電壓/低臨限㈣ 壓電晶體(Ρ-LV低Vt)係為用以形成主邏輯電路單元3〇2之 電晶體。這些電晶體使用超薄膜閘絕緣膜㈣善 路單元302之效能。 $ 如上述，根據本實施例之半導體元件中，除了穿隧開 絕緣膜外，必須形成不同膜厚度的3種閑絕緣膜。因此，可 供低電壓電晶體形狀_在形朗絕_之程序中暴露 於2姓刻步驟’而元賴_在這些步驟巾受舰刻。= 中電壓電晶體形成之區係在形成閘絕緣膜之程序中暴露: 一蝕刻步驟，而元件隔離膜在此步驟中受到蝕刻。 根據本實施_半導體元件之賴主要在於藉由▲ 些餘刻步驟所形成之元相_上的階部係形成㈣^ 壓操作式井的邊緣及巾電壓操作式相邊緣呈賴應之元 件隔離膜的區巾。將說明根據本實施例的半導體元狀此特徵。
弟9目可供南電壓電晶體且包括快閃記憶體晶也 成之區及可供中電壓電晶體形成之區與可供低電壓電⑸ 形成之區相鄰地形成之案例的示意剖視圖。如第29Α圖, 示’在可供高電壓電晶體形成之區中所構成之η井彻及 51 1253746 可供低1壓電3日日體形成之區中所構成之p井486係彼此分 隔，而元件隔離膜422係在11井48〇與1)井486之間形成於矽基 材410中在可供低電壓電晶體形成之區中所構成之^井488 及在可供中電壓電晶體形成之區中所構成之ρ井482係彼此 5刀隔而元件隔離膜422係在η井488與ρ井482之間形成於矽 基材410中。 第29Β圖為η井斗⑽與口井斗祕之間的區之放大示意圖。如 第29Β圖所示’在元件隔離膜422表面之區中，對應於ρ井486 邊緣’階梯中的階部化係由用以形成閘絕緣膜之程序的2 10餘刻^驟$成。與主動區相鄰地形成於元件隔離膜422邊緣 中之凹部4Η並未在形成閘絕緣膜時形成，而是藉由sti在 形成元件隔離膜422加以形成。 第29C圖為n井488與ρ井482之間的區之放大示意剖視 圖。如第29C圖所示，在元件隔離膜422表面之區中，對應 15於η井488邊緣，階梯中的一階部412係由用以形成問絕緣膜 之程序的2蝕刻步驟形成。在對應於1)井482邊緣之區中，一 階部416係由用以形成閘絕緣膜之程序的一蝕刻步驟形 成。與主動區相鄰地形成於元件隔離膜422邊緣中之凹部 414並未在开^成閘絕緣膜時形成，而是藉由si〗在形成元件 20 隔離膜422加以形成。 階部412係在與可供低電壓電晶體形成之區中的 CMOS井(ρ井486，η井488)邊緣(邊界邊緣）呈現對應之部分 中形成於元件隔離膜422上，但並未形成於元件隔離膜422 的其餘區中。同樣地，一階部416係在與可供中電壓電晶體 52 1253746 形成之區中的CMOS井(p井482，η井484)邊緣(邊界邊緣）呈 現對應之部分中形成於元件隔離膜422上，但並未形成於元 件隔離膜422的其餘區中。階部412,416並未形成於可供快 閃記憶體晶胞形成之區及可供高電壓電晶體形成之區中。 5 利用以低電壓操作式井(ρ井486, η井488)及中電壓操作 式井(Ρ井484, η井484)之資料為基礎來製備在用以形成閘絕 緣膜之程序中所使用之蝕刻罩幕的圖案，藉以產生根據本 實施例之半導體元件的此特徵。利用這些井的資料為基礎 末產生餘刻罩幕之圖案’因此階部並未在可供高電壓電晶 10體形成之區中形成於元件隔離膜中，而元件隔離膜的厚度 在高電壓操作式井(Ρ井478，η井480,490)中任何處係比低限 值操作式井及中電壓操作式井中更大。因此，高電壓操作 式區中之所有場寄生電晶體可保留高的臨限值電壓。 在根據本實施例之半導體元件中及上述第二製造方法 15中，階部412,416形成於元件隔離膜422的表面上。然而， 供階部412,416形成之區係為對應於井邊緣之元件隔離膜 422的區並視為與主動區的邊緣略有分隔，凹部的寬度夠 大。因此，可將上方形成的多晶石夕膜加以圖案化而無任何 殘留物。 20 然而，除非凹部的寬度為狹窄，否則將如同上述第二 方法般地發生殘留。為此，最好檢查資料以使主動區的邊 緣及井的邊緣超過一特定間隔並依需要加以矯正。主動區 的邊緣與井的邊緣之間的間隔最好係設定為1〇倍或更大。 本實施例中，間隔設定為約4〇〇奈米或更大。 53 1253746 如上述，階部412,416係在與可供低電壓電晶體形成之 區的CMOS井(p井486，n井概)的邊緣(邊界邊緣）呈現對應 之部分中形成於元件隔離膜上，而不形成於元件隔離膜422 的其餘區中。為此’用以形成閘絕緣膜所包含之階部絕未 5形成於主邏輯電路單元302中，且可防止產生多晶石夕膜的殘 留。為此，可藉由最緊密地裝填多晶石夕互連件來排列多晶 矽互連件，而可符合元件的縮小作用。 _然後，參照第30Α至45C圖描述根據本實施例的半導體 凡件之製造方法。第3〇Α至44圖為半導體元件在用以製造整 體半導體70件之方法的步驟中之剖視圖，圖中顯示該方 法。第45Α·45(：圖為半導體元件在其製造方法的步驟中之部 刀口1J視圖，圖中使罩幕、主動區、井等之間的位置性關係 變得清楚。 15 首先，一用於界定主動區之元件隔離膜422係藉由 =(淺溝道隔離)方法形成於_絲材中（第遍圖）。一 2如1〇奈米厚的氧化㈣係藉由熱氧化加以成長。接著， ，s如100奈米厚的氮化石夕膜藉由CVD方法加以成長。然 後’氮化頻、氧化秒膜及絲材彻藉由光微影術及乾姓 2〇」加以順序性餘刻，以在石夕基材41〇中形成譬如300奈米深 度之溝道。然後，石夕基材係熱氧化以在溝道表面内側形 成氧化石夕膜。然後，一譬如550奈米厚的氧化石夕膜譬如藉 由⑽度電漿CVD方法加以成長。接著，氧化石夕膜藉由CMp 方法加以平面化直到氮化石夕膜從埋設在溝道中之氧化石夕膜 的元件隔離膜422暴露出來為止。 54 1253746 第30A圖中，由元件隔離膜422所界定的主動區從左邊 序係為可供一快閃記憶體晶胞(快閃晶胞)形成之區，可供 7 η通路呵電壓/低臨限值電壓電晶體低·形成之 區，可供一η通路高電壓/高臨限值電壓電晶體(n_hv高vt) 少成之區，可供一p通路高電壓/低臨限值電壓電晶體 低Vt)形成之區，可供—P通路高電壓/高臨限值電壓電晶體 ㈣V高Vt)形成之區，可供_n通路中電壓電晶體(N_MV) 形成之區’可供一P通路中電壓電晶體(p_MV)形成之區，可 供一 η通路低電壓/高臨限值電壓電晶體形成之 10區，可供一η通路低電壓/低臨限值電壓電晶體(N_LVmVt) 形成之區，可供一 P通路低電壓/高臨限值電壓電晶體(p_Lv 鬲Vt)形成之區，可供一 p通路低電壓/低臨限值電壓電晶體 (P-LV低Vt)形成之區。 然後，移除用以形成元件隔離膜422之氮化石夕膜及氧化 15矽膜，然後矽基材41〇熱氧化以成長一譬如10奈米厚的氧化 石夕膜424作為一可犧牲性氧化膜。 然後，暴露出可供快閃記憶體晶胞（快閃晶胞)形成之區 及可供η通路高電壓電晶體(N-HV高Vt，N-HV低Vt)形成之 區且覆蓋住其餘區之一光阻膜426係藉由光微影術形成。 20 然後，利用光阻膜426作為罩幕來進行離子植入，以在 可供快閃§己fe體晶胞（快閃晶胞)形成之區及可供^通路高電 壓電晶體(N-HV高Vt，N-HV低Vt)形成之區中形成一η型埋 設雜質摻雜層418(第30Β圖）。η型埋設雜質摻雜層428係藉 由譬如在2 MeV加速能及2χ1013公分_2劑量的條件下植入石舞 55 1253746 離子而形成。 接著，光阻膜426譬如藉由灰化加以移除。 然後，暴露出可供快閃記憶體晶胞（快閃晶胞）形成之 區、可供n通路中電壓電晶體(N-MV)形成之區及可供11通路 5低電塵電晶體(N-LVf$Vt，N_LV低vt)形成之區且覆蓋住其 餘區之一光阻膜430係藉由光微影術形成。 然後，利用光阻膜430作為罩幕來進行離子植入，以在 I供快閃記憶體晶胞(快閃晶胞)形成之區及可供η通路中電 壓電晶體(N-MV)形成之區、及可供η通路低電壓電 (㈣高Vt，N_LVfev⑽成之區中形成—祕ρ井之雜質^ 雜層432,434(第31Α圖）。用於ρ井之雜質摻雜層432係链 加速能及…，公分，量的條件下二 子而形成。用於p井之雜質摻雜層物係藉由馨如在刚 Μ ^加速能及2咖2公分-2劑量的條件下植人辑子而形 接著，光阻膜430譬如藉由灰化加以移除。 20
暴露出可供n通路高電壓/高臨限值電壓電晶體 (-^⑽成之區、可供η通路中電壓電晶體㈣彻 成之區及可供η通路低電壓電晶體帆VW，ν心低州 =之區且覆蓋住其舰之—光_436係藉由光微影術 然後，利用光阻膜436作為罩幕來進行離子植入，以在 可伽通路高電壓/高臨限值電壓電晶體_¥高、 區、可供11通路中電壓電晶體(Ν切)形成之區、及可供顿 56 1253746 路低電壓電晶體(Ν-LV高Vt，Ν-LV低Vt)形成之區中形成_ 用於p井之雜質摻雜層438,440(第31B圖）。用於p井之雜質換 雜層438係藉由譬如在1〇〇 keV加速能及6xl〇i2公分_2劑量的 條件下植入硼離子而形成。 然後，光阻膜436譬如藉由灰化加以移除。 10 然後，暴露出可供p通路高電壓電晶體（P-HV低％， P-HV高Vt)形成之區、可供p通路中電壓電晶體形成 之區及可供p通路低電壓電晶體(p_LV高vt，p_LV低vt)形成 之區且覆盍住其餘區之-光阻膜442係藉由光微影術形成。 然後，利用光阻膜442作為罩幕來進行離子植入，以在 可供P通路高電壓電晶體（P_HV低vt，p_HV高ν〇形成之 15 20 可供p通路巾電壓電晶體(P_MV)形紅區、可供p通路 中電C包B日體(Ρ-MV)形成之區及？通路低電壓電晶體 南Vt，P-LV低Vt)形成之區中形成一用於_之雜質推雜層 撕(第32竭。用於n井之雜f摻雜層撕係藉由譬如在_ keV加速a及ι·5Χΐ〇公分.2劑量的條件下植人碟離子及在 Μ加速能及3Χ1°Ύ劑㈣條件下植人雜子而 形成k些條件下’可獲得約_〇·2ν臨限值電壓的ρ通路高 電壓/低臨限值電壓電晶體(ρ_Η乂低。然後，光阻膜422譬如藉由灰化加以移除。 然後’暴露出可供p通路高電壓/高臨限值電壓電晶體 (HV^jVt)域之區、可供？通路中電㈣晶师撕)形成 之區及可柳通路低電壓電晶體㈣高Vt，P.LV低V⑽成 之區且覆蓋住其餘區之—光㈣446係藉由光微影術形成。 區 57 1253746 可供羯446作為罩幕純行軒植人，以在 ρ 回包壓/高臨限值電壓電晶tnp hv古vt、 區及可供P魏中電壓“ H體P-H〜Vt)形成之 於臨限值電壓控制之雜;;!：^^ 壓電晶體〇M^Vt p _ 8，結可供㈣路低電 止層45嶋2 低彻成之區中形成—通路阻 圖）。用於臨限值電Μ控制之雜質摻雜層448 軸止層係'藉由譬如在 keV加速能及5><1〇12八 >刀劑量的條件下植入石舞離子而形成。這些條件下，可獲二 10 勺值電壓的ρ通路高電壓/高臨限值電 (P-HV 高 Vt)。 體 然後，光阻膜446譬如藉由灰化加以移除。 舜然後’暴露出可供快閃記憶體晶胞(快閃晶胞)形成之區 且覆盖住其舰之_光阻膜452鋪由級影術形成。 :、、;、後利用光阻膜452作為罩幕來進行離子植入，以在 5可供快閃記憶體晶胞（快閃晶胞）形成之區中形成一用於臨 限值電壓控制之雜質摻雜層454 (第33A圖）。用於臨限值電 壓控制之雜質摻雜層454係藉由譬如在4〇 速能及 6x10公分2劑量的條件下植入硼離子而形成。 然後，光阻膜452譬如藉由灰化加以移除。 20 然後’作為可犧牲性氧化膜之氧化矽膜424係藉由氫氣 酸水性溶液加以移除（第33B圖）。 然後’譬如在9〇〇-i〇5〇°c進行熱氧化以在主動區上形 成一 10奈米厚的穿隧氧化物膜456。 然後’ 一譬如90奈米厚之摻雜有磷的多晶矽膜係譬如 58 1253746 藉由CVD方法成長在穿隧氧化物膜456上。 然後，多晶矽膜藉由光微影術及乾蝕刻加以圖案化， 、在可i、丨夬閃s己丨思體晶胞（快閃晶胞）形成之區中形成多晶 矽膜的一浮閘456。 接著在其上形成有浮閘458之穿隨氧化物膜456上， 藉由CVD方法形成_譬如5奈米厚的氧化石夕膜及一譬如 奈米厚的氮化石夕膜。然後，氮化石夕膜的表面係在9贼熱氧 化90分鐘以成長一約3〇奈米厚的氧化石夕膜。因此，形成氧 化矽/氮化石夕/氧化石夕結構之一〇N〇膜46〇(第34八圖）。 1〇 然後，暴露出可供η通路中電壓電晶體(N-MV)形成之 區且覆盍住其餘區之一光阻膜偷係藉由光微影術形成。 然後’利用光阻膜462作為罩幕來進行離子植入，以在 可供η中電壓電晶體(N-MV)形成之區中形成一用於臨限值 電壓控制之雜質摻雜層464 (第34Β圖）。用於臨限值電壓控 15制之嘁貝摻雜層464係藉由譬如在30 keV加速能及5xl〇12公 分-2劑量的條件下植入硼離子而形成。 ;、、、:後，光阻膜462譬如藉由灰化加以移除。 然後’暴露出可供ρ中電壓電晶體(p_MV)形成之區且覆 光阻膜466係藉由光微影術形成。 20 然後’利用光阻膜466作為罩幕來進行離子植入 ，以在 可^ P中％壓電晶體（p_Mv)形成之區中形成一用於臨限值 甩[抆制之雜質摻雜層468 (第35A圖）。用於臨限值電壓控 制之雜貝^雜層468係藉由譬如在I%匕乂加速能及3χι〇ΐ2 Α刀劑夏的條件下植入砷離子而形成，且獲得約 59 1253746 -〇·3〜-0.4V的臨限值電壓。 然後，光阻膜466譬如藉由灰化加以移除。 然後，暴露出可供η低電心高臨限值電壓電晶 謂蓋料舰之—総膜4·藉由光微 然後，利用光阻膜47〇作為罩幕來進行離子植入，以在 可供η通路低電壓/高臨限值電壓電晶體(n_lv^⑽成之
區中形成一用於臨限值電壓控制之雜質摻雜層472(第35B 圖）。用於臨限值電壓控制之雜質摻雜層472係藉由链如在 1〇 1〇Μ加速能及5Χ1〇12公分—2劑量的條件下植·料而形 成，且獲得約+0.2V的臨限值電壓。 然後，光阻臈470譬如藉由灰化加以移除。
*接著暴路出可供Ρ低電堡/高臨限值電壓電晶體(P_LV 2 V_成之區且覆蓋住其餘區之—光阻膜以係藉由光微 15 影術形成。 著利用光阻膜474作為罩幕來進行離子植入，以在 y供p通路低電壓/高臨限值電壓電晶體(p_Lv高叫形成之 區中形成一用於臨限值電壓控制之雜質摻雜層476(第緣 圖）。用於臨限值電壓控制之雜質摻雜層研係藉由馨如在 2〇 1〇0 Μ加速能及5X1012公分'劑量的條件下植入珅離子而 形成，且獲得約-0.2V的臨限值電壓。 然後，光阻膜474譬如藉由灰化加以移除。 。因此形成了在可供快閃記憶體晶胞（快閃晶胞）形成之 &、可供n通路高電壓電晶體(N-HV低Vt，N-HV高Vt)形成 1253746 之區中所構成之—Μ·且包括 ^ 432,434,438,440及用μ ; ρ井之雜質#雜層 454，可供ρϋ敗一干 圣工制之雜質摻雜層
Tt、P通路向電壓電晶體(p_Hv低 曰 5 10 15 20 之區中所構成之-時伽且包括心-^叫形成 444，楊，可供n通路中 :之雜貝摻雜層 成之一 ρ井術且包括用！1(MV)形成之區中所構 匕括用於p井之雜質換
通路中電壓電晶體(P_M 、"、θ，’可供P 包括用树之雜質摻静=^所構叙1井彻且 貝L錶層444,通路阻止 值電壓控制之雜質摻雜層 限 :二，—⑽成之區中所構成之1井·且包 括用於Ρ井之雜質摻雜層432 434 438，蝴及用於臨限值電 井之雜f摻雜層物、通路阻止層450及用於臨限值電壓控 制之雜貝6雜層似。ν井侧係、具有與㈣埋設雜質摻雜層 428 口作來圍、.堯ρ井47821^490的功能。亦即，#478係為 一形成於η井490中之雙重井（請見第36八圖）。 然後，覆蓋住可供快閃記憶體晶胞（快閃晶胞)形成之區 且暴露出其餘區之一光阻膜492係藉由光微影術形成。 麼控制之雜雜雜層472,可供爾低電壓電晶離LV高 Vt ’ P-LV低V⑽成之區中所構成之_η井488且包括用於η 然後，譬如利用光阻膜492作為罩幕以乾蝕刻來蝕刻 ΟΝΟ膜460 ’以在可供快閃記憶體晶胞（快閃晶胞）形成之區 除外的區中移除ΟΝΟ膜460。 然後，藉由譬如使用氫氟酸水性溶液的濕蝕刻且以光 阻膜492作為罩幕來钱刻穿隧氧化物膜456，以在可供快閃 61 1253746 記憶體晶胞（快閃晶胞）形成之區除外的區中移除穿随氧化 物膜456(第36B圖，第45A圖）。 然後，光阻膜492譬如藉由灰化加以移除。 然後，譬如以85(TC進行熱氧化，以在主動區上形成一 5 13奈米厚的氧化矽膜494。 :後’復盍住可供快閃記憶體晶胞（快閃晶胞）形成之區 及可供高電壓電晶體(N_HV低vt，N_Hv^t，p_Hv低^， Ρ-HV高Vt)形成之區且暴露出其餘區之—光賴视係藉由 光微影術形成。 10 如第视圖所示以低電壓操作式井(P井486，η井488)及 中電壓操作式物井482，_484)的:#料為基礎來製備光阻 膜彻的圖案。用以形成這些井之罩幕資料係依原狀使用或 在各別側上偏移加大一特定數值，譬如約丨微米。 然後，藉由譬如使用氫氟酸水性溶液的濕蝕刻且以光 15阻膜视作為罩幕來#除氧化雜物，以在可供中電壓電 日日體(Ν-ΜV ’ P-MV)形成之區及可供低電壓電晶體(N_LV低 Vt ’ N-LV局Vt ’ P-LV低Vt，P-LV高Vt)形成之區中移除氧 化矽膜494(第37A圖）。 此钮刻步驟中，元件隔離膜422亦被㈣。，然而，光阻 20膜496的邊緣只定位在與低電壓操作式井㈣傷， 邊緣及中電塵操作式井(p井482，_484)邊緣呈現對應之元 件隔離膜422上，而階部412,416只形成於這些區中（請見第 29B及 29C 圖）。 然後，光阻膜496譬如藉由灰化加以移除。 1253746 赋進行熱氧化，叫可供中電壓電晶 「中:❹’心㈣’㈣高刈形成之區中於主動 ==—4.5奈米厚的氧化賴柳。在此熱氧化步驟 中，虱化矽膜494的膜厚度亦增加。 ^後純可供㈣記憶體晶胞（快閃晶胞)形成之 品、可，高電壓電晶體(N_HV低Vt，N-HV高Vt，P_HV低Vt， 10
P撕高V⑽成之區及可供中«電晶體(N挪，P_MV)形 成之區且暴露出可供低電壓電晶體(N-LV低Vt，N_LV高 低Vt ’ Ρ-LV面Vt)形成之區之一光阻膜5〇〇係藉由 光微影術形成。 ^如第45C圖所示以低電墨操作式井(P井486, η井488)的 貧料為基礎來製備光阻膜5〇〇的圖f。用以形成這些井之罩 幕資料係依原狀使用或在各別側上偏移加大一特定數值， 15譬如約1微米。
然後’藉由使用氫氟酸水性溶液的濕蝕刻且以光阻膜 500作為罩幕來蝕刻氧化矽膜498，以在可供低電壓電晶體 (N-LV低Vt ’ N-LV 高 Vt，P-LV低Vt，P-LV 高 Vt)形成之區中 移除氧化矽膜498(第37B圖）。 此蝕刻步驟中，元件隔離膜422被蝕刻。然而，光阻膜 5〇〇的邊緣只定位在與低電壓操作式井({)井486，^井488)邊 緣呈現對應之元件隔離膜422上，而階部412只形成於這些 區中（請見第29Β及29C圖）。 接著，光阻膜500譬如藉由灰化加以移除。 63 1253746 然後，譬如以850 C進行熱氧化，以在可供低電壓電晶 體(N-LV低Vt，N-LV高Vt，Ρ-LV低Vt，Ρ-LV高Vt)形成之區 中於主動區中形成一2.2奈米厚的氧化矽膜5〇2。在此熱氧 化步驟中，氧化矽膜494,498的厚度增加，而具有16奈米總 5膜厚度的一閘絕緣膜504及具有5·5奈米總膜厚度的一閘絕 緣膜506係为別形成於可供鬲電壓電晶體(n_hv低vt，N-HV 高Vt，P-HV低Vt，P_HV高Vt)形成之區中及可供中電壓電 晶體(N-MV，P-MV)形成之區中（第38a圖）。 然後，一譬如180奈米厚之未摻雜的多晶矽膜5〇8係藉 10 由CVD方法形成。 接著，一·#如30奈米厚的氮化石夕膜52〇係藉由電漿cVD 方法形成於多晶矽膜508上。氮化矽膜51〇具有在將下多晶 矽膜508加以圖案化時作為防反射膜及蝕刻罩幕之功能且 亦具有在將快閃記憶體晶胞之閘電極的側壁加以氧化時保 15護邏輯單元的閘電極之功能，其如後文所述。 接著，藉由光微影術及乾蝕刻，可供快閃記憶體晶胞 (快閃B曰胞）形成之區中的鼠化石夕膜5 1〇、多晶石夕膜、ΟΝΟ 膜460及浮閘458餘圖案彳卜以形成快附己憶體晶胞(快閃 晶胞）之多晶矽膜508的閘電極512等（第386圖）。 20 然後，快閃記憶體晶胞（快閃晶胞）之閘電極512的側壁 係熱氧化約ίο奈米且進行離子植入以形成源_汲區514。 然後，閘電極512的側壁再度熱氧化約1〇奈米。 接著，一氮化矽膜譬如藉由熱CVD方法加以沉積，然 後此氮化石夕膜及氮化石夕膜51〇回蝕以在閘電極512的側壁上 64 1253746 形成氮化石夕膜的一側壁絕緣膜516。 接著，藉由光微影術及乾姓刻，位於可供高電壓電晶 體(N-HV低Vt，N—HV高Vt，P-HV低Vt，P-HV高Vt)形成之 區、可供中電壓電晶體(N-MV，P-MV)形成之區及可供低電 5 壓電晶體（N-LV 低 Vt，N-LV 高 Vt，P-LV 低 Vt，P-LV 高 Vt) 形成之區中的多晶矽膜5〇8係被圖案化，以形成多晶矽膜 508的閘電極518(第39A圖）。 在此時，用以形成閘絕緣膜5〇2,5〇4,506之程序中所構 成的階部412,416係在與低電壓操作式井({)井486，11井488) 10及中電壓操作式井(p井482, η井484)的邊緣呈現對應之部分 中出現於元件隔離膜422上（請見第45Β及45C圖）。然而，主 動區邊緣的井邊緣彼此係充分地分隔，且凹部的寬度夠 大。因此，可防止多晶矽膜5〇8留下成為凹部中的殘留物。 然後’暴露出可供ρ通路低電壓電晶體(p_LV低Vt，P-Lv 15 ^Vt)形成之區且覆蓋住其餘區之一光阻膜520係藉由光微 影術形成。 然後，利用光阻膜520作為罩幕來進行離子植入，以形 成P通路低電壓/高臨限值電壓電晶體(厂;^高％)及1)通路低 電壓/低臨限值電壓電晶體(P-LV低Vt)之源/汲區的延伸部 20 522(第39B圖）。譬如藉由對於基材法向呈0。以0.5 ke V加速 能及3.6x10 4公分劑量植入硼離子及對於基材法向傾斜 28。的四個方向中以8〇 keV加速能及6.5Χ1012公分-2劑量植 入石申離子而形成具有囊區之延伸部522。 接著，光阻膜520譬如藉由灰化加以移除。 65 通路低電壓^ I住其餘區之 €晶體(N-LV高Vt， 一光阻膜524係藉由 然後，暴露出可供nii N-LV低Vt)形成之區且覆蓋 光微影術形成。
接著，光阻膜524譬如藉域化加以移除。 接著，暴露出可供p通路中電壓電晶體(p_Mv)形成之區 後J八餘區之一光阻膜528係藉由光微影術形成。 然後’利用光阻膜528作為罩幕進行離子植入，以形成 15 P通路中電壓電晶體(MV)之源/没區的延伸部53〇(第備 圖）s如藉由以1〇 keV加速能及7χ1 〇13公分.2劑量的條件下 植入氟化硼離子而形成延伸部52〇。 然後，光阻膜528譬如藉由灰化加以移除。 然後，暴露出可供n通路中電壓電晶體(N_MV)形成之 2〇區且覆蓋住其餘區之一光阻膜532係藉由光微影術形成。 然後’利用光阻膜532作為罩幕進行離子植入，以形成 n通路中電壓電晶體(N-MV)之源/汲區的延伸部534(第41A 圖）。藉由譬如以1〇 keV加速能及2χΐ〇13公分劑量的條件下 植入神離子及譬如以10 keV加速能及3χ1013公分_2劑量的條 66 1253746 件下植入碟離子而形成延伸部M4。 接著，光阻膜532譬如藉由灰化加以移除。 然後，暴露出可供p通路高電壓電晶體(P_HvmVt， P-HV咼Vt)形成之區且覆蓋住其餘區之一光阻膜536係藉由 5 光微影術形成。 接著，利用光阻膜536作為罩幕進行離子植入，以形成 p通路尚電壓/低臨限值電壓電晶體（p_HVmVt)&p通路高 電壓/高臨限值電壓電晶體(P-HV高Vt)之源/汲區的延伸部 538(第4化圖）。譬如藉由以80 keV加速能及4.5X1013公分 10劑ΐ的條件下植入硼離子而形成延伸部538。 接著’光阻膜536譬如藉由灰化加以移除。 然後’暴露出可供η通路高電壓電晶體(N_Hv低Vt， N-HV低Vt)形成之區且覆蓋住其餘區之一光阻膜54〇係藉 由光微影術形成。 15 然後，利用光阻膜540作為罩幕進行離子植入，以形成 η通路尚電壓/低臨限值電壓電晶體（Ν_ηv低v〇及n通路高 電壓/高臨限值電壓電晶體(N_HV高vt)之源/汲區的延伸部 542(第42A圖）。譬如藉由以35 keV加速能及4xl013公分_2劑 里的條件下植入磷離子而形成延伸部542。 20 接著’光阻膜54〇譬如藉由灰化加以移除。 接著，譬如藉由熱CVD方法來沉積一氧化矽膜，然後 氧化石夕膜係回钱以在閘電極512,518的側壁上形成氧化石夕 膜的一側壁絕緣膜544。 然後，暴露出可供快閃記憶體晶胞（快閃晶胞)形成之區 67 1253746 及可供η通路電晶體(N_HVmVt，高％， LV低Vt)形成之區且覆蓋住其餘區之一光阻膜⑽係藉由 光微影術形成。 然後，利用光阻膜546作為罩幕進行離子植入，以形成 5 n通路電晶體(N-W，N-HV高vt，N丄MVt，N_LV低 )及决閃。己f思體晶胞（快閃晶胞）之源/沒區（第㈣圖）。此離 子植入係同時將快閃記憶體晶胞（快閃晶胞）的閘電極512及 η通路電晶體(N-HV低Vt，純卩高％，N丄v^t，n_lv低 vt)的間電極518摻雜成_。譬如藉由以i〇 kev加速能及 10 6x10公分2劑量的條件下植入碌離子而形成源/沒區州。 ^後，光阻膜546譬如藉由灰化加以移除。 接著’暴露出可供p通路電晶體(p_HV低Vt，p_Hv高
Vt，P-MV，P-LV高Vt，㈣低叫形成之區且覆蓋住其餘 區之一光阻膜550係藉由光微影術形成。 15 《後，彻光轉55G作為罩幕進行離子植人，以形成 p通路電晶體㈣V低Vt，P-HV高Vt，P-MV，P_LV高vt， P-LV低Vt)之源/汲區552(第ΜΑ圖）。此離子植入同時將p通 路電晶體(P-HV低 Vt，P-HVf^Vt，p撕，p Lv 高 ％，p^ 低Vt)的閘電極518摻雜成㈣。譬如藉由以$ 加速能及 2〇 4x10公分劑量的條件下植入蝴離子而形成源/汲區说。 接著，光阻膜550譬如藉由灰化加以移除。 然後’源/汲區548及552閘電極512,518的上部係藉由已 知的矽化程序加以矽化。 曰 因此，在矽基材410上，完成U種電晶體。 1253746 接著，在其上形成有電晶體等之矽基材41〇上，完成了 ^觸孔556、電極插塞558、及互連件560等，且完成了到一 弟一階層金屬互連件為止之結構(第43B圖）。 然後’重覆進行絕緣膜的成長及互連件的成形，藉以 形成在絕緣咖上具有所需要層數之一多階層互連件層 10 15 20 、吧琢胰加4成長在多階層互連件層562上，j :成接觸孔566、電極插塞細、互連件57〇、-墊電極57 等口^ &成了到最上階層金屬互連件為止之結構。 ^著在其上形成有互連件層570、墊電極572等之到 緣膜564上’形成—鈍化臈574,而完成半導體元件（第44圖) 緣膜^上，根據本實施例，形成具有不同膜厚度之_ A其低電壓操作式井及中電壓操作式井之罩幕資半 來製備用以在可供低電壓電晶體形成之區及可 體形成之區中選擇性移除絕緣膜之罩幕，以低1 晶井=幕射4為基礎來製備用以在可供低電壓； 〜二之區4擇性移除絕緣膜之罩幕，藉此可保護可令 2壓U體形成之區的主動區及科隔離膜而無誤^ P離ΓΓ 70件隔離區具有―大寬度時、絕不會發生元卡 :在:供高㈣電晶體形成之區中被薄化之問題。, 元件^ t 膜同時—起形成於基材的所有區中， :離二在円電壓區中保持厚形’藉此可使場寄生 肢保持咼的臨限值電 _ 增加製造成本。讀隔《可同時地形成’而;
69 1253746 形成具有不同膜厚度的閘絕緣膜時在元件隔離膜上所 構成之階部係形成於與井邊緣呈現對應之部分中且依此與 主動區的邊緣充分地分隔。因此，並無細微凹部形成於元 件隔離膜與主動區之間，且可防止元件隔離膜中的凹部中 5 產生殘留物。 用來形成具有不同膜厚度的閘絕緣膜之蝕刻罩幕係以 井的罩幕資料為基礎加以製備，故不需要準備新的資料來 製備罩幕。
[第三實施例] 10 參照第46A至47B圖說明根據本發明第三實施例之半 導體元件及其製造方法。與根據第27至45C圖所示的第二實 施例之半導體元件及其製造方法中相同之本實施例的構件 係以相同編號代表藉以避免重覆或簡化說明。 首先，參照第46A-46C圖說明根據本實施例之半導體元 15 件的一結構。
根據本實施例的半導體元件係為一合併一快閃記憶體 之邏輯半導體元件，其包括11種電晶體，而基本結構係與 根據第27及28圖所示的第二實施例之半導體元件中相同。 在根據本實施例的半導體元件中，如同根據第二實施 20 例的半導體元件，除了 一穿隧閘絕緣膜外必須形成具有不 同膜厚度之3種閘絕緣膜。因此，可供低電壓電晶體形成之 區係在形成閘絕緣膜時暴露於兩蝕刻步驟，在這些步驟 中，元件隔離膜受到蝕刻。可供中電壓電晶體形成之區係 在形成閘絕緣膜時暴露於一蝕刻步驟，且元件隔離膜在此 70 1253746 步驟中受到蝕刻。 根據本實施例的半導體元件之特徵主要在於：藉由該 ▲成之το件的階料形成於與高電壓操作式 5 10 15 井的邊緣及中電難作切呈現對應之元件隔離膜的區 中。將説明本實施例的特徵。 …第圖為可供回電壓電晶體且包括快閃記憶體晶胞 化成之區及與可供低電壓電晶體形成之區相鄰地形成之可 =、中私壓私曰曰體形成之區的示意概念剖視圖。如第偷圖所 丁在可供回電壓電晶體形成之區中所構成的一^井彻及 2供低電壓電晶體形成之區巾所構成的_卩井條係彼此 网而元件^離膜似在耕彻與口井條之間形成於一 夕基材410中。在可供低電壓電晶體形成之區中所構成的一 η井柳及在可供中電壓電晶體形成之區中所構成的-ρ井 482係彼此分隔，❿元件隔離膜422在η井與ρ井482之間 形成於矽基材410中。 第46Β圖為η井480與ρ井傷之間的區之放大示意剖視 圖。如第偏圖所示，在與η井彻邊緣呈現對應之區中的元 件隔離膜422的表面中，位於階梯中的—階部412係由形成 閘絕緣膜時之兩触刻步驟形成。與主動區相鄰之形成於元 2〇件隔離膜422的邊緣上之凹部414並未在形成間絕緣膜時形 成，而是藉由STI方法在形成元件隔離膜422時形成。 第46C圖為η井488與Ρ井482之間的區之放大示咅剖視 圖。如第46C圖所示，在與ρ井482邊緣呈現對應之區中的元 件隔離膜422的表面上，—階部416係由形成_緣膜時之 71 1253746 钱刻步驟形成。凹部414並未在形成閘絕緣膜時形成，而 疋藉由S TI方法在形成元件隔離 膜422時形成。 階部412係在與可供高電壓電晶體形成之區中的 CMOS井(p井478，11井48〇49〇)邊緣（邊界邊緣）呈現對應之 σ刀中^/成於元件隔離膜422上，但並未形成於元件隔離膜 422的其餘區上。同樣地，階部416係在與可供中電壓電晶 體形成之區中的CMOS井(ρ井482，η井484)邊緣(邊界邊緣) 壬現對應之部分中形成於元件隔離膜上，但並未形成於元 件隔離膜422的其餘區上。階部412,416並未形成於可供低 10電壓電晶體形成之區中。 / 一 利用以南電壓操作式井(Ρ井478，η井480,490)及中電壓 操作式井(Ρ井482，η井484)之資料為基礎來製備在用以形成 H緣膜所使用之餘刻罩幕的圖案，藉以產生根據本實施 例之半導體几件的此等特徵。利用這些井的資料為基礎來 15產生蝕刻罩幕之圖案，因此並無階部在可供高電壓電晶體 形成之區中形成於元件隔離膜上。元件隔離膜在高電壓操 作式井的所有部分中係比低限值操作式井(ρ井486, η井488) 及中電壓操作式井中更厚。此結構將可使高電壓操作式區 中之所有場寄生電晶體保留高的臨限值電壓。 20 、，0 亚且，在根據本實施例之半導體元件中，如同上述第 二製造方法中，階部412,416形成於元件隔離膜422的表面 上。然而，階部412,416係形成於與高電壓操作式井或中電 壓操作式井的井邊緣呈現對應之元件隔離膜44的區中，而 階部412,416所造成的凹部係在元件隔離膜422中佔用一大 72 1253746 區（請見第46B及46C圖）。即便是階部412,416在元件隔離膜 422表面上所造成之凹部，凹部亦彼此充分地分隔所以可容 易地將一形成於上方的多晶矽膜加以圖案化而無殘留。 如上述，階部412,416係形成於與高電壓操作式井或中 5笔壓操作式井的井邊緣呈現對應之元件隔離膜422的區 中’但並未形成於元件隔離膜422的其他區中。為此，用以 形成閘絕緣膜所包含之階部係並未形成於主邏輯電路單元 302内，且依此，可防止產生多晶矽膜的殘留，而可藉由適
當地最緊密地裝填來排列多晶矽互連件而符合元件的縮小 10 作用。
然後，參照第47A及47B圖描述根據本實施例的半導體 兀件之製造方法。根據本實施例之半導體元件的製造方法 係與根據第二實施例之半導體元件之製造方法相同，唯一 差兴在於：第37A及45B圖所示的步驟中使用之光阻膜496 15的罩幕圖案以及第37B及45C圖所示的步驟中使用之光阻 膜500的罩幕圖案係與根據本實施例之半導體元件的製造 方法中所使用者不同。 利用與根據第3 0 A至3 6 B圖所示的第二實施例之半導 體元件的製造方法相同之方式，形成p井478,482,486及^井 20 480,484,488,490、浮閘458、ΟΝΟ膜460等，然後移除可供 快閃δ己fe體晶胞（快閃晶胞）形成之區除外的區中之ΟΝΟ膜 460及穿隧氧化物膜456。 接著，譬如以85CTC進行熱氧化，以在主動區上形成一 13奈米厚的氧化石夕膜494。 73 1253746 然後’覆蓋住可供快閃記憶體晶胞（快閃晶胞)形成之區 及可供高電壓電晶體(Ν-HV低vt，Ν-HV高Vt，Ρ-HV低Vt， P-HV高Vt)形成之區且暴露出其餘區之一光阻膜496係藉由 光微影術形成。 5 以高電壓操作式井(P井478，η井480,490)的資料為基礎 來製備光阻膜496的圖案。用以形成該等井之罩幕資料的經 逆反資料係依原狀使用，或將經逆反資料在各別的側加以 偏移加大一特定數值，譬如約1微米。 。後藉由譬如使用氫氟酸水性溶液的濕餘刻且以光 10阻膜496作為罩幕來關氧化石夕膜物，以在可供中電壓電 曰曰體(N-MV，p_MV)形成之區及可供低電壓電晶體(N_LV低 Vt ’ N-LV南Vt，P-LV低Vt，P-LV高Vt)形成之區中移除氧 化矽膜494(第37A圖）。 15 20
此姓刻步驟中，元件隔離膜422亦被㈣ '然而，光阻 膜496的邊緣只定位在與高電壓操作式井(p井478, η井 480,490)邊緣呈現對應之元件隔離膜422上，而階部廳形 成於這些區中（請見第46Β圖）。 然後，光阻膜496譬如藉由灰化加以移除。 …、後&如以85〇(：進仃熱氧化，以在可供中電壓f T(N-MV，P_MV)形成之區及可供低電壓電㈣(Ν_ΙΛ 1，N_LV@vt，ρ指低Vt，P—LV高叫形成之區中於主 二形成-4.5奈轉的氧切胸。此熱_ 加氧化矽膜494的膜厚度。 然後 覆蓋住可供快閃記憶體 曰3曰胞（快閃晶胞）形成之 74 1253746
[OP σ供n電壓電晶體(N-HV低Vt，in-η v高Vt，p_HV低Vt， p撕高Vt)形成之區及可供中電壓電晶體(n_mv，p-脚)形 成之區且暴露出可供低電壓電晶體⑺-^低％，言
Vt，P，Vt ’ P_LV高V⑽成之區之一光阻膜係藉: 光微影術形成。 如第47B圖所示，以高電壓操作式井（{)井478，n井 佩490)及中電壓操作式井㈣他，η井484)的資料為基礎 來製備光阻膜500的圖案。用以形成該等井之罩幕資料的經
逆反資料係依原狀使用，或將經逆反資料在各別側上偏移 10 加大一特定數值，譬如約1微米。 接著，藉由使用氫氟酸水性溶液的濕蝕刻且以光阻膜 500作為罩幕綠刻氧化石夕膜498，以在可供低電塵電晶體 (N-LV低 Vt，N_LV 高 Vt，P-L%&vt，p_LV 高 vt)形成之區中 移除氧化矽膜498(第37B圖）。 15 此蝕刻步驟中，元件隔離膜422亦被蝕刻。然而，光阻 膜500的邊緣只定位在與高電壓操作式井（1>井478，^井
480,490)邊緣及中電壓操作式井(p井482，n井484)邊緣呈現 對應之元件隔離膜422的區上，而階部412,416只形成於這 些區中（請見第46C圖）。 20 然後，光阻膜500譬如藉由灰化加以移除。 下文中，利用與根據第38Α至44圖所示的第二實施例之 半導體元件的製造方法相同之方式，完成半導體元件。 如上述’根據本實施例，形成具有不同膜厚度之閘絕 緣膜時，利用高電壓操作式井之罩幕資料的逆反資料為基 75 1253746 礎來製備用以在可供低電壓電晶體形成之區及可供中電壓 電晶體形成之區中選擇性移除絕緣膜之罩幕，且以高電壓 操作式井之罩幕資料的逆反資料及中電壓操作式井之罩幕 資料的逆反資料為基礎來製備用以在可供低電壓電晶體形 5 成之區選擇性移除絕緣膜之罩幕，藉此可保護可供高電壓 電晶體形成之區的元件隔離膜及主動區而無誤。為此，即 便當元件隔離區具有大寬度時，亦不會發生元件隔離膜在 可供高電壓電晶體形成之區中被薄化之問題。因此，即便 當元件隔離膜同時一起形成於基材的所有區中，元件隔離 10 膜在南電壓區中保持厚形’且可使場寄生電晶體保持局的 臨限值電壓。元件隔離膜可同時一起形成，而不增加製造 成本。 形成具有不同膜厚度的閘絕緣膜時在元件隔離膜上所 構成之階部係形成於與井邊緣呈現對應之部分中且依此與 15 主動區的邊緣充分地分隔。因此，並無細微凹部形成於元 件隔離膜與主動區之間，且可防止元件隔離膜中之凹部中 產生殘留物。 用來形成具有不同膜厚度的閘絕緣膜之蝕刻罩幕係以 井的罩幕資料為基礎加以製備，故不需要準備新的資料來 20 形成罩幕。 [經修改的實施例] 本發明不侷限於上述實施例而可涵蓋其他各種不同的 修改。 譬如，在第一實施例中，本發明藉由一不合併快閃記 76 1253746 憶體之FPGA及一合併一快閃記憶體之FPGA加以說明。然 而，本發明主要不施用至FPGAs。本發明係有關包括一不 合併快閃記憶體的半導體元件及一合併一快閃記憶體的半 導體元件之半導體元件組，並可廣泛地施用至其中兩半導 5 體元件之邏輯電晶體的識別身分很重要之半導體組。
主動區的上端點之STl凹陷量及曲率半徑並不侷限於 上述實施例所描述之數值，可依據快閃記憶體晶胞的特徵 以及閘絕緣膜的種類、膜厚度等適當地設定。 第二及第三實施例中，藉由一合併一快閃記憶體之 10 FPGA來說明根據本發明的半導體元件及其製造方法，但可 施用本發明之半導體元件並不侷限於FPGAs。本發明可廣 泛地施用至包括複數個具不同膜厚度的閘絕緣膜之半導體 元件。
第一實施例中，不合併快閃記憶體之半導體元件係包 15 括6種電晶體，而第一至第三實施例中，合併一快閃記憶體 之半導體元件係包括11種電晶體。然而，電晶體的種類數 不在此限。安裝在半導體元件上之電晶體種類可依據應用 加以增加或減少。可以不同方式選擇所形成之電路。 【圖式簡單說明】 20 第1A及1B圖為根據本發明第一實施例之半導體元件 組的平面圖，圖中顯示其一結構； 第2A-2B及3A-3B圖為根據本發明第一實施例之半導 體元件組的示意剖視圖，圖中顯示其結構； 第4圖為邏輯電晶體的臨限值電壓對於主動區的上端 77 1253746 點之曲率半徑及STl凹陷量之依存性的圖形； 第 5A-5D，6A-6D,7A-7B,8A-8B，9A-9B,10A-10B，11A-11B， 12A-12B，13A-13B，14A-14B，15A-15B，16A-16B，17A-17B，18A， 18B，19A-19B，20A-20B及21圖為根據本發明第一實施例之 5 用以製造半導體元件組之方法的步驟中之半導體元件的剖 視圖，圖中顯示該方法；
第22A-22B，23 A-23B及24A-24B圖為第一半導體製造 方法的步驟中之半導體元件的剖視圖，圖中顯示該方法； 第25A-25B圖為第二製造方法的步驟中之半導體元件 10 的剖視圖，圖中顯示該方法； 第26A-26C圖為說明第二半導體製造方法的問題之圖； 第27圖為根據本發明第二實施例之半導體元件的平面 圖，圖中顯示其一結構； 第28及29A-29C圖為根據本發明第二實施例之半導體 15 元件的示意剖視圖，用以顯示其結構；
第 30A-30B，31A-31B，32A-32B，33A-33B，34A-34B，35A-35B， 36A-36B，37A-37B，38A-38B，39A_39B，40A-40B，41A-41B，42A-426,43八-436,44，及45八-450圖為根據本發明第二實施例之 半導體元件在其製造方法的步驟中之剖視圖，圖中顯示該 20 方法； 第46A-46C圖為根據本發明第三實施例之半導體元件 的示意剖視圖’用以顯不其一結構； 第47A-47B圖為根據本發明第三實施例之半導體元件 在其製造方法的步驟中之剖視圖，圖中顯示該方法； 78 1253746 第48A-48C圖為習知的半導體元件之示意剖視圖，圖中 說明該問題。 【主要元件符號說明】 10,410,600,700".矽基材 12，18,20,24,94,98，102,424,494,498,502,620,624,704...氧化矽膜 14，110,510···氮化石夕膜 16…溝道 22,422,602,702· · ·元件隔離膜
26,34,44,50,56,62,66,70,74,92,96，100，120，124，128，132，136，140，146, 150,426,430,436,442,446,452,462,466,470,474,492,496,500,520,524, 528,532,536,540,546,550,622,626,706,712· · ·光阻膜 28,418,428···η型埋設雜質參雜層 30,32,46,48,62,432,434,438,440···用於ρ 井之雜質參雜層 36,58,64,68,72,76,428,454,464,468,472,476· · ·用於臨限值電壓控制 之雜質參雜層 38,456···穿隧氧化物膜
40,458,616...浮閘 42,460···ΟΝΟ 膜 52,54,444,448···用於η井之雜質參雜層 60,450·.·通路阻止層 78,82,86,478,482,486,606,608,610,708· · ·ρ 井 80,84,88,90,480,484,486,488,490,604,612,714· · ·η 井 104，106,504,506,628,630,632· · ·閘絕緣膜 108,508多晶矽膜 79 1253746 112.118.512.518.. .閘電極 116，144,516,544...側壁絕緣膜 122，126，130，134，138，142,520,522,526,530,534,538,542...延伸部 148,152,548,552 …源 / 汲區 154，164,554,564 …絕緣膜 156，166,566...接觸孔 158，168,558,568...電極插塞
160，170,560,570...互連件 162,562···多階層互連件層 172.572.. .墊電極 174,574…鈍化膜
200…不合併快閃記憶體之半導體元件 202,302.··主邏輯電路單元 204,304…輸入/輸出電路單元 204N,304N，308N...NMOS 單元 204P，304P，308P...PMOS 單元 300.. .合併一快閃記憶體之半導體元件 306.. .快閃記憶體晶胞單元 308.. .快閃記憶體晶胞控制電路單元 412,416,710 …階部 414,718···凹部 514.. .源->及區 614.. .穿隧閘絕緣膜 618.. .介電膜 80 1253746 634.. .多晶矽膜的閘電極 716.. .凸部 (N-H V低Vt)…η通路高電壓/低臨限值電壓電晶體 (N-HV高Vt)... η通路高電壓/高臨限值電壓電晶體 (N-LV低Vt).. .η通路低電壓/低臨限值電壓電晶體 (N-LV高Vt).. .η通路低電壓/高臨限值電壓電晶體 (N-MV).. .η通路中電壓電晶體 (P-HV低Vt)…ρ通路高電壓/低臨限值電壓電晶體 (P-HV高Vt)...p通路高電壓/高臨限值電壓電晶體 (P-LV低Vt)... p通路低電壓/低臨限值電壓電晶體 (P-LV高Vt)... p通路低電壓/高臨限值電壓電晶體 (P-M V).. .p通路中電壓電晶體 STI…淺溝道隔離 81

Claims (1)

1253746 十、申請專利範圍： 1. -種半導體^件組，包含：―第—半導體元件，其包括 一第一设計巨集及一非揮發性記憶體；及一第二半導體 元件，其包括-具有與㈣—設収集的制身分之第 · 二設計巨集且不包括非揮發性記憶體， _ 该第一設計巨集包括形成於一第一半導體基材上 之一第一主動區及一第一元件隔離區， 該第二設計巨集包括形成於一第二半導體基材上 之一第二主動區及一第二元件隔離區， % 该第一主動區的一上端點在一橫剖面中之一曲率 半徑係大於該第二主動區的一上端點在一橫剖面中之 一曲率半徑，及 该第一主動區的一表面與該第一元件隔離區的一 表面之間的一高度差異係大於該第二主動區的一表面 與该第一元件隔離區的一表面之間的一高度差異。 2·如申請專利範圍第丨項之半導體元件組，其中該第一主 動區的曲率半徑製成大於該第二主動區的曲率半徑藉 % 以補償由於與該第二主動區的表面及該第二元件隔離 區的表面之間的高度差異不同之該第一主動區的表面 及忒第一元件隔離區的表面之間的高度差異所致之一 · 特效的' 差異。 3·如申請專利範圍第2項之半導體元件組，其中該元件特 徵係為一電晶體之一臨限值電壓的一通路寬度依存性。 4·如申請專利範圍第1項之半導體元件組，其中該 82 I253746 第一凡件隔離區包括一形成於該第一半導體基材 中之溝逼，及一埋設在該溝道中之絕緣材料，及 忒第二凡件隔離區包括一形成於該第二半導體基 材中之溝道，及一埋設在該溝道中之絕緣材料。 如申潰專利範目第丨項之半導體元件組，其中 該第一半導體元件為一包括該非揮發性記憶體之 FPGA，及 該第二半導體元件為一不包括非揮發性記憶體之 FPGA。 I 10 15 20 6. 如申請專利範圍第丨項之半導體元件組，其中該第—設 計巨集及該第二設輕#構成—域輯電路。 7. —種半導體元件，包含：_第—設計賴，其包括形成 於一半導體基材上之-第一主動區及一第一元件隔離 區，及一非揮發性記憶體， 該半導體元件與另一半導體元件一起構成一半導 體=件組，該另-半導體元件係包括—第二設計巨集， 該第二設計巨集包括形成於另—半導體基材上之一第 二主動區及-第二元件隔離區且具有與該第—設計巨 集之識別身分並不包含非揮發性記憶體， 該第-主動區的-上端點在一橫剖面中之一曲率 半徑係大於該第二絲㈣—上端點在_橫剖面中之 一曲率半徑，及 該第一 主動區的一表面與該第一 表面之間的一高度差異係大於該第 元件隔離區的一 一主動區的一表面 83 !253746 與該第二元件隔離區的一表面之間的一高度差異。 8.-種半導體元件，包含：―第—設計巨集，其包括形成 於一半導體基材上之一第一主動區及一第一元件隔離 區；且不包括非揮發性記憶體， 该半導體兀件與另一半導體元件一起構成一半導 體7C件組，該另-半導體元件係包括一第二設計巨集， 該第二設計巨集包括形成於另一半導體基材上之一第 主動區及一第二元件隔離區且具有與該第一設計巨 集之識別身分並包含一非揮發性記憶體， 该第一主動區的一上端點在一橫剖面中之一曲率 半徑係小於該第二主動區的一上端點在一橫剖面中之 一曲率半徑，及 忒第一主動區的一表面與該第一元件隔離區的一 表面之間的一高度差異係小於該第二主動區的一表面 15 與5亥第二元件隔離區的一表面之間的一高度差異。 9. -種用於製造—半導體元件組之方法，該半導體元件組 匕έ ·第一半導體元件，其包括一第一設計巨集及一 非揮發性記憶體；及一第二半導體元件，其包括一具有 與該第一設計巨集的識別身分之第二設計巨集且不包 20 括非揮發性記憶體， "亥第一半導體元件係由一包含以下步驟之半導體 製造方法所製造：在一第一半導體基材中形成一第一^ 逼，氧化該第一半導體基材以圓滑化該第一溝道的一上 、、彖將弟纟巴緣材料埋设在該第一溝道中；及移除 84 1253746 埋设在該第一溝道中之該第一絕緣材料的一部分以在 其一表面上形成一第一凹陷區， 邊第二半導體元件係由一包含以下步驟之半導體 5 製造方法所製造：在該第二半導體基材中形成_第二溝 道；氧化該第二半導體基材以圓滑化該第二溝道的一上 邊緣；將一第二絕緣材料埋設在該第二溝道中；及移除 埋設在該第二溝道中之該第二絕緣材料的-部分以在 其一表面上形成一第二凹陷區， 1〇 ^在該圓滑化第一溝道的上邊緣之步驟及該圓滑化 弟溝道的上邊緣之步驟中，該第一溝道的上邊緣之一 曲率半徑係大於該第二溝道的上邊緣之一曲率半徑，及 在該形成第一凹陷區之步驟及該形成第二凹陷區 之步驟中，該第一凹陷區的一凹陷量係大於該第二凹陷 區的一凹陷量。 1〇·如申請專利範圍第9項之用於製造一半導體元件組之方 法’其中該第一溝道的曲率半徑製成大於該第二溝道的 曲率半徑藉以補償由於該第一凹陷區的凹陷量與該第 二凹陷區的凹陷量之間的一差異所致之一元件特徵的 一差異。 U.如申請專利範圍第10項之用於製造一半導體元件組之 方法，其中該元件特徵係為一電晶體之一臨限值電壓的 一通路寬度依存性。 12·如申請專利範圍第9項之用於製造一半導體元件組之方 去，其中该圓滑化第一溝道的上邊緣之步驟中之一氧化 85 1253746 溫度係高於該圓滑化第二溝道的上邊緣之步驟中之一 氧化溫度。 13· —種半導體元件，包含： 一第一井’其形成於一半導體基材的一第_區中； 一第二井，其形成於該半導體基材的一第二區中； 一元件隔離膜，其用於界定該第一區中之一主動區 及該第二區中之一主動區，該元件隔離膜具有一第一階 部，該第一階部形成在與該第一井的一邊界邊緣呈現對 應之一部分上； 一第一閘絕緣膜，其形成於該第一區中之主動區 上；及 一第二閘絕緣膜，其形成於該第二區中之主動區上 且比該第一閘絕緣膜更厚。 14· 一種半導體元件，包含·· 一第一井，其形成於一半導體基材的一第一區中； 一第二井，其形成於該半導體基材的一第二區中； 一元件隔離膜，其用於界定該第一區中之一主動區
其形成於該第一區中之主動區 一第一閘絕緣膜， 上；及 其形成於該第二區中之主動區上 一第二閘絕緣膜，其形 且比該第一閘絕緣膜更厚。 1253746 15. 如申請專利範圍第13項之半導體元件，進一步包含一第 二井’該第二井形成於該半導體基材的一弟二區中’ 該元件隔離膜係界定該半導體基材的弟二區中之 一主動區且具有一第二階部，該第二階部係比形成於與 5 該第三井的一邊界邊緣呈現對應之一部分上的該第一 階部更低，進一步包含一第三閘絕緣膜， 該第三閘絕緣膜形成於該第三區中的主動區上並 比該第一閘絕緣膜更厚且比該第二閘絕緣膜更薄。 16. 如申請專利範圍第14項之半導體元件，進一步包含一第 10 三井’該第三井形成於該半導體基材的一第二區中’ 該元件隔離膜係界定該半導體基材的第二區中之 一主動區且具有一第二階部，該第二階部係比形成於與 該第三井的一邊界邊緣呈現對應之一部分上的該第一 階部更低， 15 進一步包含一第三閘絕緣膜，該第三閘絕緣膜形成 於該第三區中的主動區上並比該第一閘絕緣膜更厚且 比該第二閘絕緣膜更薄。 17. 如申請專利範圍第13項之半導體元件，其中該第一井及 該第二井各為一包括一 η井及一 p井之CMOS井。 20 18.如申請專利範圍第14項之半導體元件，其中該第一井及 該第二井各為一包括一 η井及一 p井之CMOS井。 19.如申請專利範圍第15項之半導體元件，其中該第一井、 該第二井及該第三井各為一包括一η井及一p井之CMOS 井。 87 1253746 20·如申請專利範圍第16項之半導體元件，其中咳第一井 該第二井及該第三井各為—包括_η井及_ρ井之 ·=申請專利顧第13項之半導體元件，其中料件隔離 膜具有位於該主動區及該元件隔離膜之間的一邊界部 分上之一凹部。 22. 如申請專利範圍第14項之半導體元件，其中該元件隔離
膜具有位於該主動區及該元件隔離膜之間的一邊界部 分上之一凹部。 23. -種用於製造-半導體元件之方法，包含以下步驟： 以一第一罩幕資料為基礎利用一第一罩幕在一半 導體基材的一第一區中形成一第一井； 以一第二罩幕資料為基礎利用一第二罩幕在該半 導體基材的一第二區中形成一第二井； 在5亥半導體基材上成長一第一絕緣膜；
以該第一罩幕資料為基礎利用一第三罩幕來移除 該第一區中所形成之該第一絕緣膜；及 在該半導體基材上及該第一絕緣膜上成長一第二 絕緣膜，藉以形成該第一區中之一第一閘絕緣膜及該第 二區中之一比該第一閘絕緣膜更厚的第二閘絕緣膜。 24·如申請專利範圍第23項之用於製造一半導體元件之方 法，其中在該移除一第一絕緣膜之步驟中，使用以一第 一罩幕資料偏移一特定數值為基礎所形成之該第三罩 幕0 88 1253746 25.—種用於製造一半導體元件之方法，包含以下步驟： 以一第一罩幕資料為基礎利用一第一罩幕在一半 導體基材的一第一區中形成一第一井； 以一第二罩幕資料為基礎利用一第二罩幕在該半 5 導體基材的一第二區中形成一第二井； 以一第三罩幕資料為基礎利用一第三罩幕在該半 導體基材的一第三區中形成一第三井； 在該半導體基材上成長一第一絕緣膜； 以該第一罩幕資料及該第二罩幕資料為基礎利用 10 一第四罩幕來移除該第一區及該第二區中所形成之該 第一絕緣膜； 在該半導體基材及該第一絕緣膜上成長一第二絕 緣膜； 以該第一罩幕資料為基礎利用一第五罩幕來移除 15 該第一區中所形成之該第二絕緣膜；及 在該半導體基材及該第二絕緣膜上成長一第三絕 緣膜以藉此形成該第一區中之一第一閘絕緣膜、該第二 區中之一比該第一閘絕緣膜更厚的第二閘絕緣膜、及該 第三區中之一比該第二閘絕緣膜更厚的第三閘絕緣膜。 20 26.如申請專利範圍第25項之用於製造一半導體元件之方 法，其中在該移除第一絕緣膜之步驟中，使用以該第一 罩幕資料偏移一設定數值且該第二罩幕資料偏移一特 定數值為基礎所形成之第四罩幕。 27 ·如申請專利範圍第25項之用於製造一半導體元件之方 89 1253746 法，其中在該移除第二絕緣膜之步驟中，使用以該第一 罩幕資料偏移一特定數值為基礎所形成之第五罩幕。 28.—種用於製造一半導體元件之方法，包含以下步驟： 以一第一罩幕資料為基礎利用一第一罩幕在一半 5 導體基材的一第一區中形成一第一井； 以一第二罩幕資料為基礎利用一第二罩幕在該半 導體基材的一第二區中形成一第二井；
在該半導體基材上成長一第一絕緣膜； 以藉由逆反該第二罩幕資料所製備之一第三罩幕 10 資料為基礎利用一第三罩幕來移除該第二區除外的一 區中所形成之該第一絕緣膜； 在該半導體基材及該第一絕緣膜上成長一第二絕 緣膜以藉此形成該第一區上之一第一閘絕緣膜及該第 二區中之一比該第一閘絕緣膜更厚的第二閘絕緣膜。 15 29.如申請專利範圍第28項之用於製造一半導體元件之方
法，其中在該移除第一絕緣膜之步驟中，使用以該第三 罩幕資料偏移一特定數值為基礎所形成之第三罩幕。 30.—種用於製造一半導體元件之方法，包含以下步驟： 以一第一罩幕資料為基礎利用一第一罩幕在一半 20 導體基材的一第一區中形成一第一井； 以一第二罩幕資料為基礎利用一第二罩幕在該半 導體基材的一第二區中形成一第二井； 以一弟二罩幕貢料為基礎利用一弟二罩幕在該半 導體基材的一第三區中形成一第三井； 90 1253746 在該半導體基材上成長一第一絕緣膜； 以藉由逆反該第三罩幕資料所製備之一第四罩幕 資料為基礎利用一第四罩幕來移除該第三區除外的一 區中所形成之該第一絕緣膜； 5 在該半導體基材及該第一絕緣膜上成長一第二絕 緣膜； 以該第四罩幕資料及藉由逆反該第二罩幕資料所 製備之一第五罩幕資料為基礎利用一第五罩幕來移除 該第二區及該第三區除外的一區中所形成之該第二絕 10 緣膜；及 在該半導體基材及該第二絕緣膜上成長一第三絕 緣膜以藉此形成該第一區中之一第一閘絕緣膜、該第二 區中之一比該第一閘絕緣膜更厚的第二閘絕緣膜、及該 第三區中之一比該第二閘絕緣膜更厚的第三閘絕緣膜。 15 31.如申請專利範圍第30項之用於製造一半導體元件之方 法，其中在該移除第一絕緣膜之步驟中，使用以該第四 罩幕資料偏移一特定數值為基礎所形成之第四罩幕。 32.如申請專利範圍第30項之用於製造一半導體元件之方 法，其中在該移除第二絕緣膜之步驟中，使用以該第四 20 罩幕資料偏移一特定數值及該第五罩幕資料偏移一特 定數值為基礎所形成之第五罩幕。 91
TW093131978A 2003-10-24 2004-10-21 Semiconductor device group and method for fabricating the same, and semiconductor device and method for fabricating the same TWI253746B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003364358A JP4056964B2 (ja) 2003-10-24 2003-10-24 半導体装置群及びその製造方法並びに半導体装置
JP2003377265A JP2005142362A (ja) 2003-11-06 2003-11-06 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW200522337A TW200522337A (en) 2005-07-01
TWI253746B true TWI253746B (en) 2006-04-21

Family

ID=34593916

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093131978A TWI253746B (en) 2003-10-24 2004-10-21 Semiconductor device group and method for fabricating the same, and semiconductor device and method for fabricating the same

Country Status (5)

Country Link
US (1) US7539963B2 (zh)
KR (1) KR100589477B1 (zh)
CN (1) CN100349295C (zh)
DE (1) DE102004051588B4 (zh)
TW (1) TWI253746B (zh)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843244B1 (ko) * 2007-04-19 2008-07-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR100605499B1 (ko) * 2004-11-02 2006-07-28 삼성전자주식회사 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법
DE102004058468A1 (de) * 2004-11-25 2006-06-01 Atmel Germany Gmbh MOS-Transistor mit reduziertem Kink-Effekt und Verfahren zu seiner Herstellung
JP4558557B2 (ja) 2005-03-31 2010-10-06 富士通セミコンダクター株式会社 不揮発性半導体記憶装置
JP4992722B2 (ja) * 2005-12-14 2012-08-08 富士通セミコンダクター株式会社 半導体装置の製造方法
WO2008001458A1 (en) 2006-06-30 2008-01-03 Fujitsu Microelectronics Limited Semiconductor device and semiconductor manufacturing method
US7906804B2 (en) * 2006-07-19 2011-03-15 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and manufacturing method thereof
KR100788370B1 (ko) * 2006-08-02 2008-01-02 동부일렉트로닉스 주식회사 플래시 메모리 소자의 스택 게이트 구조 및 그 형성 방법
KR100764745B1 (ko) * 2006-08-31 2007-10-08 삼성전자주식회사 반원통형 활성영역을 갖는 반도체 장치 및 그 제조 방법
KR100766501B1 (ko) * 2006-10-23 2007-10-15 삼성전자주식회사 다층의 비휘발성 기억 장치 및 그 제조 방법
JP2008288366A (ja) * 2007-05-17 2008-11-27 Panasonic Corp 半導体装置及びその製造方法
KR100891407B1 (ko) * 2007-08-20 2009-04-02 주식회사 하이닉스반도체 반도체 메모리 소자의 제조 방법
US8296698B2 (en) 2010-02-25 2012-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. High-speed SRAM
US8930866B2 (en) * 2013-03-11 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of converting between non-volatile memory technologies and system for implementing the method
CN104701459B (zh) 2015-03-30 2018-09-11 京东方科技集团股份有限公司 一种有机发光二极管器件及显示面板、显示装置
US10445547B2 (en) 2016-05-04 2019-10-15 Invensense, Inc. Device mountable packaging of ultrasonic transducers
WO2017192899A1 (en) * 2016-05-04 2017-11-09 Invensense, Inc. A two-dimensional array of cmos control elements
US10656255B2 (en) 2016-05-04 2020-05-19 Invensense, Inc. Piezoelectric micromachined ultrasonic transducer (PMUT)
US10315222B2 (en) 2016-05-04 2019-06-11 Invensense, Inc. Two-dimensional array of CMOS control elements
US10325915B2 (en) 2016-05-04 2019-06-18 Invensense, Inc. Two-dimensional array of CMOS control elements
US10670716B2 (en) 2016-05-04 2020-06-02 Invensense, Inc. Operating a two-dimensional array of ultrasonic transducers
US10452887B2 (en) 2016-05-10 2019-10-22 Invensense, Inc. Operating a fingerprint sensor comprised of ultrasonic transducers
US10539539B2 (en) 2016-05-10 2020-01-21 Invensense, Inc. Operation of an ultrasonic sensor
US10441975B2 (en) 2016-05-10 2019-10-15 Invensense, Inc. Supplemental sensor modes and systems for ultrasonic transducers
US10632500B2 (en) 2016-05-10 2020-04-28 Invensense, Inc. Ultrasonic transducer with a non-uniform membrane
US10600403B2 (en) 2016-05-10 2020-03-24 Invensense, Inc. Transmit operation of an ultrasonic sensor
US10706835B2 (en) 2016-05-10 2020-07-07 Invensense, Inc. Transmit beamforming of a two-dimensional array of ultrasonic transducers
US10562070B2 (en) 2016-05-10 2020-02-18 Invensense, Inc. Receive operation of an ultrasonic sensor
US10408797B2 (en) 2016-05-10 2019-09-10 Invensense, Inc. Sensing device with a temperature sensor
US11673165B2 (en) 2016-05-10 2023-06-13 Invensense, Inc. Ultrasonic transducer operable in a surface acoustic wave (SAW) mode
CN107134486B (zh) * 2017-04-28 2018-06-29 睿力集成电路有限公司 存储器
US10891461B2 (en) 2017-05-22 2021-01-12 Invensense, Inc. Live fingerprint detection utilizing an integrated ultrasound and infrared sensor
US10474862B2 (en) 2017-06-01 2019-11-12 Invensense, Inc. Image generation in an electronic device using ultrasonic transducers
US10643052B2 (en) 2017-06-28 2020-05-05 Invensense, Inc. Image generation in an electronic device using ultrasonic transducers
US10984209B2 (en) 2017-12-01 2021-04-20 Invensense, Inc. Darkfield modeling
WO2019109010A1 (en) 2017-12-01 2019-06-06 Invensense, Inc. Darkfield tracking
US10997388B2 (en) 2017-12-01 2021-05-04 Invensense, Inc. Darkfield contamination detection
KR102439700B1 (ko) * 2018-01-11 2022-09-02 삼성전자주식회사 반도체 장치, 반도체 장치의 레이아웃 설계 방법 및 반도체 장치의 제조 방법
US11151355B2 (en) 2018-01-24 2021-10-19 Invensense, Inc. Generation of an estimated fingerprint
US10755067B2 (en) 2018-03-22 2020-08-25 Invensense, Inc. Operating a fingerprint sensor comprised of ultrasonic transducers
US10325919B1 (en) * 2018-06-22 2019-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Mask design for embedded memory
US11227084B2 (en) * 2018-11-14 2022-01-18 Taiwan Semiconductor Manufacturing Company Ltd. Multi-bit standard cell
US10936843B2 (en) 2018-12-28 2021-03-02 Invensense, Inc. Segmented image acquisition
US11188735B2 (en) 2019-06-24 2021-11-30 Invensense, Inc. Fake finger detection using ridge features
WO2020264046A1 (en) 2019-06-25 2020-12-30 Invensense, Inc. Fake finger detection based on transient features
US11216632B2 (en) 2019-07-17 2022-01-04 Invensense, Inc. Ultrasonic fingerprint sensor with a contact layer of non-uniform thickness
US11176345B2 (en) 2019-07-17 2021-11-16 Invensense, Inc. Ultrasonic fingerprint sensor with a contact layer of non-uniform thickness
US11232549B2 (en) 2019-08-23 2022-01-25 Invensense, Inc. Adapting a quality threshold for a fingerprint image
US11392789B2 (en) 2019-10-21 2022-07-19 Invensense, Inc. Fingerprint authentication using a synthetic enrollment image
CN113224158A (zh) 2020-02-04 2021-08-06 联芯集成电路制造(厦门)有限公司 半导体晶体管及其制作方法
US11460957B2 (en) 2020-03-09 2022-10-04 Invensense, Inc. Ultrasonic fingerprint sensor with a contact layer of non-uniform thickness
US11243300B2 (en) 2020-03-10 2022-02-08 Invensense, Inc. Operating a fingerprint sensor comprised of ultrasonic transducers and a presence sensor
US11328165B2 (en) 2020-04-24 2022-05-10 Invensense, Inc. Pressure-based activation of fingerprint spoof detection
CN111739890B (zh) * 2020-06-23 2021-05-25 武汉新芯集成电路制造有限公司 半导体器件的制造方法
US11995909B2 (en) 2020-07-17 2024-05-28 Tdk Corporation Multipath reflection correction
CN115915749B (zh) * 2023-01-19 2023-06-02 合肥晶合集成电路股份有限公司 半导体结构及其制作方法
CN116403970B (zh) * 2023-06-09 2023-08-25 合肥晶合集成电路股份有限公司 半导体器件及其制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3710880B2 (ja) * 1996-06-28 2005-10-26 株式会社東芝 不揮発性半導体記憶装置
JP3611226B2 (ja) * 1996-09-17 2005-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JPH10199994A (ja) 1997-01-14 1998-07-31 Sony Corp 半導体装置の製造方法
JPH11317458A (ja) 1998-05-07 1999-11-16 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
JP4270670B2 (ja) 1999-08-30 2009-06-03 株式会社東芝 半導体装置及び不揮発性半導体記憶装置の製造方法
JP3833854B2 (ja) 1999-06-30 2006-10-18 株式会社東芝 不揮発性半導体記憶装置の製造方法
JP3651760B2 (ja) 1999-03-18 2005-05-25 株式会社東芝 半導体装置の製造方法
JP2000315738A (ja) 1999-04-28 2000-11-14 Toshiba Corp 不揮発性半導体記憶装置の製造方法
JP2000315733A (ja) 1999-04-28 2000-11-14 Fujitsu Ltd 多電源半導体装置の製造方法
US6130168A (en) * 1999-07-08 2000-10-10 Taiwan Semiconductor Manufacturing Company Using ONO as hard mask to reduce STI oxide loss on low voltage device in flash or EPROM process
JP2001110101A (ja) * 1999-07-30 2001-04-20 Fujitsu Ltd 記録媒体とその製造方法
JP2001196470A (ja) 2000-01-13 2001-07-19 Sharp Corp 半導体装置の製造方法
US6368970B1 (en) * 2000-08-24 2002-04-09 Infineon Technologies Ag Semiconductor configuration and corresponding production process
KR100357692B1 (ko) * 2000-10-27 2002-10-25 삼성전자 주식회사 비휘발성 메모리소자 및 그 제조방법
US6691287B2 (en) * 2000-12-14 2004-02-10 Tharas Systems Inc. Functional verification system
JP2002269450A (ja) * 2001-03-13 2002-09-20 Bisco Kk マルチメディア人材広告システム
US6399443B1 (en) 2001-05-07 2002-06-04 Chartered Semiconductor Manufacturing Ltd Method for manufacturing dual voltage flash integrated circuit
JP4859290B2 (ja) 2001-06-21 2012-01-25 富士通セミコンダクター株式会社 半導体集積回路装置の製造方法
JP2003121977A (ja) * 2001-10-12 2003-04-23 Hitachi Ltd 半導体集積回路装置の製造方法およびマスク
US7143014B2 (en) * 2002-04-25 2006-11-28 International Business Machines Corporation System and method of analyzing distributed RC networks using non-uniform sampling of transfer functions
US6750097B2 (en) * 2002-07-30 2004-06-15 International Business Machines Corporation Method of fabricating a patterened SOI embedded DRAM/eDRAM having a vertical device cell and device formed thereby
US7071734B2 (en) * 2002-10-15 2006-07-04 Altera Corporation Programmable logic devices with silicon-germanium circuitry and associated methods
US6970383B1 (en) * 2003-06-10 2005-11-29 Actel Corporation Methods of redundancy in a floating trap memory element based field programmable gate array
US6821857B1 (en) * 2003-06-10 2004-11-23 International Business Machines Corporation High on-current device for high performance embedded DRAM (eDRAM) and method of forming the same

Also Published As

Publication number Publication date
CN100349295C (zh) 2007-11-14
US7539963B2 (en) 2009-05-26
CN1610118A (zh) 2005-04-27
DE102004051588A1 (de) 2005-08-11
KR100589477B1 (ko) 2006-06-14
TW200522337A (en) 2005-07-01
DE102004051588B4 (de) 2011-08-18
US20050110071A1 (en) 2005-05-26
KR20050039627A (ko) 2005-04-29

Similar Documents

Publication Publication Date Title
TWI253746B (en) Semiconductor device group and method for fabricating the same, and semiconductor device and method for fabricating the same
TWI312550B (en) Embedded flash memory devices on soi substrates and methods of manufacture thereof
TWI360865B (en) Semiconductor device and manufacturing method of s
TW540141B (en) Method for producing metallic bit lines for memory cell arrays, method for producing memory cell arrays and memory cell array
TWI698979B (zh) 靜態隨機存取記憶胞及半導體裝置
US20080093645A1 (en) Fabrication Process For Increased Capacitance In An Embedded DRAM Memory
JP3251164B2 (ja) 半導体装置及びその製造方法
TWI621216B (zh) 製作具有絕緣體上覆矽基材之嵌入式記憶體裝置方法
US7560329B2 (en) Semiconductor device and method for fabricating the same
JP5847549B2 (ja) 半導体装置
TW550816B (en) Semiconductor device and manufacturing method thereof
TWI267981B (en) Nonvolatile semiconductor memory device
TWI223898B (en) Semiconductor device and the manufacturing method of the same
JP2005064031A (ja) 半導体装置
TW200527611A (en) Nonvolatile semiconductor memory and making method thereof
JP2001313374A (ja) 電気的にプログラム可能な不揮発性メモリと高性能論理回路網とを同じ半導体チップにおいて集積する集積回路を製造する方法
TW201142928A (en) A self-aligned multiple gate transistor formed on a bulk substrate
TWI375302B (en) Semiconductor device and method for manufacturing the same
JP2007103424A (ja) メモリセル及びそのメモリセルを有する半導体不揮発性メモリの構造。
TWI259468B (en) Nonvolatile memory cells with buried channel transistors
TWI270210B (en) Field-effect transistor, associated use and associated fabrication method
WO2014093651A1 (en) Charge trapping split gate device and method of fabricating same
CN105793967A (zh) 具有最大顺从性和自由表面弛豫的Ge和III-V族沟道半导体器件
US6495896B1 (en) Semiconductor integrated circuit device with high and low voltage wells
JPH0992729A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees