TWI249902B

TWI249902B - FET band limited amplifier

Info

Publication number: TWI249902B
Application number: TW091103010A
Authority: TW
Inventors: Hiroshi Miyagi
Original assignee: Niigata Seimitsu Co Ltd
Priority date: 2001-02-22
Filing date: 2002-02-21
Publication date: 2006-02-21
Also published as: US6930552B2; US20040066233A1; JP4092205B2; CN1236553C; CN1311625C; US20040070447A1; US7046086B2; CN1461520A; US20050237116A1; TW523976B; US6954106B2; WO2002067415A1; CN1461519A; US7049895B2; JPWO2002067415A1; US20050237115A1; JPWO2002067414A1; JP4092206B2; WO2002067414A1

Description

1249902 A7 B7 五、發明說明（1 ) 【技術領域】本發明係有關於使用於各種收信機器之FET頻帶放大器。【習知技術】 AM收信機或FM收信機之各種收信機係使用放大一定頻帶信號的頻帶放大器。代表性的頻帶放大器乃有放大中頻信號之中頻放大器。此中頻放大器係僅將中頻近旁之狹窄頻帶的信號予以選擇性的放大。此情形下之中心頻率係例如在FM收信機設定為10· 7MHz、在AM收信機的情形下設定 455KHz的固定值。又，一般於中頻放大器為了因應電場強度的強弱而設定最適當的增益，而連接自動增益控制電路。例如在AM收信機設置可因應AM檢波電路的輸出而將中頻放大器之增益予以控制於適切之值的自動增益控制電路。然而，上述頻帶放大器為了預定的增益時，即使用將電晶體予以多數段連接的多段放大器。此時一旦於各段的電晶體所發生的雜訊大的話，則因在各段的電晶體會放大此雜訊成分並累積’故從最後段之電晶體輸出的信號所包含的雜訊成分會變大。一旦如此地頻帶放大器本身所發生的雜訊成分變大時，則在電場強度大的情形下，會有頻帶放大器之增益控制在小的值的情形下的增加殘留雜訊的問題。特別是使用CMOS處理而形成頻帶放大器的情形下，係使用M0S型FET作為放大元件，然而一般而言，型fet比雙極電晶體在低頻領域更會多出現l/f雜訊，故必要有若平的對策。 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------. 經濟部智慧財產局員工消費合作社印製適度尺張紙本髮公 97 -4 - 1249902 經濟部智慧財產局Μ-工消r合作社印製 Α7 Β7 五、發明說明（2 ) 【發明揭示】本發明係有鑑於此問題點而創作者，其目的在於提供能降低於控制增益時之殘留雜訊的FET頻帶放大器。為了解決上述問題，本發明之FET頻帶放大器具有多段的放大器，及可控制此多段放大器之增益的增益控制電路。此多段放大器具有使用FET作為放大元件之縱接連接的多數段放大器，及插入多數段放大器之中段而設定比放大頻帶更寬之通過頻帶的頻帶通過濾波器。且放大器之至少從初段至第η段之FET係使用p通道FET。藉著使用比放大頻帶寬之通過頻帶的頻帶通過滤波器而能去除存在於比此通過頻帶低域側的Ι/f雜訊，與存在於高域側的熱雜音。又，放大元件以使用移動度小的p通道FET而能而減少在放大器内部之雜訊的發生。因此，可在頻帶通過濾汲器來去除在前段部分之各放大器所發生的雜訊，同時藉著使用P通道 FET作為此前述部分之各放大器的放大元件而降低所其所發生之雜訊本身，藉此，能大幅地降低於控制增益時從最後段之放大器輸出之信號所包含之殘留雜訊。又，藉著使用ίΈΤ作為放大元件而能以FET之製造處理而將FET頻帶放大器整體製作於半導體基板上，因此比較於將雙極電晶體作為放大元件來使用的情形，本發明乃能容易地積體化，同時能達到降低成本及節省空間化。又，本發明之FET頻帶放大器，具有包含使用FET作為放大元件之縱接連接的之放大器所構成的多數段放大器，及控制此多段放大器之增益的增益控制電路。各段的放大本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — I- · I I II I I I 訂· — 11!!· *^ (請先閱讀背面之注意事項再填寫本頁) 1249902 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（3 ) 器具有從輸入出信號去除比放大頻帶成分之下限值低的低域成分的低域成分去除構件。並使用P通道FET作為放大器之至少初段至第η段的FET。於各段放大器，能防止因去除放大頻帶以外的成分而累積雜訊成分，而且藉著使用移動度小的ρ通道FET作為放大元件而能更降低在放大器内部發生雜訊，因此，能更進一步降低從最後段之放大器輸出的信號所包含的殘留雜訊。特別是，上述低域成分去除機構最好係使用截止頻率設定比放大頻帶之下限值低之值的高通濾波器。並藉著在各段放大器設置高通濾波器而能容易地去除比此高通濾波器之截止頻率低之Ι/f雜訊。又，上述放大器係使二個FET差動動作的差動放大器，低域成分去除機構最好是可將合成各段之放大器之差動輸出信號的低域成分的信號，以同相位輸出二個FET的回復電路。僅合成包含於差動放大器之差動輸出信號低域成分而以同相位回復至輸入側而能停止對應此低域成分之差動放大器的差動動作，故能降低此低域成分所包含之Ι/f雜訊〇又，本發明之FET頻帶放大器係包含以FET作為放大元件使用之縱接連接之放大器所構成之多數段放大器，及控制此多段放大器之增益的增益控制電路。各段放大器具有從輸入出信號去除比放大頻帶成分之上限值更高域成分之高域成分去除機構。且使用頻道FET作為從此等放大器之至少初段至第η段之FET。又，具有將比最後段之放大器之輸本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

1249902 A7 B7 經濟部智慧財產局 r 工消 r 合作社印製五、發明說明（出信號所包含之放大頻帶成分的下限值低的低域成分，以反相於初段放大器狀態而回復的回復電路。藉著僅將包含於最後段放大器之輸出信號的低域成分以反相狀態回復到初段放大器之輸入側，而可去除此低域成分，故能去除此低域成分所包含之Ι/f雜訊。又，藉著使用移動度小之P 通道FET作為放大元件而能降低放大器内部所發生之1 / f 雜訊本身。特別是上述高域成分去除機構最好係使用截止頻率設定比放大頻帶之上限值高之值的低通濾波器。並藉著在各段放大器之輸出側設置低通濾波器而能容易地去除比此低通濾波器之截止頻率高的熱雜訊。又，最好是使用次段放大器所包含之FET之寄生容量來作為此低通濾波器所包含之電容器。以取代使用作為單體構件之電容器而使用FET之寄生容量的狀態，可降低構件數量，隨此而能降低成本。特別是由於形成在半導體基板上之FET會產生寄生容量，因此可藉著利用此FET而比使用單體電容器以構成低通濾波器的情形更能有效利用半導體基板上的空間，而能達到晶片的小型化。又，本發明之FET頻帶放大器係包含以FET作為放大元件使用之縱接連接之放大器所構成的多數段放大器，及控制此多段放大器之增益的增益控制電路。而使用p通道型 FET作為放大器之至少至第m段所包含之放大元件。而藉著使用移動度小的P通道型FET而能抑制l/f雜訊的發生，且能防止從最後段之放大器輸出之信號所包含之殘留雜訊。本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^--------^---------^ (請先閱讀背面之注意事項再填寫本頁) !2499〇2 A7 B7 五、發明說明（5 ) 又，最好是使用η通道型FET作為第m+1段以後之敌大器所包含之放大元件。將增進防止放大器之飽和情形小之後段放大器所包含之放大元件設為η通道型FET，而比較於將全部均設為ρ通道型FET的情形，乃能達到構成構件之占有面積的小型化。又，最好是將至第in段之放大器所包含之FET的通道長度L及通道寬度W設定成比第m+ 1段之後的放大器所包含之 FET的通道長度L及通道寬度W大的值。僅將增進防止玫大器之飽和情形大之前段放大器所包含之FET的通道長度L與通道寬度W設定成大的值，而比較於將全部FET之值設成大的值的情形，乃能達到構成構件之占有面積的小型化。又，著眼於以多段連接之多數放大器所包含之FET作為放大元件時，最好是將配置於前段之放大器所包含之Fet 的通道長度L及通道寬度W設定成比配置於比前段更後段放大器所包含之FET的通道長度L及通道寬度W大的值。言，可瞭解發生於FET之Ι/f雜訊對於通道長度L及通道寬度W之各別的相反數成比例變大。因此，藉著將通道長度L 及通道寬度W設定為大而能降低在FET發生的1/f雜訊。特別是考慮到多段連接之FET時，由於在前段部分所包含之 FET發生的Ι/f雜訊會在比此前段更後段的FET放大，而要將在前段部分所包含之FET發生的Ι/f雜訊予以降低，則因會降低全體低頻雜訊而為宜。又，於後段部分所包含之FET 所發生之1 / f雜訊比其後段之FET所放大的程度少，故可得知對增進整體低頻雜訊的比率少。因此，藉著將此後段部本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁} 裝--------訂·！！！λ 經濟部智慧財產局員工消費合作社印製 A7 1249902 ________B7 _______ 五、發明說明（6 ) 所包含之FET的通道長度L與通道寬度w設成比其前段之FET 之通道長度L與通道寬度W小的值，而能弄小FET之占有面積 _ ，而能達到晶片之小型化所形成之成本降低。又，著眼於以多段連接之多數放大器所包含之FET作為 ^ 放大元件時，由於最好是此FET所發生之雜訊成分形成比此 • FET之輸入信號所包含之雜訊成分小的狀態，而各別設定 FET之通道長度L與通道寬度W。藉著將任何FE1T所發生之雜 • 訊成分設成比此FET之輸入信號中的雜訊成分小而能降低整體的低頻雜訊。又，最好是使用CMOS處理或M0S處理而將構成構件一體形成在半導體基板上。以使用此等處理比較於使用雙極處理的情形，乃能達到處理的簡略化，而能降低構件成本及包含FET頻帶放大器之製品成本。又，最好是於上述半導體基板形成N井（weU)而在此N 井上形成構成構件之全部或一部分。藉著將構成構件之全部或一部分形成在N井上而藉由N井與其下之半導體基板之間形成的pn接合面而能防止流通雜訊電流，且能防止N井上之電路所發生之雜訊通過半導體基板而繞入其他構件的情形。又，最好是於上述半導體基板而在構成構件之周圍形成防護環°如此-來，能更有效防止_均叙電路所發生之雜訊通過半導體基板而繞入其他構件的情形。又，最好上述防護環係形成從半導體基板表面至比N井更深的位置。藉著將防護環形成至深的位置而能去除超越 1¾尺度適用中國國家標準（CNS)A4 g (21〇 x 297公髮）-------- I-----— I— --— — — — — — I I--— II {請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1249902 A7 B7 五、發明說明（7 ) 此防護環而繞入低頻領域之Ι/f雜訊。【圖式之簡單說明】第1圖表示第1實施樣態之FET頻帶放大器所包含之AM 收信機之一般性的構成。第2圖表示第1實施樣態之FET頻帶放大器的構成。第3圖表示第2圖之FET頻帶放大器所包含之放大器之構成的電路圖。第4圖表示AGC電路之之詳細構成的電路圖。第5圖表示時常數電路原理的方塊圖。第6圖表示時常數電路之具體的構的電路圖。第7圖表示時常數電路之變形例的構成電路圖。第8圖表示MOS型FET的閘尺寸。第9圖表示第2實施樣態之FET頻帶放大器之構成的平面圖。第10圖表示第9圖之FET頻帶放大器所包含之放大器構成的斷面圖。第11圖表示藉著利用FET寄生容量而降低電容器數量頻帶之放大器的構成。第12圖表示第3實施樣態之FET頻帶放大器之構成的平面圖。第13圖表示第12圖之FET頻帶放大器所包含之放大器的構成。第14圖表示第4實施樣態之FET頻帶放大器之構成圖。第15圖表示第5實施樣態之FET頻帶放大器之構略構造 -10 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） " (請先閱讀背面之注意事項再填寫本頁) -裝------„---訂-----11-- 經濟部智慧財產局員工消費合作社印製 1249902 A7 五、發明說明（8 ) 的平面圖。第16圖表示第15圖所示之構造的斷面圖。【發明之最佳實施樣態】以下詳細說明有關適用於本發明之一實施樣態之FET頻帶放大器。 (第1實施樣態）第1圖表示第1實施樣態之FET頻帶放大器所包含之AM 收信機之一般性的構成。同圖所示之AM收信機係包含有高頻放大電路1、混合電路2、局部振盪器3、BpF(頻帶通過濾波器）4、6、FET頻帶放大器5、AM檢波電路7而構成。將天線所接收之AM波以兩頻放大電路1進行放大之後，將局部振盪器3所輸出之局部振盪信號予以混合而進行從高頻信號至中頻信號的頻率變換。例如將由高頻放大電路所輸出之信號的頻率設為fl，而將局部振盪器3所輸出之局部振盪信號的頻率設為f2，則可從混合電路輸出具有fl —f2頻率的信號。 BPF4、6設置於作為中頻放大電路而動作之fet頻帶放大器5之前段及後段，從所輸入之中頻信號僅抽出455kHz 近旁之頻率成分。FET頻帶放大器5包含AGC電路（自動增益控制電路），而以此AGC電路所控制之增益來放大中頻信號所包含之一定頻帶成分。AM檢波電路7對於藉著FET頻帶放大器5而放大後之中頻信號進行am檢波處理。第2圖表示本實施樣態之FET頻帶放大器5的構成。如第 2圖所示，本實施樣態之FET頻帶放大器5係包含5段的放大 11 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） --------------裝--- ί請先閱讀背面之注意事項再填寫本頁) ιδτ· ;線· 經濟部智慧財產局Μ-工消r合作社印製 1249902 A7 B7 五、發明說明（9 ) 器11〜15、及插入第3段放大器13與第4段放大器14之間的 BPF16，及依據AM檢波電路7之輸出信號而進行控制增益動作之AGC電路8而構成。放大器11〜15分別具有一定的增益，FET頻帶放大器5整體具有加乘各放大器11〜15之增益的增益。此FET頻帶放大器5與其他電路一同地使用CMOS處理或M0S處理而一體形成在半導體基板上。如此一來，可達到製造步驟之簡略化所構成構件或AM收信機整體之製品成本的降低。第3圖表示FET放大器5所包含之各段放大器詳細構成的電路圖。具有與放大器11〜15相同的構成，以下詳細說明放大器11。如第3圖所示，本實施樣態之放大器11係包含產生定電流之FET201、202，電流源203，差動放大輸入信號之二個 FET204、205，將此等二個FET204、205之差動輸出因應控制信號V+、V—而可變之四個FET206、207、208、209，二個負荷電極212、213而構成。從前述電路（BPF4)輸入的輸入信號（IN+、ΙΓΓ)輸入FET204、205，從AGC電路8輸入的控制信號（V+、V—)輸入FET206〜209。此構成所包含之FET201 、202、206〜209全部使用p通道型。第4圖表示AGC電路8之詳細構成的電路圖。如第4圖所示’本實施樣態之AGC電路8具有以一定的時定數來平滑輸入信號的時定數電路100,發生定電源電壓Vr之電源300 ，以此電源電壓作為動作電壓而放大時常數電路1〇〇之輸出電壓的放大器301，產生定電流之二個FET302、303，電流 -12 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

-裝！ - --—訂！--— II 經濟部智慧財產局員工消費合作社印製 1249902 A7 B7 五、發明說明（10 ) 源304，將電源300所發生之電源電壓Vr及放大器301之輸出電壓予以差動放大之二個FET305、306及二個電阻307、308 而構成。時常數電路100為了平滑AM檢波電路7之輸出信號而乃設定與輸出電壓上昇的情形之應答時間（時常數）相反地於輸出電壓減少之情形的應答時間不同的值。例如，電壓上昇時之應答時間為50msec，則電壓減少時之應答時間為3〇〇〜500msec。放大器301可放大時常數電路1〇〇之平滑輸出，而輸出電壓係在0V至電源電壓Vr的範圍變化。即，在AM檢波電路7之輸出信號的電壓位準小的情形下，時常數電路100之輸出電壓會變低，因此放大器302之輸出電壓為接近0V之值。爰此，若是著眼於進行差動動作之二個FET305、306的話，則電源電壓Vr會施加於一側之 FET305的閘，而對另一側之FET306的閘施加接近0V的低電壓，從各別之汲輸出具有大電位差之二個控制信號（V+、V 一），一旦此控制信號輸入上述之放大器11，則能藉著二個 FET206、207或是二個FET208、209而進行差動動作，故放大器11整體之增益變高而從放大器11輸出具有大電位差之差動輸出信號（ουτ+、oirr)。又，一旦AM檢波電路7之輸出電壓位準變大，則時常數電路100之輸出電壓會變高，故放大器301之輸出電壓呈接近電源電壓Vr之值。因此，若是著眼於進行差動動作之二個FET305、306時，則會對一側之FET305的閘施加電源電壓 Vr，而對另一側之FET306的閘施加電源電壓或是接近此電 -13 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------裝—— (請先閱讀背面之注意事項再填寫本頁) 上0· -線· 經濟部智慧財產局I-工消_費合作社印製 1249902 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（11 ) 源電壓的電壓，而從分別的汲輸出幾乎相同電壓位準之二個控制信號（V+、V-)。一旦此控制信號輸入上述之放大器 11，則能藉著二個FET206、207或是二個FET208、209而幾乎不能進行差動動作，故放大器11整體之增益變低而從放大器11輸出具有小電位差之差動輸出信號（〇UT+、OUT-)。第5圖表示時常數電路100之原理的方塊圖。如第5圖所示，本實施樣態之時常數電路100具有電容器11〇、電壓比較器112、充電電路114、放電電路116、充放電速度設定部 118。電壓比較器112比較電容器110之端子電壓與輸入電壓並因應此比較結果而將充電電路114或放電電路116之動作設成有效。充電電路114以間斷地供給充電電流而對電容器 110充電。例如此充電電路114係包含定電流電路與開關而構成，在開關呈開啟（ON)狀態時，從定電流電路對電容器 110供給充電電流。又，放電電路116藉著間斷地流通放電電流而使電容器110放電。例如此放電電路116係包含定電流電路與開關而構成，在開關呈開啟狀態時從電容器11〇放出一定的電流。充放電速度設定部118進行使充電電路 114所形成之電容110的充電速度與放電電路116所形成之電容器110之放電速度不同的設定。如此一來，本實施樣態之時常數電路110對電容器110 進行間斷地充放電動作。因此即使小小地設定電容器11 〇之靜電容量的情形下，亦能緩和地變化其兩端電壓而獲得具有大的時常數的電路，即可獲得與使用具有大的靜電容量之電容器與大的電阻值之電阻的情形相同的充放電特性 -14 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐^ (請先閱讀背面之注意事項再填寫本頁)

1249902 A7 B7 五、發明說明（12 ) 。又’雖然充電電路114或放電電路116進行對電容器Π0 供給一定的電流，或是進行從電容器110放電的控制，然而因此等供給、放出動作係間斷地進行，故能將此時之電流值設定於適合1C化程度的大值。爰此，能將包含時常數電路110之AGC電路8整體一體形成於半導基板上而能達到ic 化。又，由於不必要電容器之外加構件，故能大幅地將AGC 電路8予以小型化。又，本實施樣態之時常數電路100依據充放電速度設定部118設定對電容器110之充電速度與放電速度不同。因此，能使AGC電路8之衝擊時間與釋放時間不同。第6圖表示時常數電路1〇〇之具體性的構成電路圖。如第6圖所示，時常數電路1〇〇係包含電容器11〇、定電流電路 140、FET142、144、150、154、156、開關 146、152、電壓比較器160、AND電路162、164、分頻器170而構成。藉著二個FET142、164而構成電流反射鏡電路，而產生與定電流電路140輸出之定電流相同的充電電流。又，此充電電流之產生時序係藉著開關146而定。開關146以變換電路a、對比開關b及FETc而構成。對比開關b以將p通道FET與η通道FET之各源·汲間予以並聯連接而構成。AND電路162之輸出信號直接輸入η通道FET之閘的同時，藉著變換電路a而將此輸出信號之邏輯予以反轉之信號輸出P通道FET之閘。因此，此對比開關b在AND電路162 之輸出信號為高位準時呈開啟（ON)狀態，相反地，於低位準時呈關閉（OFF)狀態。又，FETc於對比開關b為關閉狀態 -15 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------裝--- (請先閱讀背面之注意事項再填寫本頁) 訂： -線· 經濟部智慧財產局良工消費合作社印製 1249902 A7 B7 五、發明說明（13 日寸以低電阻連接FET144之閘·汲之間，而能確停止FET144 所構成之電流供給動作者。一旦開關146呈開啟狀態時，由於定電流電路140所連接之一側的FET142的閘與另一側之FET144之閘呈連接狀態 ’故與藉著連接於一側之FET142之定電流電路140所產生之定電流紉相同的電流亦會流通於另一側之FET144的源·汲之間。此電流乃作為充電電流而供給至電容器11 〇。相反地 ’一旦開關146呈關閉狀態時，則因FET144之閘形成連接於汲的狀態，而停止此充電電流的供給。又，藉著將FET150組合於上述FET142與定電流電路140 而構成設定電容器110之放電電流之電流反射鏡電路，此動作狀態依據開關152而定。開關152具有與開關146相同的構成。此開關152可因應AND電路164之輸出信號的邏輯而控制開啟關閉狀態，此輸出信號於高位準時呈開啟狀態，於低位準時呈關閉狀態。一旦開關152呈開啟狀態時，由於定電流電路140所連接之一側的FET142的閘與另一側之FET150之閘呈連接狀態，故與藉著定電流電路140所產生之定電流約相同的電流亦會流通於另一側之FET150的源·汲之間。此電流即成為放出蓄積於電容器11 〇之電荷的放電電流。但是，由於無法直接從電容器110抽出流通於FET150的電流，因此本實施樣態係將藉著FET154、156而構成之其他電流反射鏡電路連接於FET150之源側。二個FET154、156連接於各閘，對FET154流通上述之放 -16 - (請先閱讀背面之注意事項再填寫本頁) 裝 — — — — — — 訂------I «. 經濟部智慧財產局員工消費合作社印製本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱) — 1249902 A7 B7 五、發明說明（14 ) - -----— — — — — — — — · 11 (請先閱讀背面之注意事項再填寫本頁) 電電流時，相同電流亦流通於其他FET156之源·汲之間。此FET156之沒連接電谷器110之高電位側的端子，流通於 FET156之電流藉著放出蓄積在電容器11〇之電荷而產生· 又，電壓比較器160進行比較施加於正端子之電容器 119的端子電壓與施加於負端子之時常數電路1⑽之輸入電壓的大小。此電壓比較器160具有非反轉輸出端子與反轉輸出端子，施加於正端子之電容器H0的端子電壓比施加於負端子之輸入電壓大的情形下，從非反轉端子輸出高位準的、號’而從反轉輸出端子輸出低位準的信號。相反地，施加於正端子之電容器110的端子電壓比施加於負端子之輸入電壓小的情形下，從非反轉端子輸出低位準的信號，而從反轉輸出端子輸出高位準的信號。 AND電路162對一側的輸入端子窮入一定的脈波信號，而於另一側的輸入端子連接電壓比較器16〇之非反轉輸出端子。因此，在電容器11〇之端子電壓比時常數電路1〇〇之 -線· 輸入電壓大的情形下，從AND電路162輸出一定的脈波電壓〇經濟部智慧財產局 r 工消 f 合作社印製又，AND電路162係從分頻器170輸出之一定脈波信號輸入一側的輸入端子，於另一側之輸入端子連接電壓比較器 160之反轉輸出端子。因此，在電容器11〇之端子電壓比時常數電路1〇〇之輸入電壓小的情形下，從AND電路164輸出一定的脈波電壓。分頻器170將輸入AND電路162之一側的輸入端子的脈波信號以一定的分頻比來分周並輸出。如上所述，此分頻 17 - 本紙張尺度適用中國國豕標準（CNS)A4規格（210 X 297公髮 1249902 . A7

五、發明說明（15 ) 後之脈波信號輸入AND電路164之一側的輸入端子。時常數電路100具有如此的構成，其次說明其動作。 (請先閱讀背面之注意事項再填寫本頁) 時常數電路100之動作開始時電容器110未充電的情形，或是時常數電路100之輸入電壓（AM檢波電路7之輸出電壓 )有上昇傾向的情形下，則在電容器11 〇之端子電壓比時常數電路100之輸入電壓低的狀態。此時從AND電路162輸出脈波信號，而非從AND電路164輸出脈波信號。因此，僅開關 146呈間斷的開啟狀態，而在呈此開啟狀態的時序對電容器 110供給一定的充電電流。此充電動作繼續進行直到電容器 110之端子電壓比時常數電路100之輸入電壓相對性的高。又。依此充電動作而使電容器110之端子電壓超過時常數電路100之輸入電壓的情形下，或是在此輸入電壓有下降傾向而比電容器110之端子電壓低的情形下，從AND電路164 輸出脈波信號，而非從AND電路162輸出脈波信號。因此，僅開關152呈間斷的開啟狀態，而在呈此開啟狀態的時序從電容器110放出一定的放電電流。此放電動作繼續進行直到電容器110之端子電壓比時常數電路100之輸入電壓相對性的低。經濟部智慧財產局員工消費合作社印製又，比較從上述二個AND電路162、164輸出之二種類脈波信號時，則從AND電路162輸出之脈波信號的功率比（duty rate)乃比從AND電路164輸出之脈波信號的功率比大，因此若是考慮到分別從二個AND電路162、164輸出相同時間範圍之脈波信號的情形下，則每單位時間之充電速度比放電速度快。爰此，AGC電路8之衝擊時間比釋放時間短。 18 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1249902 經濟部智慧財產局肾工消賢合作社印製 A7 ________B7__ 五、發明說明（16 ) 又，上述時常數電路100為了要從二個AND電路162、164 輸出不同功率比之脈波信號而使用分頻器170，惟，亦可設 _ 成各別產生不同功率比之脈波信號而分別輸入二個AND電路162 、 164 。又，上述時常數電路100為了使對於電容器110之充電速度與放電速度不同，而使FET144、150分別呈開啟狀態之每單位時間的比例不同，然而亦可藉著使此FET之閘尺寸不同而使充電電流與放電電流不同。第7圖表示時常數電路之變形例的電路圖。第7圖所示之時常數電路100A相對於第6圖所示之時常數電路1〇〇，其不同點乃在於去除分頻器170，同時將二個FET144、150變換成已變更閘尺寸之二個FET144A、150A。第8圖表示MOS型之FET(FET)的閘尺寸圖。即使閘電壓相同亦可藉著變更閘寬度W與閘長度L而變化通道電阻，故可變化流通於源·汲之間的電流。由於本實施樣態為了要將充電電流弄多而要將衝擊時間弄少，故將FET144A之閘幅 W設為大的值而將閘長度L設為小的值。另一方面，為了要將充電電流弄少而要將釋放時間弄長，故將FET丨45〇a之閘幅W設為小的值而將閘長度L設為大的值。如此一來，例如將FET144A、150A之各個閘尺寸作成不同而而能容易地將衝擊時間及釋放時間作成不同。藉此，本實施樣態之FET頻帶放大器5所包含之放大器 11等構件乃具有進行差動動作之二個FET204、2〇5，而藉著四個FET206〜209及AGC電路8以控制該增益Al。同樣地，將 -19 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱) I I I ^ i — —— — — — ^« — — — — — 1 — (請先閱讀背面之注意事項再填寫本頁) 1249902 A7

五、發明說明（17 ) 其他放大器12〜15之各別的增益設為A2、As、A4、As時，則頻帶放大器5整體在理論上可實現AiAdsAds的增益。然而’於各別的放大器Π〜15會發生Ι/f雜訊與熱雜訊。Ι/f雜訊係顯現於信號為低頻領域的雜訊，頻率愈低雜訊位準愈高。相反地，熱雜訊係顯像現於信號為高頻領域的雜訊，頻率愈高則雜訊位準愈高。M0S型之FET所發生之雜訊電壓Vn能以下列式子（1)表示：

Vn=/·((8kT(l+ η )/(3g〇 + kF/(2fC〇xWLK5))Af) ---(1) 在此說明k為波茲曼常數、T為絕對溫度、gB為相互傳導率、（:〇x係夾持閘氧化膜之閘與通道之間的容量、w為閘寬度、 L為閘長度、f為頻率、為頻率f的頻帶寬度。kF為雜訊參數，為1(Γ2。〜10 —25左右之值。又，77、k’為一定的參數〇於此式子中，右邊的第1項表示熱雜音，可得知係隨著溫度（T)的變高而變大。又，右邊的第2項表示ι/f雜訊者 ’可得知與f之相反數成比例。將各別放大器11〜15所發生之雜訊（合計1 / f雜訊與熱雜§fl )設為enl、en2、en3、en4、en5時，則放大器11〜15之分別的輸出信號所包含之雜訊位準ei、e2、e3、e4、e5可以下列式子（2)表示。 ei = em == θΐΑ2 + Θη2 ^ 0η1 Α2 + 0η2 20 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) 裝— II訂！---^ 經濟部智慧財產局員工消費合作社印製 1249902 Α7

經濟部智慧財產局M-工消費合作社印製五、發明說明（18 ) e3 == θ2Αβ + en3 一 (θηΐΑ2+ 6η2)Α3+ 6η3 = 03Α4 + βη4 一（（enlA2 + en2)A3 + Cn3)八4 + 6η4 64Αδ+ Θηδ =(((enl A2 + en2) A3 + en3) A4 + Cn4 ) As + en5 · · · ( 2 ) 如此一來，在放大器11〜15之各個放大器之間輸入出的信號主要包含存在於低頻領域之Ι/f雜訊與主要存在於高頻領域之熱雜訊，且若是愈為後段之放大器的話，則此專放大之雜訊位準可一邊放大而一邊累積，故例如在藉著AGC電路8而將增益控制在小的情形下，一旦前段部分之放大器（例如第1段與第2段之放大器11、12)所發生之雜訊位準大的話，則雜訊成為從最後段之放大器15至輸出為止的過大情形，而形成大的殘留雜訊並輸入後段的電路。為了避免如此的不良情形，本發明之FET頻帶放大器5 乃使用BFP16。此BFP係在通過放大頻帶成分（欲包含於信號之放大部分）之同時，用以去除上述Ι/f雜訊與熱雜訊之作用者。在考慮第1圖所示之本實施樣態之AM收信機的情形下 ’在FET頻帶放大器不能僅放大455kHz近旁之中頻信號的頻帶。因此，BPF16之特性係將下側之截止頻率（kHz)設定在 455 — α (2α為中頻信號的頻帶）以下而能充分去除i/f雜訊之值，同時有必要將上側之截止頻率設為455 + α以上而能充分去除熱雜訊之值。又’有必要以BPF16來去除在前段部分的放大器所發生 • 21 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------^--------^---------^ (請先閱讀背面之注意事項再填寫本頁) A7 1249902 B7_ __ 五、發明說明（19 ) 的雜訊’本實施樣態係於第3段之放大器13與第4段之放大器14之間插入BPF16。以如此的構成，可藉著此BPF16來去除該連接於BPF16 之前段側之放大器11、12、13所發生的雜訊，而能降低從最後段之放大器15所輸出之信號所包含的殘留雜訊。又，BPF16|f著AGC電路8而將放大器11〜15之各增益設定得低的情形下，藉著設置在最後段之放大器15的近旁而能有效地去除從放大器15輸出之信號所包含之雜訊，然而，在藉著AGC電路8而將放大器11〜15之各增益設定得高的情形下，要考慮前段之放大器比最後段之放大器15的雜訊大而會使放大器飽和的情形，故有必要配置於不會產生此飽和的位置。如此一來，本實施樣態之FET頻帶放大器5於第3段之放大器13與第4段之放大器14之間插入BPF16而能去除至此被放大之Ι/f雜訊及熱雜訊，因此可降低從最後段之放大器 15輸出的信號所包含之殘留雜訊。爰此，即使是藉著電路8而使FET頻帶放大器5之增益設定在十分小值的情形下’亦能降低收信機之輸出聲音所包含之刺耳的殘留雜訊位準。又，各放大器11〜15之作為放大元件所包含之FET藉著使用移動度小的p通道FET而能更減少在各放大器内部發生的雜訊，故能更降低因FET頻帶放大器5所發生的殘留雜訊〇特別是，比較於雙極電晶體，因M0S型之FET之Ι/f較 22 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) ------^---^--------- 經濟部智慧財產局員工消費合作社印製 1249902

發明說明（經濟部智慧財產局1*工消f'合作社印製多，故一旦要多段連接放大器而構成FET頻帶放大器5的話，若是不對雜訊採行對策的情形下，有i/f變多而殘留雜訊過多的情形。因此，於半導體基板上使ffiCM〇s處理或M〇s 處理而將FET頻帶放大器5或包含其他電路之全部構件予以一體形成的情形下，使用BPF16或是使通道FET的而進行雜訊對策時，可實現於半導體基板上預定形成FET頻帶放大器5或其他電路，故成為有效的方式。又’本實施樣態固然全部放大器丨丨〜丨5均使用p通道型之FET，然而，對於降低雜訊效果大的初段至第η段（例如第 2段）放大器亦可使用ρ通道型之fet。以如此的構成，乃能更有效率地降低所累積之雜訊成分。 (第2實施樣態）上述之第1實施樣態係於第3後放大器13的後段插入一個BPF而去除雜訊成分，然而於各段放大器亦可設成去除雜訊成分的狀態。第9圖表示第2實施樣態之FET頻帶放大器之構成的電路圖。第9圖所示之本實施樣態的FET頻帶放大器5Α乃以包含縱接連接多段放大器之5段放大器11Α、12Α、…、15Α與 AGC電路8而構成。各放大器11Α〜15Α之構成基本上相同，故以下著眼於初段的放大器11Α而說明詳細的構成及動作。第10圖表示第9圖之FET頻帶放大器所包含之放大器的構成。如第10圖所示，本實施樣態11Α係包含生成定電流之 FET201、202、電流源203、差動放大輸入信號之二個FET204 、205、將此等二個FET204、205之差動輸出的增益因應控 -23 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — — — — — — — — — — — — — ·1111111 ^ ·1111111 (請先閲讀背面之注意事項再填寫本頁) 1249902 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（21 ) 制信號V+、v -而可變之四個FET206、207、208、209、從輸入信號去除直流成分之二個電容器210、211、以及二個負荷電阻212、213而構成。從前段電路（BPF4)來的輸入信號（IN+、ΙΙΓ)會輸入FET204、205，而從AGC電路8來的控制信號（V+、V—)會輸入FET206〜209。此構成所包含之FET201 、202、206〜209全部使用p通道型。又，分別連接於電容器 210、211之一側端的電阻220、221與此等電容器210、211 一同地構成高通濾波器，而從輸入信號去除閃爍雜訊（1/f 雜訊）所包含之低域成分。此等電阻220、221、電容器210 、211對應低域成分去除構件。又，分別並聯連接於電阻212 、213之電容器222、223與此等電阻212、213—同地構成低通濾波器，而從輸出信號去除熱雜訊所包含之高域成分。此等電阻212、213、電容器222、223對應高域成分去除構件。如此一來，於初段的放大器11A可去除輸入之信號之低域成分所包含之1/f，同時可去除所輸出之信號之高域成分所包含之熱雜訊。然而，上述放大器11A係於各別的電阻212、213並聯地連接電容器222、223，惟，此等電容器222、223亦可插入 FET206、207等之各別的汲與源以外的固定電位之間。又，此等電容器222、223亦可利用放大器11A所包含之 FET之寄生容量。第11圖表示藉著利用FET之寄生容量而減少電容器數量之放大器的構成電路圖。第11圖所示之放大器11B比較於 -24 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

· ·ϋ ϋ I ϋ ϋ 1 ι 一：or I 1_1 ϋ I emme ϋ I 1249902

五、經濟部智慧財產局員工消_費合作社印製發明說明（22 第10圖所示之放大器11A的構成，不同點乃在於將FET206 〜209之閘長度L及閘寬度W設得大者。一般而言，可得知在FET所發生的電流與閘長度l之相反數成比例。因此，藉著將閘長度L設得長而能降低雜訊電流。但是，由於將閘長度L設得長的話，則通道電阻會變大，故期望將閘寬度設得寬以降低通道電阻。如此一來，為了降低雜訊電流而將閘長度L及閘寬度W設得大的情形，閘電極之面積會變大，而寄生容量亦會變大，因此，可確保某種程度之容量值，並取代電容器222、223而使用此寄生容量者。如此一來，將閘長度L及閘寬度W設得大而弄大寄生容量的情形乃可省略電容器222、223，而且能有效去除信號之高域成分，即能有效去除熱雜訊。又，因省略電容器222 、223而能降低成本就不遑而論。 (第3實施樣態）第12圖表示第3實施樣態之FET頻帶放大器之構成的電路圖。第12圖所示之本實施樣態之FET頻帶放大器包含構成縱接連接之多段放大器之5段放大器11C、12C.....15C、將從最初段之放大器15C輸出之信號抽出外部之同時回復到初段之放大器11C的附加電路、以及AGC電路8。各個放大 ^11A〜15C具有相同的構成。第13圖表示放大器11C之詳細構成圖。此放大器lie相對於第11圖所示之構成乃具有省略電阻220、221與電容器 210、211的構成。 -25 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------II-----裝·！ — II--訂！！線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1249902 A7 '""""""------------- 五、發明說明（23 ) 又’本貫施樣態之FET頻帶放大器所具有之附加電路包含有FET4 31與定電流電路433所構成之源輸出電路450、 FET432與定電流電路434所構成之源輸出電路45卜電阻435 、437、電容器439、441所構成之LPF452、電阻436、438 、電容器440、442所構成之LPF453。最後段之放大器15C所輸出之一側的差動輸出信號乃藉由源輸出電路450而作為FET頻帶放大器之一側的輸出信號而抽出之同時，藉由LPF452及電阻443回復到初段放大器 lie之一側的輸入端。同樣地，從最後段之放大器i5C輸出之另一側的差動輸出信號乃藉由源輸出電路451而作為FET 頻帶放大器之另一側的輸出信號而抽出之同時，藉由 LPF453及電阻444回復到初段放大器11C之另一側的輸入端然而，本實施樣態之FET頻帶放大器含有5段（奇數個）放大器11C〜15C，因此相對於輸入初段之放大器lie的信號的相位’從最後段之放大器15C輸出之信號的相位呈反轉。因此，藉著LPF452、453而僅抽出源輸出電路450、451輸出之信號的低域成分並回復到初段的放大器11C的情形，係僅在於下降對應低域成分之增益而僅去除此成分者。即，藉著形成第12圖所示之回復回路而構成低域成分去除構件而能有效低域成分所包含之Ι/f雜訊。如此一來，藉著於FET頻帶放大器之整體形成回復回路而僅將輸出信號之低域成分回復到初段之放大器1 lc的輸入側亦可有效地去除1 / f雜訊。又，藉著去除各段放大器 -26 - 本紙張尺度適用中國國家標準（CNS)A4^格（210 X 297公釐) ' "' (請先閱讀背面之注意事項再填寫本頁)

1249902 A7 B7 五、發明說明（24 ) 11C〜15C的高域成分而能有效地去除此高域成分所包含之熱雜訊。 --------------裝—— (請先閱讀背面之注意事項再填寫本頁) 又，第13圖所示之本實施樣態之放大器11C係利用FET 之寄生容量而去除信號之高域成分，然而亦可與上述第1〇圖所所示之第2實施樣態同樣地使用電容器。此情形下，將電容器並聯地連接第13圖所示之電阻212、213即可。 (第4實施樣態）上述各實施樣態係於多段連接之多數放大器的中間或各段具有用以去除使用頻帶外所包含之雜訊成分的BPF等而構成FET頻帶放大器者，然而，亦可不具備此BPF等而於各段的放大器進行其他雜訊對策。 -線· 第14圖表示本實施樣態之FET頻帶放大器5D之構成圖。第14圖所示之FET頻帶放大器5D具有縱接連接而構成多數放大器之多數放大器11D〜15D與AGC電路8。此FET頻帶放大器5D係與其他電路一同地使用CMOS處理或MOS處理而一體形成在半導體基板上。經濟部智慧財產局I'工消費合作社印製上述之多數放大器11D〜15D對於初段至第η段進行雜訊對策。例如在雜訊對策上係單獨使用或組合ρ通道M0S型之FET的手法，及將M0S型FET之閘寬度W與閘長度予以弄大的手法來使用。使用ρ通道M0S型之FET而能降低顯現於低頻領域之1/ f雜訊，且於半導體基板上一體形成FET頻帶放大器之際特別有效的手法乃如同上述者。如上所述，式子（1)之右邊第2項表示Ι/f雜訊，於此 -27 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公复） 1249902 五、發明說明（25 經濟部智慧財產局員工消費合作社印製 A7 B7 項中，可瞭解將閘寬度W與閘長度1^設為分母，而將閘寬度w 或閘長度L设為大的值亦可降低1 / f雜訊。將閘寬度#與閘長度L設得大的話，則寄生容量亦會變大，而在去除高頻領域所顯現之熱雜訊亦有效。如上所述，藉著於初段至第n段之各放大器施予雜訊對策而能減少在後段放大器所放大及累積之雜訊成分，故能有效地降低從最後段放大器15D輸出之信號所包含的殘留雜訊。然而，在各個放大器11D〜15D所發生之雜訊（合計i/f 雜訊與熱雜訊者）設為em、en2、e^3、en4、ens而將放大器12D 〜15D之各別的增益設為a2、As、A4、A5時，則放大器HD〜 15D之分別的輸出信號所包含之雜訊位準⑴、e2、e3、e4、e5 可以上述式子（2)表示。對於全部的放大器11D〜15D施予雜訊對策而使雜訊變得最少，惟，一旦將全部的FET設為p通道型FET時，則比使用η通道型之FET的情形的元件面積變得更大。又，將閘寬度W與閘長度L弄大的情形亦相同，施加予此雜訊對策的情形會變大元件面積。特別是在半導體基板上一體形成FET 頻帶放大器的情形下，在能達到因縮小占有面積而形成高密度化、降低成本之同時，能防止因降低雜訊所形成之放大器的飽和，因此最好是對於從初段至第^段的放大器施予上述之雜訊對策。具體而言，第m段之放大器之輸出信號所包含之雜訊位準e,比不對於第m + 1段之放大器進行雜訊對策之情形所發 • 28 · 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

生之雜訊位準大得多（例如數倍）的話，即使對於第⑴+ 1段之放大器進行雜訊對策亦無法期待該種程度的效果，因此，對於至第m段之放大器進行上述之雜訊對策即可。如此一來，可獲得於半導體基板上一體形成FET頻帶放大器情形之晶片面積的小型化，以及可達到防止因雜訊而飽和的效果 1249902 五、發明說明（26 ) 」而’將至多少段之放大器所包含之FET的閘寬度…與閘長度L設成比其後之放大器所包含之FET的閘寬度…與閘長度L大的情形，乃可如以下所述。考慮到將放大器予以多段連接的情形，由於在前段之放大器所包含之FET發生的Ι/f雜訊會在比此前段更後段之放大器所包含的FET放大，而要將在前段放大器所包含之 FET發生的Ι/f雜訊予以降低，則因會降低全體低頻雜訊而為宜。另一方面，於後放大器所包含之FET所發生之1/f 雜訊比其後段放大器所包含之FET所放大的程度少，故可得知對增進整體低頻雜訊的比率少。因此，藉著將此後段之放大器所包含之FET的通道長度L與通道寬度W設成比其前段之放大器所包含之FET之通道長度L與通道寬度W小的值，而能弄小FET之占有面積，因此能達到晶片之小型化所形成之成本降低。又，著眼於第14圖所示之任意位置之放大器所包含之 FET時，亦可因此FET所發生之雜訊成分形成比此FET之輸入信號所包含之雜訊成分小的狀態，而設定各別的FET之通道長度L與通道寬度W。藉著將任何放大器所包含之FET所發生 29 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^--------^---------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局良工消費合作社印製 1249902 經濟部智慧財產局員工消費合作社印製 A7 ______Β7_ _ 五、發明說明（27 ) 之雜訊成分設成比此FET之輸入信號中的雜訊成分小而能降低整體的低頻雜訊。又，將第m段為止之放大器以使用p通道m〇S型之FET來構成，而將第m + 1段之後的放大器以使用η通道M0S型之FET 來構成的手法，亦能適用於上述第1實施樣態至第3實施樣態之各FET頻帶放大器。此情形下亦能獲得防止因晶片面積之小型化與降低雜訊所造成之飽和的情形。 (第5實施樣態）上述各實施樣態係要將FET頻帶放大器與其他電路一體形成在半導體基板上的情形下，將使用ρ通道型FET作為放大元件之各段放大器形成在Ν井上，藉此能防止雜訊通過半導體基板而繞入其他電路的情形。第15圖表示第5實施樣態之FET頻帶放大器5Ε之概略構造平面圖。又，第16圖係第15圖所示之構造的斷面圖。第 15圖所示之構造在各段放大器使用ρ通道型fet而構成的情形下，此FET頻帶放大器5Ε之全部構件係形成在Ν井52上。又，至第m段為止之各段頻帶放大器係使用ρ通道型FET來構成的情形下，係此第m段為止之各放大器之全部構件形成在 N井52上。由於N井52與P形半導體50之間形成PN接合面，故N井52 之電位比半導體基板50高的情形下，從N井52流向半導體基板50之電流在此PN接合面被遮斷。因此，能防止於形成在ν 井52上之電路所發生的雜訊會通過半導體基板5〇而繞入其他電路。 30 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝！！ II 訂！ — 1· 1249902 經濟部智慧財產局I*工消f'合作社印製 A7 B7 五、發明說明（28 ) 特別是藉著將第m段為止之各放大器形成在N晶圖52上，而能防止於第m段為止之放大器所發生的雜訊會通過半導體基板50而繞入第m + 1段以後的放大器，因此，能降低FET 頻帶放大器内之第m+1段以後的放大器放大而累積的雜訊位準。又，如第16圖所示，在半導體基板50表面近旁即包圍N 井52之周邊領域形成防護環54。此防護環54係將P形半導體基板50之一部分形成在N形領域者。因係藉著防護環54與半導體基板50而形成PNP層，故能有效防止形成在N井52上之電路所發生的雜訊會通過半導體基板50表面近旁而繞入其他電路的情形。特別是為了將此防護環54達到比半導體基板50更深層領域那般的狀態，最好是形成到達例如比N井52更深的位置。如此一來，在形成於N井52上之電路所發生之雜訊於通過防護環5 4下側（半導體基板5 0的内部）而繞入其他電路時，能防止更低頻成分的繞入。因此，藉著將第m段為止之各放大器形成在N井52上，而能防止在第m段為止之放大器所發生之Ι/f雜訊通過防護環54下側而繞入第m + 1段以後的放大器，因此能降低止FET頻帶放大器内之第m+1段以後的放大器放大而累積的雜訊位準。又，本發明並不僅限於上述實施樣態者，而係在本發明之要旨的範圍内可作各種的變化。例如上述實施樣態固然係以縱接連接之5段的放大器而構成FET頻帶放大器，然而，此段數可因應如何程度地設定FET頻帶放大器整體之增 -31 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------^ I------^----I----^ (請先閱讀背面之注意事項再填寫本頁) 1249902 A7 B7 五、發明說明（29 ) 益而適當地變化。又，上述之實施樣態係說明了使用於AM收信機之中頻放大器的FET頻帶放大器5等裝置構件，惟，本發明亦能適用於FM收信機或直接轉換式收信機等之其他收信機或收信機以外的裝置所使用之FET頻帶放大器。【產業上的利用性】如上所述，依據本發明乃能藉著使用具有比放大頻帶更寬的通過頻帶之頻帶通過濾波器，而能去除存在於比此通過頻帶更低域側之1 / f雜訊與存在於高域側的熱雜訊。又，藉著使用移動度小的p通道FET作為放大元件而能更降低在放大器内部發生雜訊。因此，能以頻帶通過濾波器來去除於前段部分之各放大器所發生的雜訊，同時藉著使用 FET作為各放大器之放大元件’能藉由降低所發生之雜訊本身而能大幅地降低在控制增益時從最後段之放大器所輸出之信號所包含之殘留雜訊。又，藉著使用FET作為放大元件而能以FET之製造處理而將FET頻帶放大器整體作成在半導體基板上，因此比較於使用雙極電晶體作為放大元件的情形，乃能容易形成積體化，同時能達到降低成本及節省空間化。【元件標號對照】 1 兩頻放大電路 2 混合電路 3 局部振盪器 4、6 BPF(頻帶通過濾波器） 5 FET頻帶放大器 7 AM檢波電路 -32 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) 一裝------^---tr·— 經濟部智慧財產局員工消費合作社印製 1249902 A7 B7 經濟部智慧財產局I'工消f'合作社印製

五、發明說明（3Q ) 8 AGC電路 11〜15 放大器 50 P形半導體 52 N井 54 防護環 100 時定數電路 110 電容器 112 電壓比較器 114 充電電路 116 放電電路 118 充放電速度設定部 140 定電流電路 142 、 144 、 150 、 154 、 156 FET 146、152 開關 160 電壓比較器 162、164 AND電路 170 分頻器 201 ^ 202 FET 203 電流源 210、211 電容器 212 ' 213 電阻 220、221 電阻 222、223 電容器 204 〜209 FET 300 電源 301 放大器 302 、 303 、 305 、 306 FET 304 電流源 307、308 電阻 431 、 432 FET 433、434 電流電路 436、438 電阻 440、442 電容器 450、451 源輸出電路 453 LPF -33 - I— I---I I I I ·1111111 ^ ·11111111 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims

1249902 A8 B8 C8

申請專利範圍 1· 一種FET頻帶放大器，係具有多段放大器、及用以控制此多段放大器之增益的增益控制電路，前述多段放大器具有FET作為放大器元件而使用之縱接連接的多數段放大器；及插入前述多數段放大器之中段而設定比放大頻帶寬之通過頻帶的頻帶通過濾波器；且使用P通道FET作為前述放大器之至少初段至第n 段之前述FET。 2. 如申請專利範圍第1項之FET頻帶放大器，其中，作為# 述放大器所包含之全部放大元件係使用p通道FET。 3. 如申請專利範圍第1項之FET頻帶放大器，其中，使用CM〇s 處理或M0S處理而使構成構件一體形成於半導體基板上。 4·如申請專利範圍第3項之FET頻帶放大器，其中，於前述半導體基板形成N井，於此井上形成前述構成構件之全部或一部分。 5·如申請專利範圍第4項之FET頻帶放大器，其中，於前述半導體基板，在前述構成構件之周圍形成防護環。 6.如申請專利範圍第5項之FET頻帶放大器，其中，前述防護環係形成在從前述半導體基板表面至比前述N井深的位置。 7· —種FET頻帶放大器，係具有包含FET作為放大器元件而使用之縱接連接的多數段放大器所構成的多段放大器、及用以控制此多段放大器之增益的增益控制電路，各段的放大器具有從輸入出信號去除比放大頻帶成分 34 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） C請先閲讀背面之注意事項再填窝本頁} •訂丨 1249902 as B8 C8 ____ D8 _ 一丨丨 --- ____ .———丨 ---- 六、申請專利範圍之上限值高的高域成分的高域成分去除機構，及從前述輸入出信號去除比前述放大頻帶成分之下限值低的低域成分的低域成分去除機構，且使用p通道FET作為前述放大器之至少從初段至第n 、段之前述FET。 8.如申請專利範圍第7項之FET頻帶放大器，其中，前述低域成分去除構件之截止頻率設定比前述下限值低之值的高 | 通濾波器。 9·如申請專利範圍第7項之FET頻帶放大器，其中，前述放大器係使二個FET差動動作的差動放大器，前述低域成分去除機構可將合成各段之前述放大器之差動輸出信號的低域成分的信號以同相位輸出至二個前述FET的回復電路。 10·如申請專利範圍第7項之FET頻帶放大器，其中，前述高域成分去除構件之截止頻率設定比前述下限值高之值的低通濾波器。 . 11.如申請專利範圍第10項之FET頻帶放大器，其中，使用前述次段之前述放大器所包含之電晶體的寄生容量，作為前述低波濾波器所包含之電容器。 12·如申請專利範圍第7項之FET頻帶放大器，其中，作為前述放大器所包含之全部放大元件係使用Ρ通道FET。 13·如申晴專利犯圍第7項之FET頻帶放大器，其中，使用CMOS 處理或M0S處理而使構成構件一體形成於半導體基板上。 14·如申請專利範圍第13項之FET頻帶放大器，其中，於前述 35 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公釐） ......... ......裝..........I......訂------------------線· (請先閲讀背面之注意事項再填寫本頁) 1249902 ^ C8 D8 六、申請專利範圍半導體基板形成N井，於此井上形成前述構成構件之全部或一部分。 15.如申請專利範圍第14項之FET頻帶放大器，其中，於前述半導體基板，在前述構成構件之周圍形成防護環。 16·如申請專利範圍第15項之FET頻帶放大器，其中，前述防護環係形成在從前述半導體基板表面至比前述N井深的位置。 17. —種FET頻帶放大器，係具有包含FET作為放大器元件而使用之縱接連接的多數段放大器所構成的多段放大器、及用以控制此多段放大器之增益的增益控制電路，各段的前述放大器具有從輸入出信號去除比放大頻帶成分之上限值高的高域成分的高域成分去除機構；使用P頻道FET作為從前述放大器之至少初段至第η 段的前述FET，且具有將比最終段之前述放大器之輸出信號所包含之前述放大頻帶成分的下限值低的低域成分，以反相於初段之前述放大器的狀態而回復的回復電路。 18. 如申請專利範圍第17項之FET頻帶放大器，其中，前述高域成分去除構件之截止頻率設定比前述上限值高之值的低通濾波器。 19·如申請專利範圍第18項之FET頻帶放大器，其中，使用前述次段之前述放大器所包含之電晶體的寄生容量，作為前述低波濾波器所包含之電容器。 36 本紙張尺度適用中國國豕標準（CNS) A4規格（210X297公董） (請先閲讀背面之注意事項再填寫本頁)

1249902 申請專利範圍 2〇·如申請專利範圍第17項之FET頻帶放大器，其中，作為前述放大器所包含之全部放大元件係使用p通道FET。 21·如申請專利範圍第17項之FET頻帶放大器，其中，使用cm卯處理或M0S處理而使構成構件一體形成於半導體基板上。 22·如申請專利範圍第21項之FET頻帶放大器，其中，於前述半導體基板形成N井，於此井上形成前述構成構件之全部或一部分。 23.如申請專利範圍第22項之fet頻帶放大器，其中，於前述半導體基板，在前述構成構件之周圍形成防護環。 24·如申請專利範圍第23項之FET頻帶放大器，其中，前迷防護環係形成在從前述半導體基板表面至比前述N井深的仇置。 25. —種FET頻帶放大器，係具有包含FET作為放大器元件而使用之縱接連接的多數段放大器所構成的多段放大器、及用以控制此多段放大器之增益的增益控制電路；且使用p通道型FET作為前述放大器之至少至第包含的放大元件。 26. 如申請專利範圍第25項之FET頻帶放大器，其中，且使用 η通道型FET作為第m+1段以後之前述放大器所包含的放大元件。 27·如申請專利範圍第26項之FET頻帶放大器，其中，將至第 m段之前述放大器所包含之前述FET的通道長度L及通道寬度W設定成比第m+ 1段以後之前述放大器所包含之FET的 -37 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） (請先閲讀背面之注意事項再填窝本頁) .裝· 訂· 1249902 as B〇 C8 D8 六、申請專利範圍通道長度L及通道寬度w大的值。 (請先閲讀背面之注意事項再琪寫本貰) 28.如申請專利範圍第25項之FET頻帶放大器，其中，著眼於以多段連接之前述多數放大器所包含之FET作為前述放大元件時，將配置於前段之前述放大器所包含之前述FET的通道長度L及通道寬度W設定成，比配置於比前段更後段之前述放大器所包含之前述FET的通道長度L及通道寬度W 大的值。 29·如申請專利範圍第25項之FET頻帶放大器，其中，著眼於以多段連接之前述多數放大器所包含之FET作為前述放大元件時，使藉此FET所發生之雜訊成分形成比此FET之輸入信號所包含之雜訊成分小的狀態，而設定各別的FET之通道長度L與通道寬度W。 30·如申請專利範圍第25項之FET頻帶放大器，其中，使用CMOS 處理或M0S處理而使構成構件一體形成於半導體基板上。 31.如申請專利範圍第30項之FET頻帶放大器，其中，於前述半導體基板形成N井，於此井上形成前述構成構件之全部或一部分。 32·如申請專利範圍第31項之FET頻帶放大器，其中，於前述半導體基板，在前述構成構件之周圍形成防護環。 33·如申請專利範圍第32項之FET頻帶放大器，其中，前述防 δ蔓％係形成在從前述半導體基板表面至比前述N井深的位置。 38 本紙張尺度適用中國國家標準（CNS) Α4規格（210X 297公釐）