JP2001136038A

JP2001136038A - 利得可変型増幅装置

Info

Publication number: JP2001136038A
Application number: JP31130199A
Authority: JP
Inventors: Suketomo Fujita; 祐智藤田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-11-01
Filing date: 1999-11-01
Publication date: 2001-05-18
Also published as: EP1096672A2; EP1096672A3; KR100397588B1; TW494623B; KR20010051342A; US6518843B1

Abstract

(57)【要約】【課題】本発明は、減衰回路の減衰量が増大しても、総
雑音指数が大幅に上昇しない利得可変型増幅装置を提供
する。【解決手段】減衰回路（２３）と、減衰回路（２３）の
入力側に結合される第１増幅回路（２１）と、減衰回路
（２３）の出力側に結合される第２増幅回路（２２）と
を備え、減衰回路（２３）の減衰量を制御する制御信号
を参照して、第１増幅回路（２１）の増幅量が制御され
る。減衰回路（２３）の減衰量が増大した場合、第１増
幅回路（２１）の増幅量を低減する。減衰回路（２３）
の入力が過入力を示す事態を回避する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、増幅利得を変更す
ることができる利得可変型増幅装置に関する。

【０００２】

【従来の技術】大きな増幅利得（増幅量）を持つ増幅装
置は、直列結合された複数の増幅回路を備える。複数の
増幅回路は、入力信号を段階的に増幅する。複数の増幅
回路は、利得制御機能（増幅量制御機能）を有する。利
得制御機能を有する複数の増幅回路を備えた増幅装置
は、利得可変型増幅装置と呼ばれる。

【０００３】図８は、従来の利得可変型増幅装置を示
す。図に示された利得可変型増幅装置１は、第１増幅回
路１１と、第２増幅回路１２と、減衰回路１３を備え
る。

【０００４】減衰回路１３の出力には、第１増幅回路１
１が接続する。第１増幅回路１１の出力には、第２増幅
回路１２が接続する。減衰回路１３には、入力信号Ｓ１
が入力する。第２増幅回路１２は、出力信号Ｓ２を出力
する。減衰回路１３には、電源電圧VDDと制御電圧VAGC
が印加される。第１増幅回路１１と第２増幅回路１２に
は、電源電圧VDDが印加される。

【０００５】第１増幅回路１１は、入力信号を増幅する
トランジスタ回路を備える。第２増幅回路１１は、入力
信号を増幅するトランジスタ回路を備える。減衰回路１
３は、入力信号を減衰するトランジスタ回路を備える。

【０００６】第１増幅回路１１の増幅量（Gp1）は、固
定される。その増幅量（Gp1）は、１２dBに設定され
る。第１増幅回路１１は、２dBの雑音指数（NF1）を有
する。第２増幅回路１２の増幅量（Gp2）は、固定され
る。その増幅量（Gp1）は、１２dBに設定される。第２
増幅回路１２は、３dBの雑音指数（NF2）を有する。減
衰回路１３の減衰量は、制御電圧VAGCの値に応じて変化
する。減衰回路１３の減衰量は、制御電圧VAGCの値が0.
5Ｖ〜2.5Ｖに変化すると、４０dB〜１dBに変化する。

【０００７】利得可変型増幅装置１の動作中、電源電圧
VDDは、一定に保たれる。利得可変型増幅装置１の利得
は、制御電圧VAGCによって決定される。

【０００８】以下、図５の総雑音指数（NF-B）を参照し
て、利得可変型増幅装置１の総増幅量（Gp-A）と総雑音
指数（NF-A）の関係を説明する。制御電圧VAGCが2.5Vの
場合、減衰回路１３の減衰量が１dBに設定される。その
場合、利得可変型増幅装置１の総増幅量（Gp-A）は、２
３dBに設定される。その場合、利得可変型増幅装置１の
総雑音指数（NF-A）は、4.7dBに設定される。

【０００９】制御電圧VAGCが2.0Vの場合、減衰回路１３
の減衰量が６dBに設定される。その場合、利得可変型増
幅装置１の総増幅量（Gp-A）は、１８dBに設定される。
その場合、利得可変型増幅装置１の総雑音指数（NF-A）
は、7.7dBに設定される。

【００１０】制御電圧VAGCが1.5Vの場合、減衰回路１３
の減衰量が１１dBに設定される。その場合、利得可変型
増幅装置１の総増幅量（Gp-A）は、１３dBに設定され
る。その場合、利得可変型増幅装置１の総雑音指数（NF
-A）は、11.7dBに設定される。

【００１１】利得可変型増幅装置の歪制御に係る技術
は、特開昭62-226705号公報に開示されている。その公
報には、2つの増幅回路の間に減衰回路が配置された構
成が開示されている。

【００１２】

【発明が解決しようとする課題】利得可変型増幅装置を
携帯電話機の送信機部の増幅段に設けた場合、近隣で受
信状態にある他の携帯電話機に対して受信妨害を発生す
る。その受信妨害の程度を示す受信帯域ノイズ指数（dB
m/Hz）は、Gp＋NF＋IM＋熱雑音で表される。Gpは、増幅
装置の総増幅量を意味する。NFは、増幅装置の総雑音指
数を意味する。IMは、増幅装置の相互変調歪を意味す
る。熱雑音はkTB雑音とも呼ばれるものであり、ボルツ
マン定数と、温度と、帯域幅から算出される。その熱雑
音は、温度２５℃では、-173.9（dBm/Hz）で、一定であ
る。

【００１３】携帯電話機を使用する場合、基地局からの
遠近に応じて出力信号の大小を調節して消費電力を節約
する必要があるが、このような受信帯域ノイズは、携帯
電話機を使用する地点が基地局から遠い場合には近隣に
他の使用者がほとんどいないので問題にならない。一
方、その地点が基地局に近い場合には近隣に他の使用者
が多数いるので受信妨害を起こす確率が高く、大きな問
題となる。従って、その地点が基地局に近い場合、即
ち、送信出力を小さく絞ったときには、受信帯域ノイズ
を小さくする必要がある。そのためには、送信機部の増
幅段に設けた利得可変型増幅装置において、総増幅量を
下げたときの受信帯域ノイズを小さくする必要がある。

【００１４】しかしながら図５に示すように、従来の利
得可変型増幅装置１は、総増幅量（Gp-A）を下げると、
総雑音指数（NF-A）の上昇が大きいので、受信帯域ノイ
ズ指数（TXN-A）がほとんどかわらないために、携帯電
話機の送信機部の増幅段に用いた場合、基地局の近くで
他の携帯電話機に大きな受信妨害を与える、という課題
がある。

【００１５】また、特開昭62-226705号公報に開示され
た構成による利得可変型増幅装置においては、２つの増
幅回路の間に減衰回路が配置されているので、減衰回路
の減衰量を大きくして総増幅量を下げたときに、減衰回
路の前に設けた増幅回路からの入力が過入力になって相
互変調歪（ＩＭ）が増大し、総増幅量を下げた時の受信
帯域ノイズが小さくならないという課題が存在する。

【００１６】

【課題を解決するための手段】その課題を解決するため
の手段が、下記のように表現される。その表現中に現れ
る技術的事項には、括弧（）付きで、番号、記号等が添
記されている。その番号、記号等は、本発明の実施の複
数の形態又は複数の実施例のうちの少なくとも１つの実
施の形態又は複数の実施例を構成する技術的事項、特
に、その実施の形態又は実施例に対応する図面に表現さ
れている技術的事項に付せられている参照番号、参照記
号等に一致している。このような参照番号、参照記号
は、請求項記載の技術的事項と実施の形態又は実施例の
技術的事項との対応・橋渡しを明確にしている。このよ
うな対応・橋渡しは、請求項記載の技術的事項が実施の
形態又は実施例の技術的事項に限定されて解釈されるこ
とを意味しない。

【００１７】本発明は、送信機の増幅段に設けた場合
に、減衰回路の減衰量が増大したときの受信帯域ノイズ
を減少させることができる利得可変型増幅装置を提供す
る。

【００１８】本発明による利得可変型増幅装置は、減衰
回路（２３）と、減衰回路（２３）の入力側に結合され
る第１増幅回路（２１）と、減衰回路（２３）の出力側
に結合される第２増幅回路（２２）とを備え、減衰回路
（２３）の減衰量を制御する制御信号を参照して、第１
増幅回路（２１）の増幅量が制御される。

【００１９】本発明による他の利得可変型増幅装置は、
複数の増幅回路（２１，２２）が増幅用電界効果トラン
ジスタ（２５，２６）を有し、減衰回路（２３）が減衰
用電界効果トランジスタ（２７，２８）を有し、制御信
号（VAGC）は、減衰回路の前段に位置する増幅回路の増
幅用電界効果トランジスタ（２５）のゲート電圧又はソ
ース電圧を制御し、且つ、減衰用電界効果トランジスタ
（２７，２８）のゲート電圧又はソース電圧を制御す
る。

【００２０】本発明による他の利得可変型増幅装置は、
減衰用電界効果トランジスタ（２７，２８）がπ型減衰
回路を形成する。

【００２１】本発明による他の利得可変型増幅装置は、
減衰用電界効果トランジスタ（２７，２８）が並列結合
された２つの電界効果トランジスタを有する。

【００２２】本発明による他の利得可変型増幅装置は、
減衰回路（２３）の高圧電源端子が電源抵抗（３７，６
３，８４）及び電源キャパシタ（４４，７１，９２）を
介して接地される。

【００２３】本発明による他の利得可変型増幅装置は、
第１増幅部（２１）は、制御信号に応じて減衰量が増大
する場合、増幅量を減少する利得可変型増幅装置。

【００２４】本発明による他の利得可変型増幅装置は、
減衰量が所定の値を超えた場合のみ増幅量が減少され
る。

【００２５】

【発明の実施の形態】図１は、本発明による利得可変型
増幅装置を示す。図に示された利得可変型増幅装置２
は、第１増幅回路２１と、第２増幅回路２２と、減衰回
路２３を備える。

【００２６】第１増幅回路２１の出力には、減衰回路２
３が接続する。減衰回路２３の出力には、第２増幅回路
２２が接続する。第１増幅回路２１には、入力信号Ｓ10
が入力する。第２増幅回路２２は、出力信号Ｓ11を出力
する。第１増幅回路２１と第２増幅回路２２には、電源
電圧VDDが印加される。減衰回路２３には、電源電圧VDD
と制御電圧VAGCが印加される。

【００２７】第１増幅回路２１は、入力信号を増幅する
トランジスタ回路を備える。第２増幅回路２２は、入力
信号を増幅するトランジスタ回路を備える。減衰回路２
３は、入力信号を減衰するトランジスタ回路を備える。

【００２８】制御電圧VAGCは、減衰回路２３の減衰量の
設定に使用される。減衰回路２３の減衰量は、制御電圧
VAGCの電圧に応じて変化する。制御電圧VAGCは、第１増
幅回路２１に供給される。第１増幅回路２１の増幅量
は、制御電圧VAGCの電圧に応じて変化する。

【００２９】第１増幅回路２１の増幅量（Gp1）は、第
１増幅回路２１が標準状態を示す場合、１２dBに設定さ
れる。その場合、第１増幅回路２１の基準雑音指数（NF
10）は、基準増幅量（Gp10）が設定された場合、２dBに
設定される。第１増幅回路２１の増幅量（Gp1）は、制
御電圧VAGCに応じて変化する。第1増幅回路２１の増幅
量（Gp1）は、減衰回路２３の減衰量（Gp）が増大する
と減少する。第２増幅回路２２の増幅量（Gp2）は、１
２dBに設定される。第２増幅回路２２は、３dBの雑音指
数（NF2）を有する。減衰回路２３の減衰量は、制御電
圧VAGCの値に応じて変化する。減衰回路２３の減衰量
（Ga）は、制御電圧VAGCの値が0.5Ｖ〜2.5Ｖに変化する
と、４０dB〜１dBに変化する。

【００３０】制御電圧VAGCが2.5Ｖ≧VAGC≧1.5Ｖの場
合、減衰回路２３の減衰量（Ga）は、１dB≧Ga≧１１dB
を示す。この場合、第１増幅回路２１の増幅量（Gp1）
は、１２dBに略固定される。制御電圧VAGCが1.5Ｖ＞VAG
C≧0.5Ｖの場合、減衰量（Ga）は、１１dB＞Ga＞４０dB
を示す。この場合、第１増幅回路２１の増幅量（Gp1）
は、Ga＜１２dBを示す。

【００３１】本発明による利得可変型増幅装置２が送信
機に搭載された場合、総増幅量を下げたときに、総雑音
指数の上昇が抑えられ、且つ、相互変調歪の増大もない
ので、受信帯域ノイズが低減される。

【００３２】図２は、本発明による利得可変型増幅装置
２の第１回路構成を示す。図に示された利得可変型増幅
装置２は、Ｎチャネル・GaAsデプレッション型トランジ
スタ（第１〜第３トランジスタ）２５〜２７と、第１〜
第６キャパシタ４０〜４５と、第１〜第９抵抗３０〜３
８を備える。

【００３３】第１増幅回路２１は、第１トランジスタ２
５と、第１及び第２コンデンサ４０，４１と、第１〜第
３抵抗３０〜３２からなる。入力端子INは、第１コンデ
ンサの入力に接続する。第１コンデンサ４０の出力は、
第１トランジスタ２５のゲートに接続する。第１抵抗３
０の入力と第２抵抗３１の出力に接続する。第１抵抗３
０の出力は、接地端子に接続する。第２抵抗３１の入力
は、制御電圧VAGCが印加された制御電圧端子に接続す
る。第１トランジスタ２５のドレインは、第１電圧VDD1
が印加された第１電源端子に接続する。第１トランジス
タ２５のソースは、第２コンデンサ４１の入力及び第３
トランジスタ３２の入力に接続する。第２コンデンサ４
１の出力及び第３抵抗３２の出力は、接地端子に接続す
る。

【００３４】減衰回路２３は、第３トランジスタ２７
と、第４〜第７コンデンサ４３〜４６と、第５〜第９抵
抗３４〜３８からなる。

【００３５】第４コンデンサ４３の入力は、第３トラン
ジスタ２７のドレインに接続する。第３トランジスタの
ドレインは、第５コンデンサ４４の入力に接続する。第
５コンデンサ４４の出力は、第８抵抗３７の入力に接続
する。第８抵抗３７の出力は、接地端子に接続する。第
５抵抗３４の入力は、第１トランジスタ２５のドレイン
に接続する。第５抵抗３４の出力は、第６抵抗３５の出
力に接続する。第６抵抗３５の入力は、接地端子に接続
する。第６抵抗３５の出力は、第７抵抗３６の入力に接
続する。第７抵抗３６の出力は、第３トランジスタ２７
のゲートに接続する。第３トランジスタ２７のソース
は、第６コンデンサ４５の入力に接続する。第６トラン
ジスタ４５の出力は、接地端子に接続する。第３トラン
ジスタ２７のソースは、第９抵抗３８の入力に接続す
る。第９抵抗３８の入力は、制御電圧端子に接続する。
第９抵抗３８の出力は、第７コンデンサ４６の入力に接
続する。第７コンデンサ４６の入力は、第３トランジス
タ２７のドレインに接続する。第７コンデンサ４６の出
力は、第７抵抗３６の入力に接続する。

【００３６】第２増幅回路２２は、第２トランジスタ２
６と、第３コンデンサ４２と、第３抵抗３３からなる。

【００３７】第２トランジスタ２６のゲートは、第７コ
ンデンサ４６の出力に接続する。第２トランジスタ２６
のソースは、第３コンデンサ４２の入力に接続する。第
２トランジスタ２６のソースは、第４抵抗３３の入力に
接続する。第３コンデンサ４２の出力は、接地端子に接
続する。第４抵抗３３の出力は、接地端子に接続する。
第２トランジスタ２６のドレインは、出力端子OUTに接
続する。出力端子OUTは、電源電圧VDD2を示す。

【００３８】第８抵抗３７と第５コンデンサ４４は、減
衰回路２３のインピーダンス整合に作用する。

【００３９】第１増幅回路２１は、入力端子INに入力す
る入力信号Ｓ10を増幅する。減衰回路２３は、第１増幅
回路２１の出力信号を減衰する。第２増幅回路２２は、
減衰回路２３の出力信号を増幅する。第２増幅回路２２
は、出力信号Ｓ11を出力する。

【００４０】図３は、本発明による第１トランジスタ２
５の電流特性を示す。図の横軸は、ゲート・ソース間電
圧VGSを示す。図の縦軸は、ドレイン・ソース間電流IDS
を示す。ドレイン電圧は、2.55Ｖに設定される。図は、
ゲート・ソース間電圧VGSが-0.6Ｖよりも上昇すると、
急激に電流IDSが増大する状態を示す。ゲート・ソース
間電圧VGSが-0.4Ｖから-0.2Ｖに変化すると、電流IDSが
５mAから１０mAに変化する。

【００４１】ゲート・ソース間電圧VGSは、制御電圧VAG
Cに応じて設定される。制御電圧VAGCは、第３トランジ
スタ２７の減衰量が増大すると第１トランジスタ２５の
増幅量が減少する処理に使用される。制御電圧VAGCが低
下すると、第３トランジスタ２７の減衰量が増大する。
制御電圧VAGCが低下すると、第１トランジスタ２５の電
圧VGSが上昇する。

【００４２】第１トランジスタ２５を制御する閾電圧Vt
hは、0.6Vに設定される。第１電源電圧VDD1は、3.0Ｖに
設定される。第２電源電圧VDD2は、3.3Ｖに設定され
る。制御電圧VAGCは、0.5Ｖ〜2.5Ｖに設定される。

【００４３】第１トランジスタ２５のドレイン電圧VD1
は、VD1＝VDD1＝3.0Ｖで示される。第１トランジスタ２
５及び第２トランジスタ２６は、セルフバイアス方式で
動作する。これらトランジスタは、正電圧のみで駆動す
ることができる。

【００４４】第１トランジスタ２５のソース電圧VS1
は、第３抵抗（ソース抵抗）３２の作用により、接地端
子の電圧よりも高い。第１トランジスタ２５のドレイン
・ソース電流を10mAに設定する場合、第３抵抗３２の値
が４５Ωに設定される。第１トランジスタ２５のドレイ
ン・ソース間電圧VDS1は、2.55Ｖに設定される。第３抵
抗３２の値は、第１トランジスタ２５の閾電圧Vthと、
設定電流と、そして第１及び第２抵抗が形成する時定数
に基づいて設定される。

【００４５】第１トランジスタ２５のゲート電圧VG1
は、制御電圧VAGCを第１抵抗３０と第２抵抗３１で分圧
した電位を示す。制御電圧VAGCの値が0.5Ｖ〜1.0Ｖを示
す場合、ゲート電圧VG1による増幅量の減少が実行され
る場合、第１抵抗３０と第２抵抗３１の抵抗値比率は、
１：９に設定される。第１抵抗３０は、高周波の影響を
避けるため、300Ω以上の値が設定される。第１抵抗３
０の抵抗値が500Ωの場合、第２抵抗３１の抵抗値は、
4.5ｋΩに設定される。その場合、第１トランジスタ２
５のゲート電圧VG1は、制御電圧VAGCが2.5Ｖの時に0.25
Ｖ、制御電圧VAGCが0.5Ｖの時に0.05Ｖを示す。その場
合、第１トランジスタ２５のゲート・ソース間電圧VGS1
は、制御電圧VAGCが2.5Ｖの時に-0.2Ｖ、制御電圧VAGC
が0.5Ｖの時に-0.4Ｖを示す。第１トランジスタ２５の
ドレイン・ソース間電流IDS1は、制御電圧VAGCが2.5Ｖ
の時に１０mA、制御電圧VAGCが0.5Ｖの時に５mAを示
す。

【００４６】第３トランジスタ２７のソース電圧VS3に
は、制御電圧VAGCが印加される。第３トランジスタ２７
のドレイン・ソース電流IDS3は、ほとんど流れない。第
３トランジスタ２７のドレインには、第９抵抗３８を介
して制御電圧VAGCが印加される。第３トランジスタ２７
のドレイン電圧VD2は、ソース電圧VS3と等しい値を示
す。第3トランジスタ２７のゲートには、第５抵抗３４
と第６抵抗３５で分圧された電圧が第７抵抗３６を解し
て印加される。第５抵抗３４と第６抵抗３５の抵抗値
は、５：１の比率を有する。第６抵抗３４は、高周波の
影響を避けるため、300Ω以上の値が設定される。第５
抵抗３４の抵抗値が2.5ｋΩの場合、第６抵抗３５の抵
抗値は、500Ωに設定される。第７抵抗３６は、第３ト
ランジスタ２７のゲート・ソース電圧を阻止する。第７
抵抗３６が５ｋΩに設定されると、ゲート電圧VG2は、
0.5Ｖを示す。

【００４７】制御電圧VAGCが2.5Ｖに設定された場合、
第３トランジスタ２７のゲート・ソース間電圧VGS3は、
-2.0Ｖを示す。その場合、第３トランジスタ２７は、オ
フ状態に設定される。制御電圧VAGCが0.5Ｖに設定され
た場合、ゲート・ソース間電圧VGS3は、０Ｖを示す。そ
の場合、第３トランジスタ２７は、オン状態に設定され
る。

【００４８】第２トランジスタ２６は、セルフバイアス
方式で動作する。第２トランジスタ２６のドレイン・ソ
ース間電流IDS2は、１５mAに設定される。その場合、第
４抵抗３３の抵抗値は、４５Ωに設定される。その場
合、第２トランジスタ２６のソース電圧VS2は、0.675Ｖ
を示す。その場合、第２トランジスタ２６のドレイン・
ソース間電圧VDS2は、2.625Ｖを示す。第２トランジス
タ２６のゲート電圧VG3は、0.5Ｖに設定される。第２ト
ランジスタ２６のゲート・ソース間電圧VGS2は、-0.175
Ｖを示す。第４抵抗３３の値は、第２トランジスタ２６
の閾電圧及び設定電流に応じて、適宜選択される。

【００４９】第１コンデンサ４０、第３コンデンサ４
２、そして第６コンデンサ４５は、直流成分を阻止す
る。これらコンデンサの値は、利得可変型増幅装置が対
応する動作周波数に応じて選択される。その値は、動作
周波数が800MHz〜１GHzの場合、１pF〜100pFに設定され
る。その値は、コンデンサが整合回路の一部として使用
される場合、１pF〜２０pFに設定される。

【００５０】第２コンデンサ４１、第５コンデンサ４
４、そして第７コンデンサ４６は、高周波成分を接地す
る。これらコンデンサの値は、利得可変型増幅装置が対
応する動作周波数に応じて選択される。その値は、動作
周波数が800MHz〜１GHzの場合、１0pF〜100pFに設定さ
れる。その値は、寄生インダクタンス成分を考慮して設
定される。

【００５１】第４コンデンサ４３及び第６抵抗３５は、
シャント部品を構成する。このコンデンサ及び抵抗は、
第３トランジスタ２７がオン状態からオフ状態に変化す
る場合、インピーダンス変動が第１トランジスタ２５及
び第２トランジスタ２６に作用する事態を回避する。第
４コンデンサ４３は、１０pF〜1000pFに設定される。第
6抵抗３５は、300Ω以下に設定される。特にその抵抗値
は、100〜150Ωに設定される。その抵抗値が300Ωを超
えると、高周波に対する作用が減少する。その作用が減
少すると、インピーダンス変動に対する効果が減少す
る。その抵抗値が100Ωをしたまわると、高周波に対す
るダンピング効果が増大する。そのダンピング効果が増
大すると、増幅装置のゲイン特性が劣化する。

【００５２】図４は、本発明による第１トランジスタの
ゲイン特性を示す。図の横軸は、第１トランジスタ２５
のドレイン電流ID1（mA）を示す。図の左縦軸は、第１
トランジスタ２５の雑音指数（NF1）を示す。図の右縦
軸は、第２トランジスタ２６の増幅量（Gp1）を示す。

【００５３】第１トランジスタ２５の雑音指数は、ドレ
イン電流ID1が５mA〜１０mAの場合に低い値を示す。そ
の雑音指数の最も低い値は、0.78dBを示す。その場合、
ドレイン電流ID1は、７mA〜１０mAを示す。

【００５４】本発明による利得可変型増幅装置を携帯電
話の送信機部に搭載した実施例について説明する。

【００５５】図５は、本発明による利得可変型増幅装置
の動作特性を、従来の利得可変型増幅装置の動作特性と
比較して示す。図の横軸は、利得可変型増幅装置の総増
幅量（Gp）を示す。その総増幅量（Gp）は、制御電圧VA
GCに比例する。図の左縦軸は、総雑音指数（NF）を示
す。図の右縦軸は、受信帯域ノイズ指数（TXN）を示
す。Ａは、本発明による利得可変型増幅装置の数値を示
す。Ｂは、従来の利得可変型増幅装置の数値を示す。

【００５６】本発明による利得可変型増幅装置２では、
総増幅量（Gp）が２３dB〜３dBに変化した場合、総雑音
指数（NF）が2.2dB〜9.8dBを示す。その場合、受信帯域
ノイズ指数（TXN）は、-148.8dBm/Hz〜-161.2dBm/Hzを
示す。総雑音指数は、略７dB変化する。受信帯域ノイズ
指数は、略１２dB変化する。

【００５７】図８に示された従来の利得可変型増幅装置
１は、総増幅量が２３dB〜３dBに変化した場合、総雑音
指数（NF）が4.7dB〜21.3dBを示す。その場合、受信帯
域ノイズ指数は、-146.3dBm/Hz〜-149.7dBm/Hzを示す。
総雑音指数は、略１７dB変化する。受信帯域ノイズ指数
は、略２dB変化する。

【００５８】本発明による利得可変型増幅装置２は、従
来の利得可変型増幅装置１よりも総雑音指数が小さく、
総増幅量を小さくしたときの受信帯域ノイズの増大が抑
えられているので、従来の利得可変型増幅装置１よりも
総増幅量を小さくしたときの受信帯域ノイズ指数を、１
０dB以上改善できる。

【００５９】なお、本発明による利得可変型増幅装置２
では、第１増幅回路２１の第１トランジスタ２５のゲー
ト・ソース間電圧VGSを減衰回路２３の制御電圧VAGCに
応じて変化させているが、この電圧VGSを固定した場合
に、相互変調歪ＩＭと受信帯域ノイズTXNがどの様に変
化するかを図９に示す。

【００６０】図９は、本発明による利得可変型増幅装置
の動作特性例を示す。図において、第１トランジスタ２
５のVGS制御が行われない場合は、制御電圧VAGCに応じ
て制御される場合、即ち本願発明の構成の場合に比較し
て、総増幅量が小さい領域で減衰回路２３への過入力が
起こり、相互変調歪ＩＭが増大している。その結果、受
信帯域ノイズ指数TXNが増大している。特開昭62-226705
号公報に開示されている回路は、第１トランジスタ２５
のVGS制御が制御電圧VAGCに応じて制御されない場合に
相当する。ここで、相互変調歪ＩＭは、キャリア（搬送
波）の強度を基準とする比率をデシベル表示で示してい
る。

【００６１】図６は、本発明による利得可変型増幅装置
２の第２回路構成を示す。図に示された利得可変型増幅
装置２は、Ｎチャネル・GaAsデプレッション型トランジ
スタ（第１〜第３トランジスタ）２５〜２７と、第１〜
第２キャパシタ４０〜４２と、第３〜第５キャパシタ９
０〜９２と、第１〜第４抵抗３０〜３３と、第５〜第９
抵抗８０〜８４を備える。

【００６２】第１増幅回路２１は、図２に示した構成と
同様に、第１トランジスタ２５と、第１及び第２コンデ
ンサ４０，４１と、第１〜第３抵抗３０〜３２からな
る。減衰回路２３は、第３トランジスタ２７と、第４〜
第６コンデンサ９０〜９２と、第５〜第９抵抗８０〜８
４からなる。

【００６３】第４コンデンサ９０の入力は、第１トラン
ジスタ２５のドレインに接続する。第４コンデンサ９０
の入力は、第５抵抗８０の入力に接続する。第５抵抗８
０の出力は第６抵抗８１の入力に接続する。第６抵抗８
１の出力は、接地端子に接続する。第４コンデンサ９０
の出力は、第３トランジスタのドレインに接続する。第
３トランジスタ２７のゲートは、第８抵抗８３の出力に
接続する。第８抵抗８３の入力は、制御電圧端子に接続
する。第３トランジスタ２７のソースは、第５コンデン
サ９１の入力に接続する。第３トランジスタ２７のドレ
インは、第７抵抗８２の入力に接続する。第７抵抗８２
の出力は、第３トランジスタ２７のソースに接続する。
第５コンデンサ９１の出力は、第６コンデンサ９２の入
力に接続する。第６コンデンサ９２の出力は、第９抵抗
８４の入力に接続する。第９抵抗８４の出力は接地端子
に接続する。第５コンデンサ９１の出力は、第２トラン
ジスタ２６のゲートに接続する。

【００６４】第２増幅回路２２は、図２に示した構成と
同様に、第２トランジスタ２６と、第３コンデンサ４２
と、第３抵抗３３からなる。

【００６５】図６に示された利得可変型増幅装置は、図
２に示された利得可変型増幅装置よりも減衰量の変更幅
が広い。

【００６６】図７は、本発明による利得可変型増幅装置
の第３回路例を示す。図に示された利得可変型増幅装置
２は、Ｎチャネル・GaAsデプレッション型トランジスタ
（第１〜第４トランジスタ）２５〜２８と、第１〜第３
キャパシタ４０〜４２と、第４〜第８キャパシタ７０〜
７４と、第１〜第４抵抗３０〜３３と、第４〜第１２抵
抗６０〜６７を備える。

【００６７】第１増幅回路２１は、図２に示された第１
増幅回路２１と同様に、第１トランジスタ２５と、第１
及び第２コンデンサ４０，４１と、第１〜第３抵抗３０
〜３２からなる。

【００６８】減衰回路２３は、第３トランジスタ２７
と、第４トランジスタ２８と、第４〜第８コンデンサ７
０〜７４と、第５〜第１２抵抗６０〜６７からなる。

【００６９】第４コンデンサ７０の入力は、第１トラン
ジスタ２５のドレインに接続する。第４コンデンサ７０
の出力は、第３トランジスタのドレインに接続する。第
５抵抗６０の入力は、第１トランジスタ２５のドレイン
に接続する。第５抵抗６０の出力は、第６抵抗６１の入
力に接続する。第６抵抗６０の入力は、第３トランジス
タ２７のゲートに接続する。第６抵抗６１の入力は第４
トランジスタ２８のゲートに接続する。第６抵抗６１の
出力は、接地端子に接続する。第３トランジスタのドレ
インは、第５コンデンサ７１の入力に接続する。第５コ
ンデンサ７１の出力は、第８抵抗６３の入力に接続す
る。第８抵抗６３の出力は接地端子に接続する。第３ト
ランジスタ２７のドレインには、第９抵抗６４の入力が
接続する。第９抵抗６４の出力は、第３トランジスタ２
７のソースに接続する。第３トランジスタ２７のソース
は、第６コンデンサ７２の入力が接続する。第６コンデ
ンサ７２の出力は、第４トランジスタ２８のドレインに
接続する。第４トランジスタ２８のソースは、第７コン
デンサ７３の入力に接続する。第７コンデンサ７３の出
力は、接地端子に接続する。第４トランジスタ２８のソ
ースは、制御電圧端子に接続する。第３トランジスタ２
７のドレインは、第１１抵抗６６の入力に接続する。第
１１抵抗６６の出力は、第１２抵抗６７の入力に接続す
る。第１２抵抗６７の入力は、第４トランジスタ２８の
ドレインに接続する。第１２抵抗６７の出力は、制御電
圧端子に接続する。第３トランジスタ２７のドレイン
は、第１０抵抗６５の入力に接続する。第１０抵抗６５
の出力は、接地端子に接続する。第３トランジスタ２７
のドレインは、第８コンデンサ７４の入力に接続する。
第８コンデンサ７４の出力は、第７抵抗６２の出力に接
続する。第８コンデンサ７４の出力は、第２トランジス
タ２６のゲートに接続する。

【００７０】第２増幅回路２２は、図２に示された第２
増幅回路２２と同様に、第２トランジスタ２６と、第３
コンデンサ４２と、第３抵抗３３からなる。

【００７１】図７に示された利得可変型増幅装置は、図
２に示された利得可変型増幅装置よりも減衰量の制御精
度が高い。

【００７２】本発明による利得可変型増幅装置は、Ｐチ
ャネルトランジスタを使用することができる。本発明に
よる利得可変型増幅装置の減衰回路は、π型増幅回路に
限られない。本発明による利得可変型増幅装置は、送信
器に限らず、増幅利得の変更が必要な増幅段に使用する
ことができる。

【００７３】本発明による利得可変型増幅装置は、第１
増幅回路の増幅量と、減衰回路の減衰量を個別に制御す
ることができる。第２の制御電圧を供給する電圧を用意
し、第１増幅回路の増幅量を制御する。制御電圧VAGC
は、減衰回路の減衰量の制御のみに使用する。

【００７４】

【発明の効果】本発明による利得可変型増幅装置は、減
衰回路の減衰量が増大しても、総雑音指数が大幅に上昇
しない。本発明による利得可変型増幅装置は、減衰回路
の減衰量が増大した場合、前段の増幅回路の増幅量が低
減する。その増幅量が低減されると、減衰回路への過入
力が回避される。その過入力が回避されると、出力信号
の歪が低減される。

【００７５】本発明による利得可変型増幅装置は、携帯
電話機の送信機部に搭載した場合、総増幅量減衰時の受
信帯域ノイズを低減できるので、その携帯電話機を基地
局近傍で使用した場合に、近隣の携帯電話機に対する受
信妨害を回避することができる。

【図面の簡単な説明】

【図１】図は、本発明による利得可変型増幅装置を示
す。

【図２】図は、本発明による利得可変型増幅装置の第１
回路構成を示す。

【図３】図は、本発明による第１トランジスタの電流特
性を示す。

【図４】図は、本発明による第１トランジスタのゲイン
特性を示す。

【図５】図は、本発明による利得可変型増幅装置の動作
特性を示す。

【図６】図は、本発明による利得可変型増幅装置の第２
回路構成を示す。

【図７】図は、本発明による利得可変型増幅装置の第３
回路構成を示す。

【図８】図は、従来の利得可変型増幅装置を示す。

【図９】図は、本発明による利得可変型増幅装置の動作
特性例を示す。

【符号の説明】

２：利得可変型増幅装置２１：第１増幅回路２２：第２増幅回路２３：減衰回路２５：第１トランジスタ２６：第２トランジスタ２７：第３トランジスタ２８：第４トランジスタ VAGC：制御電圧

Claims

【特許請求の範囲】

【請求項１】減衰回路と、前記減衰回路の入力側に結合される第１増幅回路と、前記減衰回路の出力側に結合される第２増幅回路とを備
え、前記減衰回路の減衰量を制御する制御信号を参照して、
前記第１増幅回路の増幅量が制御される利得可変型増幅
装置。
【請求項２】請求項１に記載の利得可変型増幅装置に
おいて、前記第１増幅回路は、増幅用電界効果トランジスタを有
し、前記第２増幅回路は、増幅用電界効果トランジスタを有
し、前記減衰回路は、減衰用電界効果トランジスを有し、前記制御信号は、前記第１増幅回路の前記増幅用電界効
果トランジスタのゲート電圧又はソース電圧を制御し、
且つ、前記減衰用電界効果トランジスタのゲート電圧又
はソース電圧を制御する利得可変型増幅装置。
【請求項３】請求項２に記載の利得可変型増幅装置に
おいて、前記減衰用電界効果トランジスタは、π型減衰回路を形
成する利得可変型増幅装置。
【請求項４】請求項２に記載の利得可変型増幅装置に
おいて、前記減衰用電界効果トランジスタは、並列結合された２
つの電界効果トランジスタを有する利得可変型増幅装
置。
【請求項５】請求項１乃至４の何れか一項に記載の利
得可変型増幅装置において、前記減衰回路の高圧電源端子は、電源抵抗及び電源キャ
パシタを介して接地される利得可変型増幅装置。
【請求項６】請求項１乃至５の何れか一項に記載の利
得可変型増幅装置において、前記第１増幅部は、前記制御信号に応じて前記減衰量の
増大する場合、前記増幅量を減少する利得可変型増幅装
置。
【請求項７】請求項１乃至６の何れか一項に記載の利
得可変型増幅装置において、前記増幅量は、前記減衰量が所定の値を超えた場合のみ
減少される利得可変型増幅装置。