JPH10242770A - 増幅回路の制御方法、増幅回路、増幅回路モジュール、携帯電話機 - Google Patents
増幅回路の制御方法、増幅回路、増幅回路モジュール、携帯電話機Info
- Publication number
- JPH10242770A JPH10242770A JP9045068A JP4506897A JPH10242770A JP H10242770 A JPH10242770 A JP H10242770A JP 9045068 A JP9045068 A JP 9045068A JP 4506897 A JP4506897 A JP 4506897A JP H10242770 A JPH10242770 A JP H10242770A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- circuit
- output
- power supply
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microwave Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【課題】 入力される入力信号の入力レベルが小さい場
合であっても、その電源効率を向上させることが可能と
なる増幅回路を提供する。 【解決手段】 増幅器（４１）と、外部からの出力コン
トロール信号に基づき、増幅器の制御端子に印加される
バイアス電位を低減させるバイアス電位低減手段（３
０）を具備する。このバイアス電位低減手段は、出力端
子が増幅器の制御端子（ＶＧＧ）に接続される負電圧生
成回路（３０４）と、負電圧生成回路の入力端子と基準
電位との間に接続される分圧回路（３０３）と、出力コ
ントロール信号と分圧回路から出力される分圧出力との
差を増幅する誤差増幅回路（３０２）と、バイアス電源
と負電圧生成回路の入力端子との間に接続され、誤差増
幅回路からの出力に基づいて負電圧生成回路の入力端子
に印加する電位を制御する制御回路（３０１）とを具備
する。
合であっても、その電源効率を向上させることが可能と
なる増幅回路を提供する。 【解決手段】 増幅器（４１）と、外部からの出力コン
トロール信号に基づき、増幅器の制御端子に印加される
バイアス電位を低減させるバイアス電位低減手段（３
０）を具備する。このバイアス電位低減手段は、出力端
子が増幅器の制御端子（ＶＧＧ）に接続される負電圧生
成回路（３０４）と、負電圧生成回路の入力端子と基準
電位との間に接続される分圧回路（３０３）と、出力コ
ントロール信号と分圧回路から出力される分圧出力との
差を増幅する誤差増幅回路（３０２）と、バイアス電源
と負電圧生成回路の入力端子との間に接続され、誤差増
幅回路からの出力に基づいて負電圧生成回路の入力端子
に印加する電位を制御する制御回路（３０１）とを具備
する。
Description
【０００１】
【発明の属する技術分野】本発明は、増幅回路に係わ
り、特に、外部から入力される出力コントロール信号に
基づき、増幅回路から低出力電力の出力信号を出力する
時に、増幅回路の制御端子に印加されるバイアス電位を
低減し、電源効率を向上させた電力増幅回路に関する。
り、特に、外部から入力される出力コントロール信号に
基づき、増幅回路から低出力電力の出力信号を出力する
時に、増幅回路の制御端子に印加されるバイアス電位を
低減し、電源効率を向上させた電力増幅回路に関する。
【０００２】
【従来の技術】従来、例えば、携帯電話機等の無線装置
の送信機においては、その送信側出力段に、高出力電力
の出力信号を出力するために電力増幅回路が組み込まれ
ている。
の送信機においては、その送信側出力段に、高出力電力
の出力信号を出力するために電力増幅回路が組み込まれ
ている。
【０００３】ＰＤＣ方式のデジタル携帯電話機で使用さ
れている電力増幅回路は、直交変調されたデジタル信号
を送信するために、リニアアンプが使用されている。こ
のリニアアンプとは、入力と出力との関係が一次式で表
される、Ａ級あるいはＡＢ級で動作する増幅回路であ
る。
れている電力増幅回路は、直交変調されたデジタル信号
を送信するために、リニアアンプが使用されている。こ
のリニアアンプとは、入力と出力との関係が一次式で表
される、Ａ級あるいはＡＢ級で動作する増幅回路であ
る。
【０００４】一方、ＮＴＴあるいはＴＡＣＳ方式のアナ
ログ携帯電話機で使用されている電力増幅回路は、直交
変調されたデジタル信号を送信するために、飽和型アン
プが使用されている。
ログ携帯電話機で使用されている電力増幅回路は、直交
変調されたデジタル信号を送信するために、飽和型アン
プが使用されている。
【０００５】携帯電話機で消費される大部分の消費電力
は、送信側出力段の電力増幅回路で消費される直流電力
であり、携帯電話機の消費電力を低減するためには、電
力増幅回路で消費される直流電力を低減することが最も
効果的である。
は、送信側出力段の電力増幅回路で消費される直流電力
であり、携帯電話機の消費電力を低減するためには、電
力増幅回路で消費される直流電力を低減することが最も
効果的である。
【０００６】そのためには、電力増幅回路の電源効率
（あるいは、変換効率）、即ち、電源から供給される直
流電力と電力増幅回路から出力される出力信号の出力電
力との比を向上させることが不可欠であるが、携帯電話
機の電力増幅回路は、リニア型、飽和型に係わらず、最
高出力で最も効率が良くなる。
（あるいは、変換効率）、即ち、電源から供給される直
流電力と電力増幅回路から出力される出力信号の出力電
力との比を向上させることが不可欠であるが、携帯電話
機の電力増幅回路は、リニア型、飽和型に係わらず、最
高出力で最も効率が良くなる。
【０００７】例えば、ＰＤＣ方式のデジタル携帯電話機
の電力増幅回路として使用されているリニアアンプで
は、ＵＨＦ帯の電源効率として、最大出力時に３５〜４
５％の電源効率が得られており、また、ＮＴＴあるいは
ＴＡＣＳ方式のアナログ携帯電話機の電力増幅回路とし
て使用されている飽和型アンプでは、入力に対して出力
が飽和する領域で動作させるため、最高出力時に、リニ
アアンプに比べて１０％程度高い電源効率が得られてい
る。
の電力増幅回路として使用されているリニアアンプで
は、ＵＨＦ帯の電源効率として、最大出力時に３５〜４
５％の電源効率が得られており、また、ＮＴＴあるいは
ＴＡＣＳ方式のアナログ携帯電話機の電力増幅回路とし
て使用されている飽和型アンプでは、入力に対して出力
が飽和する領域で動作させるため、最高出力時に、リニ
アアンプに比べて１０％程度高い電源効率が得られてい
る。
【０００８】なお、これらの技術については、例えば、
トランジスタ技術，１９９２年，８月号に記載されてい
る。
トランジスタ技術，１９９２年，８月号に記載されてい
る。
【０００９】
【発明が解決しようとする課題】デジタル式セルラーシ
ステムの標準規格（ＲＣＲ ＳＴＤ−２７Ｂ）に規定さ
れているように、基地局と携帯電話機との間では、他の
携帯電話機との混信をさけるため、交信に必要な出力の
みを確保して、それ以上大きな出力を使用しないように
システムが構成されている。例えば、デジタル式セルラ
ーシステムにおいては、０．８Ｗ出力のクラスで、０〜
−２０ｄＢの範囲で４ｄＢ毎に５段階の出力制御を行う
ことが規定されている。
ステムの標準規格（ＲＣＲ ＳＴＤ−２７Ｂ）に規定さ
れているように、基地局と携帯電話機との間では、他の
携帯電話機との混信をさけるため、交信に必要な出力の
みを確保して、それ以上大きな出力を使用しないように
システムが構成されている。例えば、デジタル式セルラ
ーシステムにおいては、０．８Ｗ出力のクラスで、０〜
−２０ｄＢの範囲で４ｄＢ毎に５段階の出力制御を行う
ことが規定されている。
【００１０】そのため、ＰＤＣ方式のデジタル携帯電話
機における、送信側出力段の高周波増幅回路は、ＡＰＣ
（Ａｕｔｏｍａｔｉｃ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）回
路により、その出力が制御されており、通話に必要な最
小の出力となるように入力レベルが制御される。
機における、送信側出力段の高周波増幅回路は、ＡＰＣ
（Ａｕｔｏｍａｔｉｃ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）回
路により、その出力が制御されており、通話に必要な最
小の出力となるように入力レベルが制御される。
【００１１】その場合に、前記した如く、電力増幅回路
は、最大出力で電源効率が最も良くなるため、電力増幅
回路に入力される入力信号の入力レベルが小さい場合に
は、その電源効率が急激に低下することになる。
は、最大出力で電源効率が最も良くなるため、電力増幅
回路に入力される入力信号の入力レベルが小さい場合に
は、その電源効率が急激に低下することになる。
【００１２】携帯電話機にとって、通話時間の延長が大
きな課題になっており、特に、通話時、電池の約１／２
の電力を消費する送信側出力段の電力増幅回路の電源効
率を改善することは極めて重要な問題であるが、従来の
携帯電話機では、送信側出力段の電力増幅回路に入力さ
れる入力信号の入力レベルが小さい場合に、その電源効
率が急激に低下し、電源から供給される直流電力が、電
力増幅回路で無駄に消費されてしまうという問題点があ
った。
きな課題になっており、特に、通話時、電池の約１／２
の電力を消費する送信側出力段の電力増幅回路の電源効
率を改善することは極めて重要な問題であるが、従来の
携帯電話機では、送信側出力段の電力増幅回路に入力さ
れる入力信号の入力レベルが小さい場合に、その電源効
率が急激に低下し、電源から供給される直流電力が、電
力増幅回路で無駄に消費されてしまうという問題点があ
った。
【００１３】本発明は、前記従来技術の問題点を解決す
るためになされたものであり、本発明の目的は、増幅回
路において、入力される入力信号の入力レベルが小さい
場合であっても、その電源効率を向上させることが可能
となる技術を提供することにある。
るためになされたものであり、本発明の目的は、増幅回
路において、入力される入力信号の入力レベルが小さい
場合であっても、その電源効率を向上させることが可能
となる技術を提供することにある。
【００１４】本発明の他の目的は、携帯電話機におい
て、送信側出力段の電力増幅回路の電源効率を向上させ
て、通話時間を延長することが可能となる技術を提供す
ることにある。
て、送信側出力段の電力増幅回路の電源効率を向上させ
て、通話時間を延長することが可能となる技術を提供す
ることにある。
【００１５】本発明の前記目的並びにその他の目的及び
新規な特徴は、本明細書の記載及び添付図面によって明
らかにする。
新規な特徴は、本明細書の記載及び添付図面によって明
らかにする。
【００１６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。
【００１７】増幅回路の制御方法において、増幅回路か
ら低出力電力の出力信号を出力する時に、増幅回路の制
御端子に印加されるバイアス電位低減させる。
ら低出力電力の出力信号を出力する時に、増幅回路の制
御端子に印加されるバイアス電位低減させる。
【００１８】増幅回路の制御方法において、増幅回路の
制御端子に印加されるバイアス電位および増幅回路の電
源端子に印加される電源電位を低減させる。
制御端子に印加されるバイアス電位および増幅回路の電
源端子に印加される電源電位を低減させる。
【００１９】増幅回路において、増幅器と、外部からの
出力コントロール信号に基づき増幅器の制御端子に印加
されるバイアス電位を可変するバイアス電位可変回路と
を具備する。
出力コントロール信号に基づき増幅器の制御端子に印加
されるバイアス電位を可変するバイアス電位可変回路と
を具備する。
【００２０】増幅回路において、増幅器と、外部からの
出力コントロール信号に基づき増幅器の制御端子に印加
されるバイアス電位を低減させるバイアス電位可変回路
と、外部からの出力コントロール信号に基づき増幅器の
電源端子に印加される電源電位を可変する電源電位可変
回路とを具備する。
出力コントロール信号に基づき増幅器の制御端子に印加
されるバイアス電位を低減させるバイアス電位可変回路
と、外部からの出力コントロール信号に基づき増幅器の
電源端子に印加される電源電位を可変する電源電位可変
回路とを具備する。
【００２１】前記電源電位可変回路は、前記増幅器の電
源端子と基準電位との間に接続される第１の分圧回路
と、前記出力コントロール信号と前記第１の分圧回路か
ら出力される分圧出力との差を増幅する第１の誤差増幅
回路と、電源と前記増幅器の電源端子との間に接続さ
れ、前記第１の誤差増幅回路からの出力に基づいて前記
増幅器の電源端子に印加する電源電位を可変する第１の
制御回路とを具備する。
源端子と基準電位との間に接続される第１の分圧回路
と、前記出力コントロール信号と前記第１の分圧回路か
ら出力される分圧出力との差を増幅する第１の誤差増幅
回路と、電源と前記増幅器の電源端子との間に接続さ
れ、前記第１の誤差増幅回路からの出力に基づいて前記
増幅器の電源端子に印加する電源電位を可変する第１の
制御回路とを具備する。
【００２２】前記バイアス電位可変回路は、前記増幅器
の制御端子と基準電位との間に接続される第２の分圧回
路と、前記出力コントロール信号と前記第２の分圧回路
から出力される分圧出力との差を増幅する第２の誤差増
幅回路と、バイアス電源と前記増幅器の制御端子との間
に接続され、前記第２の誤差増幅回路からの出力に基づ
いて前記増幅器の制御端子に印加するバイアス電位を可
変する第２の制御回路とを具備する。
の制御端子と基準電位との間に接続される第２の分圧回
路と、前記出力コントロール信号と前記第２の分圧回路
から出力される分圧出力との差を増幅する第２の誤差増
幅回路と、バイアス電源と前記増幅器の制御端子との間
に接続され、前記第２の誤差増幅回路からの出力に基づ
いて前記増幅器の制御端子に印加するバイアス電位を可
変する第２の制御回路とを具備する。
【００２３】前記バイアス電位可変回路は、出力端子が
前記増幅器の制御端子に接続される負電圧生成回路と、
前記負電圧生成回路の入力端子と基準電位との間に接続
される第３の分圧回路と、前記出力コントロール信号と
前記第３の分圧回路から出力される分圧出力との差を増
幅する第３の誤差増幅回路と、バイアス電源と負電圧生
成回路の入力端子との間に接続され、前記第３の誤差増
幅回路からの出力に基づいて前記負電圧生成回路の入力
端子に印加する電位を可変する第３の制御回路とを具備
する。
前記増幅器の制御端子に接続される負電圧生成回路と、
前記負電圧生成回路の入力端子と基準電位との間に接続
される第３の分圧回路と、前記出力コントロール信号と
前記第３の分圧回路から出力される分圧出力との差を増
幅する第３の誤差増幅回路と、バイアス電源と負電圧生
成回路の入力端子との間に接続され、前記第３の誤差増
幅回路からの出力に基づいて前記負電圧生成回路の入力
端子に印加する電位を可変する第３の制御回路とを具備
する。
【００２４】前記増幅器は、第１の増幅器と、前記第１
の増幅器に従属接続された第２の増幅器とで構成され
る。
の増幅器に従属接続された第２の増幅器とで構成され
る。
【００２５】前記増幅器は、信号入力端子と前記第１の
増幅回路との間、前記第１の増幅回路と前記第２の増幅
回路との間、および、前記第２の増幅回路と信号出力端
子との間に設けられたインピーダンス整合回路を、さら
に具備する。
増幅回路との間、前記第１の増幅回路と前記第２の増幅
回路との間、および、前記第２の増幅回路と信号出力端
子との間に設けられたインピーダンス整合回路を、さら
に具備する。
【００２６】前記電源電位可変回路は、外部からの出力
コントロール信号に基づき、前記第２の増幅器の電源端
子に印加される電源電位を可変する。
コントロール信号に基づき、前記第２の増幅器の電源端
子に印加される電源電位を可変する。
【００２７】前記バイアス電源可変回路は、外部からの
出力コントロール信号に基づき、前記第２の増幅器の制
御端子に印加されるバイアス電位を可変する。
出力コントロール信号に基づき、前記第２の増幅器の制
御端子に印加されるバイアス電位を可変する。
【００２８】前記第１の増幅器あるいは前記第２の増幅
器の少なくとも一方は、ＧａＡｓＦＥＴトランジスタを
具備する。
器の少なくとも一方は、ＧａＡｓＦＥＴトランジスタを
具備する。
【００２９】前記増幅回路は、携帯電話機の送信側出力
段の電力増幅部を構成する。
段の電力増幅部を構成する。
【００３０】前記増幅回路は増幅回路モジュールとして
構成され、この増幅回路モジュールは、携帯電話機の送
信側出力段の電力増幅部を構成する。
構成され、この増幅回路モジュールは、携帯電話機の送
信側出力段の電力増幅部を構成する。
【００３１】前記手段によれば、増幅回路から低出力電
力の出力信号を出力する時に、増幅回路の制御端子に印
加されるバイアス電位、あるいは、増幅回路の制御端子
に印加されるバイアス電位および増幅回路の電源端子に
印加される電源電位を低減させるようにしたので、増幅
回路の増幅素子の飽和点を低出力電力側にシフトさせる
ことができ、それにより、増幅回路の電源効率を向上さ
せることができる。
力の出力信号を出力する時に、増幅回路の制御端子に印
加されるバイアス電位、あるいは、増幅回路の制御端子
に印加されるバイアス電位および増幅回路の電源端子に
印加される電源電位を低減させるようにしたので、増幅
回路の増幅素子の飽和点を低出力電力側にシフトさせる
ことができ、それにより、増幅回路の電源効率を向上さ
せることができる。
【００３２】
【発明の実施の形態】以下、本発明の発明の実施の形態
を図面を参照して説明する。
を図面を参照して説明する。
【００３３】なお、発明の実施の形態を説明するための
全図において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
全図において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
【００３４】〔発明の実施の形態１〕図１は、本発明の
一実施の形態である増幅回路を、送信側出力段の電力増
幅回路として使用するＰＤＣ方式のデジタル携帯電話機
の高周波部の回路構成を示すブロック図である。
一実施の形態である増幅回路を、送信側出力段の電力増
幅回路として使用するＰＤＣ方式のデジタル携帯電話機
の高周波部の回路構成を示すブロック図である。
【００３５】同図に示すように、π／４シフトＱＰＳＫ
変調器１０によりπ／４シフトＱＰＳＫ変調された送信
信号は、ミキサ１１でＲＦ送信信号に変換された後、バ
ッファアンプ１２で増幅され、ＲＦフィルタ１３を通過
して電力増幅部１４に入力される。電力増幅部１４で増
幅されたＲＦ送信信号は、カプラ１５、分波器１６を経
由してアンテナ１７に至り、アンテナ１７から電波を送
信する。
変調器１０によりπ／４シフトＱＰＳＫ変調された送信
信号は、ミキサ１１でＲＦ送信信号に変換された後、バ
ッファアンプ１２で増幅され、ＲＦフィルタ１３を通過
して電力増幅部１４に入力される。電力増幅部１４で増
幅されたＲＦ送信信号は、カプラ１５、分波器１６を経
由してアンテナ１７に至り、アンテナ１７から電波を送
信する。
【００３６】アンテナ１７で受信されたＲＦ受信信号
は、分波器１６を経由してアンプ１８に入力される。ア
ンプ１８で増幅されたＲＦ受信信号は、ＲＦフィルタ１
９を通過し、ミキサ２０で第１ＩＦ（中間周波）信号に
変換される。ミキサ２０からの第１ＩＦ信号は、第１Ｉ
Ｆフィルタ２１を通過し、アンプ２２で増幅された後、
ミキサ２３で第２ＩＦ信号に変換される。
は、分波器１６を経由してアンプ１８に入力される。ア
ンプ１８で増幅されたＲＦ受信信号は、ＲＦフィルタ１
９を通過し、ミキサ２０で第１ＩＦ（中間周波）信号に
変換される。ミキサ２０からの第１ＩＦ信号は、第１Ｉ
Ｆフィルタ２１を通過し、アンプ２２で増幅された後、
ミキサ２３で第２ＩＦ信号に変換される。
【００３７】ミキサ２３からの第２ＩＦ信号は、第２Ｉ
Ｆフィルタ２４を通過し、アンプ２５で増幅された後、
π／４シフトＱＰＳＫ復調器２６で復調される。
Ｆフィルタ２４を通過し、アンプ２５で増幅された後、
π／４シフトＱＰＳＫ復調器２６で復調される。
【００３８】ここで、周波数シンセサイザ２８は、基準
発振器２７からの基準信号に基づき、ミキサ（１１，２
０）に入力する局発（Ｌｏｃａｌ）信号を生成する。
発振器２７からの基準信号に基づき、ミキサ（１１，２
０）に入力する局発（Ｌｏｃａｌ）信号を生成する。
【００３９】また、ＡＰＣ回路２９は、カプラ１５から
のＲＦ送信信号と、制御回路（図示せず）からのＡＰＣ
データに基づいて、電力増幅部１４に出力コントロール
信号を出力し、電力増幅部１４から出力されるＲＦ送信
信号の出力電力を制御する。
のＲＦ送信信号と、制御回路（図示せず）からのＡＰＣ
データに基づいて、電力増幅部１４に出力コントロール
信号を出力し、電力増幅部１４から出力されるＲＦ送信
信号の出力電力を制御する。
【００４０】即ち、ＡＰＣ回路２９は、例えば、デジタ
ル式セルラーシステム０．８Ｗ出力のクラスにおける、
０〜−２０ｄＢの範囲で４ｄＢ毎の５段階の出力制御を
行う。
ル式セルラーシステム０．８Ｗ出力のクラスにおける、
０〜−２０ｄＢの範囲で４ｄＢ毎の５段階の出力制御を
行う。
【００４１】図１に示すバイアス電位可変回路３０は、
ＡＰＣ回路２９からの出力コントロール信号に基づい
て、電力増幅部１４の制御端子に印加されるバイアス電
位を可変する。
ＡＰＣ回路２９からの出力コントロール信号に基づい
て、電力増幅部１４の制御端子に印加されるバイアス電
位を可変する。
【００４２】なお、図１に示す回路は、バイアス電位可
変回路３０が付加された以外は、従来の、ＰＤＣ方式の
デジタル携帯電話機の高周波部の回路構成と同じであ
る。また、電力増幅部１４およびバイアス電位可変回路
３０が、本発明の増幅回路を構成する。
変回路３０が付加された以外は、従来の、ＰＤＣ方式の
デジタル携帯電話機の高周波部の回路構成と同じであ
る。また、電力増幅部１４およびバイアス電位可変回路
３０が、本発明の増幅回路を構成する。
【００４３】図２は、本実施の形態の電力増幅部１４の
回路構成を、ＡＰＣ回路２９とバイアス電位可変回路３
０との相互関係とともに示すブロック図であり、同図に
示すように、電力増幅部１４は、アッテネートアンプ４
０とＲＦパワーアンプ４１とが、従属接続されて構成さ
れる。
回路構成を、ＡＰＣ回路２９とバイアス電位可変回路３
０との相互関係とともに示すブロック図であり、同図に
示すように、電力増幅部１４は、アッテネートアンプ４
０とＲＦパワーアンプ４１とが、従属接続されて構成さ
れる。
【００４４】このアッテネートアンプ４０は、ＡＰＣ回
路２９からの出力コントロール信号に基づいて、ＲＦ入
力信号の増幅度を可変する増幅回路であり、アッテネー
トアンプ４０は、減衰器の役割を果たす。ＲＦパワーア
ンプ４１は、アッテネートアンプ４０から入力されるＲ
Ｆ入力信号を電力増幅する増幅回路であり、一般に、リ
ニアアンプ（Ａ級あるいはＡＢ級で動作する増幅回路）
で構成される。
路２９からの出力コントロール信号に基づいて、ＲＦ入
力信号の増幅度を可変する増幅回路であり、アッテネー
トアンプ４０は、減衰器の役割を果たす。ＲＦパワーア
ンプ４１は、アッテネートアンプ４０から入力されるＲ
Ｆ入力信号を電力増幅する増幅回路であり、一般に、リ
ニアアンプ（Ａ級あるいはＡＢ級で動作する増幅回路）
で構成される。
【００４５】従来の電力増幅部１４では、ＲＦパワーア
ンプ４１に入力されるＲＦ入力信号をアッテネートアン
プ４０で制御し、ＲＦパワーアンプ４１から出力される
ＲＦ出力信号の出力電力を制御するようにしていた。こ
の場合に、リニアアンプは、最高出力の時に電源効率が
最大になるので、ＲＦパワーアンプ４１に入力されるＲ
Ｆ入力信号の入力レベルを小さくすると、ＲＦパワーア
ンプ４１での電源効率が急激に低下することになる。
ンプ４１に入力されるＲＦ入力信号をアッテネートアン
プ４０で制御し、ＲＦパワーアンプ４１から出力される
ＲＦ出力信号の出力電力を制御するようにしていた。こ
の場合に、リニアアンプは、最高出力の時に電源効率が
最大になるので、ＲＦパワーアンプ４１に入力されるＲ
Ｆ入力信号の入力レベルを小さくすると、ＲＦパワーア
ンプ４１での電源効率が急激に低下することになる。
【００４６】そのため、本実施の形態では、図２に示す
ように、バイアス電位可変回路３０を設け、ＡＰＣ回路
２９からの出力コントロール信号に基づいて、バイアス
電位可変回路３０でＲＦパワーアンプ４１の制御端子に
印加されるバイアス電位を低減させ、ＲＦパワーアンプ
４１に入力されるＲＦ入力信号の入力レベルが小さい場
合であっても、ＲＦパワーアンプ４１での電源効率を向
上させるようにしたものである。
ように、バイアス電位可変回路３０を設け、ＡＰＣ回路
２９からの出力コントロール信号に基づいて、バイアス
電位可変回路３０でＲＦパワーアンプ４１の制御端子に
印加されるバイアス電位を低減させ、ＲＦパワーアンプ
４１に入力されるＲＦ入力信号の入力レベルが小さい場
合であっても、ＲＦパワーアンプ４１での電源効率を向
上させるようにしたものである。
【００４７】次に、本実施の形態において、ＲＦパワー
アンプ４１がＦＥＴトランジスタで構成されるものとし
て、バイアス電位可変回路３０で、ＲＦパワーアンプ４
１に印加されるバイアス電位を低減させることにより、
ＲＦパワーアンプ４１に入力されるＲＦ入力信号の入力
レベルが小さい場合であっても、ＲＦパワーアンプ４１
での電源効率が向上できることを説明する。
アンプ４１がＦＥＴトランジスタで構成されるものとし
て、バイアス電位可変回路３０で、ＲＦパワーアンプ４
１に印加されるバイアス電位を低減させることにより、
ＲＦパワーアンプ４１に入力されるＲＦ入力信号の入力
レベルが小さい場合であっても、ＲＦパワーアンプ４１
での電源効率が向上できることを説明する。
【００４８】図３は、ＦＥＴトランジスタで構成される
Ａ級電力増幅回路の一例の動特性を表すグラフである。
Ａ級電力増幅回路の一例の動特性を表すグラフである。
【００４９】一般に、Ａ級電力増幅回路では、動作点
（Ｐ１）が交流負荷直線Ａ−Ｂのほぼ中央になるように
バイアス電位を設定する。その時の、ドレイン電流をＩ
Ｄ１、ドレイン電圧をＶＤＳ１、ゲートに印加される入
力信号をＶｉｎ１（Ｖｉｎ１・ｓｉｎωｔ）とすると
き、負荷側に、電流がドレイン電流（ＩＤ１）を中心に
してＩｏｕｔ１の振幅で変動し、電圧がドレイン電圧
（ＶＤＳ１）を中心にして、Ｖｏｕｔ１の振幅で変動す
る出力信号が得られる。
（Ｐ１）が交流負荷直線Ａ−Ｂのほぼ中央になるように
バイアス電位を設定する。その時の、ドレイン電流をＩ
Ｄ１、ドレイン電圧をＶＤＳ１、ゲートに印加される入
力信号をＶｉｎ１（Ｖｉｎ１・ｓｉｎωｔ）とすると
き、負荷側に、電流がドレイン電流（ＩＤ１）を中心に
してＩｏｕｔ１の振幅で変動し、電圧がドレイン電圧
（ＶＤＳ１）を中心にして、Ｖｏｕｔ１の振幅で変動す
る出力信号が得られる。
【００５０】この場合（動作点（Ｐ１）の場合）に、電
源から供給される直流電力（ＰＤＣ）は、（１）式のよ
うに表される。
源から供給される直流電力（ＰＤＣ）は、（１）式のよ
うに表される。
【００５１】
【数１】 ＰＤＣ＝ＩＤ１×ＶＤＳ１ ・・・・・・・・（１） また、出力信号の電力（ＰＯＭ）は、（２）式のように
表される。
表される。
【００５２】
【数２】 ＰＯＭ＝Ｉｏｕｔ１×Ｖｏｕｔ１／２ ・・・・・・・（２） したがって、電源効率（ηｍ１）は、（３）式のように
表される。
表される。
【００５３】
【数３】 ηｍ１＝１００×ＰＯＭ／ＰＤＣ ＝１００×（Ｉｏｕｔ１×Ｖｏｕｔ１）／２×（ＩＤ１×ＶＤＳ１） ・・・・・・・・（３） （３）式から明らかなように、Ａ級電力増幅回路では、
Ｉｏｕｔ１＝ＩＤ１、Ｖｏｕｔ１＝ＶＤＳ１の時、最大
の電源効率５０％が得られる。しかしながら、実際には
回路損失のため３０〜４０％程度にしかならない。ま
た、電源効率は最大出力の時に最大となる。
Ｉｏｕｔ１＝ＩＤ１、Ｖｏｕｔ１＝ＶＤＳ１の時、最大
の電源効率５０％が得られる。しかしながら、実際には
回路損失のため３０〜４０％程度にしかならない。ま
た、電源効率は最大出力の時に最大となる。
【００５４】したがって、前記Ａ級電力増幅回路に入力
される入力信号の入力レベルが小さい場合には、出力信
号の電流振幅及び電圧振幅が、Ｉｏｕｔ１およびＶｏｕ
ｔ１より小さくなり、電源効率が著しく低下することに
なる。
される入力信号の入力レベルが小さい場合には、出力信
号の電流振幅及び電圧振幅が、Ｉｏｕｔ１およびＶｏｕ
ｔ１より小さくなり、電源効率が著しく低下することに
なる。
【００５５】次に、前記Ａ級電力増幅回路に印加される
バイアス電位を低減、即ち、バイアス電流を減少させた
場合を考える。この時の交流負荷直線はＡ’−Ｂ’とな
り、動作点は、図３のＰ２になる。この時のドレイン電
流はＩＤ２、ドレイン電圧はＶＤＳ１となる。
バイアス電位を低減、即ち、バイアス電流を減少させた
場合を考える。この時の交流負荷直線はＡ’−Ｂ’とな
り、動作点は、図３のＰ２になる。この時のドレイン電
流はＩＤ２、ドレイン電圧はＶＤＳ１となる。
【００５６】この場合に、前記Ａ級電力増幅回路に入力
される入力信号の入力レベルが小さいので、ゲートに印
加される入力信号は、リニア動作範囲内のＶｉｎ２（Ｖ
ｉｎ２・ｓｉｎωｔ）となり、負荷側には、電流がドレ
イン電流（ＩＤ２）を中心にしてＩｏｕｔ２の振幅で変
動し、電圧がドレイン電圧（ＶＤＳ１）を中心にして、
Ｖｏｕｔ２の振幅で変動する出力信号が得られる。
される入力信号の入力レベルが小さいので、ゲートに印
加される入力信号は、リニア動作範囲内のＶｉｎ２（Ｖ
ｉｎ２・ｓｉｎωｔ）となり、負荷側には、電流がドレ
イン電流（ＩＤ２）を中心にしてＩｏｕｔ２の振幅で変
動し、電圧がドレイン電圧（ＶＤＳ１）を中心にして、
Ｖｏｕｔ２の振幅で変動する出力信号が得られる。
【００５７】この場合の電源効率（ηｍ２）は、（４）
式のように表される。
式のように表される。
【００５８】
【数４】 ηｍ２＝１００×（Ｉｏｕｔ２×Ｖｏｕｔ２）／２×（ＩＤ２×ＶＤＳ１） ・・・・・・・・（４） （４）式から明らかなように、（Ｉｏｕｔ２×Ｖｏｕｔ
２）の値は、（Ｉｏｕｔ１×Ｖｏｕｔ１）の値よりも小
さいが、動作点（Ｐ２）の時のドレイン電流（ＩＤ２）
を最適な値に設定することにより、（ＩＤ２×ＶＤＳ
１）の値もそれに合わせて小さくできるので、電源効率
（ηｍ２）は、（３）式で求められる電源効率（ηｍ
１）とほぼ同等の値とすることができる。
２）の値は、（Ｉｏｕｔ１×Ｖｏｕｔ１）の値よりも小
さいが、動作点（Ｐ２）の時のドレイン電流（ＩＤ２）
を最適な値に設定することにより、（ＩＤ２×ＶＤＳ
１）の値もそれに合わせて小さくできるので、電源効率
（ηｍ２）は、（３）式で求められる電源効率（ηｍ
１）とほぼ同等の値とすることができる。
【００５９】このように、Ａ級電力増幅回路のバイアス
電流を減少させることにより、入力信号の入力レベルが
小さい場合のＡ級電力増幅回路の電源効率を、Ａ級電力
増幅回路のバイアス電流を変化させない場合よりも改善
（あるいは向上）させることが可能となる。
電流を減少させることにより、入力信号の入力レベルが
小さい場合のＡ級電力増幅回路の電源効率を、Ａ級電力
増幅回路のバイアス電流を変化させない場合よりも改善
（あるいは向上）させることが可能となる。
【００６０】したがって、本実施の形態においては、Ｒ
Ｆ入力信号の入力レベルが減少してても、ＲＦパワーア
ンプ４１の電源効率を改善（あるいは向上）させること
が可能となる。これにより、携帯電話機の通話時間を延
長することが可能となる。
Ｆ入力信号の入力レベルが減少してても、ＲＦパワーア
ンプ４１の電源効率を改善（あるいは向上）させること
が可能となる。これにより、携帯電話機の通話時間を延
長することが可能となる。
【００６１】この場合、基地局との距離が比較的近い場
合、あるいは、混信をさける意味でＲＦ出力信号の出力
電力を、例えば、５ｄＢ毎に−２０ｄＢまで下げた場合
でも、ＲＦ入力信号レベルがＲＦパワーアンプ４１のリ
ニア動作範囲内であれば通話が可能であり、ＲＦパワー
アンプ４１の制御端子に印加されるバイアス電位を低減
させても差し支えない。
合、あるいは、混信をさける意味でＲＦ出力信号の出力
電力を、例えば、５ｄＢ毎に−２０ｄＢまで下げた場合
でも、ＲＦ入力信号レベルがＲＦパワーアンプ４１のリ
ニア動作範囲内であれば通話が可能であり、ＲＦパワー
アンプ４１の制御端子に印加されるバイアス電位を低減
させても差し支えない。
【００６２】図４は、図２に示す各回路の一例の回路構
成示すブロック図である。
成示すブロック図である。
【００６３】図４に示すアッテネートアンプ４０は、端
子（４）から入力されるＲＦ入力信号を、減衰器（ＡＴ
Ｔ）４０１で減衰し、減衰器４０１で減衰されたＲＦ入
力信号を、従属接続されたアンプ（４０２〜４０４）で
増幅し、端子（５）から出力するようにしたものであ
る。ここで、減衰器４０１は、端子（２）から入力され
る、ＡＰＣ回路２９からの出力コントロール信号に基づ
いて、その減衰量が制御される。
子（４）から入力されるＲＦ入力信号を、減衰器（ＡＴ
Ｔ）４０１で減衰し、減衰器４０１で減衰されたＲＦ入
力信号を、従属接続されたアンプ（４０２〜４０４）で
増幅し、端子（５）から出力するようにしたものであ
る。ここで、減衰器４０１は、端子（２）から入力され
る、ＡＰＣ回路２９からの出力コントロール信号に基づ
いて、その減衰量が制御される。
【００６４】なお、アッテネートアンプ４０の端子
（３，６，８）は、基準電位が印加される基準端子（Ｇ
ＮＤ）、端子（１）は電源電位が印加される電源端子
（ＶＤＤ）、また、端子（７）は、最終段のアンプ４０
４の電力増幅度を制御する場合の制御信号が入力される
端子（ＶＰＣ）である。
（３，６，８）は、基準電位が印加される基準端子（Ｇ
ＮＤ）、端子（１）は電源電位が印加される電源端子
（ＶＤＤ）、また、端子（７）は、最終段のアンプ４０
４の電力増幅度を制御する場合の制御信号が入力される
端子（ＶＰＣ）である。
【００６５】ＰＤＣ方式の携帯電話機の場合、ＲＦパワ
ーアンプ４１で２３〜２７ｄＢの電力ゲインを得るが一
般的であり、そのため、図４に示すＲＦパワーアンプ４
１は、ドライバーアンプ４１１とパワーアンプ４１２と
から成る２段構成のパワーアンプで構成される。また、
入力端子（ＲＦ−ＩＮ）とドライバーアンプ４１１との
間、ドライバーアンプ４１１とパワーアンプ４１２との
間、および、パワーアンプ４１２と出力端子（ＲＦ−Ｏ
ＵＴ）との間には、インピーダンス整合回路（４１３〜
４１５）が設けられる。このインピーダンス整合回路
（４１３〜４１５）は、ＲＦ信号を損失なく増幅するた
めに設けられる。
ーアンプ４１で２３〜２７ｄＢの電力ゲインを得るが一
般的であり、そのため、図４に示すＲＦパワーアンプ４
１は、ドライバーアンプ４１１とパワーアンプ４１２と
から成る２段構成のパワーアンプで構成される。また、
入力端子（ＲＦ−ＩＮ）とドライバーアンプ４１１との
間、ドライバーアンプ４１１とパワーアンプ４１２との
間、および、パワーアンプ４１２と出力端子（ＲＦ−Ｏ
ＵＴ）との間には、インピーダンス整合回路（４１３〜
４１５）が設けられる。このインピーダンス整合回路
（４１３〜４１５）は、ＲＦ信号を損失なく増幅するた
めに設けられる。
【００６６】図５は、図４に示すＲＦパワーアンプ４１
の一例の回路構成を示す回路図である。
の一例の回路構成を示す回路図である。
【００６７】図５に示すＲＦパワーアンプ回路は、電力
増幅素子として、ＧａＡｓＦＥＴトランジスタを用いた
アンプ回路であり、入力端子（ＲＦ−ＩＮ）とドライバ
ーアンプ４１１を構成するＧａＡｓＦＥＴトランジスタ
（ＦＥＴ１）との間、ＧａＡｓＦＥＴトランジスタ（Ｆ
ＥＴ１）とパワーアンプ４１２を構成するＧａＡｓＦＥ
Ｔトランジスタ（ＦＥＴ２）との間、および、ＧａＡｓ
ＦＥＴトランジスタ（ＦＥＴ２）と出力端子（ＲＦ−Ｏ
ＵＴ）との間のインピーダンス整合回路は、マイクロス
トリップライン（ＭＳＬ１〜ＭＳＬ９）で構成される。
増幅素子として、ＧａＡｓＦＥＴトランジスタを用いた
アンプ回路であり、入力端子（ＲＦ−ＩＮ）とドライバ
ーアンプ４１１を構成するＧａＡｓＦＥＴトランジスタ
（ＦＥＴ１）との間、ＧａＡｓＦＥＴトランジスタ（Ｆ
ＥＴ１）とパワーアンプ４１２を構成するＧａＡｓＦＥ
Ｔトランジスタ（ＦＥＴ２）との間、および、ＧａＡｓ
ＦＥＴトランジスタ（ＦＥＴ２）と出力端子（ＲＦ−Ｏ
ＵＴ）との間のインピーダンス整合回路は、マイクロス
トリップライン（ＭＳＬ１〜ＭＳＬ９）で構成される。
【００６８】図４に示すバイアス電位可変回路３０は、
出力端子がＲＦパワーアンプ４１の制御端子（ＶＧＧ）
に接続される負電源生成回路３０４と、負電源生成回路
３０４の入力端子と基準電位との間に接続される第１の
分圧回路３０３と、第１の分圧回路３０３の分圧電圧
と、出力コントロール信号との差を増幅する第１の誤差
増幅回路３０２と、電圧源（バイアス電源）と負電源生
成回路３０４の入力端子との間に接続され、第１の誤差
増幅回路３０２からの出力に基づき負電源生成回路３０
４の入力端子に印加する電位を制御する第１の制御回路
３０１とで構成される。
出力端子がＲＦパワーアンプ４１の制御端子（ＶＧＧ）
に接続される負電源生成回路３０４と、負電源生成回路
３０４の入力端子と基準電位との間に接続される第１の
分圧回路３０３と、第１の分圧回路３０３の分圧電圧
と、出力コントロール信号との差を増幅する第１の誤差
増幅回路３０２と、電圧源（バイアス電源）と負電源生
成回路３０４の入力端子との間に接続され、第１の誤差
増幅回路３０２からの出力に基づき負電源生成回路３０
４の入力端子に印加する電位を制御する第１の制御回路
３０１とで構成される。
【００６９】なお、電力増幅素子として、ＧａＡｓＦＥ
Ｔトランジスタを使用する場合には、そのゲート電極に
は負電位のバイアス電位を印加する必要があり、そのた
め、図４に示すバイアス電位可変回路３０では、負電源
生成回路３０４が設けられている。しかしながら、バイ
アス電源から負のバイアス電位が、バイアス電位可変回
路３０に供給される場合には、この負電源生成回路３０
４は必要でない。
Ｔトランジスタを使用する場合には、そのゲート電極に
は負電位のバイアス電位を印加する必要があり、そのた
め、図４に示すバイアス電位可変回路３０では、負電源
生成回路３０４が設けられている。しかしながら、バイ
アス電源から負のバイアス電位が、バイアス電位可変回
路３０に供給される場合には、この負電源生成回路３０
４は必要でない。
【００７０】図６は、図４に示す第１の制御回路３０
１、第１の誤差増幅回路３０２及び第１の分圧回路３０
３の一例を示す回路図である。
１、第１の誤差増幅回路３０２及び第１の分圧回路３０
３の一例を示す回路図である。
【００７１】図６（ａ）は、制御回路３０１としてＮＰ
Ｎトランジスタ（ＴＲ１）を、誤差増幅回路３０２とし
て演算増幅器（ＯＰ）を用いたものであり、演算増幅器
（ＯＰ）の出力がＮＰＮトランジスタ（ＴＲ１）のベー
スに入力される。
Ｎトランジスタ（ＴＲ１）を、誤差増幅回路３０２とし
て演算増幅器（ＯＰ）を用いたものであり、演算増幅器
（ＯＰ）の出力がＮＰＮトランジスタ（ＴＲ１）のベー
スに入力される。
【００７２】ここで、ＮＰＮトランジスタ（ＴＲ１）
は、エミッタホロワ増幅回路を構成するので、演算増幅
器（ＯＰ）は通常の非反転増回路を構成する。そして、
良く知られているように、分圧回路３０３を構成する抵
抗（Ｒ２）の抵抗値を大きくすることにより、ＮＰＮト
ランジスタ（ＴＲ１）のエミッタ電位を、出力コントロ
ール信号の電位とほぼ同じ電位とすることができる。
は、エミッタホロワ増幅回路を構成するので、演算増幅
器（ＯＰ）は通常の非反転増回路を構成する。そして、
良く知られているように、分圧回路３０３を構成する抵
抗（Ｒ２）の抵抗値を大きくすることにより、ＮＰＮト
ランジスタ（ＴＲ１）のエミッタ電位を、出力コントロ
ール信号の電位とほぼ同じ電位とすることができる。
【００７３】図６（ｂ）は、制御回路３０１としてＮＰ
Ｎトランジスタ（ＴＲ１）を、誤差増幅回路３０２とし
てＮＰＮトランジスタ（ＴＲ２）を用いたものであり、
ＮＰＮトランジスタ（ＴＲ１）のベースが、ＮＰＮトラ
ンジスタ（ＴＲ２）のコレクタと接続され、また、ＮＰ
Ｎトランジスタ（ＴＲ１）のベースが抵抗（Ｒ３）を介
して、ＮＰＮトランジスタ（ＴＲ１）のコレクタと接続
される。ＮＰＮトランジスタ（ＴＲ１）のベースが、分
圧回路３０３を構成する抵抗（Ｒ１）と抵抗（Ｒ２）と
の接続点に接続される。
Ｎトランジスタ（ＴＲ１）を、誤差増幅回路３０２とし
てＮＰＮトランジスタ（ＴＲ２）を用いたものであり、
ＮＰＮトランジスタ（ＴＲ１）のベースが、ＮＰＮトラ
ンジスタ（ＴＲ２）のコレクタと接続され、また、ＮＰ
Ｎトランジスタ（ＴＲ１）のベースが抵抗（Ｒ３）を介
して、ＮＰＮトランジスタ（ＴＲ１）のコレクタと接続
される。ＮＰＮトランジスタ（ＴＲ１）のベースが、分
圧回路３０３を構成する抵抗（Ｒ１）と抵抗（Ｒ２）と
の接続点に接続される。
【００７４】図６（ｂ）に示す回路では、ＮＰＮトラン
ジスタ（ＴＲ１）のエミッタ電位が所定の電圧である状
態から、ＮＰＮトランジスタ（ＴＲ２）のエミッタに印
加される出力コントロール信号の電圧を減少（あるいは
増加）すると、ＮＰＮトランジスタ（ＴＲ２）のベース
・エミッタ間の電位差が増大（あるいは減少）し、コレ
クタ電流が増大（あるいは減少）する。これにより、抵
抗（Ｒ３）での電圧降下が増大（あるいは減少）し、Ｎ
ＰＮトランジスタ（ＴＲ１）のベース電位が減少（ある
いは増大）し、ＮＰＮトランジスタ（ＴＲ１）のエミッ
タ電位が減少（あるいは増大）する。
ジスタ（ＴＲ１）のエミッタ電位が所定の電圧である状
態から、ＮＰＮトランジスタ（ＴＲ２）のエミッタに印
加される出力コントロール信号の電圧を減少（あるいは
増加）すると、ＮＰＮトランジスタ（ＴＲ２）のベース
・エミッタ間の電位差が増大（あるいは減少）し、コレ
クタ電流が増大（あるいは減少）する。これにより、抵
抗（Ｒ３）での電圧降下が増大（あるいは減少）し、Ｎ
ＰＮトランジスタ（ＴＲ１）のベース電位が減少（ある
いは増大）し、ＮＰＮトランジスタ（ＴＲ１）のエミッ
タ電位が減少（あるいは増大）する。
【００７５】ここで、分圧回路３０３を構成する抵抗
（Ｒ２）の抵抗値を大きくすることにより、ＮＰＮトラ
ンジスタ（ＴＲ１）のエミッタ電位を、出力コントロー
ル信号の電位とほぼ同じ電位とすることができる。な
お、図６に示す回路は、それぞれ安定化電源回路として
周知の回路である。
（Ｒ２）の抵抗値を大きくすることにより、ＮＰＮトラ
ンジスタ（ＴＲ１）のエミッタ電位を、出力コントロー
ル信号の電位とほぼ同じ電位とすることができる。な
お、図６に示す回路は、それぞれ安定化電源回路として
周知の回路である。
【００７６】図７は、本実施の形態のＲＦパワーアンプ
４１において、バイアス電流を変化させた場合の、ＲＦ
入力信号の入力電力と、ＲＦ出力信号の出力電力との関
係を示すグラフであり、また、図８は、本実施の形態の
ＲＦパワーアンプ４１において、バイアス電流を変化さ
せた場合の、ＲＦ出力信号の出力電力と電源効率との関
係を示すグラフである。
４１において、バイアス電流を変化させた場合の、ＲＦ
入力信号の入力電力と、ＲＦ出力信号の出力電力との関
係を示すグラフであり、また、図８は、本実施の形態の
ＲＦパワーアンプ４１において、バイアス電流を変化さ
せた場合の、ＲＦ出力信号の出力電力と電源効率との関
係を示すグラフである。
【００７７】図７、図８から明らかように、ＲＦパワー
アンプ４１の制御端子に印加されるバイアス電位を低
減、即ち、ＲＦパワーアンプ４１の増幅素子（図５に示
すＧａＡｓＦＥＴトランジスタ（ＦＥＴ１）およびＧａ
ＡｓＦＥＴトランジスタ（ＦＥＴ２））のバイアス電流
を減少させると、リニア動作範囲が狭くなり、ＲＦ出力
信号の出力電力を制御することができる。
アンプ４１の制御端子に印加されるバイアス電位を低
減、即ち、ＲＦパワーアンプ４１の増幅素子（図５に示
すＧａＡｓＦＥＴトランジスタ（ＦＥＴ１）およびＧａ
ＡｓＦＥＴトランジスタ（ＦＥＴ２））のバイアス電流
を減少させると、リニア動作範囲が狭くなり、ＲＦ出力
信号の出力電力を制御することができる。
【００７８】また、バイアス電流を減少させることによ
り、電源効率が最大となる飽和領域（図７に示す平坦部
分）が低出力側にシフトするので、ＲＦ入力信号の入力
電力が減少してても、高い電源効率を維持することがで
き、電源効率を向上（あるいは改善）することができ
る。
り、電源効率が最大となる飽和領域（図７に示す平坦部
分）が低出力側にシフトするので、ＲＦ入力信号の入力
電力が減少してても、高い電源効率を維持することがで
き、電源効率を向上（あるいは改善）することができ
る。
【００７９】また、図７、図８において、バイアス電流
が８００ｍＡの時が、従来のＲＦパワーアンプに相当す
るグラフであり、図８から明らかなように、従来のＲＦ
パワーアンプでは、ＲＦ入力信号の入力電力が小さい時
には、電源効率が著しく低下する。
が８００ｍＡの時が、従来のＲＦパワーアンプに相当す
るグラフであり、図８から明らかなように、従来のＲＦ
パワーアンプでは、ＲＦ入力信号の入力電力が小さい時
には、電源効率が著しく低下する。
【００８０】〔発明の実施の形態２〕図９は、本発明の
他の実施の形態である増幅回路を、送信側出力段の電力
増幅回路として使用するＰＤＣ方式のデジタル携帯電話
機の高周波部の回路構成を示すブロック図である。
他の実施の形態である増幅回路を、送信側出力段の電力
増幅回路として使用するＰＤＣ方式のデジタル携帯電話
機の高周波部の回路構成を示すブロック図である。
【００８１】同図に示すように、本実施の形態の増幅回
路は、ＡＰＣ回路２９からの出力コントロール信号に基
づいて、バイアス電位可変回路３０で電力増幅部１４の
制御端子に印加されるバイアス電位を可変するととも
に、電源電位可変回路３１で電力増幅部１４の電源端子
に印加される電源電位を可変するようにしたものであ
る。
路は、ＡＰＣ回路２９からの出力コントロール信号に基
づいて、バイアス電位可変回路３０で電力増幅部１４の
制御端子に印加されるバイアス電位を可変するととも
に、電源電位可変回路３１で電力増幅部１４の電源端子
に印加される電源電位を可変するようにしたものであ
る。
【００８２】なお、電力増幅部１４、バイアス電位可変
回路３０および電源電位可変回路３１が、本発明の増幅
回路を構成する。また、本実施の形態においても、図９
に示す電力増幅部１４は、アッテネートアンプ４０とＲ
Ｆパワーアンプ４１とが、従属接続されて構成される。
回路３０および電源電位可変回路３１が、本発明の増幅
回路を構成する。また、本実施の形態においても、図９
に示す電力増幅部１４は、アッテネートアンプ４０とＲ
Ｆパワーアンプ４１とが、従属接続されて構成される。
【００８３】図１０は、図９に示す電源電位可変回路３
１の一例の回路構成示すブロック図である。
１の一例の回路構成示すブロック図である。
【００８４】図１０に示す電源電位可変回路３１は、Ｒ
Ｆパワーアンプ４１の電源端子（ＶＤＤ）と基準電位と
の間に接続される第２の分圧回路３１３と、第２の分圧
回路３１３の分圧電圧と、出力コントロール信号との差
を増幅する第２の誤差増幅回路３１２と、電圧源（電
源）とＲＦパワーアンプ４１の電源端子（ＶＤＤ）との
間に接続され、第２の誤差増幅回路３１２からの出力に
基づきＲＦパワーアンプ４１の電源端子（ＶＤＤ）に印
加する電源電位を制御する第２の制御回路３１１とで構
成される。
Ｆパワーアンプ４１の電源端子（ＶＤＤ）と基準電位と
の間に接続される第２の分圧回路３１３と、第２の分圧
回路３１３の分圧電圧と、出力コントロール信号との差
を増幅する第２の誤差増幅回路３１２と、電圧源（電
源）とＲＦパワーアンプ４１の電源端子（ＶＤＤ）との
間に接続され、第２の誤差増幅回路３１２からの出力に
基づきＲＦパワーアンプ４１の電源端子（ＶＤＤ）に印
加する電源電位を制御する第２の制御回路３１１とで構
成される。
【００８５】なお、図１０に示す第２の制御回路３１１
及び第２の誤差増幅回路３１２とは、前記図６に示す回
路で構成される。
及び第２の誤差増幅回路３１２とは、前記図６に示す回
路で構成される。
【００８６】次に、本実施の形態において、バイアス電
位可変回路３０及び電源電位可変回路３１で、ＲＦパワ
ーアンプ４１の制御端子に印加されるバイアス電位及び
電源端子に印加される電源電位を低減させることによ
り、ＲＦパワーアンプ４１に入力されるＲＦ信号の入力
レベルが小さい場合であっても、ＲＦパワーアンプ４１
での電源効率が向上できることを説明する。
位可変回路３０及び電源電位可変回路３１で、ＲＦパワ
ーアンプ４１の制御端子に印加されるバイアス電位及び
電源端子に印加される電源電位を低減させることによ
り、ＲＦパワーアンプ４１に入力されるＲＦ信号の入力
レベルが小さい場合であっても、ＲＦパワーアンプ４１
での電源効率が向上できることを説明する。
【００８７】図１１は、ＦＥＴトランジスタで構成され
るＡ級電力増幅回路の一例の動特性を表すグラフであ
る。
るＡ級電力増幅回路の一例の動特性を表すグラフであ
る。
【００８８】図３の場合と同様、動作点（Ｐ１）が交流
負荷直線Ａ−Ｂのほぼ中央になるようにバイアス電位を
設定した時の、ドレイン電流をＩＤ１、ドレイン電圧を
ＶＤＳ１、ゲートに印加される入力信号をＶｉｎ１（Ｖ
ｉｎ１・ｓｉｎωｔ）とするとき、負荷側に、電流がド
レイン電流（ＩＤ１）を中心にしてＩｏｕｔ１の振幅で
変動し、電圧がドレイン電圧（ＶＤＳ１）を中心にし
て、Ｖｏｕｔ１の振幅で変動する出力信号が得られる。
負荷直線Ａ−Ｂのほぼ中央になるようにバイアス電位を
設定した時の、ドレイン電流をＩＤ１、ドレイン電圧を
ＶＤＳ１、ゲートに印加される入力信号をＶｉｎ１（Ｖ
ｉｎ１・ｓｉｎωｔ）とするとき、負荷側に、電流がド
レイン電流（ＩＤ１）を中心にしてＩｏｕｔ１の振幅で
変動し、電圧がドレイン電圧（ＶＤＳ１）を中心にし
て、Ｖｏｕｔ１の振幅で変動する出力信号が得られる。
【００８９】この場合（動作点（Ｐ１）の場合）に、前
記した通り、電源効率（ηｍ１）は、（３）式のように
表される。
記した通り、電源効率（ηｍ１）は、（３）式のように
表される。
【００９０】次に、Ａ級電力増幅回路のバイアス電位を
低減、即ち、Ａ級電力増幅回路のバイアス電流を減少さ
せ、かつ、電源電位を低減させた場合を考える。この時
の交流負荷直線はＡ”−Ｂ”となり、動作点は、図３の
Ｐ３になる。この時のドレイン電流はＩＤ３、ドレイン
電圧はＶＤＳ３となる。
低減、即ち、Ａ級電力増幅回路のバイアス電流を減少さ
せ、かつ、電源電位を低減させた場合を考える。この時
の交流負荷直線はＡ”−Ｂ”となり、動作点は、図３の
Ｐ３になる。この時のドレイン電流はＩＤ３、ドレイン
電圧はＶＤＳ３となる。
【００９１】この場合に、Ａ級電力増幅回路に入力され
るＲＦ信号の入力レベルが小さいので、ゲートに印加さ
れる入力信号は、リニア動作範囲内のＶｉｎ３（Ｖｉｎ
３・ｓｉｎωｔ）となり、負荷側には、電流がドレイン
電流（ＩＤ３）を中心にしてＩｏｕｔ３の振幅で変動
し、電圧はドレイン電圧（ＶＤＳ３）を中心にして、Ｖ
ｏｕｔ３の振幅で変動する、出力信号が得られる。
るＲＦ信号の入力レベルが小さいので、ゲートに印加さ
れる入力信号は、リニア動作範囲内のＶｉｎ３（Ｖｉｎ
３・ｓｉｎωｔ）となり、負荷側には、電流がドレイン
電流（ＩＤ３）を中心にしてＩｏｕｔ３の振幅で変動
し、電圧はドレイン電圧（ＶＤＳ３）を中心にして、Ｖ
ｏｕｔ３の振幅で変動する、出力信号が得られる。
【００９２】この場合の電源効率（ηｍ３）は、（５）
式のように表される。
式のように表される。
【００９３】
【数５】 ηｍ３＝１００×（Ｉｏｕｔ３×Ｖｏｕｔ３）／２×（ＩＤ３×ＶＤＳ３） ・・・・・・・・（５） （５）式から明らかなように、動作点（Ｐ３）の時のド
レイン電流（ＩＤ３）とドレイン電圧（ＶＤＳ３）を最
適な値に設定することにより、（ＩＤ３×ＶＤＳ３）の
値もそれに合わせて小さくできるので、電源効率（ηｍ
３）は、（３）式で求められる電源効率（ηｍ１）とほ
ぼ同等の値とすることができる。
レイン電流（ＩＤ３）とドレイン電圧（ＶＤＳ３）を最
適な値に設定することにより、（ＩＤ３×ＶＤＳ３）の
値もそれに合わせて小さくできるので、電源効率（ηｍ
３）は、（３）式で求められる電源効率（ηｍ１）とほ
ぼ同等の値とすることができる。
【００９４】このように、Ａ級電力増幅回路のバイアス
電位及び電源電位を低減させることにより、入力信号の
入力レベルが小さい場合のＡ級電力増幅回路の電源効率
を、Ａ級電力増幅回路のバイアス電位及び電源電位を変
化させない場合よりも改善（あるいは向上）させること
が可能となる。
電位及び電源電位を低減させることにより、入力信号の
入力レベルが小さい場合のＡ級電力増幅回路の電源効率
を、Ａ級電力増幅回路のバイアス電位及び電源電位を変
化させない場合よりも改善（あるいは向上）させること
が可能となる。
【００９５】したがって、本実施の形態においても、Ｒ
Ｆ入力信号の入力レベルが減少してても、ＲＦパワーア
ンプ４１の電源効率を改善（あるいは向上）させること
が可能となる。これにより、携帯電話機の通話時間を延
長することが可能となる。
Ｆ入力信号の入力レベルが減少してても、ＲＦパワーア
ンプ４１の電源効率を改善（あるいは向上）させること
が可能となる。これにより、携帯電話機の通話時間を延
長することが可能となる。
【００９６】なお、前記各実施の形態では、ＲＦパワー
アンプ４１がＡ級動作の場合を例に挙げて説明したが、
ＲＦパワーアンプ４１がＡＢ級動作の場合でも同様に実
施可能である。
アンプ４１がＡ級動作の場合を例に挙げて説明したが、
ＲＦパワーアンプ４１がＡＢ級動作の場合でも同様に実
施可能である。
【００９７】また、ＲＦパワーアンプ４１の従属接続さ
れた各増幅素子（図５に示すＧａＡｓＦＥＴトランジス
タ（ＦＥＴ１）およびＧａＡｓＦＥＴトランジスタ（Ｆ
ＥＴ２））のバイアス電位、あるいは、バイアス電位お
よび電源電位を低減させるようにしたが、電力を大きく
消費するのは後段の増幅素子（図５に示すＧａＡｓＦＥ
Ｔトランジスタ（ＦＥＴ２））であるので、後段の増幅
素子のバイアス電位、あるいはバイアス電位及び電源電
位を可変するようにしてもよく、その場合でも充分に出
力電力をコントロールすることが可能である。
れた各増幅素子（図５に示すＧａＡｓＦＥＴトランジス
タ（ＦＥＴ１）およびＧａＡｓＦＥＴトランジスタ（Ｆ
ＥＴ２））のバイアス電位、あるいは、バイアス電位お
よび電源電位を低減させるようにしたが、電力を大きく
消費するのは後段の増幅素子（図５に示すＧａＡｓＦＥ
Ｔトランジスタ（ＦＥＴ２））であるので、後段の増幅
素子のバイアス電位、あるいはバイアス電位及び電源電
位を可変するようにしてもよく、その場合でも充分に出
力電力をコントロールすることが可能である。
【００９８】また、ＲＦパワーアンプ４１に入力される
ＲＦ入力信号の入力レベルが小さい場合には、アッテネ
ートアンプ４０を省略することも可能である。
ＲＦ入力信号の入力レベルが小さい場合には、アッテネ
ートアンプ４０を省略することも可能である。
【００９９】さらに、前記各実施の形態では、各回路ブ
ロックがそれぞれ独立したモジュール、あるいはＩＣで
構成される場合について説明したが、図４（あるいは図
１０）に示すアッテネートアンプ４０、ＲＦパワーアン
プ４１、バイアス電位可変回路３０及び電源電位可変回
路３１全体を、ハイブリッド構成の１つのモジュールと
してもよい。
ロックがそれぞれ独立したモジュール、あるいはＩＣで
構成される場合について説明したが、図４（あるいは図
１０）に示すアッテネートアンプ４０、ＲＦパワーアン
プ４１、バイアス電位可変回路３０及び電源電位可変回
路３１全体を、ハイブリッド構成の１つのモジュールと
してもよい。
【０１００】以上、本発明を発明の実施の形態に基づき
具体的に説明したが、本発明は、前記発明の実施の形態
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更し得ることは言うまでもない。
具体的に説明したが、本発明は、前記発明の実施の形態
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更し得ることは言うまでもない。
【０１０１】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【０１０２】（１）本発明によれば、増幅回路から低出
力電力の出力信号を出力する時に、増幅回路の増幅素子
に印加されるバイアス電位、あるいは、増幅回路の増幅
素子に印加されるバイアス電位および電源電位を低減さ
せるようにしたので、増幅回路の増幅素子の飽和点を低
出力電力側にシフトさせることができ、それにより、増
幅回路の電源効率を向上させることができる。
力電力の出力信号を出力する時に、増幅回路の増幅素子
に印加されるバイアス電位、あるいは、増幅回路の増幅
素子に印加されるバイアス電位および電源電位を低減さ
せるようにしたので、増幅回路の増幅素子の飽和点を低
出力電力側にシフトさせることができ、それにより、増
幅回路の電源効率を向上させることができる。
【０１０３】（２）本発明によれば、動作時に、消費電
力の約半分を消費する電力増幅回路の電源効率を改善す
ることが可能となる。
力の約半分を消費する電力増幅回路の電源効率を改善す
ることが可能となる。
【０１０４】（３）本発明によれば、電池で駆動される
携帯電話機において、通話時の電力消費量を少なくする
ことができるので、携帯電話機器の通話時間を延長する
ことが可能となる。
携帯電話機において、通話時の電力消費量を少なくする
ことができるので、携帯電話機器の通話時間を延長する
ことが可能となる。
【図１】本発明の一実施の形態である増幅回路を、送信
側出力段の電力増幅回路として使用するＰＤＣ方式のデ
ジタル携帯電話機の高周波部の回路構成を示すブロック
図である。
側出力段の電力増幅回路として使用するＰＤＣ方式のデ
ジタル携帯電話機の高周波部の回路構成を示すブロック
図である。
【図２】本実施の形態の電力増幅部１４の回路構成を、
ＡＰＣ回路２９とバイアス電位可変回路３０との相互関
係とともに示すブロック図である。
ＡＰＣ回路２９とバイアス電位可変回路３０との相互関
係とともに示すブロック図である。
【図３】ＦＥＴトランジスタで構成されるＡ級電力増幅
回路の一例の動特性を表すグラフである。
回路の一例の動特性を表すグラフである。
【図４】図２に示す各回路の一例の回路構成示すブロッ
ク図である。
ク図である。
【図５】図４に示すＲＦパワーアンプ４１の回路構成を
示す回路図である。
示す回路図である。
【図６】図４に示す第１の制御回路３０１、第１の誤差
増幅回路３０２及び第１の分圧回路３０３の一例を示す
回路図である。
増幅回路３０２及び第１の分圧回路３０３の一例を示す
回路図である。
【図７】本実施の形態１のＲＦパワーアンプ４１におい
て、バイアス電流を変化させた場合の、ＲＦ入力信号の
入力電力と、ＲＦ出力信号の出力電力との関係を示すグ
ラフである。
て、バイアス電流を変化させた場合の、ＲＦ入力信号の
入力電力と、ＲＦ出力信号の出力電力との関係を示すグ
ラフである。
【図８】本実施の形態１のＲＦパワーアンプ４１におい
て、バイアス電流を変化させた場合の、ＲＦ出力信号の
出力電力と電源効率との関係を示すグラフである。
て、バイアス電流を変化させた場合の、ＲＦ出力信号の
出力電力と電源効率との関係を示すグラフである。
【図９】本発明の他の実施の形態である増幅回路を、送
信側出力段の電力増幅回路として使用するＰＤＣ方式の
デジタル携帯電話機の高周波部の回路構成を示すブロッ
ク図である。
信側出力段の電力増幅回路として使用するＰＤＣ方式の
デジタル携帯電話機の高周波部の回路構成を示すブロッ
ク図である。
【図１０】図９に示す電源電位可変回路３１の一例の回
路構成示すブロック図である。
路構成示すブロック図である。
【図１１】ＦＥＴトランジスタで構成されるＡ級電力増
幅回路の一例の動特性を表すグラフである。
幅回路の一例の動特性を表すグラフである。
１０…π／４シフトＱＰＳＫ変調器、１１，２０，２３
…ミキサ、１２，１８，２２，２５，４０２，４０３，
４０４…アンプ、１３，１９，２１，２４…フィルタ、
１４…電力増幅部、１５…カプラ、１６…分波器、２６
…π／４シフトＱＰＳＫ復調器、２７…基準発振器、２
８…周波数シンセサイザ、２９…ＡＰＣ回路、３０…バ
イアス電位可変回路、３１…電源電位可変回路、４０…
アッテネートアンプ、４１…ＲＦパワーアンプ、３０
１，３１１…制御回路、３０２，３１２…誤差増幅回
路、３０３，３１３…分圧回路、３０４…負電源生成回
路、４０１…減衰器（ＡＴＴ）、４１１…ドライバーア
ンプ、４１２…パワーアンプ、４１３，４１４，４１５
…インピーダンス整合回路、ＦＥＴ…ＧａＡｓＦＥＴト
ランジスタ、ＭＳＬ…マイクロストリップライン、ＴＲ
…ＮＰＮトランジスタ、Ｒ…抵抗、ＯＰ…演算増幅器。
…ミキサ、１２，１８，２２，２５，４０２，４０３，
４０４…アンプ、１３，１９，２１，２４…フィルタ、
１４…電力増幅部、１５…カプラ、１６…分波器、２６
…π／４シフトＱＰＳＫ復調器、２７…基準発振器、２
８…周波数シンセサイザ、２９…ＡＰＣ回路、３０…バ
イアス電位可変回路、３１…電源電位可変回路、４０…
アッテネートアンプ、４１…ＲＦパワーアンプ、３０
１，３１１…制御回路、３０２，３１２…誤差増幅回
路、３０３，３１３…分圧回路、３０４…負電源生成回
路、４０１…減衰器（ＡＴＴ）、４１１…ドライバーア
ンプ、４１２…パワーアンプ、４１３，４１４，４１５
…インピーダンス整合回路、ＦＥＴ…ＧａＡｓＦＥＴト
ランジスタ、ＭＳＬ…マイクロストリップライン、ＴＲ
…ＮＰＮトランジスタ、Ｒ…抵抗、ＯＰ…演算増幅器。
Claims (15)
- 【請求項１】 増幅回路の制御方法において、増幅回路
から低出力電力の出力信号を出力する時に、増幅回路の
制御端子に印加されるバイアス電位を低減させることを
特徴とする増幅回路の制御方法。 - 【請求項２】 増幅回路から低出力電力の出力信号を出
力する時に、増幅回路の電源端子に印加される電源電位
を、さらに低減させることを特徴とする請求項１に記載
された増幅回路の制御方法。 - 【請求項３】 増幅器と、外部からの出力コントロール
信号に基づき増幅器の制御端子に印加されるバイアス電
位を可変するバイアス電位可変回路を具備することを特
徴とする増幅回路。 - 【請求項４】 外部からの出力コントロール信号に基づ
き増幅器の電源端子に印加される電源電位を可変する電
源電位可変回路を、さらに具備することを特徴とする請
求項３に記載された増幅回路。 - 【請求項５】 前記電源電位可変回路は、前記増幅器の
電源端子と基準電位との間に接続される第１の分圧回路
と、前記出力コントロール信号と前記第１の分圧回路か
ら出力される分圧出力との差を増幅する第１の誤差増幅
回路と、電源と前記増幅器の電源端子との間に接続さ
れ、前記第１の誤差増幅回路からの出力に基づいて前記
増幅器の電源端子に印加する電源電位を可変する第１の
制御回路とを具備することを特徴とする請求項４に記載
された増幅回路。 - 【請求項６】 前記バイアス電位可変回路は、前記増幅
器の制御端子と基準電位との間に接続される第２の分圧
回路と、前記出力コントロール信号と前記第２の分圧回
路から出力される分圧出力との差を増幅する第２の誤差
増幅回路と、バイアス電源と前記増幅器の制御端子との
間に接続され、前記第２の誤差増幅回路からの出力に基
づいて前記増幅器の制御端子に印加するバイアス電位を
可変する第２の制御回路とを具備することを特徴とする
請求項３ないし請求項５のいずれか１項に記載された増
幅回路。 - 【請求項７】 前記バイアス電位可変回路は、出力端子
が前記増幅器の制御端子に接続される負電圧生成回路
と、前記負電圧生成回路の入力端子と基準電位との間に
接続される第３の分圧回路と、前記出力コントロール信
号と前記第３の分圧回路から出力される分圧出力との差
を増幅する第３の誤差増幅回路と、バイアス電源と負電
圧生成回路の入力端子との間に接続され、前記第３の誤
差増幅回路からの出力に基づいて前記負電圧生成回路の
入力端子に印加する電位を可変する第３の制御回路とを
具備することを特徴とする請求項３ないし請求項５のい
ずれか１項に記載された増幅回路。 - 【請求項８】 前記増幅器は、第１の増幅器と、前記第
１の増幅器に従属接続された第２の増幅器とで構成され
ることを特徴とする請求項３ないし請求項７のいずれか
１項に記載された増幅回路。 - 【請求項９】 前記増幅器は、信号入力端子と前記第１
の増幅回路との間、前記第１の増幅回路と前記第２の増
幅回路との間、および、前記第２の増幅回路と信号出力
端子との間に設けられたインピーダンス整合回路を、さ
らに具備することを特徴とする請求項８に記載された増
幅回路。 - 【請求項１０】 前記電源電位可変回路は、外部からの
出力コントロール信号に基づき、前記第２の増幅器の電
源端子に印加される電源電位を可変することを特徴とす
る請求項８または請求項９に記載された増幅回路。 - 【請求項１１】 前記バイアス電源可変回路は、外部か
らの出力コントロール信号に基づき、前記第２の増幅器
の制御端子に印加されるバイアス電位を可変することを
特徴とする請求項８ないし請求項１０のいずれか１項に
記載された増幅回路。 - 【請求項１２】 前記第１の増幅器あるいは前記第２の
増幅器の少なくとも一方は、ＧａＡｓＦＥＴトランジス
タを具備することを特徴とする請求項８ないし請求項１
１のいずれか１項に記載された増幅回路。 - 【請求項１３】 請求項３ないし請求項１２のいずれか
１項に記載された増幅回路を備えることを特徴とする増
幅回路モジュール。 - 【請求項１４】 送信側出力段の電力増幅部に、請求項
３ないし請求項１２のいずれか１項に記載された増幅回
路を備えることを特徴とする携帯電話機。 - 【請求項１５】 送信側出力段の電力増幅部に、請求項
１３に記載された増幅回路モジュールを備えることを特
徴とする携帯電話機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9045068A JPH10242770A (ja) | 1997-02-28 | 1997-02-28 | 増幅回路の制御方法、増幅回路、増幅回路モジュール、携帯電話機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9045068A JPH10242770A (ja) | 1997-02-28 | 1997-02-28 | 増幅回路の制御方法、増幅回路、増幅回路モジュール、携帯電話機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10242770A true JPH10242770A (ja) | 1998-09-11 |
Family
ID=12709039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9045068A Pending JPH10242770A (ja) | 1997-02-28 | 1997-02-28 | 増幅回路の制御方法、増幅回路、増幅回路モジュール、携帯電話機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10242770A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002171177A (ja) * | 2000-08-31 | 2002-06-14 | Alcatel | 中間周波数がゼロである構造の送信機で、ｈｔｂ技術によるパワー増幅器を使用可能にする制御方法および回路 |
| WO2004077666A1 (ja) * | 2003-01-20 | 2004-09-10 | Nec Corporation | 利得可変電圧・電流変換回路とこれを用いたフィルタ回路 |
| JP2009296633A (ja) * | 2000-11-24 | 2009-12-17 | Qualcomm Inc | 増幅器回路 |
-
1997
- 1997-02-28 JP JP9045068A patent/JPH10242770A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002171177A (ja) * | 2000-08-31 | 2002-06-14 | Alcatel | 中間周波数がゼロである構造の送信機で、ｈｔｂ技術によるパワー増幅器を使用可能にする制御方法および回路 |
| JP2009296633A (ja) * | 2000-11-24 | 2009-12-17 | Qualcomm Inc | 増幅器回路 |
| WO2004077666A1 (ja) * | 2003-01-20 | 2004-09-10 | Nec Corporation | 利得可変電圧・電流変換回路とこれを用いたフィルタ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6701138B2 (en) | Power amplifier control | |
| US7728662B2 (en) | Saturated power amplifier with selectable and variable output power levels | |
| US6085074A (en) | Apparatus and method for amplifying an amplitude-varying signal | |
| US5548246A (en) | Power amplifier including an impedance matching circuit and a switch FET | |
| US7227415B2 (en) | High frequency power amplifier circuit and radio communication system | |
| US6236266B1 (en) | Bias circuit and bias supply method for a multistage power amplifier | |
| JP3241012B2 (ja) | 送信時消費電力低減回路及びこれを用いた無線通信装置並びに線形動作制御方法 | |
| EP1858161B1 (en) | Dual power mode transmitter | |
| US20020030541A1 (en) | High frequency power amplifier module and wireless communication apparatus | |
| US20030184382A1 (en) | High frequency amplifier | |
| US6624700B2 (en) | Radio frequency power amplifier for cellular telephones | |
| US6122491A (en) | Communications system using power amplifier with dynamic biasing | |
| US7395036B2 (en) | Semiconductor integrated circuit for high frequency power amplifier and electric components with the semiconductor integrated circuit | |
| US20100052789A1 (en) | Power Amplifier With Output Power Control | |
| US20070018727A1 (en) | Variable gain amplifier and wireless communication apparatus including the same | |
| JP3164151B2 (ja) | 電力増幅器 | |
| JPH10242770A (ja) | 増幅回路の制御方法、増幅回路、増幅回路モジュール、携帯電話機 | |
| JP3607097B2 (ja) | 送信回路 | |
| US7282995B2 (en) | Variable gain amplifier | |
| JPH10242769A (ja) | 増幅回路の制御方法、増幅回路、増幅回路モジュール、携帯電話機 | |
| US7164319B2 (en) | Power amplifier with multi mode gain circuit | |
| US20070139110A1 (en) | Transconductance circuit | |
| US20040027197A1 (en) | Power amplifier arrangement | |
| JP2001102877A (ja) | 増幅回路およびこれを用いた無線装置 | |
| US7053716B2 (en) | Controlled impedance bias circuit |