JPH10242769A

JPH10242769A - 増幅回路の制御方法、増幅回路、増幅回路モジュール、携帯電話機

Info

Publication number: JPH10242769A
Application number: JP9045067A
Authority: JP
Inventors: Takashi Ono; 貴司小野
Original assignee: Akita Electronics Co Ltd
Current assignee: Akita Electronics Systems Co Ltd
Priority date: 1997-02-28
Filing date: 1997-02-28
Publication date: 1998-09-11

Abstract

(57)【要約】【課題】入力される入力信号の入力レベルが小さい場
合であっても、その電源効率を向上させることが可能と
なる増幅回路を提供する。【解決手段】増幅器（４１）と、外部からの出力コン
トロール信号に基づき、増幅器の電源端子に印加される
電源電位を可変する電源電位可変回路（３１）とを具備
する。この電源電位可変回路は、増幅器の電源端子（Ｖ
ＤＤ）と基準電位との間に接続される分圧回路（３１
３）と、出力コントロール信号と分圧回路から出力され
る分圧出力との差を増幅する誤差増幅回路（３１２）
と、電源と増幅器の電源端子（ＶＤＤ）との間に接続さ
れ、誤差増幅回路からの出力に基づいて増幅器の電源端
子に印加する電源電位を可変する制御回路（３１１）と
を具備する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、増幅回路に係わ
り、特に、外部から入力される出力コントロール信号に
基づき、増幅回路から低出力電力の出力信号を出力する
時に、増幅回路の電源端子に印加される電源電圧を低減
し、電源効率を向上させた電力増幅回路に関する。

【０００２】

【従来の技術】従来、例えば、携帯電話機等の無線装置
の送信機においては、その送信側出力段に、高出力電力
の出力信号を出力するために電力増幅回路が組み込まれ
ている。

【０００３】ＰＤＣ方式のデジタル携帯電話機で使用さ
れている電力増幅回路は、直交変調されたデジタル信号
を送信するために、リニアアンプが使用されている。こ
のリニアアンプとは、入力と出力との関係が一次式で表
される、Ａ級あるいはＡＢ級で動作する増幅回路であ
る。

【０００４】一方、ＮＴＴあるいはＴＡＣＳ方式のアナ
ログ携帯電話機で使用されている電力増幅回路は、直交
変調されたデジタル信号を送信するために、飽和型アン
プが使用されている。

【０００５】携帯電話機で消費される大部分の消費電力
は、送信側出力段の電力増幅回路で消費される直流電力
であり、携帯電話機の消費電力を低減するためには、電
力増幅回路で消費される直流電力を低減することが最も
効果的である。

【０００６】そのためには、電力増幅回路の電源効率
（あるいは、変換効率）、即ち、電源から供給される直
流電力と電力増幅回路から出力される出力信号の出力電
力との比を向上させることが不可欠であるが、携帯電話
機の電力増幅回路は、リニア型、飽和型に係わらず、最
高出力で最も効率が良くなる。

【０００７】例えば、ＰＤＣ方式のデジタル携帯電話機
の電力増幅回路として使用されているリニアアンプで
は、ＵＨＦ帯の電源効率として、最大出力時に３５〜４
５％の電源効率が得られており、また、ＮＴＴあるいは
ＴＡＣＳ方式のアナログ携帯電話機の電力増幅回路とし
て使用されている飽和型アンプでは、入力に対して出力
が飽和する領域で動作させるため、最高出力時に、リニ
アアンプに比べて１０％程度高い電源効率が得られてい
る。

【０００８】なお、これらの技術については、例えば、
トランジスタ技術，１９９２年，８月号に記載されてい
る。

【０００９】

【発明が解決しようとする課題】デジタル式セルラーシ
ステムの標準規格（ＲＣＲＳＴＤ−２７Ｂ）に規定さ
れているように、基地局と携帯電話機との間では、他の
携帯電話機との混信をさけるため、交信に必要な出力の
みを確保して、それ以上大きな出力を使用しないように
システムが構成されている。例えば、デジタル式セルラ
ーシステムにおいては、０．８Ｗ出力のクラスで、０〜
−２０ｄＢの範囲で４ｄＢ毎に５段階の出力制御を行う
ことが規定されている。

【００１０】そのため、ＰＤＣ方式のデジタル携帯電話
機における、送信側出力段の高周波増幅回路は、ＡＰＣ
（ＡｕｔｏｍａｔｉｃＰｏｗｅｒＣｏｎｔｒｏｌ）回
路により、その出力が制御されており、通話に必要な最
小の出力となるように入力レベルが制御される。

【００１１】その場合に、前記した如く、電力増幅回路
は、最大出力で電源効率が最も良くなるため、電力増幅
回路に入力される入力信号の入力レベルが小さい場合に
は、その電源効率が急激に低下することになる。

【００１２】携帯電話機にとって、通話時間の延長が大
きな課題になっており、特に、通話時、電池の約１／２
の電力を消費する送信側出力段の電力増幅回路の電源効
率を改善することは極めて重要な問題であるが、従来の
携帯電話機では、送信側出力段の電力増幅回路に入力さ
れる入力信号の入力レベルが小さい場合に、その電源効
率が急激に低下し、電源から供給される直流電力が、電
力増幅回路で無駄に消費されてしまうという問題点があ
った。

【００１３】本発明は、前記従来技術の問題点を解決す
るためになされたものであり、本発明の目的は、増幅回
路において、入力される入力信号の入力レベルが小さい
場合であっても、その電源効率を向上させることが可能
となる技術を提供することにある。

【００１４】本発明の他の目的は、携帯電話機におい
て、送信側出力段の電力増幅回路の電源効率を向上させ
て、通話時間を延長することが可能となる技術を提供す
ることにある。

【００１５】本発明の前記目的並びにその他の目的及び
新規な特徴は、本明細書の記載及び添付図面によって明
らかにする。

【００１６】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。

【００１７】増幅回路の制御方法において、増幅回路か
ら低出力電力の出力信号を出力する時に、増幅回路の電
源端子に印加される電源電位を低減させる。

【００１８】増幅回路において、増幅器と、外部からの
出力コントロール信号に基づき、増幅器の電源端子に印
加される電源電位を可変する電源電位可変回路とを具備
する。

【００１９】前記電源電位可変回路は、前記増幅器の電
源端子と基準電位との間に接続される分圧回路と、前記
出力コントロール信号と前記分圧回路から出力される分
圧出力との差を増幅する誤差増幅器と、電源と前記増幅
器の電源端子との間に接続され、前記誤差増幅器からの
出力に基づいて前記増幅器の電源端子に印加する電源電
位を可変する制御回路とを具備する。

【００２０】前記増幅器は、第１の増幅器と、前記第１
の増幅器に従属接続された第２の増幅器とで構成され
る。

【００２１】前記増幅器は、信号入力端子と前記第１の
増幅回路との間、前記第１の増幅回路と前記第２の増幅
回路との間、および、前記第２の増幅回路と信号出力端
子との間に設けられたインピーダンス整合回路を、さら
に具備する。

【００２２】前記電源電位可変回路は、外部からの出力
コントロール信号に基づき、前記第２の増幅器の電源端
子に印加される電源電位を可変する。

【００２３】前記第１の増幅器あるいは前記第２の増幅
器の少なくとも一方は、ＧａＡｓＦＥＴトランジスタを
具備する。

【００２４】前記増幅回路は、携帯電話機の送信側出力
段の電力増幅部を構成する。

【００２５】前記増幅回路は、増幅回路モジュールとし
て構成され、この増幅回路モジュールは、携帯電話機の
送信側出力段の電力増幅部を構成する。

【００２６】前記手段によれば、増幅回路から低出力電
力の出力信号を出力する時に、増幅回路の電源端子に印
加される電源電位を低減させるようにしたので、増幅回
路の増幅素子の飽和点を低出力電力側にシフトさせるこ
とができ、それにより、増幅回路の電源効率を向上させ
ることができる。

【００２７】

【発明の実施の形態】以下、本発明の発明の実施の形態
を図面を参照して説明する。

【００２８】なお、発明の実施の形態を説明するための
全図において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。

【００２９】〔発明の実施の形態１〕図１は、本発明の
一実施の形態である増幅回路を、送信側出力段の電力増
幅回路として使用するＰＤＣ方式のデジタル携帯電話機
の高周波部の回路構成を示すブロック図である。

【００３０】同図に示すように、π／４シフトＱＰＳＫ
変調器１０によりπ／４シフトＱＰＳＫ変調された送信
信号は、ミキサ１１でＲＦ送信信号に変換された後、バ
ッファアンプ１２で増幅され、ＲＦフィルタ１３を通過
して電力増幅部１４に入力される。電力増幅部１４で増
幅されたＲＦ送信信号は、カプラ１５、分波器１６を経
由してアンテナ１７に至り、アンテナ１７から電波を送
信する。

【００３１】アンテナ１７で受信されたＲＦ受信信号
は、分波器１６を経由してアンプ１８に入力される。ア
ンプ１８で増幅されたＲＦ受信信号は、ＲＦフィルタ１
９を通過し、ミキサ２０で第１ＩＦ（中間周波）信号に
変換される。ミキサ２０からの第１ＩＦ信号は、第１Ｉ
Ｆフィルタ２１を通過し、アンプ２２で増幅された後、
ミキサ２３で第２ＩＦ信号に変換される。

【００３２】ミキサ２３からの第２ＩＦ信号は、第２Ｉ
Ｆフィルタ２４を通過し、アンプ２５で増幅された後、
π／４シフトＱＰＳＫ復調器２６で復調される。

【００３３】ここで、周波数シンセサイザ２８は、基準
発振器２７からの基準信号に基づき、ミキサ（１１，２
０）に入力する局発（Ｌｏｃａｌ）信号を生成する。

【００３４】また、ＡＰＣ回路２９は、カプラ１５から
のＲＦ送信信号と、制御回路（図示せず）からのＡＰＣ
データに基づいて、電力増幅部１４に出力コントロール
信号を出力し、電力増幅部１４から出力されるＲＦ送信
信号の出力電力を制御する。

【００３５】即ち、ＡＰＣ回路２９は、例えば、デジタ
ル式セルラーシステム０．８Ｗ出力のクラスにおける、
０〜−２０ｄＢの範囲で４ｄＢ毎の５段階の出力制御を
行う。

【００３６】図１に示す電源電位可変回路３１は、ＡＰ
Ｃ回路２９からの出力コントロール信号に基づいて、電
力増幅部１４の電源端子に印加される電源電位を可変す
る。

【００３７】なお、図１に示す回路は、電源電位可変回
路３１が付加された以外は、従来の、ＰＤＣ方式のデジ
タル携帯電話機の高周波部の回路構成と同じである。ま
た、電力増幅部１４および電源電位可変回路３１が、本
発明の増幅回路を構成する。

【００３８】図２は、本実施の形態の電力増幅部１４の
回路構成を、ＡＰＣ回路２９と電源電位可変回路３１と
の相互関係とともに示すブロック図であり、同図に示す
ように、電力増幅部１４は、アッテネートアンプ４０と
ＲＦパワーアンプ４１とが、従属接続されて構成され
る。

【００３９】このアッテネートアンプ４０は、ＡＰＣ回
路２９からの出力コントロール信号に基づいて、ＲＦ入
力信号の増幅度を可変する増幅回路であり、アッテネー
トアンプ４０は、減衰器の役割を果たす。ＲＦパワーア
ンプ４１は、アッテネートアンプ４０から入力されるＲ
Ｆ入力信号を電力増幅する増幅回路であり、一般に、リ
ニアアンプ（Ａ級あるいはＡＢ級で動作する増幅回路）
で構成される。

【００４０】従来の電力増幅部１４では、ＲＦパワーア
ンプ４１に入力されるＲＦ入力信号をアッテネートアン
プ４０で制御し、ＲＦパワーアンプ４１から出力される
ＲＦ出力信号の出力電力を制御するようにしていた。こ
の場合に、リニアアンプは、最高出力の時に電源効率が
最大になるので、ＲＦパワーアンプ４１に入力されるＲ
Ｆ入力信号の入力レベルを小さくすると、ＲＦパワーア
ンプ４１での電源効率が急激に低下することになる。

【００４１】そのため、本実施の形態では、図２に示す
ように、電源電位可変回路３１を設け、ＡＰＣ回路２９
からの出力コントロール信号に基づいて、電源電位可変
回路３１でＲＦパワーアンプ４１の電源端子に印加され
る電源電位を低減させ、ＲＦパワーアンプ４１に入力さ
れるＲＦ入力信号の入力レベルが小さい場合であって
も、ＲＦパワーアンプ４１での電源効率を向上させるよ
うにしたものである。

【００４２】次に、本実施の形態において、ＲＦパワー
アンプ４１がＦＥＴトランジスタで構成されるものとし
て、電源電位可変回路３１で、ＲＦパワーアンプ４１に
印加される電源電位を低減させることにより、ＲＦパワ
ーアンプ４１に入力されるＲＦ入力信号の入力レベルが
小さい場合であっても、ＲＦパワーアンプ４１での電源
効率が向上できることを説明する。

【００４３】図３は、ＦＥＴトランジスタで構成される
Ａ級電力増幅回路の一例の動特性を表すグラフである。

【００４４】一般に、Ａ級電力増幅回路では、動作点
（Ｐ１）が交流負荷直線Ａ−Ｂのほぼ中央になるように
バイアス電位を設定する。その時の、ドレイン電流をＩ
Ｄ１、ドレイン電圧をＶＤＳ１、ゲートに印加される入
力信号をＶｉｎ１（Ｖｉｎ１・ｓｉｎωｔ）とすると
き、負荷側に、電流がドレイン電流（ＩＤ１）を中心に
してＩｏｕｔ１の振幅で変動し、電圧がドレイン電圧
（ＶＤＳ１）を中心にして、Ｖｏｕｔ１の振幅で変動す
る出力信号が得られる。

【００４５】この場合（動作点（Ｐ１）の場合）に、電
源から供給される直流電力（ＰＤＣ）は、（１）式のよ
うに表される。

【００４６】

【数１】ＰＤＣ＝ＩＤ１×ＶＤＳ１・・・・・・・・（１）また、出力信号の電力（ＰＯＭ）は、（２）式のように
表される。

【００４７】

【数２】ＰＯＭ＝Ｉｏｕｔ１×Ｖｏｕｔ１／２・・・・・・・（２）したがって、電源効率（ηｍ１）は、（３）式のように
表される。

【００４８】

【数３】 ηｍ１＝１００×ＰＯＭ／ＰＤＣ＝１００×（Ｉｏｕｔ１×Ｖｏｕｔ１）／２×（ＩＤ１×ＶＤＳ１）・・・・・・・・（３）（３）式から明らかなように、Ａ級電力増幅回路では、
Ｉｏｕｔ１＝ＩＤ１、Ｖｏｕｔ１＝ＶＤＳ１の時、最大
の電源効率５０％が得られる。しかしながら、実際には
回路損失のため３０〜４０％程度にしかならない。ま
た、電源効率は最大出力の時に最大となる。

【００４９】したがって、前記Ａ級電力増幅回路に入力
される入力信号の入力レベルが小さい場合には、出力信
号の電流振幅及び電圧振幅が、Ｉｏｕｔ１およびＶｏｕ
ｔ１より小さくなり、電源効率が著しく低下することに
なる。

【００５０】次に、前記Ａ級電力増幅回路に印加される
電源電位を低減させた場合を考える。この時の交流負荷
直線はＡ’−Ｂ’となり、動作点は、図３のＰ２にな
る。この時のドレイン電流はＩＤ１、ドレイン電圧はＶ
ＤＳ２となる。

【００５１】この場合に、前記Ａ級電力増幅回路に入力
される入力信号の入力レベルが小さいので、ゲートに印
加される入力信号は、リニア動作範囲内のＶｉｎ２（Ｖ
ｉｎ２・ｓｉｎωｔ）となり、負荷側には、電流がドレ
イン電流（ＩＤ１）を中心にしてＩｏｕｔ２の振幅で変
動し、電圧がドレイン電圧（ＶＤＳ２）を中心にして、
Ｖｏｕｔ２の振幅で変動する出力信号が得られる。

【００５２】この場合の電源効率（ηｍ２）は、（４）
式のように表される。

【００５３】

【数４】 ηｍ２＝１００×（Ｉｏｕｔ２×Ｖｏｕｔ２）／２×（ＩＤ１×ＶＤＳ２）・・・・・・・・（４）（４）式から明らかなように、（Ｉｏｕｔ２×Ｖｏｕｔ
２）の値は、（Ｉｏｕｔ１×Ｖｏｕｔ１）の値よりも小
さいが、動作点（Ｐ２）の時のドレイン電流（ＩＤ２）
を最適な値に設定することにより、（ＩＤ１×ＶＤＳ
２）の値もそれに合わせて小さくできるので、電源効率
（ηｍ２）は、（３）式で求められる電源効率（ηｍ
１）とほぼ同等の値とすることができる。

【００５４】このように、Ａ級電力増幅回路の電源電位
を低減させることにより、入力信号の入力レベルが小さ
い場合のＡ級電力増幅回路の電源効率を、Ａ級電力増幅
回路の電源電位を変化させない場合よりも改善（あるい
は向上）させることが可能となる。

【００５５】したがって、本実施の形態においては、Ｒ
Ｆ入力信号の入力レベルが減少しても、ＲＦパワーアン
プ４１の電源効率を改善（あるいは向上）させることが
可能となる。これにより、携帯電話機の通話時間を延長
することが可能となる。

【００５６】この場合、基地局との距離が比較的近い場
合、あるいは、混信をさける意味でＲＦ出力信号の出力
電力を、例えば、５ｄＢ毎に−２０ｄＢまで下げた場合
でも、ＲＦ入力信号レベルがＲＦパワーアンプ４１のリ
ニア動作範囲内であれば通話が可能であり、ＲＦパワー
アンプ４１の電源端子に印加される電源電位を低減させ
ても差し支えない。

【００５７】図４は、図２に示す各回路の一例の回路構
成示すブロック図である。

【００５８】図４に示すアッテネートアンプ４０は、端
子（４）から入力されるＲＦ入力信号を、減衰器（ＡＴ
Ｔ）４０１で減衰し、減衰器４０１で減衰されたＲＦ入
力信号を、従属接続されたアンプ（４０２〜４０４）で
増幅し、端子（５）から出力するようにしたものであ
る。ここで、減衰器４０１は、端子（２）から入力され
る、ＡＰＣ回路２９からの出力コントロール信号に基づ
いて、その減衰量が制御される。

【００５９】なお、アッテネートアンプ４０の端子
（３，６，８）は、基準電位が印加される基準端子（Ｇ
ＮＤ）、端子（１）は電源電位が印加される電源端子
（ＶＤＤ）、また、端子（７）は、最終段のアンプ４０
４の電力増幅度を制御する場合の制御信号が入力される
端子（ＡＰＣ）である。

【００６０】ＰＤＣ方式の携帯電話機の場合、ＲＦパワ
ーアンプ４１で２３〜２７ｄＢの電力ゲインを得るが一
般的であり、そのため、図４に示すＲＦパワーアンプ４
１は、ドライバーアンプ４１１とパワーアンプ４１２と
から成る２段構成のパワーアンプで構成される。また、
入力端子（ＲＦ−ＩＮ）とドライバーアンプ４１１との
間、ドライバーアンプ４１１とパワーアンプ４１２との
間、および、パワーアンプ４１２と出力端子（ＲＦ−Ｏ
ＵＴ）との間には、インピーダンス整合回路（４１３〜
４１５）が設けられる。このインピーダンス整合回路
（４１３〜４１５）は、ＲＦ信号を損失なく増幅するた
めに設けられる。

【００６１】図５は、図４に示すＲＦパワーアンプ４１
の一例の回路構成を示す回路図である。

【００６２】図５に示すＲＦパワーアンプ回路は、電力
増幅素子として、ＧａＡｓＦＥＴトランジスタを用いた
アンプ回路であり、入力端子（ＲＦ−ＩＮ）とドライバ
ーアンプ４１１を構成するＧａＡｓＦＥＴトランジスタ
（ＦＥＴ１）との間、ＧａＡｓＦＥＴトランジスタ（Ｆ
ＥＴ１）とパワーアンプ４１２を構成するＧａＡｓＦＥ
Ｔトランジスタ（ＦＥＴ２）との間、および、ＧａＡｓ
ＦＥＴトランジスタ（ＦＥＴ２）と出力端子（ＲＦ−Ｏ
ＵＴ）との間のインピーダンス整合回路は、マイクロス
トリップライン（ＭＳＬ１〜ＭＳＬ９）で構成される。

【００６３】図４に示す電源電位可変回路３１は、ＲＦ
パワーアンプ４１の電源端子（ＶＤＤ）と基準電位との
間に接続される第１の分圧回路３１３と、第１の分圧回
路３１３の分圧電圧と、出力コントロール信号との差を
増幅する第１の誤差増幅回路３１２と、電圧源（電源）
とＲＦパワーアンプ４１の電源端子（ＶＤＤ）との間に
接続され、第１の誤差増幅回路３１２からの出力に基づ
きＲＦパワーアンプ４１の電源端子（ＶＤＤ）に印加す
る電源電位を制御する第１の制御回路３０１とで構成さ
れる。

【００６４】図６は、図４に示す第１の制御回路３１
１、第１の誤差増幅回路３１２及び第１の分圧回路３１
３の一例を示す回路図である。

【００６５】図６（ａ）は、制御回路３１１としてＮＰ
Ｎトランジスタ（ＴＲ１）を、誤差増幅回路３１２とし
て演算増幅器（ＯＰ）を用いたものであり、演算増幅器
（ＯＰ）の出力がＮＰＮトランジスタ（ＴＲ１）のベー
スに入力される。

【００６６】ここで、ＮＰＮトランジスタ（ＴＲ１）
は、エミッタホロワ増幅回路を構成するので、演算増幅
器（ＯＰ）は通常の非反転増回路を構成する。そして、
良く知られているように、分圧回路３１３を構成する抵
抗（Ｒ２）の抵抗値を大きくすることにより、ＮＰＮト
ランジスタ（ＴＲ１）のエミッタ電位を、出力コントロ
ール信号の電位とほぼ同じ電位とすることができる。

【００６７】図６（ｂ）は、制御回路３１１としてＮＰ
Ｎトランジスタ（ＴＲ１）を、誤差増幅回路３１２とし
てＮＰＮトランジスタ（ＴＲ２）を用いたものであり、
ＮＰＮトランジスタ（ＴＲ１）のベースが、ＮＰＮトラ
ンジスタ（ＴＲ２）のコレクタと接続され、また、ＮＰ
Ｎトランジスタ（ＴＲ１）のベースが抵抗（Ｒ３）を介
して、ＮＰＮトランジスタ（ＴＲ１）のコレクタと接続
される。ＮＰＮトランジスタ（ＴＲ１）のベースが、分
圧回路３１３を構成する抵抗（Ｒ１）と抵抗（Ｒ２）と
の接続点に接続される。

【００６８】図６（ｂ）に示す回路では、ＮＰＮトラン
ジスタ（ＴＲ１）のエミッタ電位が所定の電圧である状
態から、ＮＰＮトランジスタ（ＴＲ２）のエミッタに印
加される出力コントロール信号の電圧を減少（あるいは
増加）すると、ＮＰＮトランジスタ（ＴＲ２）のベース
・エミッタ間の電位差が増大（あるいは減少）し、コレ
クタ電流が増大（あるいは減少）する。これにより、抵
抗（Ｒ３）での電圧降下が増大（あるいは減少）し、Ｎ
ＰＮトランジスタ（ＴＲ１）のベース電位が減少（ある
いは増大）し、ＮＰＮトランジスタ（ＴＲ１）のエミッ
タ電位が減少（あるいは増大）する。

【００６９】ここで、分圧回路３１３を構成する抵抗
（Ｒ２）の抵抗値を大きくすることにより、ＮＰＮトラ
ンジスタ（ＴＲ１）のエミッタ電位を、出力コントロー
ル信号の電位とほぼ同じ電位とすることができる。な
お、図６に示す回路は、それぞれ安定化電源回路として
周知の回路である。

【００７０】図７は、本実施の形態のＲＦパワーアンプ
４１において、ＲＦ入力信号の入力レベル（入力電力）
の減少に合わせて電源電位を低減させた場合の、ＲＦ出
力信号の出力電力と、電源効率の一例を示す表である。
ここで、ＲＦパワーアンプ４１の増幅素子（図５に示す
ＧａＡｓＦＥＴトランジスタ（ＦＥＴ１）およびＧａＡ
ｓＦＥＴトランジスタ（ＦＥＴ２）のバイアス電流は５
００ｍＡである。

【００７１】また、図８は、図７のＲＦ入力信号の入力
電力と、電源効率とをグラフにしたものであり、図９
は、図７のＲＦ出力信号の出力電力と、電源効率とをグ
ラフにしたものである。

【００７２】図７〜図９から明らかように、ＲＦパワー
アンプ４１の電源端子に印加される電源電位を低減させ
ることにより、ＲＦ入力信号の入力電力が減少しても、
高い電源効率を維持することができ、電源効率を向上
（あるいは改善）することができる。

【００７３】これは、ＲＦパワーアンプ４１の電源端子
に印加される電源電位を低減させることにより、電源効
率が最大となる飽和領域が低出力側にシフトするためで
ある。さらに、ＲＦパワーアンプ４１の電源端子に印加
される電源電位を低減させることにより、リニア動作範
囲が狭くなり、ＲＦ出力信号の出力電力を制御すること
ができる。

【００７４】図１０は、従来のＲＦパワーアンプにおい
て、電源電位を一定として、ＲＦ入力信号の入力レベル
（入力電力）が減少した場合の、ＲＦ出力信号の出力電
力と、電源効率の一例を示す表である。ここで、ＲＦパ
ワーアンプの増幅素子のバイアス電流は５００ｍＡであ
る。

【００７５】また、図１１は、図１０のＲＦ入力信号の
入力電力と、電源効率とをグラフにしたものであり、図
１２は、図１０のＲＦ出力信号の出力電力と、電源効率
とをグラフにしたものである。

【００７６】図１０〜図１２から明らかなように、従来
のＲＦパワーアンプでは、ＲＦ入力信号の入力電力が小
さい時には、電源効率が著しく低下する。

【００７７】〔発明の実施の形態２〕図１３は、本発明
の他の実施の形態である増幅回路を、送信側出力段の電
力増幅回路として使用するＰＤＣ方式のデジタル携帯電
話機の高周波部の回路構成を示すブロック図である。

【００７８】同図に示すように、本実施の形態の増幅回
路は、ＡＰＣ回路２９からの出力コントロール信号に基
づいて、電源電位可変回路３１で電力増幅部１４の電源
端子に印加される電源電位を可変するとともに、バイア
ス電位可変回路３０で電力増幅部１４の制御端子に印加
されるバイアス電位を可変するようにしたものである。

【００７９】なお、電力増幅部１４、電源電位可変回路
３１およびバイアス電位可変回路３０が、本発明の増幅
回路を構成する。また、本実施の形態においても、図１
３に示す電力増幅部１４は、アッテネートアンプ４０と
ＲＦパワーアンプ４１とが、従属接続されて構成され
る。

【００８０】図１４は、図１３に示すバイアス電位可変
回路３０の一例の回路構成示すブロック図である。

【００８１】図１４に示すバイアス電位可変回路３０
は、出力端子がパワーアンプ４１の制御端子（ＶＧＧ）
に接続される負電源生成回路３０４と、負電源生成回路
３０４の入力端子と基準電位との間に接続される第２の
分圧回路３０３と、第２の分圧回路３０３の分圧電圧
と、出力コントロール信号との差を増幅する第２の誤差
増幅回路３０２と、バイアス電圧源と負電源生成回路３
０４の入力端子との間に接続され、第２の誤差増幅回路
３０２からの出力に基づき負電源生成回路３０４の入力
端子に印加する電位を制御する第２の制御回路３０１と
で構成される。

【００８２】なお、電力増幅素子として、ＧａＡｓＦＥ
Ｔトランジスタを使用する場合には、そのゲート電極に
は負電位のバイアス電位を印加する必要があり、そのた
め、図１４に示すバイアス電位可変回路３０では、負電
源生成回路３０４が設けられている。しかしながら、バ
イアス電源から負のバイアス電位が、バイアス電位可変
回路３０に供給される場合には、この負電源生成回路３
０４は必要でない。

【００８３】また、図１４に示す第２の制御回路３０１
及び第２の誤差増幅回路３０２とは、前記図６に示す回
路で構成される。

【００８４】次に、本実施の形態において、電源電位可
変回路３１及びバイアス電位可変回路３０で、ＲＦパワ
ーアンプ４１の制御端子に印加されるバイアス電位及び
電源端子に印加される電源電位を低減させることによ
り、ＲＦパワーアンプ４１に入力されるＲＦ信号の入力
レベルが小さい場合であっても、ＲＦパワーアンプ４１
での電源効率が向上できることを説明する。

【００８５】図１５は、ＦＥＴトランジスタで構成され
るＡ級電力増幅回路の一例の動特性を表すグラフであ
る。

【００８６】図３の場合と同様、動作点（Ｐ１）が交流
負荷直線Ａ−Ｂのほぼ中央になるようにバイアス電位を
設定した時の、ドレイン電流をＩＤ１、ドレイン電圧を
ＶＤＳ１、ゲートに印加される入力信号をＶｉｎ１（Ｖ
ｉｎ１・ｓｉｎωｔ）とするとき、負荷側に、電流がド
レイン電流（ＩＤ１）を中心にしてＩｏｕｔ１の振幅で
変動し、電圧がドレイン電圧（ＶＤＳ１）を中心にし
て、Ｖｏｕｔ１の振幅で変動する出力信号が得られる。

【００８７】この場合（動作点（Ｐ１）の場合）に、前
記した通り、電源効率（ηｍ１）は、（３）式のように
表される。

【００８８】次に、Ａ級電力増幅回路のバイアス電位を
低減、即ち、Ａ級電力増幅回路のバイアス電流を減少、
かつ、電源電位を低減させた場合を考える。この時の交
流負荷直線はＡ”−Ｂ”となり、動作点は、図３のＰ３
になる。この時のドレイン電流はＩＤ３、ドレイン電圧
はＶＤＳ３となる。

【００８９】この場合に、Ａ級電力増幅回路に入力され
るＲＦ信号の入力レベルが小さいので、ゲートに印加さ
れる入力信号は、リニア動作範囲内のＶｉｎ３（Ｖｉｎ
３・ｓｉｎωｔ）となり、負荷側には、電流がドレイン
電流（ＩＤ３）を中心にしてＩｏｕｔ３の振幅で変動
し、電圧はドレイン電圧（ＶＤＳ３）を中心にして、Ｖ
ｏｕｔ３の振幅で変動する、出力信号が得られる。

【００９０】この場合の電源効率（ηｍ３）は、（５）
式のように表される。

【００９１】

【数５】 ηｍ３＝１００×（Ｉｏｕｔ３×Ｖｏｕｔ３）／２×（ＩＤ３×ＶＤＳ３）・・・・・・・・（５）（５）式から明らかなように、動作点（Ｐ３）の時のド
レイン電流（ＩＤ３）とドレイン電圧（ＶＤＳ３）を最
適な値に設定することにより、（ＩＤ３×ＶＤＳ３）の
値もそれに合わせて小さくできるので、電源効率（ηｍ
３）は、（３）式で求められる電源効率（ηｍ１）とほ
ぼ同等の値とすることができる。

【００９２】このように、Ａ級電力増幅回路のバイアス
電位及び電源電位を低減させることにより、入力信号の
入力レベルが小さい場合のＡ級電力増幅回路の電源効率
を、Ａ級電力増幅回路のバイアス電位及び電源電位を変
化させない場合よりも向上させることが可能となる。

【００９３】したがって、本実施の形態においても、Ｒ
Ｆ入力信号の入力レベルが減少しても、ＲＦパワーアン
プ４１の電源効率を改善（あるいは向上）させることが
可能となる。これにより、携帯電話機の通話時間を延長
することが可能となる。

【００９４】なお、前記各実施の形態では、ＲＦパワー
アンプ４１がＡ級動作の場合を例に挙げて説明したが、
ＲＦパワーアンプ４１がＡＢ級動作の場合でも同様に実
施可能である。

【００９５】また、ＲＦパワーアンプ４１の従属接続さ
れた各増幅素子（図５に示すＧａＡｓＦＥＴトランジス
タ（ＦＥＴ１）およびＧａＡｓＦＥＴトランジスタ（Ｆ
ＥＴ２））の電源電位、あるいは、バイアス電位および
電源電位を低減させるようにしたが、電力を大きく消費
するのは後段の増幅素子（図５に示すＧａＡｓＦＥＴト
ランジスタ（ＦＥＴ２））であるので、後段の増幅素子
の電源電位、あるいはバイアス電位及び電源電位を低減
させるようにしてもよく、その場合でも充分に出力電力
をコントロールすることが可能である。

【００９６】また、ＲＦパワーアンプ４１に入力される
ＲＦ入力信号の入力レベルが小さい場合には、アッテネ
ートアンプ４０を省略することも可能である。

【００９７】さらに、前記各実施の形態では、各回路ブ
ロックがそれぞれ独立したモジュール、あるいはＩＣで
構成される場合について説明したが、図４（あるいは図
１４）に示すアッテネートアンプ４０、ＲＦパワーアン
プ４１、電源電位可変回路３１及び電源電位可変回路３
１全体を、ハイブリッド構成の１つのモジュールとして
もよい。

【００９８】以上、本発明を発明の実施の形態に基づき
具体的に説明したが、本発明は、前記発明の実施の形態
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更し得ることは言うまでもない。

【００９９】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。

【０１００】（１）本発明によれば、増幅回路から低出
力電力の出力信号を出力する時に、増幅回路の増幅素子
に印加される電源電位、あるいは、増幅回路の増幅素子
に印加されるバイアス電位および電源電位を低減させる
ようにしたので、増幅回路の増幅素子の飽和点を低出力
電力側にシフトさせることができ、それにより、増幅回
路の電源効率を向上させることができる。

【０１０１】（２）本発明によれば、動作時に、消費電
力の約半分を消費する電力増幅回路の電源効率を改善す
ることが可能となる。

【０１０２】（３）本発明によれば、電池で駆動される
携帯電話機において、通話時の電力消費量を少なくする
ことができるので、携帯電話機器の通話時間を延長する
ことが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施の形態である増幅回路を、送信
側出力段の電力増幅回路として使用するＰＤＣ方式のデ
ジタル携帯電話機の高周波部の回路構成を示すブロック
図である。

【図２】本実施の形態の電力増幅部１４の回路構成を、
ＡＰＣ回路２９と電源電位可変回路３１との相互関係と
ともに示すブロック図である。

【図３】ＦＥＴトランジスタで構成されるＡ級電力増幅
回路の一例の動特性を表すグラフである。

【図４】図２に示す各回路の一例の回路構成示すブロッ
ク図である。

【図５】図４に示すＲＦパワーアンプ４１の回路構成を
示す回路図である。

【図６】図４に示す第１の制御回路３１１、第１の誤差
増幅回路３１２及び第１の分圧回路３１３の一例を示す
回路図である。

【図７】本実施の形態１のＲＦパワーアンプ４１におい
て、ＲＦ入力信号の入力レベル（入力電力）の減少に合
わせて電源電位を低減させた場合の、ＲＦ出力信号の出
力電力と、電源効率の一例を示す表である。

【図８】図７に示すＲＦ入力信号の入力電力と、ＲＦ出
力信号の出力電力とを表すグラフである。

【図９】図７に示すＲＦ出力信号の出力電力と、電源効
率とを表すグラフである。

【図１０】従来のＲＦパワーアンプにおいて、電源電位
を一定として、ＲＦ入力信号の入力レベル（入力電力）
が減少した場合の、ＲＦ出力信号の出力電力と、電源効
率の一例を示す表である。

【図１１】図１０に示すＲＦ入力信号の入力電力と、Ｒ
Ｆ出力信号の出力電力とを表すグラフである。

【図１２】図１０に示すＲＦ出力信号の出力電力と、電
源効率とを表すグラフである。

【図１３】本発明の他の実施の形態である増幅回路を、
送信側出力段の電力増幅回路として使用するＰＤＣ方式
のデジタル携帯電話機の高周波部の回路構成を示すブロ
ック図である。

【図１４】図１３に示す電源電位可変回路３１の一例の
回路構成示すブロック図である。

【図１５】ＦＥＴトランジスタで構成されるＡ級電力増
幅回路の一例の動特性を表すグラフである。

【符号の説明】

１０…π／４シフトＱＰＳＫ変調器、１１，２０，２３
…ミキサ、１２，１８，２２，２５，４０２，４０３，
４０４…アンプ、１３，１９，２１，２４…フィルタ、
１４…電力増幅部、１５…カプラ、１６…分波器、２６
…π／４シフトＱＰＳＫ復調器、２７…基準発振器、２
８…周波数シンセサイザ、２９…ＡＰＣ回路、３０…バ
イアス電位可変回路、３１…電源電位可変回路、４０…
アッテネートアンプ、４１…ＲＦパワーアンプ、３０
１，３１１…制御回路、３０２，３１２…誤差増幅回
路、３０３，３１３…分圧回路、３０４…負電源生成回
路、４０１…減衰器（ＡＴＴ）、４１１…ドライバーア
ンプ、４１２…パワーアンプ、４１３，４１４，４１５
…インピーダンス整合回路、ＦＥＴ…ＧａＡｓＦＥＴト
ランジスタ、ＭＳＬ…マイクロストリップライン、ＴＲ
…ＮＰＮトランジスタ、Ｒ…抵抗、ＯＰ…演算増幅器。

Claims

【特許請求の範囲】

【請求項１】増幅回路の制御方法において、増幅回路
から低出力電力の出力信号を出力する時に、増幅回路の
電源端子に印加される電源電位を低減させることを特徴
とする増幅回路の制御方法。
【請求項２】増幅器と、外部からの出力コントロール
信号に基づき、増幅器の電源端子に印加される電源電位
を可変する電源電位可変回路とを具備することを特徴と
する増幅回路。
【請求項３】前記電源電位可変回路は、前記増幅器の
電源端子と基準電位との間に接続される分圧回路と、前
記出力コントロール信号と前記分圧回路から出力される
分圧出力との差を増幅する誤差増幅回路と、電源と前記
増幅器の電源端子との間に接続され、前記誤差増幅回路
からの出力に基づいて前記増幅器の電源端子に印加する
電源電位を可変する制御回路とを具備することを特徴と
する請求項２に記載された増幅回路。
【請求項４】前記増幅器は、第１の増幅器と、前記第
１の増幅器に従属接続された第２の増幅器とで構成され
ることを特徴とする請求項２または請求項３に記載され
た増幅回路。
【請求項５】前記増幅器は、信号入力端子と前記第１
の増幅器との間、前記第１の増幅器と前記第２の増幅器
との間、および、前記第２の増幅器と信号出力端子との
間に設けられたインピーダンス整合回路を、さらに具備
することを特徴とする請求項４に記載された増幅回路。
【請求項６】前記電源電位可変回路は、外部からの出
力コントロール信号に基づき、前記第２の増幅器の電源
端子に印加される電源電位を可変することを特徴とする
請求項４または請求項５に記載された増幅回路。
【請求項７】前記第１の増幅器あるいは前記第２の増
幅器の少なくとも一方は、ＧａＡｓＦＥＴトランジスタ
を具備することを特徴とする請求項４ないし請求項６の
いずれか１項に記載された増幅回路。
【請求項８】請求項２ないし請求項７のいずれか１項
に記載された増幅回路を備えることを特徴とする増幅回
路モジュール。
【請求項９】送信側出力段の電力増幅部に、請求項２
ないし請求項７のいずれか１項に記載された増幅回路を
備えることを特徴とする携帯電話機。
【請求項１０】送信側出力段の電力増幅部に、請求項
８に記載された増幅回路モジュールを備えることを特徴
とする携帯電話機。