TW523976B

TW523976B - FET band limited amplifier

Info

Publication number: TW523976B
Application number: TW091103009A
Authority: TW
Inventors: Hiroshi Miyagi
Original assignee: Niigata Seimitsu Co Ltd
Priority date: 2001-02-22
Filing date: 2002-02-21
Publication date: 2003-03-11
Also published as: CN1461520A; US20040066233A1; WO2002067414A1; JP4092206B2; US7049895B2; CN1461519A; US20050237115A1; US20050237116A1; US7046086B2; TWI249902B; JPWO2002067415A1; CN1311625C; WO2002067415A1; US6954106B2; US6930552B2; CN1236553C; JPWO2002067414A1; US20040070447A1; JP4092205B2

Description

經濟部智慧財產局員工消費合作社印製 523976 A7 --------- —______ 五、發明說明（1 ) 【技術領域】本發明係有關使用於各種收信機器之FET頻帶放大器。【習知技術】 AM收信機或FM收信機之各種收信機使用以高增益而放大一定頻帶信號的頻帶放大器。代表性的頻帶放大器例如有包含於前端（front end)之高頻放大器或是放大中頻信號之中頻放大器等。高頻放大器係僅以同調頻率為中心之一定頻帶信號予以選擇性的放大。此情形下之中心頻率係因應選局的狀態而設定成可變。又，中頻放大器僅中間頻率近旁之狹頻帶的信號選擇性的放大。此情形下的中心頻率例如在FM收信機設定為1 〇· 7MHz、在AM收信機的情形下設定 455KHz的固定值。又，一般於如此的放大器設定高增益的情形，係使用多數段連接電晶體之多段放大器。然而，一旦上述頻帶放大器設定高增益時，則因雜訊成分而有使此多段放大器飽和的情形，而造成無法獲得設計上之增益的問題。【發明揭示】本發明係有鑑於此問題點而創作者，其目的在於提供能獲得高增益之FET頻帶放大器。為了解決上述問題，本發明之頻帶放大器具有以FET作為放大元件而使用之縱接連接之多數段的放大器，及插入此等多數段之放大器而設定比放大頻帶寬之通過頻帶的頻帶通過濾波器。於此多數段之放大器之至少初段至第n段係使用ρ通道FET。藉著使用比放大頻帶寬之通過頻帶的頻帶 -4 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）細 -----------裝--------訂--------- -·- (請先閱讀背面之注咅心事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 523976 A7 ___B7__ 五、發明說明（2 ) 通過濾波器而能去除存在於比此通過頻帶低域側的1/f雜訊，與存在於高域側的熱雜音。又，放大元件以使用移動度小的p通道FET而能而減少在放大器内部之雜訊的發生。藉此能防止此等雜訊成分而造成放大器的飽和，因此能僅放大欲放大之原本的信號成分，而能使FET頻帶放大器整體獲得高的增益。又，藉著使用FET作為放大元件而能以FET 之製造處理而將FET頻帶放大器整體製作於半導體基板上，因此比較於將雙極電晶體作為放大元件來使用的情形，本發明乃能容易地積體化，同時能達到降低成本及節省空間化。特別是上述放大器係使二個FET差動動作的差動放大器，最好是於累積雜訊成分而將飽和放大器之段數設為m 時，於比此段數m少之數之縱接連接的放大器的後段配置頻帶通過濾波器。由於能使縱接連接之段數不達m以上那般地插入頻帶通過濾波器，故能防止第m段以後之放大器因雜訊成分而飽和，而能提高FET頻帶放大器整體的增益。又，本發明之頻帶放大器係包含使用FET作為放大元件之縱接連之多數段放大器的構成。各段的放大器在具有從輸入出的信號去除比放大頻帶成分之上限值高的高域成分的高域成分去除機構，及從輸入出的信號去除比放大頻帶成分之下限值低的低域成分的低域成分去除機構，同時使用作為此等放大器之至少從初段至η段之FET的p通道FET。於各段放大器為了去除放大頻帶以外的成分而使增益非因雜訊成分而限制，且藉著使用移動度小的Ρ通道FET作為放本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝—----訂--------- - I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 523976 A7 B7_ 五、發明說明（3 ) 大元件而能弄小在放大器内部之雜訊的發生，故FET頻帶放大器整體可獲得高的增益。特別是上述低域成分去除機構最好係使用截止頻率設定比放大頻帶之下限值低之值的高通濾波器。並藉著在各段放大器設置高通濾波器而能容易地去除比此高通濾波器之截止頻率低之Ι/f雜訊。又，上述放大器係使二個FET差動動作的差動放大器，低域成分去除機構最好是可將合成各段之放大器之差動輸出信號的低域成分的信號，以同相位輸出二個FET的回授電路。僅合成包含於差動放大器之差動輸出信號低域成分而以同相位回授至輸入側而能停止對應此低域成分之差動放大器的差動動作，故能降低此低域成分所包含之Ι/f雜訊〇又，本發明之FET頻帶放大器係包含以FET作為放大元件使用之縱接連接之多數段放大器的構成。各段放大器具有從輸入出信號去除比放大頻帶成分之上限值更高域成分之高域成分去除機構，同時具有將頻道FET作為從此等放大器之至少初段至第η段之FET使用，而將比最終段之放大器之輸出信號的放大頻帶成分的下限值低的低域成分，以反相於初段放大器狀態而回授的回授電路。藉著僅將包含於放大器之輸出信號的低域成分以反相狀態回授到初段放大器之輸入侧，而可去除此低域成分，故能去除此低域成分所包含之Ι/f雜訊。又，藉著使用移動度小之ρ通道FET作為放大元件而能降低放大器内部所發生之Ι/f雜訊本身。本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 i·— ϋ 1.1. ϋ 一 0、> 1_1 1 n 523976

經濟部智慧財產局員工消費合作社印製特別疋上述兩域成分去除機構最好係使用截止頻率設定比放大頻帶之上限值高之值的低通濾波器。並藉著在各段放大器之輸出側設置低通濾波器而能容易地去除比此低通濾波器之截止頻率高的熱雜訊。又，最好是使用次段放大器所包含之FET之寄生容量來作為此低通濾波器所包含之電容器。以取代使用作為單體構件之電谷裔而使用FET之寄生容量的狀態，可降低構件數量’隨此而能降低成本。特別是由於形成在半導體基板上之FET會產生寄生容量，因此可藉著利用此FET而比使用單體電容器以構成低通濾波器的情形更能有效利用半導體基板上的空間’而能達到晶片的小型化。又，本發明之FET頻帶放大器係包含以FET作為放大元件使用之縱接連接之多數段放大器的構成，而使通道型 FET作為放大器之至少至第„!段所包含之放大元件。而藉著使用移動度小的p通道型FET而能抑制Ι/f雜訊的發生，以能防止因1 / f雜訊而使放大器飽和。又，最好是使用η通道型FET作為第m+Ι段以後之放大器所包含之放大元件。將增進防止放大器之飽和情形小之後段放大器所包含之放大元件設為η通道型FET，比較於將全部均設為ρ通道型FET的情形，乃能達到構成構件之占有面積的小型化。又，最好是將至第m段之放大器所包含之FET的通道長度L及通道寬度w設定成比第m + 1段之後的放大器所包含之 FET的通道長度L及通道寬度W大的值。僅將增進防止放大器本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^------------ * * (請先閱讀背面之注意事項再填寫本頁)

^1 ϋ I I 經濟部智慧財產局員工消費合作社印製 523976 A7 ---------- 五、發明說明（5 ) 之飽和情形大之前段放大器所包含之FET的通道長度L與通道寬度W設定成大的值，而比較於將全部FET之值設成大的值的情形，乃能達到構成構件之占有面積的小型化。又，著眼於以多段連接之多數放大器所包含之FET作為放大元件時，最好是將配置於前段之放大器所包含之FET 的通道長度L及通道寬度W設定成比配置於比前段更後段放大器所包含之FET的通道長度L及通道寬度W大的值。一般而言，可暸解發生於FET之Ι/f雜訊對於通道長度L及通道寬度W之各別的相反數成比例變大。因此，藉著將通道長度L 及通道寬度W設定為大而能降低在FET發生的Ι/f雜訊。特別是考慮到多段連接之FET時，由於在前段部分所包含之 FET發生的Ι/f雜訊會在比此前段更後段的FET放大，而要將在前段部分所包含之FET發生的Ι/f雜訊予以降低，則因會降低全體低頻雜訊而為宜。又，於後段部分所包含之FET 所發生之Ι/f雜訊比其後段之FET所放大的程度少，故可得知對增進整體低頻雜訊的比率少。因此，藉著將此後段部所包含之FET的通道長度L與通道寬度W設成比其前段之FET 之通道長度L與通道寬度w小的值，而能弄小FET之占有面積，而能達到晶片之小型化所形成之成本降低。又’著眼於以多段連接之多數放大器所包含之FET作為放大元件時，因此最好是FET所發生之雜訊成分形成比此 FET之輪入信號所包含之雜訊成分小的狀態，而設定各別的 FET之通道長度l與通道寬度藉著將任何FET所發生之雜訊成分設成比此FET之輸入信號中的雜訊成分小而能降低本紙張尺度綱+目0家標準（CNS)A-4規格（210 X 297公爱） -----------裝--------訂--------- * > (請先閱讀背面之注意事項再填寫本頁) A7 —------B7____ 五、發明說明（6 ) 整體的低頻雜訊。 (請先閱讀背面之注意事項再填寫本頁) 又，最好疋使用CMOS處理或MOS處理而將構成構件一體幵成在半導體基板上。以使用此等處理比較於使用雙極處理的情形，乃能達到處理的簡略化，而能降低構件成本及包含FET頻帶放大器之製品成本。又’最好是於上述半導體基板形成N井（well)而在此N 井上形成構成構件之全部或一部分。藉著將構成構件之全部或一部分形成在N井上而藉由N 井與其下之半導體基板之間形成的pn接合面而能防止流通雜訊電流，且能防止N井上之電路所發生之雜訊通過半導體基板而繞入其他構件的情形。又’最好是於上述半導體基板而在構成構件之周圍形成防護環。如此一來，能更有效防止N井上形成之電路所發生之雜訊通過半導體基板而繞入其他構件的情形。又’最好上述防護環係形成從半導體基板表面至比N井更深的位置。藉著將防護環形成至深的位置而能去除超越此防護環而繞入低頻領域之Ι/f雜訊。【圖式之簡單說明】經濟部智慧財產局員工消費合作社印製第1圖表示第1實施樣態之FET頻帶放大器所包含之AM 收信機之一般性的構成。第2圖表示第1實施樣態之FET頻帶放大器的構成。第3圖表示第2圖之FET頻帶放大器所包含之放大器之構成的電路圖。第4圖表示第2實施樣態之FET頻帶放大器之構成的電本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 523976 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（7 ) 路圖。第5圖表示利用FET之寄生容量而減少電容器數量之 FET頻帶放大器之構成的電路圖。第6圖表示第3實施樣態之F E T頻帶放大器之構成的電路圖。第7圖表示第4實施樣態之FET頻帶放大器之構成。第8圖表示MOS型FET之閘寬度W與閘長度L。第9圖表示第5實施樣態之FET頻帶放大器之概略構造的平面圖。第10圖表示第9圖之構造的斷面圖。第11圖表示將AGC電路追加至第2圖所示之FET頻帶放大器的構成。【發明之最佳實施樣態】以下詳細說明有關適用於本發明之一實施樣態之FET頻帶放大器。 (第1實施樣態）第1圖表示第1實施樣態之FET頻帶放大器所包含之AM 收信機之一般性的構成。同圖所示之AM收信機係包含有高頻放大電路1、混合電路2、局部振盪器3、BPF(頻帶通過濾波器）4、6、FET頻帶放大器5、AM檢波電路7而構成。將天線所接收之AM波以咼頻放大電路1進行放大之後，將局部振盪為3所輸出之局部振盪信號予以混合而進行從高頻信號至中頻k號的頻率變換。例如將由高頻放大電路所輸出之佗旒的頻率設為f 1，而將局部振盪器3所輸出之局部振盪信 ------------·裝--------訂--------- i*- (請先閱讀背面之注咅？事項再填寫本頁) -10 -

523976 A7

五、發明說明（8 ) 號的頻率設為f2，則可從混合電路輸出具有fl — f2頻率的信號。 (請先閱讀背面之注意事項再填寫本頁) BPF4、6設置於作為中頻放大電路而動作之FET頻帶放大器5之前段及後段，從所輸入之中頻信號僅抽出45讣此近旁之頻率成分。FET頻帶放大器放大中頻信號所包含之一定頻帶成分。AM檢波電路7對於藉著FET頻帶放大器5而放大後之中頻信號進行AM檢波處理。第2圖表示本實施樣態之FET頻帶放大器5的構成。如第 2圖所示，本實施樣態之FET頻帶放大器5係包含5段的放大器11〜15、及插入第3段放大器13與第4段放大器14之間的 BPF16而構成。放大器Π〜15分別具有一定的增益，fet頻 ν放大器5整體具有加乘各放大器11〜15之增益的增益。此 FET頻帶放大器5與其他電路一同地使用CMOS處理或MOS處理而一體形成在半導體基板上。如此一來，可達到製造步驟之簡略化所構成構件或A Μ收信機整體之製品成本的降低〇經濟部智慧財產局員工消費合作社印製第3圖表示放大器11之構成的電路圖。其他放大器 15亦具有與放大器11相同的構成。如第3圖所示，放大器11 係包含形成一對之p通道M0S型的FET111、112、形成汲電阻之電阻113、114、及定電流電路115所構成。於二個FET111 、112之各別的源共同連接定電流電路115。因此，流通於 FET 111、112之各源·汲間之電流的合計乃與藉此定電流電路115所生成之電流相等。又，二個FET111、112之各閘間輸入從前段電路輸出的信號。 11 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）五發明說明（9 ) 如此地放大器11具有進行差動動作之二個FET11丨、112 j例如具有增益A!。若是將其他的放大器12〜15之各別的增益設成、As、A*、As的話，貝彳FET頻帶放大器5整體在理 5两上能貫現A2A3A4As的增益。但是，通常即使能獲得如此的高增益，亦因1/f雜訊與熱雜音而飽和I的的放大器，@有無法獲得那樣高增益的情形。特別是在MOS型之FET111、112的情形下，i/f雜訊所造成的影響更顯著。一般而言，Ι/f雜訊係顯現於信號之低頻領域的雜訊，頻率愈低則雜訊位準愈高。相反的，熱雜訊係顯現於信唬之咼頻領域的雜訊，頻率愈高則雜訊位準愈高。M0S型之 FET所發生之雜訊電壓以下列（1)式子表示。

Vn=v^((8kT(l+ η )/(3gm)) + kF//(2fC〇xWLK5))Af) • · · (1) 在此說明，k為波茲曼常數，T為絕對溫度，心為相互傳導率，L為夾持閘氧化膜之閘與通道之間的容量，w為閘寬度，L為閘長度，f為頻率，△{為頻率f之頻帶寬度。以為雜訊參數而呈1〇-2。〜10 —25範圍之值。又，”、κ，為一定的參數。於此式子中，右邊之第1項係表示熱雜訊者，可隨著溫度（Τ)變高而變大。又，右邊之第2項表示1/f雜訊者。可得知與f之相反數成比例。將放大器11〜1 5之各別所發生之雜訊（1 / f雜訊與熱雜訊之合計）設為enl、化、匕3、匕4、⑸時，則放大器 12 523976 五、發明說明（10 11〜15之分別的輪出信號所包含之雜訊位準ei、、e5可以下列式子（2)表示。 e2、e3、e4 θΐ = θηΐ Θ2= ΘιΑ2+ 0η2 =θηΐΑ2 + Θη2 Θ3= Θ2Α3+ 6η3 =(emA2+en2)A3+en3 04 = 63Α4 + 0η4 =((θηΐΑ2+6η2)Α3+Θη3) Α4 + Θπ4 Θ5= θ4Αδ+ 6η5 經濟部智慧財產局員工消費合作社印製 —(((eniA2+en2)A3+en3) A4+en4) A5+en5· · · (2) 如此一來，在放大器U〜15之各個放大器之間輸入出的信號主要包含存在於低頻領域之1/f雜訊與主要存在於高頻領域之熱雜訊，且若是愈為後段之放大器的話，則此等放大器之雜訊位準可—邊放大而_邊累冑，故此雜訊位準一旦超越各放大器1丨〜15之飽和位準Eg的話，則此後之放大器的輸出被限幅（clip)。為了避免如此的不良情形，本發明之FET頻帶放大器5 乃使用BFP16。此BFP係在通過放大頻帶成分（欲包含於信號之放大部分）之同時，用以去除上述1 / f雜訊與熱雜訊之作用者。在考慮第1圖所示之本實施樣態之碰收信機的情形下 ’在FET頻帶放大器不能僅放大45kHz近旁之中頻信號的頻帶。因此，BPF16之特性係將下側之截止頻率（kHz)設定在 455 — α (2 α為中頻信號的頻帶）以下而能充分去除1/ f雜 13 -----------裝--------訂--------- -- (請先閱讀背面之注音？事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 523976 A7

經濟部智慧財產局員工消費合作社印製五、發明說明（11 ) 訊之值，同時有必要將上側之戴止頻率設為455 + α以上而能充分去除熱雜訊之值。又，各放大器1〜15之雜訊位準ei〜es將不超音波越飽和位準E。之段數設為m時，有必要於比此段數m少之縱接連接的放大器的後段配置BPF16。本實施樣態係將第3段的放大器13的輸出信號所包含之雜訊位準e3設為飽和位準E〇以下’而將第4段的放大器14的輸出信號所包含之雜訊位準⑸ 設為飽和位準E。以下，並於第3段之放大器13與第4段之放大器14之間插入BPF16。以如此的構成，能防止於連接於BPF16i後段側的放大器14、15增加雜訊成分而飽和的情形。如此一來，本實施樣態之FET頻帶放大器5，由於在第3 段之放大器13與第4段之放大器14之間插入BPF16，而能去除至此放大之Ι/f及熱雜訊，故比此後段之放大器14、15 並不會因此等雜訊成分而飽和並限制增益，而能使fET頻帶放大器5整體確保高的增益。又’於各放大器11〜15作為放大元件所包含之FET111 、112係使用移動度小之p通道FET，藉此，能更弄小在各放大器内部所產生的雜訊，故能更抑制雜訊成分之增加所造成之各放大器的飽和，而能能使FET頻帶放大器5整體確保高的增益。特別是，比較於雙極電晶體，因MOS型之FET之Ι/f多，故一旦要多段連接放大器而構成FET頻帶放大器的話，則有1 / f變多而無法獲得必要的增益的情形。因此，於半導 14 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂--------- -· (請先閱讀背面之注音？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 523976 A7 ----[ _ _ 五、發明說明（12 ) 體基板上使用CMOS處理或MOS處理而將FET頻帶放大器5或 i έ其他電路之全部構件予以一體形成的情形下，使由於用Ρ通道FET的情形乃能降低1/f而達到實用化，故成為有效的構件。又，本實施樣態固然係在第3段之放大器13與第4段之放大器14之間插入BPF16，然而亦可將BPF16配置於比該段更月段側。又，於連接即}?16之後段側之多數段放大器再次增加雜訊位準而達到飽和位準Eg的情形下，配置於第2個以後的BPF即可. 又’本實施樣態固然全部放大器11〜15均使用p通道型之FET111、112，然而，對於降低雜訊效果大的初段至第n 段（例如第2段）放大器亦可使用ρ通道型之FETm、U2。以如此的構成，乃能更有效率地降低所累積之雜訊成分。 (第2貫施樣態）上述之第1實施樣態係於第3後放大器13的後段插入一個BPF而去除雜訊成分，然而於各段放大器亦可設成去除雜訊成分的狀態。第4圖表示第2實施樣態之FET頻帶放大器之構成的電路圖。第4圖所示之本實施樣態的FET頻帶放大器乃以縱接連接5段之放大器HA、12A.....15A而構成。此等各放大器之構成基本上相同，故以下著眼於初段的放大器1 1A而說明洋細的構成及動作。放大器11A係包含2個ρ通道M0S型之FET111、112、8個電阻 113、114、120、121、123、124、125、126、定電流 15 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） Μ.--------tr------ • * (請先閱讀背面之注意事項再填寫本頁) 523976 A7 B7 五、發明說明（13 電路115、5個電容器116〜119、122而構成。在此等構件中，由於FET111、112、電阻Π3、114、定電流電路115乃與第3圖所示之放大器11的構成共通者而賦予相同的符號。電容器116並聯地連接於一側的f E T丨丨丨之汲電阻的電阻113,而去除包含於從FET111之汲輸出之一側的輸出信號的高域成分。同樣地電容器丨17並聯地連接於另一側的 FET111之汲電阻的電阻114,而去除包含於從FET112之汲輸出之另一側的輸出信號的高域成分。此等電阻113、114、電容器116、117係對應高域成分去除構件。電容器118可去除從FET111之汲輸出而輸入後段之放大器12 A之一側的輸出信號的直流成分。又，此電容器118 與電阻120—同構成HPF(高通濾波器），藉此可去除因hpf 而從FET111輸出之信號所包含之低域成分。同樣地，電容器119可去除從FET112之汲輸出而輸入後 •k之放大為12A之一側的輸出信號的直流成分。又，此電容器Π9與電阻121 —同構成HPF，藉此可去除因hpf而從 FET111輸出之信號所包含之低域成分。電阻125、126係用以設定FET111、112之偏壓電壓的構件。又，上述電阻120、121之各別的一側端係共同地連接 ’此連接點與接地之間插入電容器122。藉此等電阻12〇、 121及電容器122而構成LPF(低通濾波器）。即，從FET111 、112分別輸出的信號僅低域成分以此LPF抽出，以作為同相位信號而藉由各別的電阻123、124而回授到FET11 Γ112 -16 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 tr--------- 經濟部智慧財產局員工消費合作社印製 523976 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（14 ) 的閘。此結果，對於輸入初段之放大器11A之信號中的低域成分，FET111、112乃作為差動放大器以不動作而以原原本本的信號位準輸入下一段之放大器12A。由此等電阻120、 121、123、124、電容器122構成之回授電路係對應低域成分去除構件。如此一來，於初段之放大器11A係從一側之FET111之汲輸出的信號之中，藉由電容器116而去除高域成分，故能有效地去除在FET111發生的熱雜訊。又，從此信號之中能藉著電容器118與電阻120所構成之HPF而能去除低域成分，故能有效地去除在FET111所發生的1 / f雜訊。同樣地，係從另一側之FET112之汲輸出的信號之中，藉由電容器117而去除高域成分，故能有效地去除在FET112 發生的熱雜訊。又，從此信號之中能藉著電容器119與電阻 121所構成之HPF而能去除低域成分，故能有效地去除在 FET112所發生的Ι/f雜訊。而且，FET111、112之各別的沒所輸出之信號所包含之低域成分，係藉著電阻120、121及電容器122所構成之LPF 而以同相位回授至輸入側，由於此低域成分係形進行形成在放大器11A之放大動作，故能進一步降低i/f雜訊。然而，上述放大器11A固然並聯地分別連接電阻113、 114之電容器116、117，然而此等電容器116、117亦可插入 FET111、112之分別的汲與接地以外之固定電位之間。又’此等電容器116、117亦可利用次段之放大器12A所包含之FET的寄生容量。 17 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂--------- (請先閱讀背面之注音？事項再填寫本頁) 523976

五、發明說明（15 ) 經濟部智慧財產局員工消費合作社印製第5圖表示藉著利用FET之寄生容量而減少電容器之數量之FET頻帶放大器之構成電路圖。第5圖所示之FET頻帶放大器係縱接連接5段之放大器iiB、12B.....15B而構成。比較於第4圖所示之構成，其不同點乃在於省略並聯地連接 >及電阻之電谷器116、117 ’及將FET111、112置換成閘長度 L與閘寬度W設定大的FETllla、112a。一般可得知在FET發生的雜訊電流乃與閘長度l之相反數成比例。因此，藉著將閘長度L長長地設定而能降低雜訊電流。然而，由於一旦將閘長度L弄長則通道電阻會變大，故其情形最好是將閘寬度W弄寬以降低頻道電阻。如此一來，為了降低雜訊電流而弄大閘長度L與閘寬度w的情形乃在於閘電極之面積變大者，而寄生容量亦會變大，因此可確保某種程度之容量值，並可取代電容器116、丨17而使用寄生容量。藉此’以將閘長度L與閘寬度W —同地弄大而弄大寄生容量的情形乃可省略電容器116、117，而能更進一步去除 #號的尚域成分，即，能有效地去除熱雜訊。又，因省略電容器116、117而能降低成本的情形就不遑而論。 (第3實施樣態）第6圖表示第3實施樣態之FET頻帶放大器之構成電路圖。第6圖所示之本實施樣態的FET頻帶放大器包含縱接連接之5段放大器lie、12C、…、15C，及將從最初段之放大器15C輸出之信號抽出外部之同時回授到初段之放大器11 ◦ 的附加電路。 -18 - 本紙張尺度通用中國國豕標準（CNS)A4規格（21〇 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) 裝---- tr--------- 523976 A7

五、發明說明（16 ) 由於放大器11C〜15C之各別構成相同，因此以下著眼初段之放大器11C來說明。放大器11C係包含FETllla、112a、電阻113、114、定電流電路115而構成。此放大器11C基本上具有與第3圖所示之放大器11構成相同。但是係取代FET111、112而使用第5 圖所示之p通道MOS型之FETllla、112a。即，此等FETllla 、112a係將閘長度L與閘寬度W大大地設定，而因可去除高域成分所包含之熱雜訊，故可確保適當大小的閘面積。如此一來則能有效去除輸入各段放大器之信號所包含的熱雜又’本貫施樣態之FET頻帶放大器所具有之附加電路包含有由FET131與定電流電路133所構成之源輸出電路15〇、 FET132與定電流電路134所構成之源輸出電路151、電阻135 、137、電容器139、141所構成之LPF152、電阻136、138 、電容器140、142所構成之LPF153。經濟部智慧財產局員工消費合作社印製從最終段之放大器15C輸出之一側的差動輸出信號乃藉由源輸出電路151而作為FET頻帶放大器之一側的輸出信號而抽出，同時藉由LPF152及電阻143而回到初段之放大器 lie之一側的輸入端。同樣地，從最終段之放大器15C輸出之另一側的差動輸出信號乃藉由源輸出電路151而作為FET 頻f放大器之另一側的輸出信號而抽出，同時藉由[ρρ 15 3 及電阻144而回到初段之放大器llc之另一側的輸入端。然而，由於本實施樣態之FET頻帶放大器具有5段（奇數個）放大器11C〜15C，故相對於輸入初段放大器uc之信 -19 - 523976 A7

經濟部智慧財產局員工消費合作社印製五、發明說明（17 ) 號的相位而使從最終段之放大器15C輸出之信號的相位反轉。因此，藉著LPF152、153而僅抽出從源輸出電路150、 151輸出之信號的低域成分而回到初段之放大器lie的情形會降低對應低域成分的增益而必須僅去除此成分。即，藉著形成第6圖所示之回授電路而能有效地去除低域成分所包含之Ι/f雜訊。如此一來，藉著於FET頻帶放大器之整體形成回授而能僅將輸出信號之低域成分回授到放大器11C輸入側而能有效去除Ι/f雜訊。又，藉著在各段放大器11C〜15C去除高域成分而能有效去除此高域成分所包含之熱雜訊。又，第6圖所示之本實施樣態之FET頻帶放大器係利用 FET之寄生容量而去除信號的高域成分者，然而，與上述第 4圖所示之第2實施樣態同樣地亦可使用電容器。此情形下，將第6圖所示之FET111a等的閘長度L與閘寬度W弄小之同時，將電容器並聯地連接電阻113、114即可。 (第4實施樣態）上述之實施樣態係於多段連接之多數放大器的中間或各段具有用以去除使用頻帶外所包含之雜訊成分的BPF等構件而構成FET頻帶放大器，惟，亦可不具有此BPF等構件而於各段的放大器進行雜訊的對策。第7圖表示本實施樣態之FET頻帶放大器5的構成。第7 圖所示之F E T頻帶放大器具有縱接連接之多數放大器1丨D〜 15D。此FET頻帶放大器乃與其他電路一同地在半導體基板上使用CMOS處理或MOS處理而一體形成。 20 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------—^ · I------訂--------- m~ f請先閱讀背面之注音？事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 ^3976 A7 -- — BZ____ 五、發明說明（18 ) 上述之多數放大器11D〜15D係進行對於從初段至第η 丰又的雜訊對策。例如雜訊對策係可單獨或組合使用其使用ρ 通道MOS型之FET手法’或是將m〇s型之FET閘寬度W與閘長度予以弄大的手法。藉著使用Ρ通道MOS型之FET而能降低在低頻領域所出現的Ι/f雜訊，至於在半導體基板上將FET頻帶放大器予以一體形成之際特別有效的手法則如上述的情形。第8圖表示MOS型之FET閘寬度W與閘長度L，表示半導體基板之表面近旁所形成之FET整體的平面圖。如上所述，式子（1)之右邊第2項表示雜訊，於此項可得知以閘寬度W與閘長度L作為分母，而藉著將閘寬度w 與閘長度L設定成大的值而能降低1 / ^雜訊。又，一旦將閘寬度W與閘長度L設大，則第5圖所示之FET的寄生容量亦會變大，而亦能有效去除高頻領域所出現的熱雜訊。如此一來，於初段至第η段之各放大器施予雜訊對策而能防止因雜訊成分而飽和各放大器的情形。一旦將於放大器11D〜15D之各別發生的雜訊（合計】/ f雜Λ與熱雜sfL者）没為eni、eu、en3、ew、en5，而將放大器 12D〜15D之各別增益没為A2、A2、A3、A4時，則放大器1 id 〜15D之各別輸出信號所包含之雜訊位準ei、匕、匕、匕、以如上述之式子（2)所示者。藉著對全部放大器11D〜15D施予雜訊對策而可使雜訊變少，惟，一旦將全部的FET設為p通道型fet時，則比較使用η通道型FET的情形會使元件面積變大。又，將閘寬度w -21 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）~~------ -----------^--------訂--------- 論- (請先閱讀背面之注意事項再填寫本頁) 523976 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（19 ，、閘長度L弄大的情形亦相同，在施行此雜訊對策的情形會使元件面積變大。特別是在半導體基板上一體形成FET頻帶放大器的情形下，可達到因占有面積縮小而形成高密度化、降低成本等狀態，同時因能有效防止降低雜訊所造成之放大器飽和情形，故對於初段至第〇段的放大器最好是施予上述之雜訊對策。具體而言，若是段之放大器的輸出信號所包含之雜汛位準em，比對於第m + 1段之放大器不進行雜訊對策的情心下所舍生的雜訊位準充分大（例如數倍）的話，則即使對於第m+ 1段以後的放大器進行雜訊對策亦不能期待那種程度的效果，因此，對第m段為止之放大器進行上述雜訊對策即可。如此一來，能於半導體基板上一體地形成FET頻帶放大器的情形的晶片面積的小型化，且能獲得防止因雜訊所造成之飽和的效果。有關將至何段為止之放大器所包含之FET的閘寬度W與閘長度L，比其後之放大器所包含之FET的閘寬度w與閘長度 L大的情形可如以下所述· 考慮將放大器多段連接的情形時，則前段之放大器所包含之FET所發生之Ι/f雜訊會在其後段之放大器所包含之FET中放大，因此，降低於前段放大器所包含之吓7所發生之Ι/f雜訊的情形有利於降低整體之低頻雜訊。另一方面，因於後段之放大器包含之FET所發生之Ι/f雜訊，比其後段之放大器包含之FET所放大之程度少，故可得知增進整體低頻雜訊之降低的比率少。因此，藉著將此後段之放大 -22 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ·裝--------訂--------- -* (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 ' ----— Β7__ 五、發明說明（20 ) 器所包含之FET的通遁長度l與通道寬度W設成比其前段之放大器所包含之FET小的值，而能弄小FET所形成的占有面積’故能達到以晶片的小型化之降低成本的目的。或是著眼於第7圖所示之任意位置之放大器所包含之 FET時’則以將FET所發生之雜訊成分比此FET輸入信號所包含之雜訊成分小那般地設定各別放大器所包含之FET的通道長度L與通道寬度W即可。藉著將任何放大器所包含之FET 所發生之雜訊成分作成比此FET之輸入信號中的雜訊成分小，而能降低整體的低頻雜訊。又，將第m段為止之放大器以使用p通道m〇S型之FET來構成，而將第m+Ι段之後的放大器以使用η通道MOS型之FET 來構成的手法，亦能適用於上述第1實施樣態至第3實施樣態之各FET頻帶放大器。此情形下亦能獲得防止因晶片面積之小型化與降低雜訊所造成之飽和的情形。 (第5實施樣態）上述各實施樣悲係要將FET頻帶放大器與其他電路一體形成在半導體基板上的情形下，將使用ρ通道型Fet作為放大元件之各段放大器形成在Ν井上，藉此能防止雜訊通過半導體基板而繞入其他電路的情形。第9圖表示第5實施樣態之FET頻帶放大器之概略構造平面圖。又，第10圖係第9圖所示之構造的斷面圖。第9圖所示之構造在各段放大器使用ρ通道型FET而構成的情形下，此FET頻帶放大器5之全部構件係形成在ν井52上。又，至第in段為止之各段頻帶放大器係使用ρ通道型fet來構成的 23 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裳--------訂--------- ** (請先閱讀背面之注音2事項再填寫本頁) 523976 A7 B7 五、發明說明（21 ) 情形下，係此第m段為止之各放大器之全部構件形成在!^井 52上。

由於N井52與P形半導體50之間形成PN接合面，故N井52 之電位比半導體基板50高的情形下，從n井52流向半導體基板50之電流在此PN接合面被遮斷。爰此，能防止於形成在N 井52上之電路所發生的雜訊會通過半導體基板5〇而繞入其他電路。特別是藉著將第m段為止之各放大器形成在n晶圖52上 ’而能防止於在第m段為止之放大器所發生的雜訊會通過半導體基板5 0而繞入第m + 1段以後的放大器，因此，更能防止FET頻帶放大器内之第m + 1段以後的放大器飽和。又，如第10圖所示，在半導體基板50表面近旁即包圍n 井52之周邊領域形成防護環54。此防護環54係將P形半導體基板50之一部分形成在N形領域者。因係藉著防護環54與半導體基板50而形成PNP層，故能有效防止形成在N井52上之電路所發生的雜訊會通過半導體基板50表面近旁而繞入其他電路的情形。特別是為了將此防護環54達到比半導體基板50更深層領域那般地，最好是形成例如比N井52更深的位置。如此一來，在形成於N井52上之電路所發生之雜訊於通過防護環54 下側（半導體基板5〇的内部）而繞入其他電路時，能防止更低頻成分的繞入。因此，藉著將第m段為止之各放大器形成在N井52上，而能防止在第m段為止之放大器所發生之丨/f 雜訊通過防護環54下側而繞入第m+1段以後的放大器，因 -24 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注咅2事項再填寫本頁) -裝經濟部智慧財產局員工消費合作社印製 523976 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（22 ) 此更能防止FET頻帶放大器内之第m + 1段以後的放大器飽和0 又，本發明並不僅限於上述實施樣態者，在本發明之要旨的範圍内可作各種的變化。例如上述實施樣態固然係以縱接連接之5段的放大器而構成FET頻帶放大器，然而，此段數可因應如何程度地設定FET頻帶放大器整體之增益而適當地變化。又’亦可組合上述各實施樣態所示之FET頻帶放大器5 與AGC(自動增益控制）電路。第11圖表示於第2圖所示之FET頻帶放大器5追加AGC電路17的構成。AGC電路17控制各放大器11〜15以使最終段之放大器15的輸出信號的位準呈約一定。因此，在小信號輸入FET頻帶放大器的情形下，放大器11〜15之各別的增益設定成大的值，然而如上述藉著BPF16而能去除Ι/f雜訊與熱雜訊，故不會藉此等雜訊成分而飽和各放大器丨丨〜15(特別是放大器14、15)不會飽和，而能獲得失真少的放大信號。又，可清楚得知組合第2及第3實施樣態之FET頻帶放大器與 AGC電路的情形亦可獲得相同的效果。【產業上的利用性】如上所述，依據本發明能藉著使用具有比放大頻帶更寬的通過頻帶之頻帶通過濾波器，而能去除存在於比此通過頻帶更低域側之1 / f雜訊與存在於高域側的熱雜訊。又 ’藉著使用移動度小的p通道FET作為放大元件而能更降低在放大器内部發生雜訊。因此，能防止因此等雜訊成分而 25 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公爱） 11 裝--------訂--------- ··- (請先閱讀背面之注意事項再填寫本頁) 523976 A7 B7___ 五、發明說明（23 ) (請先閱讀背面之注音？事項再填寫本頁) 使放大器飽和，故能僅放大欲放大之原本的信號成分，而能使FET頻帶放大器整體獲得高的增益。又，藉著使用fet 作為放大元件而能以FET之製造處理步驟（CMOS處理或MOS 處理）將FET頻帶放大器整體製成在半導體基板上，故比較於使用雙極電晶體作為放大元件的情形，乃能容易形成積體化，同時能達到降低成本及節省空間化。【元件標號對照】 1 高頻放大電路 2 混合電路 3 局部振盪器 4、6 BPF(頻帶通過濾波器） 5 FET頻帶放大器 7 AM檢波電路 11〜15 放大器

16 BFP 17 AGC電路 50 P形半導體 52 N井 54 防護環 11 卜 112 FET 115 定電流電路 113、114、120、121、123、124、125、126 電阻 116〜119、122 電容器經濟部智慧財產局員工消費合作社印製

131 FET 133 定電流電路 135〜138 電阻 139〜142 電容器 150 源輸出電路

152、153 LPF -26 · 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims

523976 A8 B8 C8 D8 '申請專利範圍 I —種FET頻帶放大器，係具有： FET作為放大器元件而使用之縱接連接的多數段放大器；及插入前述多數段放大器之中段而設定比放大頻帶寬之通過頻帶的頻帶通過濾波器；且前述放大器之至少初段至第η段之前述FET作為p 通道FET使用。 2·如申請專利範圍第i項之FET頻帶放大器，其中，前述放大器係使二個FET差動動作的差動放大器，將累積雜訊成分而飽和前述放大器之段數設為m時，於比此段數m少之數之縱接連接之前述放大器的後段配置頻帶通過濾波器。 3·如申請專利範圍第1項之1^1頻帶放大器，其中，作為前述放大器所包含之全部放大元件係使用p通道FET。 4·如申請專利範圍第1項之FET頻帶放大器，其中，使用cm〇s 處理或MOS處理而使構成構件一體形成於半導體基板上。 5·如申請專利範圍第4項之FET頻帶放大器，其中，於前述半導體基板形成N井，於此井上形成前述構成構件之全部或一部分。 6·如申請專利範圍第5項之FET頻帶放大器，其中，於前述半導體基板，在前述構成構件之周圍形成防護環。 7·如申請專利範圍第6項之FET頻帶放大器，其中，前述防護環係形成在從前述半導體基板表面至比前述N井深的位置。 / 、本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 、可| 27 523976

A4規格（210X297公釐） A8 Βδ C8 D8 申請專利範圍 8· —種FET頻帶放大器，係具有：包含使用FET作為放大元件之縱接連之多數段放大器的構成；各段的放大器具有從輸入出信號去除比放大頻帶成分之上限值高的高域成分的高域成分去除機構，及從前述輸入出“號去除比前述放大頻帶成分之下限值低的低域成分的低域成分去除機構，且使用ρ通道FET作為刖述放大器之至少從初段至第η 段之前述FET。 9·如申請專利範圍第8項之FET頻帶放大器，其中，前述低域成分去除構件之截止頻率設定比前述下限值低之值的高通濾波器。 10·如申請專利範圍第8項之FTT頻帶放大器，其中，前述放大器係使二個FET差動動作的差動放大器，前述低域成分去除機構可將合成各段之前述放大器之差動輸出信號的低域成分的信號以同相位輸出至二個前述FET的回復電路。 U·如申請專利範圍第8項之FET頻帶放大器，其中，前述高域成分去除構件之截止頻率設定比前述下限值高之值的低通濾波器。 12·如申請專利範圍第11項之FET頻帶放大器，其中，使用前述次段之前述放大器所包含之電晶體的寄生容量，作為前述低波濾波器所包含之電容器。 13.如申請專利範圍第8項之FET頻帶放大器，其中，作為前 28 (請先閲讀背面之注意事項再填寫本頁)

523976 A8 B8 C8 ________D8 六、申請專利範圍述放大器所包含之全部放大元件係使用p通道ρΕτ。 14·如申請專利範圍第8項之FET頻帶放大器，其中，使用 (請先閲讀背面之注意事項再填寫本頁) 處理或MOS處理而使構成構件一體形成於半導體基板上。 15·如申請專利範圍第14項之fET頻帶放大器，其中，於前述半導體基板形成N井，於此井上形成前述構成構件之全部或一部分。 16.如申請專利範圍第15項之FET頻帶放大器，其中，於前述半導體基板，在前述構成構件之周圍形成防護環。 17·如申請專利範圍第16項之FET頻帶放大器，其中，前述防護環係形成在從前述半導體基板表面至比前述N井深的位置。 18· —種FET頻帶放大器，係具有：包含使用FET作為放大元件之縱接連之多數段放大器的構成；各段的前述放大器具有從輸入出信號去除比放大頻帶成分之上限值高的高域成分的高域成分去除機構；使用P頻道FET作為從前述放大器之至少初段至第n 段的前述FET，且具有將比最終段之前述放大器之輸出信號所包含之前述放大頻帶成分的下限值低的低域成分，以反相於初段之前述放大器的狀態而回復的回復電路。 19.如申請專利範圍第18項之FET頻帶放大器，其中，前述高域成分去除構件之截止頻率設定比前述上限值高之值的低 _____- 29 - 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公釐） 523976 A8 B8 C8 D8 六、申請專利範圍通濾、波器。 20. 如申請專利範圍第19項之FET頻帶放大器，其中，使用前述次段之前述放大器所包含之電晶體的寄生容量，作為前述低波濾波器所包含之電容器。 21. 如申請專利範圍第18項之FET頻帶放大器，其中，作為前述放大器所包含之全部放大元件係使用p通道FET。 22. 如申請專利範圍第18項之FET頻帶放大器，其中，使用CMOS 處理或M0S處理而使構成構件一體形成於半導體基板上。 23. 如申請專利範圍第22項之FET頻帶放大器，其中，於前述半導體基板形成N井，於此井上形成前述構成構件之全部或一部分。 24. 如申請專利範圍第23項之FET頻帶放大器，其中，於前述半導體基板，在前述構成構件之周圍形成防護環。 25. 如申請專利範圍第24項之FET頻帶放大器，其中，前述防護環係形成在從前述半導體基板表面至比前述N井深的位置。 26. —種FET頻帶放大器，係具有：包含使用FET作為放大元件之縱接連之多數段放大器的構成；且使用P通道型FET作為前述放大器之至少至第m段所包含的放大元件。 27. 如申請專利範圍第26項之FET頻帶放大器，其中，且使用 η通道型FET作為第m+1段以後之前述放大器所包含的放 -30 - 本紙張尺度適用中國國家標準（CNS) A4規格（210 X 297公釐） (請I閱讀背面之注意事項再填寫本頁)

523976 A8 B8 C8 D8 申請專利範圍 ' 大元件。 28·如申請專利範圍第26項之FET頻帶放大器，其中，將至第 m段之刖述放大器所包含之前述FET的通道長度L·及通道寬度W設定成比第m+1段以後之前述放大器所包含之FET的通道長度L及通道寬度^大的值。 29·如申請專利範圍第26項之FET頻帶放大器，其中，著眼於以多段連接之前述多數放大器所包含之FET作為前述放大元件時，將配置於前段之前述放大器所包含之前述FET的通道長度L及通道寬度w設定成，比配置於比前段更後段之前述放大器所包含之前述FET的通道長度L及通道寬度W 大的值。 30·如申請專利範圍第26項之FET頻帶放大器，其中，著眼於以多段連接之前述多數放大器所包含之FET作為前述放大兀件時，使藉此FET所發生之雜訊成分形成比此FET之輸入信號所包含之雜訊成分小的狀態，而設定各別的ρΕτ之通道長度L與通道寬度w。 31·如申請專利範圍第26項之FET頻帶放大器，其中，使用CM〇s 處理或MOS處理而使構成構件一體形成於半導體基板上。 32·如申請專利範圍第31項之FET頻帶放大器，其中，於前述半導體基板形成N井，於此井上形成前述構成構件之全部或一部分。 33·如申請專利範圍第32項之FET頻帶放大器，认此χ 〆、丁 ’於刖述半導體基板，在前述構成構件之周圍形成防護環。本紙張尺度適用中國國家標準（CNS) Α4規格（210 X 297公釐） (請^閲讀背，面之注意事項再填寫本頁)

31 523976 A8 B8 C8 D8 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 34.如申請專利範圍第33項之FET頻帶放大器，其中，前述防護環係形成在從前述半導體基板表面至比前述N井深的位置。 -32 - 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐）