JP3438414B2 - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JP3438414B2 JP3438414B2 JP14327595A JP14327595A JP3438414B2 JP 3438414 B2 JP3438414 B2 JP 3438414B2 JP 14327595 A JP14327595 A JP 14327595A JP 14327595 A JP14327595 A JP 14327595A JP 3438414 B2 JP3438414 B2 JP 3438414B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- amplifier
- amplifier according
- dielectric
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は無線通信機器などの送信
部に使用する増幅器に関するものである。
部に使用する増幅器に関するものである。
【０００２】
【従来の技術】従来のこの種増幅器では希望信号と同時
に雑音についても増幅し、出力していた。
に雑音についても増幅し、出力していた。
【０００３】
【発明が解決しようとする課題】上記構成において問題
となるのは増幅器で増幅された雑音および追加された雑
音を増幅器の後に接続されるフィルタだけで減衰させな
ければならないと言うことであった。このために、増幅
器の後に接続されるフィルタには多大な減衰特性が要求
され、共振器を多く使用した大きなフィルタが必要であ
った。また、この結果、増幅器の後に接続されるフィル
タの通過帯域の損失が増え、増幅器からはより大きな電
力を出力しなければならず、増幅器の効率向上の妨げと
なっていた。
となるのは増幅器で増幅された雑音および追加された雑
音を増幅器の後に接続されるフィルタだけで減衰させな
ければならないと言うことであった。このために、増幅
器の後に接続されるフィルタには多大な減衰特性が要求
され、共振器を多く使用した大きなフィルタが必要であ
った。また、この結果、増幅器の後に接続されるフィル
タの通過帯域の損失が増え、増幅器からはより大きな電
力を出力しなければならず、増幅器の効率向上の妨げと
なっていた。
【０００４】そこで本発明は、増幅器から出力する雑音
を小さくし、後ろに接続するフィルタの減衰特性を緩和
し、同時に増幅器の効率を向上させることを目的とす
る。
を小さくし、後ろに接続するフィルタの減衰特性を緩和
し、同時に増幅器の効率を向上させることを目的とす
る。
【０００５】
【課題を解決するための手段】そしてこの目的を達成す
るために本発明は第１のトランジスタで構成された第１
の増幅回路の出力部に第１のトランジスタの出力インピ
ーダンスの実部の１／２から２倍の間の入力インピーダ
ンスを持つ第１のフィルタを接続し、第１のフィルタの
出力部に第２のトランジスタで構成された第２の増幅回
路の入力部が接続され、第１のフィルタの出力インピー
ダンスは第２のトランジスタの入力インピーダンスの実
部の１／２から２倍の間に設定され、第２の増幅回路の
出力部に第２のトランジスタの出力インピーダンスの実
部の１／２から２倍の間の入力インピーダンスを持つ第
２のフィルタを接続し、前記第１および第２のフィルタ
それぞれの入力インピーダンスと出力インピーダンスが
異なる増幅器を構成したものである。
るために本発明は第１のトランジスタで構成された第１
の増幅回路の出力部に第１のトランジスタの出力インピ
ーダンスの実部の１／２から２倍の間の入力インピーダ
ンスを持つ第１のフィルタを接続し、第１のフィルタの
出力部に第２のトランジスタで構成された第２の増幅回
路の入力部が接続され、第１のフィルタの出力インピー
ダンスは第２のトランジスタの入力インピーダンスの実
部の１／２から２倍の間に設定され、第２の増幅回路の
出力部に第２のトランジスタの出力インピーダンスの実
部の１／２から２倍の間の入力インピーダンスを持つ第
２のフィルタを接続し、前記第１および第２のフィルタ
それぞれの入力インピーダンスと出力インピーダンスが
異なる増幅器を構成したものである。
【０００６】
【作用】以上の構成とすると、第１の増幅回路から出力
された希望信号は第１のフィルタでほとんど減衰せずに
第２の増幅回路に入力されるが、第１の増幅回路から出
力された雑音は第１のフィルタで減衰して第２の増幅回
路に入力される。したがって、第２の増幅回路からは微
少な雑音しか出力されないのである。
された希望信号は第１のフィルタでほとんど減衰せずに
第２の増幅回路に入力されるが、第１の増幅回路から出
力された雑音は第１のフィルタで減衰して第２の増幅回
路に入力される。したがって、第２の増幅回路からは微
少な雑音しか出力されないのである。
【０００７】
【実施例】図１は本発明の一実施例の回路ブロックを示
す。
す。
【０００８】図１において、１は第１の増幅回路で、そ
の出力には第１のフィルタ３が接続され、さらに第１の
フィルタ３の出力には第２の増幅回路２が接続されてい
る。第１の増幅回路１および第２の増幅回路２には電源
端子６が接続され、第１の増幅回路１の入力には入力端
子４が、第２の増幅回路２の出力には出力端子５が接続
されている。
の出力には第１のフィルタ３が接続され、さらに第１の
フィルタ３の出力には第２の増幅回路２が接続されてい
る。第１の増幅回路１および第２の増幅回路２には電源
端子６が接続され、第１の増幅回路１の入力には入力端
子４が、第２の増幅回路２の出力には出力端子５が接続
されている。
【０００９】上記構成において、入力端子４から入力さ
れた信号は第１の増幅回路１で増幅され、第１のフィル
タ３に入力される。また、同時に入力端子４から入力さ
れた雑音も第１の増幅回路１で増幅され、第１のフィル
タ３に入力される。さらに、第１の増幅回路１の内部で
発生した雑音も第１のフィルタ３に入力される。つま
り、第１の増幅回路１からはレベルの高い雑音が出力さ
れることになる。しかし、第１のフィルタ３が図２に示
すような帯域通過フィルタであれば、第１のフイルタ３
の出力からは第１の増幅回路１で増幅された信号（送信
帯域内にある）はほとんど減衰せずに出力され、雑音
（受信帯域内の雑音）は大きく減衰される。この結果、
第２の増幅回路２から出力端子５へも、大きな信号と微
少な雑音しか出力されないこととなる。また、本実施例
において第１のフィルタ３の送信帯域の損失は第１の増
幅回路１の増幅率の向上で十分カバーできるものであ
り、むしろ第２の増幅回路２の後ろにつながるフィルタ
の雑音の減衰量の緩和にともなう送信帯域の損失の減少
によって、第２の増幅回路２の出力電力を小さくできる
ので、増幅器の効率が向上する。本実施例のような増幅
器を無線通信機の送信側の増幅器に用いれば、消費電力
を削減することが可能となる。
れた信号は第１の増幅回路１で増幅され、第１のフィル
タ３に入力される。また、同時に入力端子４から入力さ
れた雑音も第１の増幅回路１で増幅され、第１のフィル
タ３に入力される。さらに、第１の増幅回路１の内部で
発生した雑音も第１のフィルタ３に入力される。つま
り、第１の増幅回路１からはレベルの高い雑音が出力さ
れることになる。しかし、第１のフィルタ３が図２に示
すような帯域通過フィルタであれば、第１のフイルタ３
の出力からは第１の増幅回路１で増幅された信号（送信
帯域内にある）はほとんど減衰せずに出力され、雑音
（受信帯域内の雑音）は大きく減衰される。この結果、
第２の増幅回路２から出力端子５へも、大きな信号と微
少な雑音しか出力されないこととなる。また、本実施例
において第１のフィルタ３の送信帯域の損失は第１の増
幅回路１の増幅率の向上で十分カバーできるものであ
り、むしろ第２の増幅回路２の後ろにつながるフィルタ
の雑音の減衰量の緩和にともなう送信帯域の損失の減少
によって、第２の増幅回路２の出力電力を小さくできる
ので、増幅器の効率が向上する。本実施例のような増幅
器を無線通信機の送信側の増幅器に用いれば、消費電力
を削減することが可能となる。
【００１０】図３は本発明の一構成例を示す断面図であ
る。図３において、１０，１１は第１および第２の増幅
回路１および２をそれぞれ構成する第１および第２のト
ランジスタである。１４ａから１４ｃは電極パターン
で、誘電体１３の内部に形成され、その上、下はアース
電極１２ａ，１２ｂで挟まれている。アース電極１２ａ
の上部には誘電体１５ａが積層され、さらにその上部に
電極パターンを形成し、第１および第２のトランジスタ
１０，１１を実装して第１および第２の増幅回路が構成
されている。また、アース電極１２ｂの下部には誘電体
１５ｂが積層され、さらにその下部に電極パターンを形
成し、端子電極を構成している。１６ａ，１６ｂは電極
パターン１４ａもしくは１４ｃの一部と誘電体１３を介
して対向した電極パターンであり、１７ａ，１７ｂは電
極パターン１６ａ，１６ｂとそれぞれ誘電体１５ａを介
して対向した電極パターンである。電極パターン１７ａ
は第１のトランジスタ１０の出力端子と接続され、電極
パターン１７ｂは第２のトランジスタ１１の入力端子と
接続されている。１９はスルーホールであり、第１およ
び第２のトランジスタ１０および１１の接地端子とアー
ス電極１２ａ，１２ｂに接続されている。
る。図３において、１０，１１は第１および第２の増幅
回路１および２をそれぞれ構成する第１および第２のト
ランジスタである。１４ａから１４ｃは電極パターン
で、誘電体１３の内部に形成され、その上、下はアース
電極１２ａ，１２ｂで挟まれている。アース電極１２ａ
の上部には誘電体１５ａが積層され、さらにその上部に
電極パターンを形成し、第１および第２のトランジスタ
１０，１１を実装して第１および第２の増幅回路が構成
されている。また、アース電極１２ｂの下部には誘電体
１５ｂが積層され、さらにその下部に電極パターンを形
成し、端子電極を構成している。１６ａ，１６ｂは電極
パターン１４ａもしくは１４ｃの一部と誘電体１３を介
して対向した電極パターンであり、１７ａ，１７ｂは電
極パターン１６ａ，１６ｂとそれぞれ誘電体１５ａを介
して対向した電極パターンである。電極パターン１７ａ
は第１のトランジスタ１０の出力端子と接続され、電極
パターン１７ｂは第２のトランジスタ１１の入力端子と
接続されている。１９はスルーホールであり、第１およ
び第２のトランジスタ１０および１１の接地端子とアー
ス電極１２ａ，１２ｂに接続されている。
【００１１】上記構成において、電極パターン１４ａか
ら１４ｃと誘電体１３とアース電極１２ａ，１２ｂで図
２に示したような第１のフィルタ３が構成され、対向し
たパターン電極１４ａ，１６ａ，１７ａの間にできる容
量で第１のトランジスタ１０の出力端子と第１のフィル
タ３が接続される。また、同様に対向したパターン電極
１４ｂ，１６ｂ，１７ｂの間にできる容量で第２のトラ
ンジスタ１１の入力端子と第１のフィルタ３が接続され
る。以上のようにして、図１に示した回路ブロックを構
成することができ、本実施例のようにフィルタを積層構
造とすることにより小型化をはかることができる。ま
た、第１および第２のトランジスタ１０，１１の接地端
子をスルーホール１９でアース電極１２ａ，１２ｂに接
地することにより、放熱をよくすることができる。ま
た、誘電体１３にはフィルタを小型にするために比誘電
率１０以上の誘電体を用い、誘電体１５ａ，１５ｂには
回路を構成しやすい比誘電率１０以下の材料を用いるの
が好ましい。また、本実施例の構成をグリーンシートを
用いた積層で、一括焼成して形成する場合には、誘電体
１５ａ，１５ｂは同一材料で同じ厚みとした方が反りな
く焼成できる。
ら１４ｃと誘電体１３とアース電極１２ａ，１２ｂで図
２に示したような第１のフィルタ３が構成され、対向し
たパターン電極１４ａ，１６ａ，１７ａの間にできる容
量で第１のトランジスタ１０の出力端子と第１のフィル
タ３が接続される。また、同様に対向したパターン電極
１４ｂ，１６ｂ，１７ｂの間にできる容量で第２のトラ
ンジスタ１１の入力端子と第１のフィルタ３が接続され
る。以上のようにして、図１に示した回路ブロックを構
成することができ、本実施例のようにフィルタを積層構
造とすることにより小型化をはかることができる。ま
た、第１および第２のトランジスタ１０，１１の接地端
子をスルーホール１９でアース電極１２ａ，１２ｂに接
地することにより、放熱をよくすることができる。ま
た、誘電体１３にはフィルタを小型にするために比誘電
率１０以上の誘電体を用い、誘電体１５ａ，１５ｂには
回路を構成しやすい比誘電率１０以下の材料を用いるの
が好ましい。また、本実施例の構成をグリーンシートを
用いた積層で、一括焼成して形成する場合には、誘電体
１５ａ，１５ｂは同一材料で同じ厚みとした方が反りな
く焼成できる。
【００１２】図４は本発明の他の構成例を示す断面図で
ある。図４において２０ａ，２０ｂは誘電体１５ａの一
部を貫通した凹部である。そして、この凹部２０ａ，２
０ｂの内部に第１および第２のトランジスタ１０，１１
をそれぞれ実装し、第１および第２のトランジスタ１
０，１１の接地端子をアース電極１２ａに直接接続する
ことにより放熱をさらによくしている。
ある。図４において２０ａ，２０ｂは誘電体１５ａの一
部を貫通した凹部である。そして、この凹部２０ａ，２
０ｂの内部に第１および第２のトランジスタ１０，１１
をそれぞれ実装し、第１および第２のトランジスタ１
０，１１の接地端子をアース電極１２ａに直接接続する
ことにより放熱をさらによくしている。
【００１３】なお、図３および図４において電極パター
ン１４ａ，１６ａ，１７ａのどちらかの間をビアホール
で接続して、他方の間だけを容量としても同様の効果が
得られる。同様に、図３および図４において電極パター
ン１４ｂ，１６ｂ，１７ｂのどちらかの間をビアホール
で接続して、他方の間だけを容量としてもよい。
ン１４ａ，１６ａ，１７ａのどちらかの間をビアホール
で接続して、他方の間だけを容量としても同様の効果が
得られる。同様に、図３および図４において電極パター
ン１４ｂ，１６ｂ，１７ｂのどちらかの間をビアホール
で接続して、他方の間だけを容量としてもよい。
【００１４】図５は図１における第１のフィルタ３の入
出力インピーダンスを示す図である。図５において２１
は第１もしくは第２のトランジスタ１０もしくは１１の
入出力インピーダンスの領域であり、２２は第１のフィ
ルタ３の入出力インピーダンスの領域である。通信機の
送信側の増幅器に用いられるトランジスタは大電力を出
力するためその入出力インピーダンスは図５に示したよ
うに低インピーダンスとなっている。そこで、本発明に
おいて用いる第１のフィルタ３の入出力インピーダンス
は５０Ωではなく、接続される第１もしくは第２のトラ
ンジスタ１０もしくは１１の出力インピーダンスもしく
は入力インピーダンスの実部の１／２から２倍の間のイ
ンピーダンスとし、第１および第２のトランジスタ１
０，１１と第１のフィルタ３を直接接続することによ
り、通常整合回路に用いられるコイルやコンデンサの損
失をなくし、効率をよくする。すなわち、第１および第
２のトランジスタ１０，１１の入出力インピーダンスが
図５の領域２１にある場合、第１のフィルタの入出力イ
ンピーダンスを図５の領域２２にすればよい。また、図
３および図４に示したような構成で第１のフィルタ３を
構成し、第１および第２のトランジスタ１０，１１と接
続する場合には対向する電極パターン１４，１６，１７
の対向面積によっては第１のフィルタ３の入出力インピ
ーダンスを第１および第２のトランジスタ１０，１１の
複素共役とすることもできる。また、第１のフィルタ３
の入出力インピーダンスはそれぞれ接続されるインピー
ダンスに対応して独立に設定することができる。
出力インピーダンスを示す図である。図５において２１
は第１もしくは第２のトランジスタ１０もしくは１１の
入出力インピーダンスの領域であり、２２は第１のフィ
ルタ３の入出力インピーダンスの領域である。通信機の
送信側の増幅器に用いられるトランジスタは大電力を出
力するためその入出力インピーダンスは図５に示したよ
うに低インピーダンスとなっている。そこで、本発明に
おいて用いる第１のフィルタ３の入出力インピーダンス
は５０Ωではなく、接続される第１もしくは第２のトラ
ンジスタ１０もしくは１１の出力インピーダンスもしく
は入力インピーダンスの実部の１／２から２倍の間のイ
ンピーダンスとし、第１および第２のトランジスタ１
０，１１と第１のフィルタ３を直接接続することによ
り、通常整合回路に用いられるコイルやコンデンサの損
失をなくし、効率をよくする。すなわち、第１および第
２のトランジスタ１０，１１の入出力インピーダンスが
図５の領域２１にある場合、第１のフィルタの入出力イ
ンピーダンスを図５の領域２２にすればよい。また、図
３および図４に示したような構成で第１のフィルタ３を
構成し、第１および第２のトランジスタ１０，１１と接
続する場合には対向する電極パターン１４，１６，１７
の対向面積によっては第１のフィルタ３の入出力インピ
ーダンスを第１および第２のトランジスタ１０，１１の
複素共役とすることもできる。また、第１のフィルタ３
の入出力インピーダンスはそれぞれ接続されるインピー
ダンスに対応して独立に設定することができる。
【００１５】図６は本発明の他の実施例の回路ブロック
を示す図であり、図７はその構成を示す図である。
を示す図であり、図７はその構成を示す図である。
【００１６】図６において、２３は第２の増幅回路２の
出力と出力端子５の間に接続された第２のフィルタであ
る。また、図７において２４および２５は電極パターン
で図２および図３において誘電体１３の内部に形成され
ている電極パターンである。２６はアース電極１２ａと
１２ｂに接続されたスルーホールである。
出力と出力端子５の間に接続された第２のフィルタであ
る。また、図７において２４および２５は電極パターン
で図２および図３において誘電体１３の内部に形成され
ている電極パターンである。２６はアース電極１２ａと
１２ｂに接続されたスルーホールである。
【００１７】上記の構成において、第２のフィルタ２３
は第２の増幅回路２から出力される希望信号はほとんど
減衰させず雑音を減衰させ、その入力インピーダンスは
第２のトランジスタ１１の出力インピーダンスの実部の
１／２から２倍の間に設定されているので第２のトラン
ジスタ１１に直接接続することができる。その結果、第
２の増幅回路２の効率を向上させることができる。ま
た、第１および第２のフィルタ３，２３を図７のように
積層構造の同一平面に電極パターン２４と２５を形成し
たストリップラインで構成した場合、その間にアース電
極１２ａ，１２ｂに接続されたスルーホールを形成する
ことにより電極パターン２４と２５の結合を防ぐことが
できる。この際、スルーホール２６の間隔を電極パター
ン２４，２５のもっとも短い線路の長さよりも短くする
ことにより、結合を大きく防ぐことができる。また、電
極パターン２４と２５を図７のように直角に配置するこ
とにより電極パターン２４と２５の結合をさらに防ぐこ
とができる。
は第２の増幅回路２から出力される希望信号はほとんど
減衰させず雑音を減衰させ、その入力インピーダンスは
第２のトランジスタ１１の出力インピーダンスの実部の
１／２から２倍の間に設定されているので第２のトラン
ジスタ１１に直接接続することができる。その結果、第
２の増幅回路２の効率を向上させることができる。ま
た、第１および第２のフィルタ３，２３を図７のように
積層構造の同一平面に電極パターン２４と２５を形成し
たストリップラインで構成した場合、その間にアース電
極１２ａ，１２ｂに接続されたスルーホールを形成する
ことにより電極パターン２４と２５の結合を防ぐことが
できる。この際、スルーホール２６の間隔を電極パター
ン２４，２５のもっとも短い線路の長さよりも短くする
ことにより、結合を大きく防ぐことができる。また、電
極パターン２４と２５を図７のように直角に配置するこ
とにより電極パターン２４と２５の結合をさらに防ぐこ
とができる。
【００１８】なお、第１および第２のフィルタ３，２３
の特性は図２に示したような通信機の送信帯域を通過さ
せ、受信帯域を減衰させる帯域通過フィルタの他に、図
８に示すような受信帯域を減衰させる帯域阻止フィルタ
などを用いることができる。
の特性は図２に示したような通信機の送信帯域を通過さ
せ、受信帯域を減衰させる帯域通過フィルタの他に、図
８に示すような受信帯域を減衰させる帯域阻止フィルタ
などを用いることができる。
【００１９】また、平行した２本の伝送線路を用いた方
向性結合器を積層構造で一体構成し、増幅器の所望の箇
所から電力を取り出す構成にすれば、電力制御用のモニ
ターとして利用できる機能を付加することもできる。
向性結合器を積層構造で一体構成し、増幅器の所望の箇
所から電力を取り出す構成にすれば、電力制御用のモニ
ターとして利用できる機能を付加することもできる。
【００２０】
【発明の効果】以上のように本発明は、第１のトランジ
スタで構成された第１の増幅回路の出力部に第１のトラ
ンジスタの出力インピーダンスの実部の１／２から２倍
の間の入力インピーダンスを持つ第１のフィルタを接続
し、第１のフィルタの出力部に第２のトランジスタで構
成された第２の増幅回路の入力部が接続され、第１のフ
ィルタの出力インピーダンスは第２のトランジスタの入
力インピーダンスの実部の１／２から２倍の間に設定さ
れ、第２の増幅回路の出力部に第２のトランジスタの出
力インピーダンスの実部の１／２から２倍の間の入力イ
ンピーダンスを持つ第２のフィルタを接続し、前記第１
および第２のフィルタそれぞれの入力インピーダンスと
出力インピーダンスが異なる増幅器としたものである。
スタで構成された第１の増幅回路の出力部に第１のトラ
ンジスタの出力インピーダンスの実部の１／２から２倍
の間の入力インピーダンスを持つ第１のフィルタを接続
し、第１のフィルタの出力部に第２のトランジスタで構
成された第２の増幅回路の入力部が接続され、第１のフ
ィルタの出力インピーダンスは第２のトランジスタの入
力インピーダンスの実部の１／２から２倍の間に設定さ
れ、第２の増幅回路の出力部に第２のトランジスタの出
力インピーダンスの実部の１／２から２倍の間の入力イ
ンピーダンスを持つ第２のフィルタを接続し、前記第１
および第２のフィルタそれぞれの入力インピーダンスと
出力インピーダンスが異なる増幅器としたものである。
【００２１】以上の構成にすることにより、第１の増幅
回路から出力された希望信号は第１のフィルタでほとん
ど減衰せずに第２の増幅回路に入力されるが、第１の増
幅回路から出力された雑音は第１のフィルタで減衰して
第２の増幅回路に入力される。したがって、第２の増幅
回路からは微少な雑音しか出力されないのである。
回路から出力された希望信号は第１のフィルタでほとん
ど減衰せずに第２の増幅回路に入力されるが、第１の増
幅回路から出力された雑音は第１のフィルタで減衰して
第２の増幅回路に入力される。したがって、第２の増幅
回路からは微少な雑音しか出力されないのである。
【図１】本発明の一実施例の回路ブロック図
【図２】本発明のフィルタの特性図
【図３】本発明の一構成例を示す断面図
【図４】本発明の他の構成例を示す断面図
【図５】本発明のフィルタのインピーダンスを示す図
【図６】本発明の他の実施例の回路ブロック図
【図７】図６のフィルタの一つのパターン図
【図８】本発明の他のフィルタの特性図
１ 第１の増幅回路
２ 第２の増幅回路
３ 第１のフィルタ
１０ 第１のトランジスタ
１１ 第２のトランジスタ
１３ 誘電体
１４ 電極パターン
１５ 誘電体
２０ 凹部
２１ トランジスタの入出力インピーダンスの領域
２２ フィルタの入出力インピーダンスの領域
２３ 第２のフィルタ
２４ 電極パターン
２５ 電極パターン
２６ スルーホール
フロントページの続き
(72)発明者 藤橋 芳邦
大阪府門真市大字門真1006番地 松下電
器産業株式会社内
(56)参考文献 特開 平４−27205（ＪＰ，Ａ)
特開 昭57−73511（ＪＰ，Ａ)
特開 平５−136644（ＪＰ，Ａ)
実開 昭62−32618（ＪＰ，Ｕ)
実開 平７−25625（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 1/00 - 3/72
Claims (14)
- 【請求項１】 第１のトランジスタで構成された第１の
増幅回路の出力部に第１のトランジスタの出力インピー
ダンスの実部の１／２から２倍の間の入力インピーダン
スを持つ第１のフィルタを接続し、第１のフィルタの出
力部に第２のトランジスタで構成された第２の増幅回路
の入力部が接続され、第１のフィルタの出力インピーダ
ンスは第２のトランジスタの入力インピーダンスの実部
の１／２から２倍の間に設定され、第２の増幅回路の出
力部に第２のトランジスタの出力インピーダンスの実部
の１／２から２倍の間の入力インピーダンスを持つ第２
のフィルタを接続し、前記第１および第２のフィルタそ
れぞれの入力インピーダンスと出力インピーダンスが異
なる増幅器。 - 【請求項２】 フィルタは、上、下をアース電極で挟ま
れた誘電体内部に電極パターンを設けて形成した請求項
１に記載の増幅器。 - 【請求項３】 フィルタは、上、下をアース電極で挟ま
れた比誘電率１０以上の誘電体内部に電極パターンを設
けて形成し、前記上側のアース電極の上部に比誘電率１
０以下の誘電体材料を介して電極パターンを形成し第１
および第２の増幅回路を実装した請求項１に記載の増幅
器。 - 【請求項４】 フィルタは、上、下をアース電極で挟ま
れた比誘電率１０以上の誘電体内部に電極パターンを設
けて形成し、前記上側のアース電極の上部に比誘電率１
０以下の誘電体材料を介して電極パターンを形成し、第
１および第２の増幅回路を実装するとともに、前記下側
のアース電極の下部に前記比誘電率１０以下の誘電体材
料を介して端子電極の一部を設けた請求項１に記載の増
幅器。 - 【請求項５】 フィルタと増幅回路を誘電体材料を介し
て対向設置した電極間の容量で接続した請求項２に記載
の増幅器。 - 【請求項６】 誘電体表面に凹部を設け、この凹部に第
１および第２のトランジスタを設置した請求項２に記載
の増幅器。 - 【請求項７】 第１および第２のトランジスタの接地端
子を接続する電極パターンをスルーホールで上側および
下側のアース電極に接続した請求項２に記載の増幅器。 - 【請求項８】 比誘電率１０以上の誘電体内部もしくは
比誘電率１０以下の誘電体表面に方向性結合器を電極パ
ターンで構成した請求項２に記載の増幅器。 - 【請求項９】 第１のフィルタと第２のフィルタの間に
上側のアース電極と下側のアース電極に接続された複数
のスルーホールもしくはビアホールを形成した請求項１
に記載の増幅器。 - 【請求項１０】 第１のフィルタと第２のフィルタをス
トリップライン構成とし、第１のフィルタのストリップ
ラインと第２のフィルタのストリップラインの向きを直
角とした請求項１に記載の増幅器。 - 【請求項１１】 フィルタを帯域通過フィルタとし、通
信機の送信帯域を前記帯域通過フィルタの通過帯域と
し、通信機の受信帯域を前記帯域通過フィルタの減衰帯
域とした請求項１に記載の増幅器。 - 【請求項１２】 フィルタを帯域阻止フィルタとし、通
信機の受信帯域を前記帯域阻止フィルタの阻止帯域とし
た請求項１に記載の増幅器。 - 【請求項１３】 上、下のアース電極の上側と下側の比
誘電率１０以下の誘電体材料を同一の材料とし、かつ同
じ厚みとした請求項２に記載の増幅器。 - 【請求項１４】 上、下のアース電極に接続されたスル
ーホールもしくはビアホールの間隔を第１および第２の
フィルタのストリップラインの線路の長さよりも短くし
た請求項８に記載の増幅器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14327595A JP3438414B2 (ja) | 1995-06-09 | 1995-06-09 | 増幅回路 |
| US08/973,600 US6144260A (en) | 1995-06-09 | 1996-06-07 | Amplifier |
| CN96194670A CN1077354C (zh) | 1995-06-09 | 1996-06-07 | 放大器 |
| PCT/JP1996/001564 WO1996042134A1 (fr) | 1995-06-09 | 1996-06-07 | Amplificateur |
| KR1019970709141A KR100534159B1 (ko) | 1995-06-09 | 1996-06-07 | 증폭기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14327595A JP3438414B2 (ja) | 1995-06-09 | 1995-06-09 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08335831A JPH08335831A (ja) | 1996-12-17 |
| JP3438414B2 true JP3438414B2 (ja) | 2003-08-18 |
Family
ID=15334964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14327595A Expired - Fee Related JP3438414B2 (ja) | 1995-06-09 | 1995-06-09 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3438414B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4304417B2 (ja) * | 2000-03-15 | 2009-07-29 | 日立金属株式会社 | 高周波複合部品及びこれを用いた無線通信装置 |
| US6930552B2 (en) | 2001-02-22 | 2005-08-16 | Niigata Seimitsu Co., Ltd. | FET band amplifier |
| WO2015001828A1 (ja) | 2013-07-01 | 2015-01-08 | 株式会社村田製作所 | フロントエンド回路 |
| WO2015045538A1 (ja) * | 2013-09-26 | 2015-04-02 | 株式会社村田製作所 | 高周波パワーアンプ、高周波フロントエンド回路、無線通信装置 |
-
1995
- 1995-06-09 JP JP14327595A patent/JP3438414B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08335831A (ja) | 1996-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100462698B1 (ko) | 적층 필터 | |
| US7116188B2 (en) | Laminated dielectric filter, and antenna duplexer and communication equipment using the same | |
| US7256663B2 (en) | Balun device, balance filter device, and wireless communication apparatus | |
| US7868718B2 (en) | Balanced filter device | |
| US6903631B2 (en) | SAW filter and electronic device including SAW filter | |
| JP3289643B2 (ja) | 方向性結合器 | |
| KR100396607B1 (ko) | 통과대역 평탄도 보상회로 | |
| KR20060111850A (ko) | 밴드패스 필터, 고주파 모듈 및 무선통신기기 | |
| KR20090016484A (ko) | 대역 통과 필터 및 그것을 이용한 고주파 모듈 및 그것들을 이용한 무선 통신 기기 | |
| US6492886B1 (en) | Laminated filter, duplexer, and mobile communication apparatus using the same | |
| JP3438414B2 (ja) | 増幅回路 | |
| JP5814895B2 (ja) | 方向性結合回路装置 | |
| KR100534159B1 (ko) | 증폭기 | |
| US20070188273A1 (en) | Resonant circuit, filter circuit, and multilayered substrate | |
| JP2000124705A (ja) | ２帯域フィルタ | |
| JP3823409B2 (ja) | 積層フィルタ | |
| KR100550878B1 (ko) | 적층형 유전체 필터 | |
| JP3549831B2 (ja) | 積層ノッチフィルタおよびそれを用いた携帯電話機 | |
| KR100550879B1 (ko) | 적층형 유전체 필터 | |
| JPH09246806A (ja) | 積層フィルタ | |
| JPH11127005A (ja) | 積層型方向性結合器 | |
| JPH10209708A (ja) | 積層型バンドパスフィルタ | |
| JPH07263916A (ja) | 誘電体共振器を含む信号処理装置 | |
| JPH10126103A (ja) | 積層型誘電体フィルタ | |
| JPH0823208A (ja) | 誘電体共振器を使用したバンドパスフィルタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080613 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |