JPH08335831A - 増幅器 - Google Patents

増幅器

Info

Publication number
JPH08335831A
JPH08335831A JP7143275A JP14327595A JPH08335831A JP H08335831 A JPH08335831 A JP H08335831A JP 7143275 A JP7143275 A JP 7143275A JP 14327595 A JP14327595 A JP 14327595A JP H08335831 A JPH08335831 A JP H08335831A
Authority
JP
Japan
Prior art keywords
filter
amplifier
band
electrode
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7143275A
Other languages
English (en)
Other versions
JP3438414B2 (ja
Inventor
Koji Hashimoto
興二 橋本
Hiroshi Takahashi
広志 高橋
Kazuhiro Hachiman
和宏 八幡
Yoshikuni Fujihashi
芳邦 藤橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14327595A priority Critical patent/JP3438414B2/ja
Priority to KR1019970709141A priority patent/KR100534159B1/ko
Priority to CN96194670A priority patent/CN1077354C/zh
Priority to US08/973,600 priority patent/US6144260A/en
Priority to PCT/JP1996/001564 priority patent/WO1996042134A1/ja
Publication of JPH08335831A publication Critical patent/JPH08335831A/ja
Application granted granted Critical
Publication of JP3438414B2 publication Critical patent/JP3438414B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】 【目的】 本発明は増幅器に関するもので、出力部の雑
音を小さくするようにする。 【構成】 第1のトランジスタ10で構成された第1の
増幅回路1と第2のトランジスタ11で構成された第2
の増幅回路2を備え、前記第1の増幅回路1の出力部と
前記第2の増幅回路2の入力部の間には所望の通過帯域
と所望の減衰帯域を有する第1のフィルタ3を接続し
た。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は無線通信機器などの送信
部に使用する増幅器に関するものである。
【0002】
【従来の技術】従来のこの種増幅器では希望信号と同時
に雑音についても増幅し、出力していた。
【0003】
【発明が解決しようとする課題】上記構成において問題
となるのは増幅器で増幅された雑音および追加された雑
音を増幅器の後に接続されるフィルタだけで減衰させな
ければならないと言うことであった。このために、増幅
器の後に接続されるフィルタには多大な減衰特性が要求
され、共振器を多く使用した大きなフィルタが必要であ
った。また、この結果、増幅器の後に接続されるフィル
タの通過帯域の損失が増え、増幅器からはより大きな電
力を出力しなければならず、増幅器の効率向上の妨げと
なっていた。
【0004】そこで本発明は、増幅器から出力する雑音
を小さくし、後ろに接続するフィルタの減衰特性を緩和
し、同時に増幅器の効率を向上させることを目的とす
る。
【0005】
【課題を解決するための手段】そしてこの目的を達成す
るために本発明は第1の増幅回路の出力部と第2の増幅
回路の入力部の間に第1のフィルタを接続することによ
り増幅器を構成したものである。
【0006】
【作用】以上の構成とすると、第1の増幅回路から出力
された希望信号は第1のフィルタでほとんど減衰せずに
第2の増幅回路に入力されるが、第1の増幅回路から出
力された雑音は第1のフィルタで減衰して第2の増幅回
路に入力される。したがって、第2の増幅回路からは微
少な雑音しか出力されないのである。
【0007】
【実施例】図1は本発明の一実施例の回路ブロックを示
す。
【0008】図1において、1は第1の増幅回路で、そ
の出力には第1のフィルタ3が接続され、さらに第1の
フィルタ3の出力には第2の増幅回路2が接続されてい
る。第1の増幅回路1および第2の増幅回路2には電源
端子6が接続され、第1の増幅回路1の入力には入力端
子4が、第2の増幅回路2の出力には出力端子5が接続
されている。
【0009】上記構成において、入力端子4から入力さ
れた信号は第1の増幅回路1で増幅され、第1のフィル
タ3に入力される。また、同時に入力端子4から入力さ
れた雑音も第1の増幅回路1で増幅され、第1のフィル
タ3に入力される。さらに、第1の増幅回路1の内部で
発生した雑音も第1のフィルタ3に入力される。つま
り、第1の増幅回路1からはレベルの高い雑音が出力さ
れることになる。しかし、第1のフィルタ3が図2に示
すような帯域通過フィルタであれば、第1のフィルタ3
の出力からは第1の増幅回路1で増幅された信号(送信
帯域内にある)はほとんど減衰せずに出力され、雑音
(受信帯域内の雑音)は大きく減衰される。この結果、
第2の増幅回路2から出力端子5へも、大きな信号と微
少な雑音しか出力されないこととなる。また、本実施例
において第1のフィルタ3の送信帯域の損失は第1の増
幅回路1の増幅率の向上で十分カバーできるものであ
り、むしろ第2の増幅回路2の後ろにつながるフィルタ
の雑音の減衰量の緩和にともなう送信帯域の損失の減少
によって、第2の増幅回路2の出力電力を小さくできる
ので、増幅器の効率が向上する。本実施例のような増幅
器を無線通信機の送信側の増幅器に用いれば、消費電力
を削減することが可能となる。
【0010】図3は本発明の一構成例を示す断面図であ
る。図3において、10,11は第1および第2の増幅
回路1および2をそれぞれ構成する第1および第2のト
ランジスタである。14aから14cは電極パターン
で、誘電体13の内部に形成され、その上、下はアース
電極12a,12bで挟まれている。アース電極12a
の上部には誘電体15aが積層され、さらにその上部に
電極パターンを形成し、第1および第2のトランジスタ
10,11を実装して第1および第2の増幅回路が構成
されている。また、アース電極12bの下部には誘電体
15bが積層され、さらにその下部に電極パターンを形
成し、端子電極を構成している。16a,16bは電極
パターン14aもしくは14cの一部と誘電体13を介
して対向した電極パターンであり、17a,17bは電
極パターン16a,16bとそれぞれ誘電体15aを介
して対向した電極パターンである。電極パターン17a
は第1のトランジスタ10の出力端子と接続され、電極
パターン17bは第2のトランジスタ11の入力端子と
接続されている。19はスルーホールであり、第1およ
び第2のトランジスタ10および11の接地端子とアー
ス電極12a,12bに接続されている。
【0011】上記構成において、電極パターン14aか
ら14cと誘電体13とアース電極12a,12bで図
2に示したような第1のフィルタ3が構成され、対向し
たパターン電極14a,16a,17aの間にできる容
量で第1のトランジスタ10の出力端子と第1のフィル
タ3が接続される。また、同様に対向したパターン電極
14b,16b,17bの間にできる容量で第2のトラ
ンジスタ11の入力端子と第1のフィルタ3が接続され
る。以上のようにして、図1に示した回路ブロックを構
成することができ、本実施例のようにフィルタを積層構
造とすることにより小型化をはかることができる。ま
た、第1および第2のトランジスタ10,11の接地端
子をスルーホール19でアース電極12a,12bに接
地することにより、放熱をよくすることができる。ま
た、誘電体13にはフィルタを小型にするために比誘電
率10以上の誘電体を用い、誘電体15a,15bには
回路を構成しやすい比誘電率10以下の材料を用いるの
が好ましい。また、本実施例の構成をグリーンシートを
用いた積層で、一括焼成して形成する場合には、誘電体
15a,15bは同一材料で同じ厚みとした方が反りな
く焼成できる。
【0012】図4は本発明の他の構成例を示す断面図で
ある。図4において20a,20bは誘電体15aの一
部を貫通した凹部である。そして、この凹部20a,2
0bの内部に第1および第2のトランジスタ10,11
をそれぞれ実装し、第1および第2のトランジスタ1
0,11の接地端子をアース電極12aに直接接続する
ことにより放熱をさらによくしている。
【0013】なお、図3および図4において電極パター
ン14a,16a,17aのどちらかの間をビアホール
で接続して、他方の間だけを容量としても同様の効果が
得られる。同様に、図3および図4において電極パター
ン14b,16b,17bのどちらかの間をビアホール
で接続して、他方の間だけを容量としてもよい。
【0014】図5は図1における第1のフィルタ3の入
出力インピーダンスを示す図である。
【0015】図5において21は第1もしくは第2のト
ランジスタ10もしくは11の入出力インピーダンスの
領域であり、22は第1のフィルタ3の入出力インピー
ダンスの領域である。通信機の送信側の増幅器に用いら
れるトランジスタは大電力を出力するためその入出力イ
ンピーダンスは図5に示したように低インピーダンスと
なっている。そこで、本発明において用いる第1のフィ
ルタ3の入出力インピーダンスは50Ωではなく、接続
される第1もしくは第2のトランジスタ10もしくは1
1の出力インピーダンスもしくは入力インピーダンスの
実部の1/2から2倍の間のインピーダンスとし、第1
および第2のトランジスタ10,11と第1のフィルタ
3を直接接続することにより、通常整合回路に用いられ
るコイルやコンデンサの損失をなくし、効率をよくす
る。すなわち、第1および第2のトランジスタ10,1
1の入出力インピーダンスが図5の領域21にある場
合、第1のフィルタの入出力インピーダンスを図5の領
域22にすればよい。また、図3および図4に示したよ
うな構成で第1のフィルタ3を構成し、第1および第2
のトランジスタ10,11と接続する場合には対向する
電極パターン14,16,17の対向面積によっては第
1のフィルタ3の入出力インピーダンスを第1および第
2のトランジスタ10,11の複素共役とすることもで
きる。また、第1のフィルタ3の入出力インピーダンス
はそれぞれ接続されるインピーダンスに対応して独立に
設定することができる。
【0016】図6は本発明の他の実施例の回路ブロック
を示す図であり、図7はその構成を示す図である。
【0017】図6において、23は第2の増幅回路2の
出力と出力端子5の間に接続された第2のフィルタであ
る。また、図7において24および25は電極パターン
で図2および図3において誘電体13の内部に形成され
ている電極パターンである。26はアース電極12aと
12bに接続されたスルーホールである。
【0018】上記の構成において、第2のフィルタ23
は第2の増幅回路2から出力される希望信号はほとんど
減衰させず雑音を減衰させ、その入力インピーダンスは
第2のトランジスタ11の出力インピーダンスの実部の
1/2から2倍の間に設定されているので第2のトラン
ジスタ11に直接接続することができる。その結果、第
2の増幅回路2の効率を向上させることができる。ま
た、第1および第2のフィルタ3,23を図7のように
積層構造の同一平面に電極パターン24と25を形成し
たストリップラインで構成した場合、その間にアース電
極12a,12bに接続されたスルーホールを形成する
ことにより電極パターン24と25の結合を防ぐことが
できる。この際、スルーホール26の間隔を電極パター
ン24,25のもっとも短い線路の長さよりも短くする
ことにより、結合を大きく防ぐことができる。また、電
極パターン24と25を図7のように直角に配置するこ
とにより電極パターン24と25の結合をさらに防ぐこ
とができる。
【0019】なお、第1および第2のフィルタ3,23
の特性は図2に示したような通信機の送信帯域を通過さ
せ、受信帯域を減衰させる帯域通過フィルタの他に、図
8に示すような受信帯域を減衰させる帯域阻止フィルタ
などを用いることができる。
【0020】また、平行した2本の伝送線路を用いた方
向性結合器を積層構造で一体構成し、増幅器の所望の箇
所から電力を取り出す構成にすれば、電力制御用のモニ
ターとして利用できる機能を付加することもできる。
【0021】
【発明の効果】以上のように本発明は、増幅器の第1の
増幅回路の出力部と第2の増幅回路の入力部の間に第1
のフィルタを接続したものである。そして、以上の構成
とすると、第1の増幅回路から出力された希望信号は第
1のフィルタでほとんど減衰せずに第2の増幅回路に入
力されるが、第1の増幅回路から出力された雑音は第1
のフィルタで減衰して第2の増幅回路に入力される。し
たがって、第2の増幅回路からは微少な雑音しか出力さ
れないのである。
【図面の簡単な説明】
【図1】本発明の一実施例の回路ブロック図
【図2】本発明のフィルタの特性図
【図3】本発明の一構成例を示す断面図
【図4】本発明の他の構成例を示す断面図
【図5】本発明のフィルタのインピーダンスを示す図
【図6】本発明の他の実施例の回路ブロック図
【図7】図6のフィルタの一つのパターン図
【図8】本発明の他のフィルタの特性図
【符号の説明】
1 第1の増幅回路 2 第2の増幅回路 3 第1のフィルタ 10 第1のトランジスタ 11 第2のトランジスタ 13 誘電体 14 電極パターン 15 誘電体 20 凹部 21 トランジスタの入出力インピーダンスの領域 22 フィルタの入出力インピーダンスの領域 23 第2のフィルタ 24 電極パターン 25 電極パターン 26 スルーホール
フロントページの続き (72)発明者 藤橋 芳邦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (19)

    【特許請求の範囲】
  1. 【請求項1】 第1のトランジスタで構成された第1の
    増幅回路の出力部と、第2のトランジスタで構成された
    第2の増幅回路の入力部との間に、所望の通過帯域と所
    望の減衰帯域を有する第1のフィルタを接続した増幅
    器。
  2. 【請求項2】 第2の増幅回路の出力部に所望の通過帯
    域と所望の減衰帯域を有する第2のフィルタを接続した
    請求項1に記載の増幅器。
  3. 【請求項3】 第1および第2のフィルタそれぞれの入
    力インピーダンスと出力インピーダンスを相違させた請
    求項1または請求項2に記載の増幅器。
  4. 【請求項4】 第1のフィルタの入力インピーダンス
    を、第1のトランジスタの出力インピーダンスの実部の
    1/2から2倍の間に設定した請求項1から請求項3の
    いずれか一つに記載の増幅器。
  5. 【請求項5】 第1のフィルタの出力インピーダンス
    を、第2のトランジスタの入力インピーダンスの実部の
    1/2から2倍の間に設定した請求項1から請求項4の
    いずれか一つに記載の増幅器。
  6. 【請求項6】 第2のフィルタの入力インピーダンス
    を、第2のトランジスタの出力インピーダンスの実部の
    1/2から2倍の間に設定した請求項2から請求項5の
    いずれか一つに記載の増幅器。
  7. 【請求項7】 フィルタは、上、下をアース電極で挟ま
    れた誘電体内部に電極パターンを設けて形成した請求項
    1から請求項6のいずれか一つに記載の増幅器。
  8. 【請求項8】 フィルタは、上、下をアース電極で挟ま
    れた比誘電率10以上の誘電体内部に電極パターンを設
    けて形成し、前記上側のアース電極の上部に比誘電率1
    0以下の誘電体材料を介して電極パターンを形成し第1
    および第2の増幅回路を実装した請求項1から請求項7
    のいずれか一つに記載の増幅器。
  9. 【請求項9】 フィルタは、上、下をアース電極で挟ま
    れた比誘電率10以上の誘電体内部に電極パターンを設
    けて形成し、前記上側のアース電極の上部に比誘電率1
    0以下の誘電体材料を介して電極パターンを形成し、第
    1および第2の増幅回路を実装するとともに、前記下側
    のアース電極の下部に前記比誘電率10以下の誘電体材
    料を介して端子電極の一部を設けた請求項1から請求項
    8のいずれか一つに記載の増幅器。
  10. 【請求項10】 フィルタと増幅回路を誘電体材料を介
    して対向設置した電極間の容量で接続した請求項7から
    請求項9のいずれか一つに記載の増幅器。
  11. 【請求項11】 誘電体表面に凹部を設け、この凹部に
    第1および第2のトランジスタを設置した請求項7から
    請求項10のいずれか一つに記載の増幅器。
  12. 【請求項12】 第1および第2のトランジスタの接地
    端子を接続する電極パターンをスルーホールで上側およ
    び下側のアース電極に接続した請求項7から請求項11
    のいずれか一つに記載の増幅器。
  13. 【請求項13】 比誘電率10以上の誘電体内部もしく
    は比誘電率10以下の誘電体表面に方向性結合器を電極
    パターンで構成した請求項5から請求項10のいずれか
    一つに記載の増幅器。
  14. 【請求項14】 第1のフィルタと第2のフィルタの間
    に上側のアース電極と下側のアース電極に接続された複
    数のスルーホールもしくはビアホールを形成した請求項
    7から請求項13のいずれか一つに記載の増幅器。
  15. 【請求項15】 第1のフィルタと第2のフィルタをス
    トリップライン構成とし、第1のフィルタのストリップ
    ラインと第2のフィルタのストリップラインの向きを直
    角とした請求項2から請求項14のいずれか一つに記載
    の増幅器。
  16. 【請求項16】 フィルタを帯域通過フィルタとし、通
    信機の送信帯域を前記帯域通過フィルタの通過帯域と
    し、通信機の受信帯域を前記帯域通過フィルタの減衰帯
    域とした請求項1から請求項15のいずれか一つに記載
    の増幅器。
  17. 【請求項17】 フィルタを帯域阻止フィルタとし、通
    信機の受信帯域を前記帯域阻止フィルタの阻止帯域とし
    た請求項1から請求項16のいずれか一つに記載の増幅
    器。
  18. 【請求項18】 上、下のアース電極の上側と下側の比
    誘電率10以下の誘電体材料を同一の材料とし、かつ同
    じ厚みとした請求項9から請求項17のいずれか一つに
    記載の増幅器。
  19. 【請求項19】 上、下のアース電極に接続されたスル
    ーホールもしくはビアホールの間隔を第1および第2の
    フィルタのストリップラインの線路の長さよりも短くし
    た請求項14から請求項18のいずれか一つに記載の増
    幅器。
JP14327595A 1995-06-09 1995-06-09 増幅回路 Expired - Fee Related JP3438414B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP14327595A JP3438414B2 (ja) 1995-06-09 1995-06-09 増幅回路
KR1019970709141A KR100534159B1 (ko) 1995-06-09 1996-06-07 증폭기
CN96194670A CN1077354C (zh) 1995-06-09 1996-06-07 放大器
US08/973,600 US6144260A (en) 1995-06-09 1996-06-07 Amplifier
PCT/JP1996/001564 WO1996042134A1 (fr) 1995-06-09 1996-06-07 Amplificateur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14327595A JP3438414B2 (ja) 1995-06-09 1995-06-09 増幅回路

Publications (2)

Publication Number Publication Date
JPH08335831A true JPH08335831A (ja) 1996-12-17
JP3438414B2 JP3438414B2 (ja) 2003-08-18

Family

ID=15334964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14327595A Expired - Fee Related JP3438414B2 (ja) 1995-06-09 1995-06-09 増幅回路

Country Status (1)

Country Link
JP (1) JP3438414B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002067415A1 (fr) * 2001-02-22 2002-08-29 Niigata Seimitsu Co., Ltd. Amplificateur de bande fet
JP2009118537A (ja) * 2000-03-15 2009-05-28 Hitachi Metals Ltd 高周波複合部品及びこれを用いた無線通信装置
WO2015002127A1 (ja) * 2013-07-01 2015-01-08 株式会社村田製作所 電力増幅モジュールおよびフロントエンド回路
WO2015045538A1 (ja) * 2013-09-26 2015-04-02 株式会社村田製作所 高周波パワーアンプ、高周波フロントエンド回路、無線通信装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009118537A (ja) * 2000-03-15 2009-05-28 Hitachi Metals Ltd 高周波複合部品及びこれを用いた無線通信装置
JP4645864B2 (ja) * 2000-03-15 2011-03-09 日立金属株式会社 高周波複合部品及びこれを用いた無線通信装置
JP2010057204A (ja) * 2000-03-15 2010-03-11 Hitachi Metals Ltd 高周波複合部品及びこれを用いた無線通信装置
US6954106B2 (en) 2001-02-22 2005-10-11 Niigata Semitsu Co., Ltd. FET band amplifier
US7046086B2 (en) 2001-02-22 2006-05-16 Niigata Seimitsu Co., Ltd. FET band amplifier
US7049895B2 (en) 2001-02-22 2006-05-23 Niigata Seimitsu Co., Ltd. FET band amplifier
WO2002067415A1 (fr) * 2001-02-22 2002-08-29 Niigata Seimitsu Co., Ltd. Amplificateur de bande fet
US6930552B2 (en) 2001-02-22 2005-08-16 Niigata Seimitsu Co., Ltd. FET band amplifier
WO2002067414A1 (fr) * 2001-02-22 2002-08-29 Niigata Seimitsu Co., Ltd. Amplificateur de bande fet
WO2015002127A1 (ja) * 2013-07-01 2015-01-08 株式会社村田製作所 電力増幅モジュールおよびフロントエンド回路
US10128796B2 (en) 2013-07-01 2018-11-13 Murata Manufacturing Co., Ltd. Power amplification module and front end circuit
WO2015045538A1 (ja) * 2013-09-26 2015-04-02 株式会社村田製作所 高周波パワーアンプ、高周波フロントエンド回路、無線通信装置
JPWO2015045538A1 (ja) * 2013-09-26 2017-03-09 株式会社村田製作所 高周波パワーアンプ、高周波フロントエンド回路、無線通信装置
US9787334B2 (en) 2013-09-26 2017-10-10 Murata Manufacturing Co., Ltd. High frequency power amplifier, high frequency front-end circuit, and radio communication device

Also Published As

Publication number Publication date
JP3438414B2 (ja) 2003-08-18

Similar Documents

Publication Publication Date Title
KR100462698B1 (ko) 적층 필터
US7116188B2 (en) Laminated dielectric filter, and antenna duplexer and communication equipment using the same
US6903631B2 (en) SAW filter and electronic device including SAW filter
KR100972760B1 (ko) 대역 통과 필터 및 그것을 이용한 고주파 모듈 및 그것들을 이용한 무선 통신 기기
KR100396607B1 (ko) 통과대역 평탄도 보상회로
JP3289643B2 (ja) 方向性結合器
KR20060111850A (ko) 밴드패스 필터, 고주파 모듈 및 무선통신기기
US6492886B1 (en) Laminated filter, duplexer, and mobile communication apparatus using the same
US6603372B1 (en) Laminated notch filter and cellular phone using the same
KR100534159B1 (ko) 증폭기
JP3438414B2 (ja) 増幅回路
US7782157B2 (en) Resonant circuit, filter circuit, and multilayered substrate
JPH10209710A (ja) 積層型バンドパスフィルタ
JP2000124705A (ja) 2帯域フィルタ
JP3823409B2 (ja) 積層フィルタ
JP4069457B2 (ja) 積層型方向性結合器
JP3549831B2 (ja) 積層ノッチフィルタおよびそれを用いた携帯電話機
JP3975170B2 (ja) ローパスフィルタ内蔵カプラ
JP2003142973A (ja) フィルタ
KR20050080798A (ko) 적층형 유전체 필터
KR100550879B1 (ko) 적층형 유전체 필터
JP2002135005A (ja) 積層型共用器及びその調整方法
JPH09181538A (ja) 帯域増幅器
JPH10209708A (ja) 積層型バンドパスフィルタ
JPH07263916A (ja) 誘電体共振器を含む信号処理装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080613

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090613

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees