KR101792164B1 - 집적 회로 단일단-차동 증폭기 - Google Patents

집적 회로 단일단-차동 증폭기 Download PDF

Info

Publication number
KR101792164B1
KR101792164B1 KR1020110088833A KR20110088833A KR101792164B1 KR 101792164 B1 KR101792164 B1 KR 101792164B1 KR 1020110088833 A KR1020110088833 A KR 1020110088833A KR 20110088833 A KR20110088833 A KR 20110088833A KR 101792164 B1 KR101792164 B1 KR 101792164B1
Authority
KR
South Korea
Prior art keywords
input
common
circuit
mode
amplifier circuit
Prior art date
Application number
KR1020110088833A
Other languages
English (en)
Other versions
KR20120023578A (ko
Inventor
앤드류 엠. 조단
히르보제 자사
Original Assignee
페어차일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드 세미컨덕터 코포레이션 filed Critical 페어차일드 세미컨덕터 코포레이션
Publication of KR20120023578A publication Critical patent/KR20120023578A/ko
Application granted granted Critical
Publication of KR101792164B1 publication Critical patent/KR101792164B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/10—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

집적 회로, 단일단 차동 증폭기를 위한 장치 및 방법이 제공된다. 일 실시례에서, 증폭기는 단일단 신호를 수신하도록 구성된 제1 입력단을 포함하는 증폭 회로, 제2 입력단, 및 단일단 신호의 증폭된 표현을 제공하도록 구성된 차동 출력단을 포함하는 증폭 회로를 포함할 수 있다. 증폭기는 증폭 회로의 제1 입력단과 제2 입력단 사이의 공통-모드 전압을 밸런싱하도록 구성되는 필터 회로를 포함할 수 있다. 필터 회로는 공통-모드 전압을 수신하기 위하여 구성되는 공통-모드 입력단, 공통-모드 입력단과 증폭 회로의 제1 입력단 사이에 연결된 제1 임피던스 네트워크, 및 공통-모드 입력단과 증폭 회로의 제2 입력단 사이에 연결된 제2 임피던스 네트워크를 포함할 수 있다. 필터 회로는 1 헤르츠(hertz) 미만의 낮은 주파수 폴을 제공할 수 있다.

Description

집적 회로 단일단-차동 증폭기{INTEGRATED CIRCUIT SINGLE ENDED-TO-DIFFERENTIAL AMPLIFIER}
본 발명은 집적 회로에 사용되는 단일단 차동 증폭기(single ended-to-differential amplifier)에 관한 것이다.
일반적으로, 센서 회로는 변환기(transducer)로부터 전기 신호를 수신한다. 그리고 센서 회로는 수신한 신호를 처리를 위해 필요한 레벨로 증폭한다. 몇 센서 회로에서는, 신호는 바이어스(biased) 되고 증폭되어 차동 출력단(differential output)을 제공한다. 신호를 바이어스 하기 위하여 사용되는 공통 모드 전원 공급 장치(common mode power supply)의 노이즈와 같은 전원 공급 장치의 노이즈는 수신된 센서 신호의 증폭 및 수신을 방해할 수 있다. 몇 센서 회로에서는, 관심 있는 특정 주파수를 갖는 신호를 통과시키기 위해 필터가 사용된다. 종래의 필터를 집적 회로 칩 위의 다른 회로 또는 전원 공급 장치의 근처에 또는 조합하여 제공하는 것은 전원 공급 장치 또는 다른 회로에 기인한 왜곡(distortion) 때문에 필터의 신호 처리 품질을 제한할 수 있고, 필터의 저주파 폴 제공 능력 역시 제한할 수 있다.
본 발명은 종래 기술에 비해 비용과 크기를 감소시킴과 동시에 회로의 효율을 증가시킬 수 있는 집적 증폭 회로를 제공하고자 한다.
상기와 같은 과제를 해결하기 위한 본 발명의 집적 회로, 단일단 차동 증폭기를 위한 장치 및 방법은, 일 실시례에서, 증폭기는 단일단 신호(single ended signal)를 수신하도록 구성된 제1 입력단을 포함하는 증폭 회로, 제2 입력단, 및 단일단 신호의 증폭된 표현을 제공하도록 구성된 차동 출력단을 포함하는 증폭 회로를 포함할 수 있다. 증폭기는 증폭 회로의 제1 입력단과 제2 입력단 사이의 공통-모드 전압을 밸런싱하도록 구성되는 필터 회로를 포함할 수 있다. 필터 회로는 공통-모드 전압을 수신하기 위하여 구성되는 공통-모드 입력단, 공통-모드 입력단과 증폭 회로의 제1 입력단 사이에 연결된 제1 임피던스 네트워크, 및 공통-모드 입력단과 증폭 회로의 제2 입력단 사이에 연결된 제2 임피던스 네트워크를 포함할 수 있다. 필터 회로는 1 헤르츠(hertz) 미만의 낮은 주파수 폴을 제공할 수 있다.
특정 실시례에서는, 집적 회로, 하이-임피던스 네트워크가 제공된다. 네트워크는 제1 노드와 제2 노드 사이에 연결된 반-평행 다이오드 쌍을 포함할 수 있다. 반-평행 다이오드 쌍은 P+/NWELL 접합을 포함하는 제1 다이오드 및 N+/PWELL 접합을 포함하는 제2 다이오드를 포함할 수 있다. 일 실시례에서, 제1 다이오드 및 제2 다이오드는 공통 기판을 포함할 수 있다. 일 실시례에서, 집적 회로 네트워크는 아주 작은 회로 기판 면적을 사용하여 극히 높은 임피던스를 제공한다. 일 실시례에서, 하이-임피던스 네트워크는 집적 회로에서 극히 낮은 주파수 폴(예를 들어, 몇 분의 1 헤르츠와 같이 낮은)을 허용할 수 있다.
본 발명에 따른 집적 증폭 회로는 종래 기술에 비해 비용과 크기를 감소시킴과 동시에 회로의 효율을 증가시킬 수 있는 효과를 갖는다.
도면은 일정한 비율에 맞추어 그려지지는 않았고, 유사한 도면 부호는 상이한 도면에서 유사한 요소를 나타낸다. 서로 다른 접미어(suffixes)를 갖는 도면 부호는 유사한 요소의 다른 예를 표현한 것이다. 도면은 일반적으로 여기에서 논의되는 다양한 실시례를 예시 형식으로 도시하며, 그에 한정되지는 않는다.
도 1은 증폭기의 일례를 일반적으로 도시한 것이다.
도 2는 임피던스 밸런싱된 증폭기(impedance balanced amplifier)의 일례를 일반적으로 도시한 것이다.
도 3은 도 1-2의 예시 회로의 주파수와 노이즈 전력(noise power) 간의 관계의 일례를 일반적으로 도시한 것이다.
도 4는 집적 회로, 하이 임피던스 네트워크의 회로도의 일례를 일반적으로 도시한 것이다.
도 5a는 집적 회로, 하이 임피던스 네트워크의 회로도의 일례를 일반적으로 도시한 것이다.
도 5b는 집적 회로, 하이 임피던스 네트워크의 일부의 실리콘 횡단면을 일반적으로 도시한 것이다.
집적 회로가 소형화 됨에 따라, 커패시터와 그 커패시터의 정전 용량(capacitance)을 포함하는 회로와 관련된 수동 소자 역시 소형화 되어야 한다. 커피시터 및 저항과 같은 임피던스 기기는 예를 들어 필터의 폴을 설정하기 위하여 필터 회로에 사용될 수 있다. 필터의 폴은 특정 신호 주파수를 통과시키거나 차단할 수 있는 회로의 능력을 나타내는 지표를 제공한다. 낮은 주파수 폴을 요구하는 회로에 대해서, 집적 회로의 줄어든 정전 용량 레벨은 커패시터를 위한 더 넓은 면적 또는 더 큰 임피던스 기기를 위한 더 넓은 면적을 요구하여 왔다. 본 발명의 발명자들은 아주 작은 칩 면적을 사용하여 매우 높은 임피던스를 제공하는 집적 회로에 사용되는 하이-임피던스 네트워크를 개발하였다. 하이-임피던스 기기는 아주 낮은 주파수 폴을 갖는 온-칩 필터 회로에 사용될 수 있다. 그러한 폴은 몇 분의 1 헤르츠 정도일 수 있다. 하이-임피던스 네트워크의 작은 사이즈는 실질적인 칩 면적을 희생함이 없이 집적 회로에 사용될 수 있다. 다양한 실시례에서, 집적 회로 필터의 공통-모드 전원 공급 장치(common-mode power supply)와 관련된 왜곡(distortion)은 증폭 회로(amplifier circuit)와 집적된 하나 또는 그 이상의 하이-임피던스 네트워크를 사용하여 감소될 수 있다. 몇 실시례에서, 높은 품질, 오프-칩, 공통-모드 공급 장치를 요구하는 증폭 회로는 하나 또는 그 이상의 하이-임피던스 네트워크로 수정되어 특정 실시례에서는 증폭기의 성능을 희생하거나 집적 회로의 크기를 실질적으로 증가시킴이 없이 더 낮은 품질, 온-칩, 공통-모드 공급 장치를 집적 회로 증폭기와 관련하여 허용할 수 있다. 이러한 개선은 더 높은 품질, 오프-칩 공급과 관련하여 비용 및 크기를 감소시킬 수 있다. 몇 실시례에서, 본 발명에 따른 하나 또는 그 이상의 하이-임피던스 네트워크의 집적은 집적 증폭 회로의 전원 공급 차단(power supply rejection)을 향상시켜 종래의 해결책에 비해 비용과 크기를 감소시킴과 동시에 회로의 효율을 증가시킨다.
도 1은 단일단 차동 증폭 회로(single-ended differential amplifier circuit)(100)의 일례를 일반적으로 도시한 것이다. 단일단 차동 증폭 회로(100)는 제1 입력단(106)으로 신호를 수신하여(예를 들어, 단일단 소스(108)로부터) 차동 출력(예를 들어, Voutp에서 Voutn)을 생성하는 제1 증폭기(101) 및 제2 증폭기(102)를 포함할 수 있다. 일 실시례에서, 단일단 차동 증폭 회로(100)는 제1 입력단(106)에서 수신된 신호의 바람직한 증폭 레벨을 제공하기 위하여 조정된 크기의 하나 또는 그 이상의 임피던스를 포함할 수 있다. 도시된 예에서, 하나 또는 그 이상의 임피던스는 제1 입력단(106)에서 수신된 신호의 바람직한 증폭 레벨을 제공하기 위하여 조정된 크기의 제1, 제2 및 제3 저항(103, 104 및 105)을 포함할 수 있다. 특정 실시례에서, 단일단 차동 증폭 회로(100)는 제1 및 제2 증폭기(101, 102)의 비반전(non-inverting) 입력단 사이에 연결되어 있는 임피던스 네트워크(107)를 포함할 수 있다. 임피던스 네트워크(107)는 특정 실시례에서는 제1 입력단(106)에서 수신된 신호를 시프팅(shifting)시켜 제1 및 제2 증폭기(101, 102)의 다이내믹 레인지가 관심 있는 신호의 전부 또는 일부를 왜곡시키지 않도록 제1 증폭기(101)의 비반전(non-inverting) 입력단이 바이어스(biased) 되는 것을 허용할 수 있다.
일 실시례에서, 단일단 차동 증폭 회로(100)는 제2 입력단(109)을 포함할 수 있다. 일 실시례에서, 공통-모드 전압은 제1 및 제2 증폭기(101, 102)의 출력단이 신호에 응답하여 선형 동작 영역 내에서 변화하도록 허용하는 제2 입력단(109)에 인가될 수 있다. 임피던스 네트워크(107)가 큰 임피던스를 가진 일 실시례에서, 제1 및 제2 증폭기(101, 102)의 출력단의 전위(potential)는 신호 소스(108)가 0볼트에 있을 경우에 제2 입력단(109)에 인가되는 공통-모드 공급 장치(110)의 전압과 같을 수 있다.
일 실시례에서, 단일단 차동 증폭 회로(100)의 이득은 아래와 같이 표현될 수 있다.
Figure 112011068687630-pat00001
제1 입력단(106)에 연결된 기기의 정전 용량이 제1 증폭기(101)의 정전 용량보다 상당히 높다고 가정하면, 제1 입력단(106)의 낮은 주파수 폴은 노드 A(118)의 전압(VA)이 아래와 같이 표현되도록 기기(예를 들어, 단일단 소스(108))의 정전 용량(Cin) 및 임피던스 네트워크(107)의 임피던스(Z)로 정의될 수 있다
Figure 112011068687630-pat00002
회로의 폴은 아래에 표현된 차단 주파수(cutoff frequency)의 근방에서 찾을 수 있으므로, 낮은 주파수 폴은 더 높은 임피던스(Z)를 사용하여 구현될 수 있다.
Figure 112011068687630-pat00003
그러나, 도 1의 단일단 차동 증폭 회로(100)는 회로(100)의 출력단 신호의 왜곡을 제한하기 위하여 엄청나게 높은 품질의 공통-모드 공급 장치(110)를 요구하는 임피던스 임밸런스를 가지고 있다. 예를 들어, 공통-모드 공급 장치(110)는 제2 증폭기(102)의 비반전 입력단에 직접 연결되어, 공통-모드 공급 장치(110)와 제2 증폭기(102)의 입력단 사이의 신호 경로(signal path)에 매우 낮은 임피던스를 공급한다. 임피던스 네트워크(107)를 포함하는 공통-모드 공급 장치(110)로부터 제1 증폭기(101)의 비반전 입력단으로의 제2 신호 경로는 제1 신호 경로보다 높은 임피던스를 가진다. 신호 경로들의 임피던스 차이는 공통-모드 신호의 변화를 허용하여 단일단 차동 증폭 회로(100)의 출력에 영향을 미쳐 입력 신호의 증폭된 출력의 왜곡을 초래한다. 공급 장치의 허용 가능한 전압 변화 량이 줄어듦에 따라 높은 품질의 공통-모드 전압 공급 장치를 제공하는 것은 더욱 비싸지고, 공급 장치는 더 커진다. 이러한 비용 및 크기 제약을 밸런싱하는 것은 처리된 신호를 왜곡하는 변화를 갖는 온-칩 공급 장치 또는 더 큰 오프-칩 공급 장치를 낳고, 양 쪽 모두 생산하기가 더욱 비싸고 유지하는 데에 많은 비용이 들 수 있다.
본 발명의 발명자들은 많은 다른 것들 가운데, 도 1의 단일단 차동 증폭 회로(100)와 유사한 것과 같은, 집적 회로 칩의 아주 좁은 면적 위에 형성될 수 있고 증폭 회로의 임피던스를 밸런싱하는 것에 사용될 수 있는 극히 높은 임피던스 네트워크를 알아내었다. 게다가, 향상된 회로는 성능을 희생함이 없이 낮은 품질의 공통-모드 공급 장치를 용인할 수 있고, 특정 실시례에서 공통-모드 공급 장치는 성능을 희생함이 없이 집적 증폭 회로와 함께 온-칩으로 집적될 수 있다. 몇 실시례에서는, 높은 임피던스 네트워크는 필터 또는 증폭 회로와 같은 집적 회로가 극히 낮은 주파수 폴을 갖도록 허용할 수 있다.
도 2는 본 발명의 일 실시례에 따른 단일단 차동 증폭 집적 회로(200)를 일반적으로 도시한 것이다. 단일단 차종 증폭 회로(200)(예를 들어, 집적 회로)는 제1 입력단(206)으로 신호를 수신하여(예를 들어, 단일단 소스(208)로부터) 차동 출력을 생성하는 제1 및 제2 증폭기(201, 202)를 포함할 수 있다. 일 실시례에서, 단일단 차동 증폭 회로(200)는 제1 입력단(206)에서 수신된 신호의 바람직한 증폭 레벨을 제공하기 위하여 조정된 크기의 하나 또는 그 이상의 임피던스를 포함할 수 있다. 도시된 예에서, 단일단 차동 증폭 회로(200)는 제1 입력단(206)에서 수신된 신호의 바람직한 증폭 레벨을 제공하기 위하여 조정된 크기의 제1, 제2 및 제3 저항(203, 204 및 205)을 포함할 수 있다. 단일단 차동 증폭 회로(200)는 제1 및 제2 하이-임피던스 네트워크(207, 211)를 포함할 수 있다. 제1 하이-임피던스 네트워크(207)는 제1 증폭기(201)의 비반전 입력단과 제2 입력단(209) 사이에 연결될 수 있고, 제1 입력단(206)에서의 단일단 소스(208)에서 수신된 신호가, 예를 들어, 제1 및 제2 증폭기(201, 202)의 최대 다이나믹 레인지를 활용하기 위하여 바이어스 되는 것을 허용할 수 있다. 제2 하이-임피던스 네트워크(211)는 제2 입력단(209)과 제2 증폭기(202)의 비반전 입력단 사이에 연결될 수 있다. 제1 및 제2 하이-임피던스 네트워크(207, 211)의 조합은 제1 및 제2 증폭기(201, 201)의 비반전 입력단 및 제2 입력단(209)을 포함하는 신호 경로들 사이에 밸런싱된 임피던스를 제공할 수 있다. 예를 들어, 제1 신호 경로는 제2 입력단(209), 제1 하이-임피던스 네트워크(207), 및 제1 증폭기(201)의 비반전 입력단을 포함할 수 있다. 일 실시례에서, 정합 커패시터(matching capacitor)(212)는 제2 증폭기(202)의 비반전 입력단과 신호 소스(208)의 기준 전위(reference potential) 사이에 연결되어 단일단 차동 증폭 회로(200)에 훨씬 나은 성능을 제공할 수 있다.
다양한 실시례에서, 제1 입력단(206)은 단일단 신호를 수신할 수 있고 제2 입력단(209)은 공통-모드 신호를 수신할 수 있다. 제1 및 제2 신호 경로의 밸런싱된 임피던스는 공통-모드 공급 장치(210)의 변화가 공통 모드 전압으로서 제1 및 제2 증폭기(201, 202)에 의하여 차단되도록 허용할 수 있다.
예를 들어, 공통-모드 공급 장치(210)의 결함(imperfection)이 하기와 같은 전달 함수에 의해 형성되어 노드 A(218)에 나타날 수 있다.
Figure 112011068687630-pat00004
여기에서 VA는 노드 A(218)의 전압, Z는 제1 임피던스 네트워크(207)의 임피던스, Cin은 신호 소스(208)의 정전 용량, VCM은 공통-모드 공급 장치(210)의 공통-모드 전압 파형이다.
공통-모드 공급 장치의 결함은 하기와 같은 전달 함수에 의해 형성되어 노드 B(219)에도 나타날 수 있다.
Figure 112011068687630-pat00005
여기에서 VB는 노드 B(219)의 전압, Z는 제2 임피던스 네트워크(208)의 임피던스, Cm은 정합 커패시터(212) 정전 용량, VCM은 공통-모드 공급 장치(210)의 공통-모드 전압 파형이다.
따라서, Cm이 Cin에 가까우면, 공통-모드 공급 장치 VCM의 결함은 공통 모드 전압으로 나타날 수 있고 제1 및 제2 증폭기(201, 202)에 의해 차단될 수 있다. 따라서, AC 연결된 신호 소스(208)의 전압은 왜곡이 완전히 또는 거의 없게 단일단 차동 증폭 회로(200)의 차동 출력에 증폭될 수 있다. 도 2에 도시된 예의 정합된 임피던스는 전체 회로의 더 나은 전원 공급 차단 또한 제공할 수 있고, 따라서 회로의 큰 전원 공급을 유지하거나 집적하는 데에 비용을 줄일 수 있다.
도 3은 도 1-2의 예시 회로의 출력 노이즈 전력(noise power)과 주파수 간의 관계의 일례를 일반적으로 도시한 것이다. 그래프는 도 1에 도시되어 있는 것과 유사한 이상적인 공통-모드 전압 공급 장치를 사용하여 디자인된 단일단 차동 증폭 회로와 관련된 제1 결과(320)를 보여준다. 제1 결과(320)는 단일단 차동 증폭 회로의 증폭기에 주로 기인한 출력 노이즈를 보여준다. 단일단 차동 증폭 회로의 출력단에서, 17.55uV 정도의 출력 신호가 노이즈에 기인할 수 있다. 그래프는 도 1에 도시되어 있는 것과 유사한 실제의 20kHz 대역폭에서 10uV의 RMS 변화를 갖는 공통-모드 전압 공급 장치를 사용하여 디자인된 단일단 차동 증폭 회로와 관련된 제2 결과(321)를 보여준다. 제2 결과(321)는 이상적인 공통-모드 공급 장치가 사용되었을 때와 비교하여 실제의 공통-모드 공급 장치가 사용되었을 때에 실질적으로 더 많은 노이즈 전력을 보여준다. 단일단 차동 증폭 회로의 출력단에서, 43.59uV의 출력 신호가 노이즈에 기인할 수 있다. 그래프는 도 2에 도시되어 있는 것과 유사한 20kHz 대역폭에서 10uV의 RMS 변화를 갖는 공통-모드 전압 공급 장치를 사용하여 디자인된 단일단 차동 증폭 회로와 관련된 제3 결과(322)를 보여준다. 제3 결과(322)는, 17.6uV의 출력 신호가 노이즈와 관련되어 있어, 제3 결과와 관련된 단일단 차동 증폭 회로의 밸런싱된 임피던스가 공통-모드 공급 장치의 변화가 차단되는 것을 허용하여, 이상적인 공통-모드 전압 공급 장치를 사용한 제1 결과(320)와 구별이 되지 않는다. 향상된 성능은 일 실시례에서 도 2의 단일단 차동 증폭 회로가 단일단 차동 증폭 회로가 성능 희생이 없이 이상적인 공통-모드 전압 공급 장치보다 적게 사용하는 것을 허용하는 결과를 얻을 수 있게 하는 것을 나타낸다. 게다가, 후술된 것과 같이, 제1 및 제2 하이-임피던스 네트워크는 중요한 다이 공간(die space)을 필요로 하지 않고 단일단 차동 증폭 집적 회로와 집적될 수 있다. 일 실시례에서, 단일단 차동 증폭 집적 회로는 향상된 집적 회로 증폭기가 작은 집적 회로, 공통-모드 전압 공급 장치와 자주 관련된 전압 변화를 실질적으로 차단할 수 있으므로 집적 공통-모드 전압 공급 장치를 포함할 수 있다.
도 4는 예를 들어 도 2에 도시된 것과 같은 제1 또는 제2 하이-임피던스 네트워크에 사용되는 높은 임피던스를 제공하는 반-평행(anti-parallel) 다이오드 쌍(416)을 포함하는 집적 회로, 하이 임피던스 네트워크(400)의 회로도의 일례를 일반적으로 도시한 것이다. 일 실시례에서, 반-평행 다이오드 쌍(416)은 P-N 접합이 가능하도록 하는 공통 기판 위에 조립될 수 있다. 일 실시례에서, 반-평행 다이오드 쌍은 제1 노드(403)와 제2 노드(404) 사이에 반-평행하게 구성되어 연결되어 있는 제1 다이오드(401) 및 제2 다이오드(402)를 포함한다. 일 실시례에서, 반-평행 다이오드 쌍(416)은 두 개의 트랜지스터의 이미터-베이스(emitter-base) 접합으로부터 형성될 수 있다. 그러한 구성은 작은 다이 영역을 활용하여, 예를 들어 하이-임피던스 네트워크(400)가 증폭기와 같은 다이(die)에 형성될 수 있는 하이-임피던스 네트워크를 제공할 수 있다. 다양한 실시례에서, 두 개의 트랜지스터의 베이스-이미터 접합을 사용한 반-평행 다이오드 쌍(416)의 형성(formation)은 제1, 제2, 및 제3 기생 다이오드(408, 409, 및 410) 또한 제공할 수 있다. 제1 기생 다이오드(408)는 반-평행 다이오드 중 하나의 콜렉터-베이스 접합에 의하여 제공될 수 있다. 제1 기생 다이오드(408)는 제1 노드(403)와 기준 전위(415)의 사이에 연결될 수 있다. 제1 기생 다이오드(408)를 형성하는 콜렉터-베이스 접합이 역 바이어스(reverse-biased) 되면, 누설 전류(leakage current)가 접합이 역 바이어스 되지 않았을 때에 비하여 집적 회로, 하이-임피던스 네트워크(400)에 임피던스 임밸런스를 생성할 수 있다. 임피던스 임밸런스는 제1 입력단(403)에 연결된 신호에 왜곡을 초래할 수 있다. 누설 전류를 보상하기 위하여, 제3 다이오드 접합(417)이 같은 칩에 조립될 수 있고, 제1 노드(403)와 공급 전압 노드(407) 사이에 연결될 수 있다. 제3 다이오드 접합(417)은 제1 노드(403)에서 수신된 신호에 제1 기생 다이오드(408)의 누설 전류의 왜곡 효과를 감소시키는 누설 전류를 제공하도록 크기가 조정될 수 있다. 제3 다이오드 접합(417)은, 따라서, 집적 회로, 하이-임피던스 네트워크(400)와 관련된 기생 구조를 갖는 증폭기의 전체적인 왜곡을 감소시킬 수 있다.
일 실시례에서, 도 4의 집적 회로, 하이-임피던스 네트워크(400)는 도 2의 단일단 차동 층폭 회로와 같은 증폭 회로에 사용될 수 있다. 그러한 실시례에서, 제1 하이-임피던스 네트워크의 제1 노드는 증폭 회로의 제1 증폭기의 비반전 입력단에 연결될 수 있다. 제1 하이-임피던스 네트워크의 제2 노드는 증폭 회로의 제2 노드에 연결될 수 있다. 제2 하이-임피던스 네트워크의 제1 노드는 증폭 회로의 제2 증폭기의 비반전 입력단에 연결될 수 있고, 제2 하이-임피던스 회로의 제2 노드는 증폭 회로의 제2 노드에 연결될 수 있다.
도 5a는 본 발명에 따른 하이 임피던스 네트워크(500)의 일례를 일반적으로 도시한 것이다. 네트워크(500)는 제1 노드(503)와 제2 노드(504) 사이에 반-평행 다이오드 구성으로 연결된 제1 및 제2 트랜지스터(501, 502)를 포함한다. 일 실시례에서, 제1 트랜지스터(501)는 소스 전극이 제1 노드에 연결되고 드레인 전극이 제2 노드에 연결되고 벌크가 드레인 전극에 연결된 PMOS 트랜지스터를 포함할 수 있다. 일 실시례에서, PMOS 트랜지스터(501)의 게이트는 네트워크(예를 들어, 집적 회로)의 전원 공급 장치(VDD)에 연결될 수 있다. 제1 트랜지스터(501)의 구성은 제1 노드(503)에 연결되어 있는 제1 다이오드 접합(505)의 애노드 전극 및 제2 노드(504)에 연결되어 있는 제1 다이오드 접합(505)의 캐소드 전극을 제공할 수 있다. 일 실시례에서, 제2 트랜지스터(502)는 드레인 전극이 제1 노드(503)에 연결되고 소스 전극이 제2 노드(504)에 연결되고 p-타입 벌크가 소스에 연결된 분리된(isolated) NMOS 트랜지스터를 포함할 수 있다. 일 실시례에서, 제2 트랜지스터(502)의 게이트 전극은 네트워크(500)의 기준 전위(GND)에 연결될 수 있다. 일 실시례에서, 제2 트랜지스터(502)의 분리 웰(well)(도 5a에 도시되지 않음)은 집적 회로의 전원 공급 장치(VDD)에 연결될 수 있다. 제2 트랜지스터(502)의 구성은 제2 노드(504)에 연결되어 있는 제2 다이오드 접합(506)의 애노드 전극 및 제1 노드(503)에 연결되어 있는 제2 다이오드 접합(506)의 캐소드 전극을 제공할 수 있다. 제1 및 제2 다이오드 접합(505, 506)의 조합된 구성은 반-평행 다이오드 쌍의 제1 노드(503)에서 수신된 신호에 영향을 미치는 기생 다이오드가 없는 반-평행 다이오드 쌍을 포함하는 하이-임피던스 네트워크를 제공할 수 있다.
일 실시례에서, 도 5a의 예와 같은 하나 또는 그 이상의 하이-임피던드 네트워크 구성은 집적 회로에서 효율적으로 구현될 수 있다. 도시된 네트워크(500)는 집적 회로의 매우 작은 다이 영역을 사용하는 매우 높은 임피던스를 제공할 수 있다. 몇 실시례에서, 집적 회로는 도 2의 단일단 차동 증폭 회로(200)와 같은 하나 또는 그 이상의 하이-임피던스 네트워크를 포함하는 증폭 회로를 포함할 수 있다. 집적 회로 내에서 구현될 경우, 제1, 제2, 및 제3 기생 다이오드 접합(508, 509, 및 510)은 관심 있는 제1 및 제2 다이오드 접합(505, 506)에 부가되는 반도체 구조에 형성될 수 있다. 다른 종(species)의 반-평행 제1 및 제2 다이오드 접합(505,506)의 사용은 노드(503)에서 수신된 신호에 제1, 제2, 및 제3 기생 다이오드(508, 509, 510)의 효과를 제거할 수 있다. 예를 들어, 도 5a의 네트워크(500)는 반-평행 제1 및 제2 다이오드 접합(505, 506)을 포함하는 제1 및 제2 노드(503, 504) 간의 신호 경로를 제공할 수 있다.
도 5b는 본 발명에 따른 하이 임피던스 네트워크를 포함하는 집적 회로의 일부의 횡단면의 일례를 일반적으로 도시한 것이다. 집적 회로는 제1 트랜지스터(501) 및 제2 트랜지스터(502)를 지지하는 공통 기판(511)을 포함한다. 제1 트랜지스터(501)는 PMOS 트랜지스터를 포함하고, 하이-임피던스 네트워크를 위한 P+/NWELL 접합인 제1 다이오드 접합(505)을 제공할 수 있다. 제2 트랜지스터(502)는 NMOS 트랜지스터를 포함하고, 하이-임피던스 네트워크를 위한 N+/PWELL 접합인 제2 다이오드 접합(506)을 제공할 수 있다. 일 실시례에서, 제1 및 제2 트랜지스터(501, 502)의 구조는 제1, 제2 및 제3(510) 기생 다이오드 접합을 제공할 수 있다. 예를 들어, 제1 기생 다이오드 접합(508)은 제1 트랜지스터(501)의 기판(511)과 벌크(512) 사이의 인터페이스로부터 형성될 수 있다. 일 실시례에서, 제2 기생 다이오드 접합(509)은 제2 트랜지스터(502)의 벌크(513)와 제2 트랜지스터(502)의 분리 웰(514) 사이에 형성될 수 있다. 일 실시례에서, 제3 기생 다이오드 접합(510)은 기판(511)과 제2 트랜지스터(502)의 분리 웰(514) 사이에 형성될 수 있다. 일 실시례에서, 기생 다이오드(508, 509, 510)는 공급 전압(507) 및 집적 회로의 기준 전위(515)에 연결될 수 있고, 네트워크(500) 및 예를 들어 단일단 차동 증폭 회로와 같은 네트워크를 포함하는 회로의 동작에 양성(benign)일 수 있다.
일 실시례에서, 제1 다이오드(505)는 P+/NWELL 접합을 포함할 수 있고 제2 다이오드(506)은 N+/PWELL 접합을 포함할 수 있다. 일 실시례에서, 제1 및 제2 다이오드(505, 506)는 공통 기판에 형성될 수 있다. 일 실시례에서, 복수의 제1 다이오드 및 복수의 제2 다이오드는 예를 들어 증폭기 요소와 같은 추가적인 집적 회로 요소에 공통인 기판을 포함하는 공통 기판에 형성될 수 있다.
일 실시례에서, 도 5a, 5b의 집적 회로, 하이-임피던스 네트워크는 도 2의 단일단 차동 증폭 회로와 같은 증폭 회로에 사용될 수 있다. 그러한 예에서, 제1 하이-임피던스 네트워크의 제1 노드는 증폭 회로의 제2 노드에 연결될 수 있다. 제2 하이-임피던스 네트워크의 제1 노드는 증폭 회로의 제2 증폭기의 비반전 입력단에 연결될 수 있고, 제2 하이-임피던스 네트워크의 제2 노드는 증폭 회로의 제2 노드에 연결될 수 있다.
다양한 실시례에서, 집적 회로로서, 본 발명의 실시례에 따른 하이-임피던스 네트워크는 10 기가옴(gigaohms) 정도의 저항을 가질 수 있고, 특정 실시례에서는 더 높은 저항을 가질 수 있다. 일 실시례에서, 본 발명에 따른 집적 회로 증폭기와 집적된 하이-임피던드 네트워크는 증폭기의 극히 낮은 주파수 폴을 허용할 수 있다. 몇 실시례에서, 낮은 주파수 폴은 몇 분의 1 헤르츠와 같이 낮을 수 있다. 그러한 특성은 네트워크가 오디오 회로, 마이크(microphone) 회로, 가속도계(accelerometer) 회로, 및 다른 휴먼 인터페이스 회로를 포함하는 다른 회로에 사용될 수 있도록 허용할 수 있다. 게다가, 하이-임피던스 네트워크의 집적 회로 구현은 다양한 반도체 공정 기술 및 벌크 실리콘 및 실리콘-온-사파이어(SOS)와 같은 실리콘-온-인슐레이터(SOI) 기술을 포함하는 P-N 접합이 가능하도록 하는 기판 기술, 또는 하나 또는 그 이상의 기술에 적용될 수 있다.
부가적인 사항
제1 예에 있어서, 증폭 시스템은 단일단 신호를 수신하도록 구성되는 제1 입력단, 제 2 입력단, 및 단일단 신호의 증폭된 표현을 제공하도록 구성되는 차동 출력단을 포함하는 증폭 회로; 및 증폭 회로의 제1 입력단과 제2 입력단 사이의 공통-모드 전압을 밸런싱하도록 구성되는 필터 회로를 포함한다. 필터 회로는, 공통-모드 전압을 수신하도록 구성되는 공통-모드 입력단, 공통-모드 입력단과 증폭 회로의 제1 입력단 사이에 연결된 제1 임피던스 네트워크, 및 공통-모드 입력단과 증폭 회로의 제2 입력단 사이에 연결된 제2 임피던스 네트워크를 포함할 수 있고, 필터 회로는 1 헤르츠(hertz) 미만의 낮은 주파수 폴을 제공하도록 구성된다.
제2 예에 있어서, 제1 및 제2 임피던스 네트워크의 임피던스는 실질적으로 동일하다.
제3 예에 있어서, 제1-2 예의 하나 또는 그 이상의 증폭 회로는 선택적으로 제2 입력단과 단일단 신호의 기준단 사이에 연결된 커패시터를 포함하고, 커패시터는 제1 입력단에 연결된 신호 소스의 정전 용량에 대응하는 정전 용량을 제공하도록 구성된다.
제4 예에 있어서, 제1-3 예의 하나 또는 그 이상의 커패시터는 선택적으로 신소 소스의 정전 용량보다 같거나 높은 정전 용량을 포함한다.
제5 예에 있어서, 제1-4 예의 하나 또는 그 이상의 제1 임피던스 및 제2 임피던스 네트워크의 적어도 하나는 선택적으로 공통-모드 입력단과 제1 입력단 사이에 반-평행 다이오드 쌍으로 연결된제1 및 제2 다이오드를 포함한다.
제6 예에 있어서, 제1-5 예의 하나 또는 그 이상의 제1 다이오드는 선택적으로 P+/NWELL 접합을 포함한다.
제7 예에 있어서, 제1-6 예의 하나 또는 그 이상의 제1 다이오드는 선택적으로 P+/NWELL 접합을 포함하는 PMOS 트랜지스터를 포함한다.
제8 예에 있어서, 제1-7 예의 하나 또는 그 이상의 제2 다이오드는 선택적으로 N+/PWELL 접합을 포함한다.
제9 예에 있어서, 제1-8 예의 하나 또는 그 이상의 제2 다이오드는 선택적으로 P+/NWELL 접합을 포함하는 NMOS 트랜지스터를 포함한다.
제10 예에 있어서, 제1-9 예의 하나 또는 그 이상의 NMOS 트랜지스터는 선택적으로 NMOS 트랜지스터로부터 회로 기판을 분리시키기 위하여 구성되는 깊은 N-웰을 포함한다.
제11 예에 있어서, 제1-10 예의 하나 또는 그 이상의 제1 다이오드는 선택적으로 제1 PNP 트랜지스터의 베이스/이미터 접합을 포함한다.
제12 예에 있어서, 제1-11 예의 하나 또는 그 이상의 제2 다이오드는 선택적으로 제1 PNP 트랜지스터의 베이스/이미터 접합을 포함한다.
제13 예에 있어서, 제1-12 예의 하나 또는 그 이상의 제1 다이오드는 선택적으로 공통 기판을 포함한다.
제14 예에 있어서, 제1-13 예의 하나 또는 그 이상의 공통 기판은 선택적으로 실리콘-온-사파이어 기판을 포함한다.
제15 예에 있어서, 제1-14 예의 하나 또는 그 이상의 시스템은 선택적으로 공통-모드 입력단에 연결된 공통-모드 신호 소스를 포함한ㄷ,.
제16 예에 있어서, 집적 회로는 증폭 회로의 제1 입력단과 제2 입력단 사이의 공통-모드(common-mode) 전압을 밸런싱하도록 구성되는 필터 회로를 포함하고, 필터 회로는 공통-모드 전압을 수신하도록 구성되는 공통-모드 입력단, 공통-모드 입력단과 증폭 회로의 제1 입력단 사이에 연결된 제1 임피던스 네트워크, 및 공통-모드 입력단과 증폭 회로의 제2 입력단 사이에 연결된 제2 임피던스 네트워크를 포함한다.
제17 예에 있어서, 제 1-16 예의 하나 또는 그 이상의 집적 회로는 선택적으로 증폭 회로를 포함하고, 제1 입력단은 단일단 신호를 수신하도록 구성되고, 증폭 회로는 단일단 신호의 증폭된 표현을 제공하도록 구성된다.
제18 예에 있어서, 제1-17 예의 하나 또는 그 이상의 제1 및 제2 임피던스 네트워크의 임피던스는 실질적으로 동일하다.
제19 예에 있어서, 제1-18 예의 하나 또는 그 이상의 집적 회로는 선택적으로 증폭 회로 및 필터 회로를 포함한다.
제20 예에 있어서, 제1-19 예의 하나 또는 그 이상의 집적 회로는 공통-모드 입력단에 연결된 공통-모드 신호 소스를 포함한다.
제21 예에 있어서, 증폭 회로를 동작시키기 위한 방법은 1 헤르츠(hertz) 미만의 낮은 주파수 폴, 및 제1 및 제2 임피던스 네트워크를 포함하는 필터 회로를 사용하여 증폭 회로의 제1 입력단과 제2 입력단 사이의 공통-모드 전압을 밸런싱하는 단계를 포함하고, 밸런싱하는 단계는 증폭 회로 및 필터 회로를 포함하는 집적 회로를 사용하고, 밸런싱하는 단계는, 필터 회로의 공통-모드 입력단에서 공통-모드 전압을 수신하는 단계, 제1 임피던스 네트워크를 사용하여 증폭 회로의 제1 입력단으로 공통-모드 전압을 필터링 하는 단계, 및 제2 임피던스 네트워크를 사용하여 증폭 회로의 제2 입력단으로 공통-모드 전압을 필터링 하는 단계를 포함한다.
제22 예에 있어서, 제1-21 예의 하나 또는 그 이상의 방법은 선택적으로 증폭 회로의 제1 입력단에서 단일단 신호를 수신하는 단계, 및 증폭 회로의 차동 출력단에서 단일단 신호의 증폭된 표현을 제공하는 단계를 포함한다.
제23 예에 있어서, 제1-22 예의 하나 또는 그 이상의 제1 및 제2 임피던스 네트워크의 임피던스는 실질적으로 동일하다.
제24 예에 있어서, 제1-23 예의 하나 또는 그 이상의 공통-모드 전압을 밸런싱하는 단계는 선택적으로 필터 회로 및 증폭 회로를 포함하는 집적 회로를 사용하는 단계를 포함한다.
제25 예에 있어서, 제1-24 예의 하나 또는 그 이상의 방법은 선택적으로 공통-모드 신호 소스를 사용하여 공통-모드 신호를 필터 회로의 공통-모드 입력단에 제공하는 단계를 포함하고, 집적 회로는 공통 모드 신호 소스를 포함한다.
제26 예는 제1-25 예 중 하나 또는 그 이상의 부분 또는 그 부분의 조합과 조합되어 제1-25 예의 기능, 또는 기계에 의해 실행되었을 때 기계로 하여금 제1-25 예의 기능의 하나 또는 그 이상을 실행하게 하는 명령을 포함한 기계로 판독 가능한 수단의 하나 또는 그 이상을 실행하기 위한 수단을 포함하는 주제를 포함할 수 있다.
상술한 상세한 설명은 상세한 설명의 일부를 형성하는 도면을 포함한다. 도면은 본 발명의 실시될 수 있는 특정 실시례를 도시함으로써 나타낸다. 본 실시례들은 "예"로도 표현되며, 그러한 예들은 기술되거나 도시되지 않은 요소들을 포함할 수 있다. 그러나, 본 발명자들은 도시되거나 설명된 요소만으로 예를 고려하였다. 더욱이, 본 발명자들은 도시되거나 설명된 요소(또는 하나 또는 그 이상의 측면)들의 조합 또는 치환을 사용하여 여기에 설명된 특정 예(또는 하나 또는 그 이상의 측면) 또는 다른 예(또는 하나 또는 그 이상의 측면)를 고려하였다.
이 문서에서, "하나"는 특허 문서에서 공통적으로 하나 또는 그 이상을 포함하며, "적어도 하나" 또는 "하나 또는 그 이상"과는 독립적으로 사용되었다. 이 문서에서, 따로 표시되지 않는 한 "또는"은 배타적이지 않은 또는, 즉 "A 또는 B"가 "A이고 B가 아닌 것", "B이고 A가 아닌 것", 및 "A이고 B인 것"을 포함한다.
방법 예는, 적어도 부분으로라도 기계 또는 컴퓨터로 구현될 수 있다. 몇 예는 상술한 실시례에 기재된 방법을 실행하기 위한 전자 기기를 구성하기 위한 명령으로 인코딩 된 컴퓨터로 판독 가능한 수단(computer-readable medium) 또는 기계로 판독 가능한 수단(machine-readable medium)을 포함할 수 있다. 그러한 방법의 실행은 마이크로코드(microcode), 어셈블리 언어 코드(assembly language code), 하이-레벨(high-level) 언어 코드, 또는 그러한 것 들과 같은 코드를 포함할 수 있다. 그러한 코드는 다양한 방법을 실행하기 위한 컴퓨터로 읽을 수 있는 명령을 포함할 수 있다. 코드는 컴퓨터 프로그램 상품의 일부를 형성할 수 있다. 게다가, 일 실시례에서, 코드는 실행 중 또는 다른 때와 같은 때에 하나 또는 그 이상의 비-휘발성 유형의(non-volatile tangible) 컴퓨터로 판독 가능한 수단, 또는 비 일시적이고(non-transitory) 휘발성인 수단에 유형으로 저장될 수 있다. 이러한 유형의 컴퓨터로 판독 가능한 수단의 예는 하드 디스크, 이동식 자기 디스크(removable magnetic disks), 이동식 광학 디스크(removable optical disks, 예를 들어 디지털 비디오 디스크 및 콤팩트 디스크), 전자 카세트(magnetic cassettes), 메모리 카드 또는 스틱(memory cards or sticks), 램(RAMs), 롬(ROMs) 및 비슷한 것을 포함할 수 있다.
상술한 상세한 설명은 실제적이며, 한정적이지 않다. 예를 들어, 상술한 예(또는 하나 또는 그 이상의 측면)들 각각이 조합되어 사용될 수 있다. 다른 실시례는 당업자가 상세한 설명을 검토함으로써 사용될 수 있다. 본 발명의 기술적 특징을 빠르게 확인하기 위하여 요약이 제공되었으며, 청구항의 범위 또는 의미를 한정 또는 해석하기 위함이 아님이 이해되어야 할 것이다. 또한, 상세한 설명에서 개시된 사항을 합리화하기 위하여 다양한 특징들은 무리 지어질 수 있다. 청구되지 않은 개시된 특징이 어떤 청구항에 필수적이라는 것을 의도한 것으로 해석되어서는 안 된다. 그보다는, 개시된 특정한 실시례의 모든 특징보다 적게 발명의 주제가 놓여 있을 수 있다. 따라서, 뒤따르는 청구항은 상세한 설명의 일부로 포함되며, 각 청구항은 독립된 실시례이며, 그러한 실시례는 다양한 조합 또는 치환으로 서로 조합될 수 있다. 본 발명의 범위는 첨부된 청구항 및 동일한 범위를 갖는 것과 함께 정해져야 한다.

Claims (14)

  1. 단일단(single-ended) 신호를 수신하도록 구성된 제1 입력단, 제 2 입력단, 및 상기 단일단 신호의 증폭된 표현을 제공하도록 구성되는 차동(differential) 출력단을 포함하는 증폭 회로; 및
    상기 증폭 회로의 상기 제1 입력단과 제2 입력단 사이의 공통-모드(common-mode) 전압을 밸런싱하도록 구성되는 필터 회로
    를 포함하고,
    상기 필터 회로는,
    상기 공통-모드 전압을 수신하도록 구성되는 공통-모드 입력단;
    상기 공통-모드 입력단과 상기 증폭 회로의 상기 제1 입력단 사이에 연결된 제1 임피던스 네트워크; 및
    상기 공통-모드 입력단과 상기 증폭 회로의 상기 제2 입력단 사이에 연결된 제2 임피던스 네트워크
    를 포함하고,
    상기 필터 회로는 1 헤르츠(hertz) 미만의 낮은 주파수 폴(pole)을 제공하도록 구성된,
    증폭 시스템.
  2. 제1항에 있어서,
    상기 제1 및 제2 임피던스 네트워크의 임피던스는 실질적으로 동일한,
    증폭 시스템.
  3. 제1항에 있어서,
    상기 증폭 회로는 상기 제2 입력단과 상기 단일단 신호의 기준단(reference) 사이에 연결된 커패시터를 포함하고,
    상기 커패시터는 상기 제1 입력단에 연결된 신호 소스의 정전 용량(capacitance)에 대응하는 정전 용량을 제공하도록 구성된,
    증폭 시스템.
  4. 제1항에 있어서,
    상기 제1 임피던스 네트워크 및 제2 임피던스 네트워크의 적어도 하나는 상기 공통-모드 입력단과 상기 제1 입력단의 사이에 반-평행(anti-parallel) 다이오드 쌍으로 연결된 제1 및 제2 다이오드를 포함하는,
    증폭 시스템.
  5. 증폭 회로의 제1 입력단과 제2 입력단 사이의 공통-모드(common-mode) 전압을 밸런싱하도록 구성되는 필터 회로를 포함하고,
    상기 필터 회로는,
    상기 공통-모드 전압을 수신하도록 구성된 공통-모드 입력단;
    상기 공통-모드 입력단과 상기 증폭 회로의 상기 제1 입력단 사이에 연결된 제1 임피던스 네트워크; 및
    상기 공통-모드 입력단과 상기 증폭 회로의 상기 제2 입력단 사이에 연결된 제2 임피던스 네트워크
    를 포함하고,
    상기 필터 회로는 1 헤르츠 미만의 낮은 주파수 폴을 제공하도록 구성된,
    집적 회로.
  6. 제5항에 있어서,
    상기 증폭 회로를 포함하고,
    상기 제1 입력단은 단일단(single-ended) 신호를 수신하도록 구성되고,
    상기 증폭 회로는 상기 단일단 신호의 증폭된 표현을 제공하도록 구성된,
    집적 회로.
  7. 제6항에 있어서,
    상기 제1 및 제2 임피던스 네트워크의 임피던스는 실질적으로 동일한,
    집적 회로.
  8. 삭제
  9. 제7항에 있어서,
    상기 집적 회로는 상기 공통-모드 입력단에 연결된 공통-모드 신호 소스를 포함하는,
    집적 회로.
  10. 증폭 회로를 동작시키기 위한 방법에 있어서
    1 헤르츠(hertz) 미만의 낮은 주파수 폴(pole), 및 제1 및 제2 임피던스 네트워크를 포함하는 필터 회로를 사용하여 증폭 회로의 제1 입력단과 제2 입력단 사이의 공통-모드(common-mode) 전압을 밸런싱하는 단계를 포함하고,
    상기 밸런싱하는 단계에서는 상기 증폭 회로 및 상기 필터 회로를 포함하는 집적 회로가 사용되고,
    상기 밸런싱하는 단계는,
    상기 필터 회로의 공통-모드 입력단에서 상기 공통-모드 전압을 수신하는 단계;
    상기 제1 임피던스 네트워크를 사용하여 상기 증폭 회로의 상기 제1 입력단으로 상기 공통-모드 전압을 필터링 하는 단계; 및
    상기 제2 임피던스 네트워크를 사용하여 상기 증폭 회로의 상기 제2 입력단으로 상기 공통-모드 전압을 필터링 하는 단계
    를 포함하는,
    증폭 회로를 동작시키기 위한 방법.
  11. 제10항에 있어서,
    상기 증폭 회로의 상기 제1 입력단에서 단일단(single-ended) 신호를 수신하는 단계; 및
    상기 증폭 회로의 차동(differential) 출력단에서 상기 단일단 신호의 증폭된 표현(representation)을 제공하는 단계를 포함하는,
    증폭 회로를 동작시키기 위한 방법.
  12. 제11항에 있어서,
    상기 제1 및 제2 임피던스 네트워크의 임피던스는 실질적으로 동일한,
    증폭 회로를 동작시키기 위한 방법.
  13. 제11항에 있어서,
    상기 공통-모드(common-mode) 전압을 밸런싱하는 단계는 상기 필터 회로 및 상기 증폭 회로를 포함하는 집적 회로를 사용하는 단계를 포함하는,
    증폭 회로를 동작시키기 위한 방법.
  14. 제13항에 있어서,
    공통-모드 신호 소스를 사용하여 상기 공통-모드 신호를 상기 필터 회로의 상기 공통-모드 입력단에 제공하는 단계를 포함하고,
    상기 집적 회로는 상기 공통 모드 신호 소스를 포함하는,
    증폭 회로를 동작시키기 위한 방법.
KR1020110088833A 2010-09-02 2011-09-02 집적 회로 단일단-차동 증폭기 KR101792164B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/874,800 2010-09-02
US12/874,800 US8248164B2 (en) 2010-09-02 2010-09-02 Integrated circuit single ended-to-differential amplifier

Publications (2)

Publication Number Publication Date
KR20120023578A KR20120023578A (ko) 2012-03-13
KR101792164B1 true KR101792164B1 (ko) 2017-10-31

Family

ID=45770260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110088833A KR101792164B1 (ko) 2010-09-02 2011-09-02 집적 회로 단일단-차동 증폭기

Country Status (3)

Country Link
US (1) US8248164B2 (ko)
KR (1) KR101792164B1 (ko)
CN (1) CN102386863B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8253471B2 (en) * 2009-10-09 2012-08-28 Fairchild Semiconductor Corporation High impedance bias network
EP2341616B1 (en) * 2009-12-23 2013-04-24 STMicroelectronics Design and Application S.R.O. Capacitive load driving amplifier
CN102914366A (zh) * 2012-10-12 2013-02-06 中山大学 一种高共模抑制比(cmrr)的光电差分探测器
US8878587B1 (en) * 2013-07-18 2014-11-04 Linear Technology Corporation Interface circuit for driving fully-differential circuits
WO2016182093A1 (ko) * 2015-05-11 2016-11-17 (주)로임시스템 생체신호 계측장치
US9806703B2 (en) * 2015-09-03 2017-10-31 Mediatek Inc. Single-ended to differential conversion circuit and signal processing module
FR3043854B1 (fr) * 2015-11-12 2019-01-25 Thales Circuit integre comportant un limiteur de puissance s'affranchissant de la diode parasite des technologies bipolaires
US10110175B1 (en) 2017-05-19 2018-10-23 Qualcomm Incorporated Preventing distortion in a differential power amplifier
CN107666309B (zh) * 2017-11-27 2023-07-25 广东路得斯环境科技有限公司 一种改进型单端转差分信号电路
WO2019232260A1 (en) * 2018-05-30 2019-12-05 Macom Technology Solutions Holdings, Inc. Integrated circuit based ac coupling topology
KR102555449B1 (ko) * 2018-07-13 2023-07-18 에스케이하이닉스 주식회사 증폭 회로, 이를 이용하는 수신 회로, 반도체 장치, 및 반도체 시스템
CN109275071B (zh) * 2018-11-06 2022-03-04 珠海市杰理科技股份有限公司 音频处理装置、芯片、系统和方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090115515A1 (en) * 2005-02-09 2009-05-07 Nxp B.V. Receiver Comprising an Amplifier

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100566140C (zh) * 2003-10-14 2009-12-02 音频专用集成电路公司 麦克风前置放大器
EP1829202B1 (en) * 2004-12-16 2011-06-29 ST-Ericsson SA Direct conversion device with compensation means for a transmission path of a wireless communication equipment
CN101303396B (zh) * 2007-05-09 2011-07-06 比亚迪股份有限公司 燃料电池性能监测系统

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090115515A1 (en) * 2005-02-09 2009-05-07 Nxp B.V. Receiver Comprising an Amplifier

Also Published As

Publication number Publication date
KR20120023578A (ko) 2012-03-13
CN102386863A (zh) 2012-03-21
CN102386863B (zh) 2015-01-14
US8248164B2 (en) 2012-08-21
US20120056671A1 (en) 2012-03-08

Similar Documents

Publication Publication Date Title
KR101792164B1 (ko) 집적 회로 단일단-차동 증폭기
KR101789604B1 (ko) 하이-임피던스 네트워크
KR101871811B1 (ko) 잡음 필터를 사용한 ｍｅｍｓ 마이크로폰
JP5986221B2 (ja) 差動マイクロフォンおよび差動マイクロフォンの駆動方法
US7622994B2 (en) Bias circuit with increased power supply rejection
US7439805B1 (en) Enhancement-depletion Darlington device
US7375590B2 (en) Single-ended input to differential-ended output low noise amplifier implemented with cascode and cascade topology
CN101675669B (zh) 麦克风放大器
US10651806B2 (en) Method and system for a pseudo-differential low-noise amplifier at KU-band
JP2016530845A (ja) 広帯域バイアス回路および方法
CN112491366B (zh) 适用于噪声抑制的放大器
KR20150054214A (ko) 커패시터형 센서 리드아웃 회로
US20160276071A1 (en) Apparatus and methods for generating a precise resistor
JP4573602B2 (ja) 増幅装置
EP3254374A1 (en) High bandwidth amplifier
Hazenboom et al. A comparison of substrate noise coupling in lightly and heavily doped CMOS processes for 2.4-GHz LNAs
US8324966B2 (en) Apparatus and methods for electronic amplification
US8054131B2 (en) Transconductor circuit
JP2008306614A (ja) トランスインピーダンスアンプ
Martins et al. A programmable gain amplifier for load demodulation channel in an NFC reader chip
JP6859168B2 (ja) 差動増幅回路
JP6673645B2 (ja) 差動増幅器
RU2319295C1 (ru) Комплементарный дифференциальный усилитель
US20220302882A1 (en) Amplifier and signal processing apparatus
JP2009529821A (ja) 増幅段

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant