JP2016530845A - 広帯域バイアス回路および方法 - Google Patents
広帯域バイアス回路および方法 Download PDFInfo
- Publication number
- JP2016530845A JP2016530845A JP2016542085A JP2016542085A JP2016530845A JP 2016530845 A JP2016530845 A JP 2016530845A JP 2016542085 A JP2016542085 A JP 2016542085A JP 2016542085 A JP2016542085 A JP 2016542085A JP 2016530845 A JP2016530845 A JP 2016530845A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- coupled
- power supply
- cascode transistor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000003990 capacitor Substances 0.000 claims abstract description 31
- 230000008878 coupling Effects 0.000 claims description 11
- 238000010168 coupling process Methods 0.000 claims description 11
- 238000005859 coupling reaction Methods 0.000 claims description 11
- 230000004044 response Effects 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0222—Continuous control by using a signal derived from the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
- H03F1/0266—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
- H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
- H03F1/483—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers with field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0244—Stepped control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/21—Bias resistors are added at the input of an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3215—To increase the output power or efficiency
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
変調された電源端子に結合された第1の端子、および第2のノードに結合された第2の端子を有する第3の抵抗器と、第2のノードに結合された第1の端子、および基準電圧に結合された第2の端子を有する第4の抵抗器と、変調された電源端子に結合された第1の端子、および第2のノードに結合された第2の端子を有する第2のキャパシタと、ここにおいて、第2のノードは第2のカスコードトランジスタの制御端子に結合される、をさらに備える。
カスコードトランジスタの制御端子に時間変化電源電圧を結合することと、時間変化電源電圧からカスコードトランジスタの第1の端子を分離するために、カスコードトランジスタの第1の端子に結合された第1の端子、および変調された電源端子に結合された第2の端子を有するインダクタにおいてインピーダンスを発生(generate)することと、を備える信号を増幅する方法を含んでいる。
前記方法は、第2のバイアス回路の端子上で変調された電源から時間変化電源電圧を受け取ることと、前記第2のバイアス回路は、変調された電源端子に結合された第1の端子、および第2のノードに結合された第2の端子を有する第3の抵抗器と、第2のノードに結合された第1の端子、および基準電圧に結合された第2の端子を有する第4の抵抗器と、変調された電源端子に結合された第1の端子、および第2のノードに結合された第2の端子を有する第2のキャパシタと、ここにおいて、前記第2のノードは第2のカスコードトランジスタの制御端子に結合されている、を備え、第2のカスコードトランジスタの制御端子に時間変化電源電圧を結合することと、をさらに備える。
本開示の特徴および利点は、VDDに応じて変わる回路ノードのためのバイアスを発生(generate)することができる広帯域のバイアス回路を含んでいる。例えば、出力OUTは、インダクタL1 220を使用して、電源信号から分離され得る、それはさらに出力信号からバイアス回路を分離し得る。例えば、回路ノードは、入力信号の信号パスの回路にバイアス電圧を供給することができ、従って、消費電力を低減するために時間変化電源電圧を使用して、バイアスをかけられ得る。この実例において、キャパシタ(C1)203は、際立った帯域幅拡張をもたらす、下部の抵抗ラダー抵抗器(R2)202とキャパシタンス(C2)204とによって確立された存在する極で0極(zero-pole)キャンセルを実行するために、抵抗ラダーの上部の抵抗器(R1)201に平行に加えられる。キャパシタンスC2 204は、例えば、トランジスタ・バイアスノードにおける全キャパシタンスであり得る、そして本来のデバイス・キャパシタンス、寄生容量と同様にノードに加えられたいずれかのさらなるキャパシタンス(例えばMIMあるいはMOSキャパシタンス)を含み得る。キャパシタC1の追加は、抵抗器R1およびR2の著しくより大きな値の使用を可能にし、例えば、それはより高いPAEを結果としてもたらすことがあり得る。C1はバイアス回路に加えられ得る、また、抵抗器とキャパシタの値を以下のようにセットすることによって、以下の伝達関数はVDD_ETとバイアスノードの間で達成され得る:
Vbias/Vdd_et=R2/(R1+R2);
ここで、R1C1とR2C2についてのjwRCキャンセル
従って、例えば、時間変化電源電圧(例えばエンベロープ信号)は、電源信号から過度に高周波を除去せずにノードにバイアスをかけるために、回路のバイアスノードに結合され得る。1つの実施形態において、1つ以上のキャパシタンスまたは抵抗はプログラム可能であり得る。例えば、プログラミングとチューニングを加えることは、回路バント幅およびバイアス電圧の独立した制御を可能にし得る。
Vbias/Vdd_et=R2/(R1+R2(1の+jwC2R3));
ここで、R1C1=R2C2およびR2>>R3
Claims (20)
- 制御端子、第1の端子、および第2の端子を有する第1のトランジスタと、前記制御端子は入力信号を受け取るように構成される;
制御端子、第1の端子、および第2の端子を有するカスコードトランジスタと、ここにおいて前記カスコードトランジスタの前記第2の端子は前記第1のトランジスタの前記第1の端子に結合される;
前記カスコードトランジスタの前記第1の端子に結合された第1の端子、および変調された電源端子に結合された第2の端子を有するインダクタと;
前記変調された電源端子に結合された第1の端子、および第1のノードに結合された第2の端子を有する第1の抵抗器と;
前記第1のノードに結合された第1の端子、および基準電圧に結合された第2の端子を有する第2の抵抗器と;
前記変調された電源端子に結合された第1の端子、および前記第1のノードに連結された第2の端子を有するキャパシタと、
ここにおいて、前記第1のノードは前記カスコードトランジスタの前記制御端子に結合され、また、ここにおいて、前記変調された電源端子は前記入力信号に対応する時間変化電源信号を生成する、を備える増幅回路。 - 前記カスコードトランジスタの前記制御端子はキャパシタンスを備える、請求項1に記載の回路。
- 前記第1の抵抗器、前記第2の抵抗器、および前記キャパシタは、前記入力信号の周波数の第2の範囲より大きな周波数の第1の範囲にわたって前記カスコードデバイスの前記制御端子に前記時間変化電源信号を結合するように構成される、請求項2に記載の回路。
- 前記第1の抵抗器の抵抗と、前記キャパシタのキャパシタンスとの第1の積は、前記第2の抵抗器の抵抗と、前記カスコードトランジスタの前記制御端子でのキャパシタンスとの第2の積とほぼ等しい、請求項1に記載の回路。
- 前記カスコードトランジスタは、第1のカスコードトランジスタであり、前記増幅回路はさらに次のものを備える、
制御端子、第1の端子および第2の端子を有する第2のカスコードトランジスタと、ここにおいて、前記第2のカスコードトランジスタの前記第1の端子は前記第1のカスコードトランジスタの前記第2の端子に結合され、また、ここにおいて、前記第2のカスコードトランジスタの前記第2の端子は前記第1のトランジスタの第1の端子に結合される;
前記変調された電源端子に結合された第1の端子、および第2のノードに結合された第2の端子を有する第3の抵抗器と;
前記第2のノードに結合された第1の端子、および前記基準電圧に結合された第2の端子を有する第4の抵抗器と;
前記変調された電源端子に結合された第1の端子、および前記第2のノードに結合された第2の端子を有する第2のキャパシタと;
ここにおいて、前記第2のノードは、前記第2のカスコードトランジスタの前記制御端子に結合される、請求項1に記載の回路。 - 前記第1のノードと前記カスコードトランジスタの前記制御端子の間で結合された第3の抵抗器をさらに備える、請求項1に記載の回路。
- 前記インダクタは、前記インダクタの前記第2の端子上の前記時間変化電源信号から前記カスコードトランジスタの前記第1の端子を分離する、請求項1に記載の回路。
- 前記入力信号の帯域幅は、前記時間変化電源信号の帯域幅未満である、請求項1に記載の回路。
- 前記第1の抵抗器、前記第2の抵抗器、および前記キャパシタのうちの少なくとも1つはプログラム可能である、請求項1の回路。
- 信号を増幅する方法であって、
第1のトランジスタの制御端子上で入力信号を受け取ることと、前記第1のトランジスタは、制御端子、第1の端子および第2の端子を有する;
カスコードトランジスタの第2の端子上で出力信号を生成するために前記第1のトランジスタおよび前記カスコードトランジスタを通して前記入力信号を結合することと、前記カスコードトランジスタは、制御端子、第1の端子および第2の端子を有し、ここにおいて、前記カスコードトランジスタの前記第2の端子は、前記第1のトランジスタの前記第1の端子に結合される;
バイアス回路の端子上で変調された電源から時間変化電源電圧を受け取ること、
前記バイアス回路は、前記変調された電源の端子に結合された第1の端子および第1のノードに結合された第2の端子を有する第1の抵抗器と、
前記第1のノードに結合された第1の端子、および基準電圧に結合された第2の端子を有する第2の抵抗器と、
前記変調された電源端子に結合された第1の端子、および前記前記第1のノードに結合された第2の端子を有するキャパシタと、を備え、
ここにおいて、前記第1のノードは前記カスコードトランジスタの前記制御端子に結合される;
前記カスコードトランジスタの前記制御端子に前記時間変化電源電圧を結合することと;
前記時間変化電源電圧から前記カスコードトランジスタの前記第1の端子を分離するために、前記カスコードトランジスタの前記第1の端子に結合された第1の端子、および変調された電源端子に結合された第2の端子を有するインダクタにおいてインピーダンスを発生することと、
を備える方法。 - 前記カスコードトランジスタの前記制御端子はキャパシタンスを備える、請求項10に記載の方法。
- 前記第1の抵抗器、前記第2の抵抗器、および前記キャパシタは、前記入力信号の周波数の第2の範囲より大きな周波数の第1の範囲にわたって前記カスコードデバイスの前記制御端子に前記時間変化電源信号を結合するように構成される、請求項11に記載の方法。
- 第1の抵抗器の抵抗とキャパシタのキャパシタンスとの第1の積は、第2の抵抗器の抵抗と前記カスコードトランジスタの前記制御端子におけるキャパシタンスとの第2の積とほぼ等しい、請求項10に記載の方法。
- 前記バイアス回路が第1のバイアス回路であり、および前記カスコードトランジスタは、第1のカスコードトランジスタであり、前記方法は、
第2のバイアス回路の端子上で前記変調された電源から前記時間変化電源電圧を受け取ることと、 前記第2のバイアス回路は、変調された電源端子に結合された第1の端子および第2のノードに結合された第2の端子を有する第3の抵抗器と、第2のノードに結合された第1の端子および基準電圧に結合された第2の端子を有する第4の抵抗器と、前記変調された電源端子に結合された第1の端子および前記第2のノードに結合された第2の端子を有する第2のキャパシタと、を備え、ここにおいて、前記第2のノードは、第2のカスコードトランジスタの前記制御端子に結合される;
前記第2のカスコードトランジスタの前記制御端子に時間変化電源電圧を結合することと、
をさらに備える、請求項10に記載の方法:。 - 前記第1のノードと前記カスコードトランジスタの制御端子の間で結合された第3の抵抗器を通して前記時間変化電源電圧を結合することをさらに備える、請求項10に記載の方法。
- 前記入力信号の帯域幅は、前記時間変化電源信号の帯域幅未満である、請求項10に記載の方法。
- 前記第1の抵抗器、前記第2の抵抗器、および前記キャパシタのうちの少なくとも1つはプログラム可能である、請求項10に記載の方法。
- 制御端子、第1の端子、および第2の端子を有する第1のトランジスタと、前記制御端子は入力信号を受け取るように構成される;
制御端子、第1の端子、および第2の端子を有するカスコードトランジスタと、ここにおいて前記第2の端子は前記第1のトランジスタの前記第1の端子に結合される;
前記カスコードトランジスタの前記第1の端子に結合された第1の端子、および変調された電源端子を受け取るために結合された第2の端子を有するインダクタと;
前記カスコードトランジスタにバイアスをかけるために、前記変調された電源端子から前記カスコードトランジスタの前記制御端子に前記入力信号に対応する最大周波数の時間変化電源信号を結合するための手段と、
を備える増幅回路。 - 最大周波数の前記時間変化電源信号を結合するための前記手段は、
前記変調された電源端子に結合された第1の端子、および前記カスコードトランジスタの制御端子に結合された第2の端子を有する第1の抵抗器と;
前記カスコードトランジスタの前記制御端子に結合された第1の端子、および基準電圧に結合された第2の端子を有する第2の抵抗器と;
前記変調された電源端子に結合された第1の端子、および前記カスコードトランジスタの前記制御端子に結合された第2の端子を有するキャパシタと;
前記カスコードトランジスタの前記制御端子へ結合されたキャパシタンスと、を備える、請求項18に記載の回路。 - 最大周波数の前記時間変化電源信号を結合するための前記手段は、
前記変調された電源端子に結合された第1の端子、および第1のノードに結合された第2の端子を有する第1の抵抗器と;
前記第1のノードに結合された第1の端子、および基準電圧に結合された第2の端子を有する第2の抵抗器と;
前記変調された電源端子に結合された第1の端子、および前記第1のノードに結合された第2の端子を有するキャパシタと;
前記第1のノードと前記カスコードトランジスタの制御端子の間で結合された第3の抵抗器と;
前記カスコードトランジスタの前記制御端子へ結合されたキャパシタンスと
を備える、請求項18に記載の回路。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361876347P | 2013-09-11 | 2013-09-11 | |
US61/876,347 | 2013-09-11 | ||
US14/172,150 US9219447B2 (en) | 2013-09-11 | 2014-02-04 | Wideband bias circuits and methods |
US14/172,150 | 2014-02-04 | ||
PCT/US2014/055091 WO2015038712A1 (en) | 2013-09-11 | 2014-09-11 | Wideband bias circuits and methods |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016530845A true JP2016530845A (ja) | 2016-09-29 |
JP2016530845A5 JP2016530845A5 (ja) | 2017-09-28 |
JP6567531B2 JP6567531B2 (ja) | 2019-08-28 |
Family
ID=52625027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016542085A Active JP6567531B2 (ja) | 2013-09-11 | 2014-09-11 | 広帯域バイアス回路および方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US9219447B2 (ja) |
EP (1) | EP3044871B1 (ja) |
JP (1) | JP6567531B2 (ja) |
KR (1) | KR20160056907A (ja) |
CN (1) | CN105765858B (ja) |
WO (1) | WO2015038712A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019180059A (ja) * | 2018-03-30 | 2019-10-17 | 株式会社村田製作所 | 増幅回路 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9219447B2 (en) | 2013-09-11 | 2015-12-22 | Qualcomm Incorporated | Wideband bias circuits and methods |
US9252713B2 (en) * | 2014-02-27 | 2016-02-02 | Qualcomm Incorporated | Bias circuits and methods for stacked devices |
US9948252B1 (en) | 2017-04-06 | 2018-04-17 | Psemi Corporation | Device stack with novel gate capacitor topology |
US10700643B2 (en) * | 2017-09-22 | 2020-06-30 | Qualcomm Incorporated | Envelope-shaped bias for power amplifier |
US10291194B2 (en) * | 2017-10-09 | 2019-05-14 | Infineon Technologies Ag | System and method for biasing an RF circuit |
TWI688203B (zh) * | 2017-12-14 | 2020-03-11 | 財團法人工業技術研究院 | 寬頻轉阻放大器電路 |
WO2019114978A1 (en) * | 2017-12-15 | 2019-06-20 | Huawei Technologies Co., Ltd. | Differential cascode amplifier for optical communication with tunable pass-band frequency |
IT201800010793A1 (it) * | 2018-12-04 | 2020-06-04 | St Microelectronics Srl | Circuito di rilevazione, dispositivo e procedimento corrispondenti |
WO2021146843A1 (zh) * | 2020-01-20 | 2021-07-29 | 华为技术有限公司 | 堆叠放大器、射频收发电路、设备及切换控制方法 |
US20220166385A1 (en) * | 2020-11-20 | 2022-05-26 | The Boeing Company | Amplifier with stacked transconducting cells in parallel and/or cascade “current mode” combining |
CN116094469B (zh) * | 2023-04-11 | 2023-06-30 | 南京米乐为微电子科技有限公司 | 一种共栅放大电路、低噪声放大器以及一种超宽带接收机 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009060095A1 (en) * | 2007-11-09 | 2009-05-14 | Nxp B.V. | Electronic circuit with cascode amplifier |
JP2013502847A (ja) * | 2009-08-19 | 2013-01-24 | クゥアルコム・インコーポレイテッド | ダイオードベースバイアス有りスタックアンプ(stackedamplifier) |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4394590A (en) * | 1979-12-28 | 1983-07-19 | International Rectifier Corp. Japan Ltd. | Field effect transistor circuit arrangement |
US6137367A (en) * | 1998-03-24 | 2000-10-24 | Amcom Communications, Inc. | High power high impedance microwave devices for power applications |
JP4821214B2 (ja) * | 2005-08-26 | 2011-11-24 | 三菱電機株式会社 | カスコード接続回路 |
US7355375B2 (en) | 2005-09-30 | 2008-04-08 | Nxp B.V. | Dynamic bias circuit for use with a stacked device arrangement |
KR101266918B1 (ko) * | 2009-09-14 | 2013-05-24 | 한국전자통신연구원 | 가변이득 광대역 피드백 저 잡음 증폭기 |
US8111104B2 (en) | 2010-01-25 | 2012-02-07 | Peregrine Semiconductor Corporation | Biasing methods and devices for power amplifiers |
US8120414B2 (en) | 2010-06-01 | 2012-02-21 | Enerdel, Inc. | Low-noise current source |
US8427241B2 (en) * | 2011-05-24 | 2013-04-23 | Amcom Communications, Inc. | High efficiency, high frequency amplifiers |
US8493154B1 (en) * | 2011-10-28 | 2013-07-23 | Berex Corporation | Linearity enhancement on cascode gain block amplifier |
GB2510084B (en) | 2011-11-04 | 2018-02-21 | Skyworks Solutions Inc | Apparatus and methods for power amplifiers |
US9219447B2 (en) | 2013-09-11 | 2015-12-22 | Qualcomm Incorporated | Wideband bias circuits and methods |
-
2014
- 2014-02-04 US US14/172,150 patent/US9219447B2/en active Active
- 2014-09-11 WO PCT/US2014/055091 patent/WO2015038712A1/en active Application Filing
- 2014-09-11 JP JP2016542085A patent/JP6567531B2/ja active Active
- 2014-09-11 KR KR1020167008943A patent/KR20160056907A/ko not_active Application Discontinuation
- 2014-09-11 CN CN201480049100.1A patent/CN105765858B/zh active Active
- 2014-09-11 EP EP14771491.9A patent/EP3044871B1/en active Active
-
2015
- 2015-11-03 US US14/931,562 patent/US9467106B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009060095A1 (en) * | 2007-11-09 | 2009-05-14 | Nxp B.V. | Electronic circuit with cascode amplifier |
JP2013502847A (ja) * | 2009-08-19 | 2013-01-24 | クゥアルコム・インコーポレイテッド | ダイオードベースバイアス有りスタックアンプ(stackedamplifier) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019180059A (ja) * | 2018-03-30 | 2019-10-17 | 株式会社村田製作所 | 増幅回路 |
US11043922B2 (en) | 2018-03-30 | 2021-06-22 | Murata Manufacturing Co., Ltd. | Amplification circuit |
JP7071860B2 (ja) | 2018-03-30 | 2022-05-19 | 株式会社村田製作所 | 増幅回路 |
US11664768B2 (en) | 2018-03-30 | 2023-05-30 | Murata Manufacturing Co., Ltd. | Amplification circuit |
Also Published As
Publication number | Publication date |
---|---|
WO2015038712A1 (en) | 2015-03-19 |
US9467106B2 (en) | 2016-10-11 |
KR20160056907A (ko) | 2016-05-20 |
EP3044871B1 (en) | 2020-05-06 |
EP3044871A1 (en) | 2016-07-20 |
US20150070095A1 (en) | 2015-03-12 |
CN105765858A (zh) | 2016-07-13 |
CN105765858B (zh) | 2019-04-02 |
JP6567531B2 (ja) | 2019-08-28 |
US9219447B2 (en) | 2015-12-22 |
US20160056779A1 (en) | 2016-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6567531B2 (ja) | 広帯域バイアス回路および方法 | |
US7420423B2 (en) | Active balun device | |
US8264282B1 (en) | Amplifier | |
CN110311630A (zh) | 用于旁路低噪声放大器的系统和方法 | |
US8823458B2 (en) | Circuit and power amplifier | |
CN104617905A (zh) | 射频放大器及射频放大方法 | |
JP2009246529A (ja) | 差動単相変換回路 | |
US9407211B1 (en) | High power and high linearity cascode amplifier | |
WO2012156947A1 (en) | Amplifier | |
US20190319597A1 (en) | Active Device Which has a High Breakdown Voltage, is Memory-Less, Traps Even Harmonic Signals and Circuits Used Therewith | |
US8279000B2 (en) | Radio-frequency amplifier | |
GB2490977A (en) | A configurable LNA with inductive degeneration or with an impedance-matching stage in parallel with the principal gain stage | |
US10911007B2 (en) | High-frequency amplifier circuitry and semiconductor device | |
JP2015170892A (ja) | 低雑音増幅回路 | |
WO2006095416A1 (ja) | 減衰器を備えた高周波増幅器 | |
JP2008278470A (ja) | 高周波回路 | |
JP5807762B2 (ja) | 高周波モジュール及びそれを用いた携帯端末 | |
WO2015128965A1 (ja) | アクティブバラン回路及びトランス | |
US20220294399A1 (en) | Semiconductor device | |
JP6336775B2 (ja) | 利得可変型増幅器 | |
US20230018356A1 (en) | Amplifier for a radio frequency receiver | |
JP2010109710A (ja) | 利得可変型増幅器 | |
US10715087B2 (en) | CMOS wideband RF amplifier with gain roll-off compensation for external parasitics | |
CN106575943B (zh) | 陷获偶次谐波信号的无记忆有源设备 | |
US9306512B2 (en) | ASK modulation amplification circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170817 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180918 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190731 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6567531 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |