JP6567531B2 - 広帯域バイアス回路および方法 - Google Patents

広帯域バイアス回路および方法 Download PDF

Info

Publication number
JP6567531B2
JP6567531B2 JP2016542085A JP2016542085A JP6567531B2 JP 6567531 B2 JP6567531 B2 JP 6567531B2 JP 2016542085 A JP2016542085 A JP 2016542085A JP 2016542085 A JP2016542085 A JP 2016542085A JP 6567531 B2 JP6567531 B2 JP 6567531B2
Authority
JP
Japan
Prior art keywords
terminal
coupled
resistor
cascode transistor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016542085A
Other languages
English (en)
Other versions
JP2016530845A5 (ja
JP2016530845A (ja
Inventor
カバニラス、ジョーズ
プレスティ、カロゲロ・ダビデ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2016530845A publication Critical patent/JP2016530845A/ja
Publication of JP2016530845A5 publication Critical patent/JP2016530845A5/ja
Application granted granted Critical
Publication of JP6567531B2 publication Critical patent/JP6567531B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H03F1/0266—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
    • H03F1/483—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers with field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0244—Stepped control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/21—Bias resistors are added at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3215—To increase the output power or efficiency

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

関連する出願への相互参照
[0001] 本開示は、２０１４年２月４日に申請された米国の出願１４／１７２，１５０号の優先権を主張する、その内容は、参照によってすべての目的のためのその全体においてここに組み入れられる。本開示は、２０１３年９月１１日に申請された米国の仮出願６１／８７６，３４７号の優先権を主張する、その内容は、参照によってすべての目的のためのその全体においてここに組み入れられる。
[0002] 本開示は電子回路と方法に関連し、特に広帯域のバイアス回路（wideband bias circuit）と方法に関連している。
[0003] ＣＭＯＳトランジスタは、信頼性目的のために複数デバイスにわたってその電圧振幅を分割するためにときとして積み重ねられる。図１は典型的な増幅段を図示する。入力信号は、（例えば共通ソース（ＣＳ：common source）構成における）最下段ＭＯＳデバイス１０１のゲートに印加される。上部のカスコードデバイス１０２（共通ゲート（ＣＧ：common gate）構成における）は、電源とグラウンドの間で抵抗素子（例えば抵抗器１０３および１０４を含む抵抗器ラダー（resistor ladder））を使用して共通してバイアスをかけられる。カスコードデバイス（cascode device）は、バイアス電圧を保持するゲートキャパシタンス（gate capacitance）１０５を有している。電源電圧が一定の（あるいはほとんど一定の）値を維持している場合、抵抗素子を使用して、電源電圧から回路のノードにバイアスをかけるための従来のアプローチは満足なものである。しかしながら、電源電圧が変化するアプリケーション（application）では、抵抗とキャパシタンスは、回路の動作を低下させることがある。
[0004] 本開示は、広帯域のバイアス回路のための回路および方法を含んでいる。１つの例示実施形態において、増幅器は、入力と増幅器の出力の間でカスコードトランジスタ（cascode transistor）を含んでいる。カスコードトランジスタは、電源と第１のノードの間の抵抗器、第１のノードと基準電圧（reference voltage）（例えばグラウンド）の間の抵抗器、および電源と第１のノードの間のキャパシタ（capacitor）を備えるバイアス回路からバイアスを受け取る。電源は、変調された電源であることがあり得る。それはカスコードトランジスタの制御端子（control terminal）におけるキャパシタンスにバイアス回路を通して結合される。インダクタは、カスコードトランジスタの端子と電源との間に配列される。インダクタは変調された電源信号から出力を分離（isolate）することができる。
[0005] １つの実施形態において、本開示は、制御端子、第１の端子、および第２の端子を有する第１のトランジスタと、前記制御端子は入力信号を受け取るように構成される、制御端子、第１の端子、および第２の端子を有するカスコードトランジスタと、ここにおいて、前記カスコードトランジスタの前記第２の端子は、前記第１のトランジスタの前記第１の端子に結合される、前記カスコードトランジスタの前記第１の端子に結合された第１の端子、および変調された電源端子に結合された第２の端子を有するインダクタと、前記変調された電源端子に結合された第１の端子、および第１のノードに結合された第２の端子を有する第１の抵抗器と、前記第１のノードに結合された第１の端子、および基準電圧に結合された第２の端子を有する第２の抵抗器と、変調された電源端子に結合された第１の端子、および第１のノードに結合された第２の端子を有するキャパシタと、ここにおいて、前記第１のノードは前記カスコードトランジスタの前記制御端子に結合されている、また、ここにおいて、前記変調された電源端子は前記入力信号に対応する時間変化電源信号（time varying power supply signal）を生成（produce）する、を備える、増幅回路を含んでいる。
[0006] １つの実施形態において、カスコードトランジスタの制御端子はキャパシタンスを備える。
[0007] １つの実施形態において、第１の抵抗器、第２の抵抗器およびキャパシタは、入力信号の周波数の第２の範囲より大きな周波数の第１の範囲にわたってカスコードデバイスの制御端子に時間変化電源信号を結合するように構成される。
[0008] １つの実施形態において、第１の抵抗器の抵抗と、キャパシタのキャパシタンスとの第１の積は、第２の抵抗器の抵抗と、カスコードトランジスタの制御端子のキャパシタンスとの第２の積とほぼ等しい。
[0009] １つの実施形態において、カスコードトランジスタは、第１のカスコードトランジスタであり、増幅回路は、制御端子、第１の端子、および第２の端子を有する第２のカスコードトランジスタと、ここにおいて、第２のカスコードトランジスタの第１の端子は第１のカスコードトランジスタの第２の端子に結合される、また、ここにおいて、第２のカスコードトランジスタの第２の端子は第１のトランジスタの第１の端子に結合される、
変調された電源端子に結合された第１の端子、および第２のノードに結合された第２の端子を有する第３の抵抗器と、第２のノードに結合された第１の端子、および基準電圧に結合された第２の端子を有する第４の抵抗器と、変調された電源端子に結合された第１の端子、および第２のノードに結合された第２の端子を有する第２のキャパシタと、ここにおいて、第２のノードは第２のカスコードトランジスタの制御端子に結合される、をさらに備える。
[0010] １つの実施形態において、回路は、第１のノードとカスコードトランジスタの制御端子の間で結合された第３の抵抗器をさらに備える。
[0011] １つの実施形態において、インダクタは、インダクタの第２の端子上の時間変化電源信号からカスコードトランジスタの第１の端子を分離する。
[0012] １つの実施形態において、入力信号の帯域幅(bandwidth)は、時間変化電源信号の帯域幅未満である。
[0013] 別の実施形態において、現在の開示は、第１のトランジスタの制御端子上で入力信号を受け取ることと、第１のトランジスタは、制御端子、第１の端子、および第２の端子を有する、カスコードトランジスタの第２の端子上で出力信号を生成するために第１のトランジスタおよびカスコードトランジスタを通して入力信号を結合することと、カスコードトランジスタは、制御端子、第１の端子および第２の端子を有している、ここにおいて、カスコードトランジスタの第２の端子は第１のトランジスタの第１の端子に結合される、バイアス回路の端子上で変調された電源から時間変化電源電圧を受け取ることと、前記バイアス回路は、変調された電源端子に結合された第１の端子、第１のノードに結合された第２の端子、第１のノードに第１の端子を結合する第２の抵抗器、および基準電圧に結合された第２の端子を有する第１の抵抗器と、変調された電源端子に結合された第１の端子、および第１のノードに結合された第２の端子を有するキャパシタと、ここにおいて、第１のノードはカスコードトランジスタの制御端子に結合される、を備える、
カスコードトランジスタの制御端子に時間変化電源電圧を結合することと、時間変化電源電圧からカスコードトランジスタの第１の端子を分離するために、カスコードトランジスタの第１の端子に結合された第１の端子、および変調された電源端子に結合された第２の端子を有するインダクタにおいてインピーダンスを発生（generate）することと、を備える信号を増幅する方法を含んでいる。
[0014] １つの実施形態において、第１の抵抗器、第２の抵抗器およびキャパシタは、入力信号の周波数の第２の範囲より大きな周波数の第１の範囲にわたってカスコードデバイスの制御端子に時間変化電源信号を結合するように構成される。
[0015] １つの実施形態において、バイアス回路は第１のバイアス回路であり、カスコードトランジスタは第１のカスコードトランジスタであり、
前記方法は、第２のバイアス回路の端子上で変調された電源から時間変化電源電圧を受け取ることと、前記第２のバイアス回路は、変調された電源端子に結合された第１の端子、および第２のノードに結合された第２の端子を有する第３の抵抗器と、第２のノードに結合された第１の端子、および基準電圧に結合された第２の端子を有する第４の抵抗器と、変調された電源端子に結合された第１の端子、および第２のノードに結合された第２の端子を有する第２のキャパシタと、ここにおいて、前記第２のノードは第２のカスコードトランジスタの制御端子に結合されている、を備え、第２のカスコードトランジスタの制御端子に時間変化電源電圧を結合することと、をさらに備える。
[0016] １つの実施形態では、方法は、第１のノードとカスコードトランジスタの制御端子の間で結合された第３の抵抗器を通して時間変化電源電圧を結合することをさらに備える。
[0017] 別の実施形態において、本開示は、制御端子、第１の端子、および第２の端子を有する第１のトランジスタと、前記制御端子は入力信号を受け取るように構成される、制御端子、第１の端子、および第２の端子を有するカスコードトランジスタと、ここにおいて、前記第２の端子は前記第１のトランジスタの前記第１の端子に結合される、カスコードトランジスタの第１の端子に結合された第１の端子、および変調された電源端子を受け取るために結合された第２の端子を有するインダクタと、カスコードトランジスタにバイアスをかけるために変調された電源端子からカスコードトランジスタの制御端子に、入力信号に対応する最大周波数の時間変化電源信号を結合するための手段と、を備える増幅回路を含んでいる。
[0018] １つの実施形態において、前記最大周波数の時間変化電源信号を結合するための手段は、変調された電源端子に結合された第１の端子、およびカスコードトランジスタの制御端子に結合された第２の端子を有する第１の抵抗器と、カスコードトランジスタの制御端子に結合された第１の端子、および基準電圧に結合された第２の端子を有する第２の抵抗器と、変調された電源端子に結合された第１の端子、およびカスコードトランジスタの制御端子に結合された第２の端子を有するキャパシタと、カスコードトランジスタの制御端子へ結合されたキャパシタンスと、を備えている。
[0019] １つの実施形態において、最大周波数の時間変化電源信号を結合するための手段は、変調された電源端子に結合された第１の端子、および第１のノードに結合された第２の端子を有する第１の抵抗器と、第１のノードに結合された第１の端子、および基準電圧に結合された第２の端子がある第２の抵抗器と、変調された電源端子に結合された第１の端子、および第１のノードに結合された第２の端子を有するキャパシタと、第１のノードとカスコードトランジスタの制御端子との間で結合された第３の抵抗器と、カスコードトランジスタの制御端子に結合されたキャパシタンスと、を備えている。
[0020] 次の詳細な説明および添付の図面は、現在の開示の特質および利点についてのよりよい理解を提供する。
[0021] 図１は、抵抗性および容量性素子を含む従来のバイアス回路を示す。 [0022] 図２Ａは、１つの実施形態による実例の広帯域バイアス回路を示す。 [0023] 図２Ｂは、別の実施形態による実例の広帯域バイアス回路を示す。 [0024] 図３Ａは、１つの実施形態による増幅回路における実例の広帯域バイアス回路を示す。 [0025] 図３Ｂは、図３Ａにおける実例の広帯域バイアス回路の周波数レスポンスを示す。 [0026] 図４は、別の実施形態による広帯域バイアス回路の別の例を示す。 [0027] 図５は、別の実施形態による広帯域バイアス回路の別の例を示す。 [0028] 図６は、１つの実施形態によるエンベロープ（envelope）および入力信号の実例スペクトルを示す。 [0029] 図７Ａは、１つの実施形態による実例の信号を示す。 [0030] 図７Ｂは、１つの実施形態による実例のエンベロープを示す。
詳細な説明
[0031] 本開示は広帯域バイアス回路に関係する。以下の説明では、説明の目的のために、多数の実例および特定の詳細は、本開示についての完全な理解を提供するために述べられる。しかしながら、請求項において表現されるような本開示が、これらの例における特徴のうちのいくつかあるいはすべてを、単独であるいは下記に述べられた他の特徴との組み合わせにおいて含み得ること、および、ここに記述された特徴と概念の変形および等価物をさらに含み得ることは、当業者にとって明白だろう。
[0032] 本開示のいくつかの実施形態は、エンベロープトラッキングアプリケーションに関係することがあり得る。エンベロープトラッキングアプリケーションにおいて、電源電圧Ｖｄｄは、回路の電力消費を低減する時間とともに変えられることがあり得る。より少ないパワーを使用して、入力信号が処理されるように、時間変化電源電圧は入力信号に対応し得る。エンベロープトラッキング（ＥＴ：envelope tracking）を使用する１つの実例のシステムは、無線システムにおける電力増幅器（例えばアンテナに信号を駆動する送信パスにおける電力増幅器）である。
[0033] いくつかのＥＴアプリケーションにおいて、エンベロープ信号の帯域幅は、処理されている信号の帯域幅より相当に広いことがあり得る。例えば、電力増幅器供給電圧（ＶＤＤ＿ＥＴ）は、送信されている信号の帯域幅の５−１０倍まで拡張することができるエンベロープ周波数においては変調され得る。２０ＭＨｚのロングタームエボルーションワイヤレス・プロトコル（ＬＴＥ（登録商標））において、例えば、電源の帯域幅は２００ＭＨｚまでを拡張し得る。
[0034] 図１に示されるような先行技術のバイアス回路のバイアス抵抗器およびゲートキャパシタンスの組合せは、低域通過周波数レスポンスを生成する。ゲートキャパシタンスの一般的な値について、抵抗器は、非常に際立った電力増幅器効率（ＰＡＥ：power amplifier efficiency）の低下（典型的なユニバーサル移動体通信システム（ＵＭＴＳ：Universal Mobile Telecommunications System））の最大出力条件について約３−５％）に帰着する所望の帯域幅を達成するために（数１００オームの範囲において非常に小さい必要があるだろう）。
[0035] 図２Ａは、１つの実施形態による実例の広帯域バイアス回路を示す。この例において、回路２１０は、入力信号（ＩＮ）を受け取り、出力信号（ＯＵＴ）を生成することできる。例えば、出力信号（ＯＵＴ）は、エアーウェーブ上の送信のためにアンテナ（図示せず）に結合されたＲＦ信号であり得る。回路２１０は、特定の値にバイアスがかけられる１つ以上の内部ノードを含み得る。この例において、回路２１０は、変調された電源２３０から時間にわたって変わり得る電源電圧ＶＤＤ＿ＥＴを受け取ることができる。例えば、いくつかのアプリケーションにおいて、前処理ブロック２４０は、送信されるべき信号 Ｓ を受信し得、また、例えば、エンベロープトラッキングを制御するために入力信号ＩＮおよび変調制御信号Ｓｅを生成し得る。例えば、回路２１０は、時間変化電源ＶＤＤ＿ＥＴを使用して、エンベロープトラッキング（ＥＴ）を行ない得る。
本開示の特徴および利点は、ＶＤＤに応じて変わる回路ノードのためのバイアスを発生（generate）することができる広帯域のバイアス回路を含んでいる。例えば、出力ＯＵＴは、インダクタＬ１ ２２０を使用して、電源信号から分離され得る、それはさらに出力信号からバイアス回路を分離し得る。例えば、回路ノードは、入力信号の信号パスの回路にバイアス電圧を供給することができ、従って、消費電力を低減するために時間変化電源電圧を使用して、バイアスをかけられ得る。この実例において、キャパシタ（Ｃ１）２０３は、際立った帯域幅拡張をもたらす、下部の抵抗ラダー抵抗器（Ｒ２）２０２とキャパシタンス（Ｃ２）２０４とによって確立された存在する極で０極（zero-pole）キャンセルを実行するために、抵抗ラダーの上部の抵抗器（Ｒ１）２０１に平行に加えられる。キャパシタンスＣ２ ２０４は、例えば、トランジスタ・バイアスノードにおける全キャパシタンスであり得る、そして本来のデバイス・キャパシタンス、寄生容量と同様にノードに加えられたいずれかのさらなるキャパシタンス（例えばＭＩＭあるいはＭＯＳキャパシタンス）を含み得る。キャパシタＣ１の追加は、抵抗器Ｒ１およびＲ２の著しくより大きな値の使用を可能にし、例えば、それはより高いＰＡＥを結果としてもたらすことがあり得る。Ｃ１はバイアス回路に加えられ得る、また、抵抗器とキャパシタの値を以下のようにセットすることによって、以下の伝達関数はＶＤＤ＿ＥＴとバイアスノードの間で達成され得る：

Ｖｂｉａｓ／Ｖｄｄ＿ｅｔ＝Ｒ２／（Ｒ１＋Ｒ２）；
ここで、Ｒ１Ｃ１とＲ２Ｃ２についてのｊｗＲＣキャンセル

従って、例えば、時間変化電源電圧（例えばエンベロープ信号）は、電源信号から過度に高周波を除去せずにノードにバイアスをかけるために、回路のバイアスノードに結合され得る。１つの実施形態において、１つ以上のキャパシタンスまたは抵抗はプログラム可能であり得る。例えば、プログラミングとチューニングを加えることは、回路バント幅およびバイアス電圧の独立した制御を可能にし得る。
[0036] 図２Ｂは、別の実施形態による実例の広帯域バイアス回路を示す。この実例において、抵抗器（Ｒ３）２０５は、Ｒ１、Ｒ２、およびＣ１の端子と、寄生ノードキャパシタンスＣ２を含むバイアスノードの間に配列される。この実例の構成は、特定の周波数（例えばＲＦ周波数）における負荷を低減することができるが、回路の高周波帯域幅を制限することがある。下記の伝達関数が、図２Ｂで示される配列を使用して、ＶＤＤ＿ＥＴとバイアスノードの間で達成され得る：

Ｖｂｉａｓ／Ｖｄｄ＿ｅｔ＝Ｒ２／（Ｒ１＋Ｒ２（１の＋ｊｗＣ２Ｒ３））；
ここで、Ｒ１Ｃ１＝Ｒ２Ｃ２およびＲ２＞＞Ｒ３
[0037] 図３Ａは、１つの実施形態による増幅回路における実例の広帯域バイアス回路を示す。この実例は、増幅回路においてカスコードトランジスタ３１１のゲート上のバイアス電圧を発生するための広帯域バイアス回路のアプリケーションを示す。この実例において、入力信号（ＩＮ）は、ＮＭＯＳトランジスタ３１２のゲート上で受け取られる。トランジスタ３１２は、トランジスタ３１１のソースにドレインを結合する。トランジスタ３１１のドレインは、インダクタ（Ｌ１）３１０を通して時間変化電源電圧ＶＤＤ＿ＥＴに結合される。出力信号（ＯＵＴ）は、トランジスタ３１１のドレインとインダクタＬ１の端子上で生成される。例えば、ＶＤＤ＿ＥＴはエンベロープトラッキングをインプリメントすることがある。変調された電源電圧は、抵抗器（Ｒ１）３０１、抵抗器（Ｒ２）３０２、キャパシタ（Ｃ１）３０３、およびゲートキャパシタンス（Ｃ２）３０４を含む広帯域バイアス回路によってトランジスタ３１１のゲートにおいて適切なバイアス電圧に変換される。インダクタ３１０は、例えば、電源信号からトランジスタ３１１のドレインにおいて出力を分離し得、出力信号からバイアス回路を分離し得る。図３Ｂは、図３Ａにおける実例の広帯域バイアス回路の周波数レスポンスを示す。レスポンス３５０は、キャパシタＣ１のないレスポンスが高い周波数で落ちることを示す。レスポンス３５１−３５５は、Ｃ１の異なる値についてのレスポンスがより高い周波数でほぼ水平にとどまり減衰しないことを示す。
[0038] 図４は、別の実施形態による広帯域バイアス回路の別の実例を示す。この実例は、１つの実施形態による広帯域バイアス回路を含むドライバーアンプと電力増幅器を示す。ドライバーアンプは、カスコード構成で整えられ、インダクタＬ１ ４１３を通して電源に結合されたＮＭＯＳトランジスタ４１０−４１２を含んでいる。入力信号（ＩＮ１）は、トランジスタ４１０のゲート上で受け取られ、そして入力信号に対応する時間変化電源電圧ＶＤＤ−ＥＴは電源端子で受け取られる。抵抗器４０１−４０２およびキャパシタ４０３−４０４を備えている第１の広帯域バイアス回路は、トランジスタ４１１のゲート上のバイアス電圧を発生する、そこでは、キャパシタンス４０４は、トランジスタ４１１のゲートキャパシタンス（例えばデバイス・キャパシタンス、付加的な追加キャパシタンスおよび寄生容量）を含んでいる。抵抗器４０５−４０６およびキャパシタ４０７−４０８を備えている第２の広帯域バイアス回路は、トランジスタ４１２のゲート上のバイアス電圧を発生する、そこでは、キャパシタンス４０８は、さらにトランジスタ４１２のゲートキャパシタンスも含んでいる。ドライバー回路の出力信号（ＯＵＴ１：出力１）は、Ｌ１とトランジスタ４１２のドレインの間のノードからである。出力１（ＯＵＴ１）は、例えば、マッチングネットワーク（matching network）４９０を通して電力増幅器の入力に供給される。
[0039] 同様に、電力増幅器は、カスコード構成で整えられ、インダクタＬ２ ４３３を通して電源に結合されたＮＭＯＳトランジスタ４３０−４３２を含んでいる。入力信号（ＩＮ２：入力２）は、トランジスタ４３０のゲート上でマッチングネットワーク４９０から受け取られ、そして入力信号に対応する時間変化電源電圧ＶＤＤ−ＥＴは、電源端子で受け取られる。抵抗器４２１−４２２およびキャパシタ４２３−４２４を備える第３の広帯域バイアス回路は、トランジスタ４３１のゲート上のバイアス電圧を発生する、そこではキャパシタンス４２４は、トランジスタ４３１のゲートキャパシタンス（例えばデバイス・キャパシタンス、付加的な追加キャパシタンスおよび寄生容量（parasitic capacitance））を含んでいる。抵抗器４２５−４２６およびキャパシタ４２７−４２８を備える第４の広帯域のバイアス回路は、トランジスタ４３２のゲート上のバイアス電圧を発生する、そこでは、キャパシタンス４２８は、トランジスタ４３２のゲートキャパシタンスも含んでいる。電力増幅器の出力信号は、Ｌ２とトランジスタ４３２のドレインの間のノードからである。出力信号は、例えば、マッチングネットワーク４９１を通して、アンテナに供給される（ＯＵＴ２：出力２）。
[0040] 図５は、別の実施形態による広帯域バイアス回路の別の実例を示す。この実例は、各広帯域バイアス回路が各カスコードトランジスタのゲートキャパシタンスと広帯域バイアス回路の他の要素の間の抵抗器を含んでいる以外は、図４に示されたものと同じである。
[0041] 図６は、１つの実施形態によるエンベロープ（envelope）および入力信号の実例のスペクトルを示す。この実例は、例えば、時間変化電源電圧の周波数範囲が増幅されている入力信号の周波数範囲より大きいことがあり得ることを示す。図６に示される実例は、ＬＴＥ信号およびＬＴＥエンベロープを示す。図７Ａは、１つの実施形態による実例の信号を示す。図７Ａは、入力信号の同相成分および直交成分の両方を示す。図７Ｂは、１つの実施形態による実例のエンベロープを示す。図７Ｂは、図７Ａにおける入力信号についての信号エンベロープを示す。
[0042] 上記の説明は、特定の実施形態の態様がどのようにインプリメントされ得るのかの実例と共に、本開示の様々な実施形態を示す。例えば、上記の実例はＮＭＯＳトランジスタの点から記述されているが、他の型式のトランジスタを使用することができる。上記の実例は、単に実施形態であると考えるべきではなく、次の請求項によって定義されるような特定の実施形態の柔軟性および利点を示すために提示される。上記の開示および次の請求項に基づいて、他の配置、実施形態、インプリメンテーションおよび等価物は、請求項によって定義されるような本開示の範囲から外れずに使用され得る。
以下に、本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
制御端子、第１の端子、および第２の端子を有する第１のトランジスタと、前記制御端子は入力信号を受け取るように構成される；
制御端子、第１の端子、および第２の端子を有するカスコードトランジスタと、ここにおいて前記カスコードトランジスタの前記第２の端子は前記第１のトランジスタの前記第１の端子に結合される；
前記カスコードトランジスタの前記第１の端子に結合された第１の端子、および変調された電源端子に結合された第２の端子を有するインダクタと；
前記変調された電源端子に結合された第１の端子、および第１のノードに結合された第２の端子を有する第１の抵抗器と；
前記第１のノードに結合された第１の端子、および基準電圧に結合された第２の端子を有する第２の抵抗器と；
前記変調された電源端子に結合された第１の端子、および前記第１のノードに連結された第２の端子を有するキャパシタと、
ここにおいて、前記第１のノードは前記カスコードトランジスタの前記制御端子に結合され、また、ここにおいて、前記変調された電源端子は前記入力信号に対応する時間変化電源信号を生成する、を備える増幅回路。
［Ｃ２］
前記カスコードトランジスタの前記制御端子はキャパシタンスを備える、Ｃ１に記載の回路。
［Ｃ３］
前記第１の抵抗器、前記第２の抵抗器、および前記キャパシタは、前記入力信号の周波数の第２の範囲より大きな周波数の第１の範囲にわたって前記カスコードデバイスの前記制御端子に前記時間変化電源信号を結合するように構成される、Ｃ２に記載の回路。
［Ｃ４］
前記第１の抵抗器の抵抗と、前記キャパシタのキャパシタンスとの第１の積は、前記第２の抵抗器の抵抗と、前記カスコードトランジスタの前記制御端子でのキャパシタンスとの第２の積とほぼ等しい、Ｃ１に記載の回路。
［Ｃ５］
前記カスコードトランジスタは、第１のカスコードトランジスタであり、前記増幅回路はさらに次のものを備える、
制御端子、第１の端子および第２の端子を有する第２のカスコードトランジスタと、ここにおいて、前記第２のカスコードトランジスタの前記第１の端子は前記第１のカスコードトランジスタの前記第２の端子に結合され、また、ここにおいて、前記第２のカスコードトランジスタの前記第２の端子は前記第１のトランジスタの第１の端子に結合される；
前記変調された電源端子に結合された第１の端子、および第２のノードに結合された第２の端子を有する第３の抵抗器と；
前記第２のノードに結合された第１の端子、および前記基準電圧に結合された第２の端子を有する第４の抵抗器と；
前記変調された電源端子に結合された第１の端子、および前記第２のノードに結合された第２の端子を有する第２のキャパシタと；
ここにおいて、前記第２のノードは、前記第２のカスコードトランジスタの前記制御端子に結合される、Ｃ１に記載の回路。
［Ｃ６］
前記第１のノードと前記カスコードトランジスタの前記制御端子の間で結合された第３の抵抗器をさらに備える、Ｃ１に記載の回路。
［Ｃ７］
前記インダクタは、前記インダクタの前記第２の端子上の前記時間変化電源信号から前記カスコードトランジスタの前記第１の端子を分離する、Ｃ１に記載の回路。
［Ｃ８］
前記入力信号の帯域幅は、前記時間変化電源信号の帯域幅未満である、Ｃ１に記載の回路。
［Ｃ９］
前記第１の抵抗器、前記第２の抵抗器、および前記キャパシタのうちの少なくとも１つはプログラム可能である、Ｃ１の回路。
［Ｃ１０］
信号を増幅する方法であって、第１のトランジスタの制御端子上で入力信号を受け取ることと、前記第１のトランジスタは、制御端子、第１の端子および第２の端子を有する；
カスコードトランジスタの第２の端子上で出力信号を生成するために前記第１のトランジスタおよび前記カスコードトランジスタを通して前記入力信号を結合することと、前記カスコードトランジスタは、制御端子、第１の端子および第２の端子を有し、ここにおいて、前記カスコードトランジスタの前記第２の端子は、前記第１のトランジスタの前記第１の端子に結合される；
バイアス回路の端子上で変調された電源から時間変化電源電圧を受け取ること、
前記バイアス回路は、前記変調された電源の端子に結合された第１の端子および第１のノードに結合された第２の端子を有する第１の抵抗器と、
前記第１のノードに結合された第１の端子、および基準電圧に結合された第２の端子を有する第２の抵抗器と、
前記変調された電源端子に結合された第１の端子、および前記前記第１のノードに結合された第２の端子を有するキャパシタと、を備え、
ここにおいて、前記第１のノードは前記カスコードトランジスタの前記制御端子に結合される；
前記カスコードトランジスタの前記制御端子に前記時間変化電源電圧を結合することと；
前記時間変化電源電圧から前記カスコードトランジスタの前記第１の端子を分離するために、前記カスコードトランジスタの前記第１の端子に結合された第１の端子、および変調された電源端子に結合された第２の端子を有するインダクタにおいてインピーダンスを発生することと、を備える方法。
［Ｃ１１］
前記カスコードトランジスタの前記制御端子はキャパシタンスを備える、Ｃ１０に記載の方法。
［Ｃ１２］
前記第１の抵抗器、前記第２の抵抗器、および前記キャパシタは、前記入力信号の周波数の第２の範囲より大きな周波数の第１の範囲にわたって前記カスコードデバイスの前記制御端子に前記時間変化電源信号を結合するように構成される、Ｃ１１に記載の方法。
［Ｃ１３］
第１の抵抗器の抵抗とキャパシタのキャパシタンスとの第１の積は、第２の抵抗器の抵抗と前記カスコードトランジスタの前記制御端子におけるキャパシタンスとの第２の積とほぼ等しい、Ｃ１０に記載の方法。
［Ｃ１４］
前記バイアス回路が第１のバイアス回路であり、および前記カスコードトランジスタは、第１のカスコードトランジスタであり、前記方法は、
第２のバイアス回路の端子上で前記変調された電源から前記時間変化電源電圧を受け取ることと、 前記第２のバイアス回路は、変調された電源端子に結合された第１の端子および第２のノードに結合された第２の端子を有する第３の抵抗器と、第２のノードに結合された第１の端子および基準電圧に結合された第２の端子を有する第４の抵抗器と、前記変調された電源端子に結合された第１の端子および前記第２のノードに結合された第２の端子を有する第２のキャパシタと、を備え、ここにおいて、前記第２のノードは、第２のカスコードトランジスタの前記制御端子に結合される；
前記第２のカスコードトランジスタの前記制御端子に時間変化電源電圧を結合することと、
をさらに備える、Ｃ１０に記載の方法：。
［Ｃ１５］
前記第１のノードと前記カスコードトランジスタの制御端子の間で結合された第３の抵抗器を通して前記時間変化電源電圧を結合することをさらに備える、Ｃ１０に記載の方法。
［Ｃ１６］
前記入力信号の帯域幅は、前記時間変化電源信号の帯域幅未満である、Ｃ１０に記載の方法。
［Ｃ１７］
前記第１の抵抗器、前記第２の抵抗器、および前記キャパシタのうちの少なくとも１つはプログラム可能である、Ｃ１０に記載の方法。
［Ｃ１８］
制御端子、第１の端子、および第２の端子を有する第１のトランジスタと、前記制御端子は入力信号を受け取るように構成される；
制御端子、第１の端子、および第２の端子を有するカスコードトランジスタと、ここにおいて前記第２の端子は前記第１のトランジスタの前記第１の端子に結合される；
前記カスコードトランジスタの前記第１の端子に結合された第１の端子、および変調された電源端子を受け取るために結合された第２の端子を有するインダクタと；
前記カスコードトランジスタにバイアスをかけるために、前記変調された電源端子から前記カスコードトランジスタの前記制御端子に前記入力信号に対応する最大周波数の時間変化電源信号を結合するための手段と、
を備える増幅回路。
［Ｃ１９］
最大周波数の前記時間変化電源信号を結合するための前記手段は、
前記変調された電源端子に結合された第１の端子、および前記カスコードトランジスタの制御端子に結合された第２の端子を有する第１の抵抗器と；
前記カスコードトランジスタの前記制御端子に結合された第１の端子、および基準電圧に結合された第２の端子を有する第２の抵抗器と；
前記変調された電源端子に結合された第１の端子、および前記カスコードトランジスタの前記制御端子に結合された第２の端子を有するキャパシタと；
前記カスコードトランジスタの前記制御端子へ結合されたキャパシタンスと、を備える、Ｃ１８に記載の回路。
［Ｃ２０］
最大周波数の前記時間変化電源信号を結合するための前記手段は、
前記変調された電源端子に結合された第１の端子、および第１のノードに結合された第２の端子を有する第１の抵抗器と；
前記第１のノードに結合された第１の端子、および基準電圧に結合された第２の端子を有する第２の抵抗器と；
前記変調された電源端子に結合された第１の端子、および前記第１のノードに結合された第２の端子を有するキャパシタと；
前記第１のノードと前記カスコードトランジスタの制御端子の間で結合された第３の抵抗器と；
前記カスコードトランジスタの前記制御端子へ結合されたキャパシタンスと
を備える、Ｃ１８に記載の回路。

Claims (11)

  1. 制御端子、第１の端子、および第２の端子を有する第１のトランジスタと、前記制御端子は入力信号を受け取るように構成される；
    制御端子、第１の端子、および第２の端子を有する第１のカスコードトランジスタと、ここにおいて、前記第１のカスコードトランジスタの前記第２の端子は前記第１のトランジスタの前記第１の端子に結合される；
    前記第１のカスコードトランジスタの前記第１の端子に結合された第１の端子、および変調された電源端子に結合された第２の端子を有するインダクタと；
    前記変調された電源端子に結合された第１の端子、および第１のノードに結合された第２の端子を有する第１の抵抗器と；
    前記第１のノードに結合された第１の端子、および基準電圧に結合された第２の端子を有する第２の抵抗器と；
    前記変調された電源端子に結合された第１の端子、および前記第１のノードに結合された第２の端子を有する第１のキャパシタと；
    ここにおいて、前記第１のノードは前記第１のカスコードトランジスタの前記制御端子に結合され、ここにおいて、前記変調された電源端子は前記入力信号に対応する時間変化電源信号を生成し、また、ここにおいて、前記第１の抵抗器の抵抗と、前記第１のキャパシタのキャパシタンスとの第１の積は、前記第２の抵抗器の抵抗と、前記第１のカスコードトランジスタの前記制御端子でのキャパシタンスとの第２の積とほぼ等しい、を備える増幅回路。
  2. 前記第１の抵抗器、前記第２の抵抗器、および前記第１のキャパシタは、前記入力信号の周波数の第２の範囲より大きな周波数の第１の範囲にわたって前記第１のカスコードトランジスタの前記制御端子に前記時間変化電源信号を結合するように構成される、請求項１に記載の回路。
  3. 前記第１のノードと前記第１のカスコードトランジスタの前記制御端子の間で結合された第３の抵抗器をさらに備える、請求項１に記載の回路。
  4. 前記インダクタは、前記インダクタの前記第２の端子上の前記時間変化電源信号から前記第１のカスコードトランジスタの前記第１の端子を分離するように構成される、請求項１に記載の回路。
  5. 前記入力信号の帯域幅は、前記時間変化電源信号の帯域幅未満である、請求項１に記載の回路。
  6. 前記第１の抵抗器、前記第２の抵抗器、および前記第１のキャパシタのうちの少なくとも１つはプログラム可能である、請求項１の回路。
  7. 信号を増幅する方法であって、
    第１のトランジスタの制御端子上で入力信号を受け取ることと、前記第１のトランジスタは、制御端子、第１の端子、および第２の端子を有する；
    第１のカスコードトランジスタの第１の端子上で出力信号を生成するために前記第１のトランジスタおよび前記第１のカスコードトランジスタを通して前記入力信号を結合することと、前記第１のカスコードトランジスタは、制御端子、第１の端子、および第２の端子を有し、ここにおいて、前記第１のカスコードトランジスタの前記第２の端子は、前記第１のトランジスタの前記第１の端子に結合される；
    第１のバイアス回路の端子上で変調された電源から時間変化電源電圧を受け取ることと、前記第１のバイアス回路は、前記変調された電源の端子に結合された第１の端子、および第１のノードに結合された第２の端子を有する第１の抵抗器と、前記第１のノードに結合された第１の端子、および基準電圧に結合された第２の端子を有する第２の抵抗器と、前記変調された電源端子に結合された第１の端子、および前記第１のノードに結合された第２の端子を有する第１のキャパシタと、を備え、ここにおいて、前記第１のノードは前記第１のカスコードトランジスタの前記制御端子に結合される；
    前記第１のカスコードトランジスタの前記制御端子に前記時間変化電源電圧を結合することと；
    前記時間変化電源電圧から前記第１のカスコードトランジスタの前記第１の端子を分離するために、前記第１のカスコードトランジスタの前記第１の端子に結合された第１の端子、および変調された電源端子に結合された第２の端子を有するインダクタにおいてインピーダンスを発生することと、
    ここにおいて、前記第１の抵抗器の抵抗と前記第１のキャパシタのキャパシタンスとの第１の積は、前記第２の抵抗器の抵抗と前記第１のカスコードトランジスタの前記制御端子におけるキャパシタンスとの第２の積とほぼ等しい、を備える方法。
  8. 前記第１の抵抗器、前記第２の抵抗器、および前記第１のキャパシタは、前記入力信号の周波数の第２の範囲より大きな周波数の第１の範囲にわたって前記カスコードデバイスの前記制御端子に前記時間変化電源電圧を結合するように構成される、請求項７に記載の方法。
  9. 前記第１のノードと前記第１のカスコードトランジスタの前記制御端子の間で結合された第３の抵抗器を通して前記時間変化電源電圧を結合することをさらに備える、請求項７に記載の方法。
  10. 前記入力信号の帯域幅は、前記時間変化電源信号の帯域幅未満である、請求項７に記載の方法。
  11. 前記第１の抵抗器、前記第２の抵抗器、および前記第１のキャパシタのうちの少なくとも１つはプログラム可能である、請求項７に記載の方法。
JP2016542085A 2013-09-11 2014-09-11 広帯域バイアス回路および方法 Active JP6567531B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361876347P 2013-09-11 2013-09-11
US61/876,347 2013-09-11
US14/172,150 2014-02-04
US14/172,150 US9219447B2 (en) 2013-09-11 2014-02-04 Wideband bias circuits and methods
PCT/US2014/055091 WO2015038712A1 (en) 2013-09-11 2014-09-11 Wideband bias circuits and methods

Publications (3)

Publication Number Publication Date
JP2016530845A JP2016530845A (ja) 2016-09-29
JP2016530845A5 JP2016530845A5 (ja) 2017-09-28
JP6567531B2 true JP6567531B2 (ja) 2019-08-28

Family

ID=52625027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016542085A Active JP6567531B2 (ja) 2013-09-11 2014-09-11 広帯域バイアス回路および方法

Country Status (6)

Country Link
US (2) US9219447B2 (ja)
EP (1) EP3044871B1 (ja)
JP (1) JP6567531B2 (ja)
KR (1) KR20160056907A (ja)
CN (1) CN105765858B (ja)
WO (1) WO2015038712A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9219447B2 (en) 2013-09-11 2015-12-22 Qualcomm Incorporated Wideband bias circuits and methods
US9252713B2 (en) * 2014-02-27 2016-02-02 Qualcomm Incorporated Bias circuits and methods for stacked devices
US9948252B1 (en) 2017-04-06 2018-04-17 Psemi Corporation Device stack with novel gate capacitor topology
US10700643B2 (en) * 2017-09-22 2020-06-30 Qualcomm Incorporated Envelope-shaped bias for power amplifier
US10291194B2 (en) * 2017-10-09 2019-05-14 Infineon Technologies Ag System and method for biasing an RF circuit
TWI688203B (zh) * 2017-12-14 2020-03-11 財團法人工業技術研究院 寬頻轉阻放大器電路
WO2019114978A1 (en) * 2017-12-15 2019-06-20 Huawei Technologies Co., Ltd. Differential cascode amplifier for optical communication with tunable pass-band frequency
JP7071860B2 (ja) * 2018-03-30 2022-05-19 株式会社村田製作所 増幅回路
IT201800010793A1 (it) 2018-12-04 2020-06-04 St Microelectronics Srl Circuito di rilevazione, dispositivo e procedimento corrispondenti
EP4084329A4 (en) * 2020-01-20 2022-12-28 Huawei Technologies Co., Ltd. STACK AMPLIFIER, HIGH FREQUENCY TRANSMIT/RECEIVE CIRCUIT, DEVICE AND SWITCH CONTROL METHOD
US20220166385A1 (en) * 2020-11-20 2022-05-26 The Boeing Company Amplifier with stacked transconducting cells in parallel and/or cascade “current mode” combining
CN116094469B (zh) * 2023-04-11 2023-06-30 南京米乐为微电子科技有限公司 一种共栅放大电路、低噪声放大器以及一种超宽带接收机

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4394590A (en) * 1979-12-28 1983-07-19 International Rectifier Corp. Japan Ltd. Field effect transistor circuit arrangement
US6137367A (en) * 1998-03-24 2000-10-24 Amcom Communications, Inc. High power high impedance microwave devices for power applications
JP4821214B2 (ja) * 2005-08-26 2011-11-24 三菱電機株式会社 カスコード接続回路
US7355375B2 (en) 2005-09-30 2008-04-08 Nxp B.V. Dynamic bias circuit for use with a stacked device arrangement
EP2220762B1 (en) * 2007-11-09 2013-07-03 ST-Ericsson SA (ST-Ericsson Ltd) Electronic circuit with cascode amplifier
US8847689B2 (en) * 2009-08-19 2014-09-30 Qualcomm Incorporated Stacked amplifier with diode-based biasing
KR101266918B1 (ko) * 2009-09-14 2013-05-24 한국전자통신연구원 가변이득 광대역 피드백 저 잡음 증폭기
US8111104B2 (en) 2010-01-25 2012-02-07 Peregrine Semiconductor Corporation Biasing methods and devices for power amplifiers
US8120414B2 (en) 2010-06-01 2012-02-21 Enerdel, Inc. Low-noise current source
US8427241B2 (en) * 2011-05-24 2013-04-23 Amcom Communications, Inc. High efficiency, high frequency amplifiers
US8493154B1 (en) * 2011-10-28 2013-07-23 Berex Corporation Linearity enhancement on cascode gain block amplifier
KR101767718B1 (ko) 2011-11-04 2017-08-11 스카이워크스 솔루션즈, 인코포레이티드 전력 증폭기들에 대한 장치 및 방법
US9219447B2 (en) 2013-09-11 2015-12-22 Qualcomm Incorporated Wideband bias circuits and methods

Also Published As

Publication number Publication date
CN105765858B (zh) 2019-04-02
US20150070095A1 (en) 2015-03-12
JP2016530845A (ja) 2016-09-29
US9219447B2 (en) 2015-12-22
KR20160056907A (ko) 2016-05-20
CN105765858A (zh) 2016-07-13
WO2015038712A1 (en) 2015-03-19
US20160056779A1 (en) 2016-02-25
US9467106B2 (en) 2016-10-11
EP3044871B1 (en) 2020-05-06
EP3044871A1 (en) 2016-07-20

Similar Documents

Publication Publication Date Title
JP6567531B2 (ja) 広帯域バイアス回路および方法
US8264282B1 (en) Amplifier
JP2016530845A5 (ja)
US8823458B2 (en) Circuit and power amplifier
JP5868885B2 (ja) 可変利得増幅回路
JP2018514997A (ja) プログラマブル高速イコライザ及び関連方法
US9013237B1 (en) Distributed transconductance amplifier
US9407211B1 (en) High power and high linearity cascode amplifier
WO2012156947A1 (en) Amplifier
US8279000B2 (en) Radio-frequency amplifier
JP2015170892A (ja) 低雑音増幅回路
KR100513970B1 (ko) 대역폭 향상을 위한 소오스 폴로워 구조의 전치 증폭기
JP2008278470A (ja) 高周波回路
GB2490977A (en) A configurable LNA with inductive degeneration or with an impedance-matching stage in parallel with the principal gain stage
WO2015128965A1 (ja) アクティブバラン回路及びトランス
JP6470213B2 (ja) 可変利得増幅器
US20220294399A1 (en) Semiconductor device
US8847687B2 (en) Multi-path broadband amplifier
CN111819793B (zh) 可变电感器电路
US10715087B2 (en) CMOS wideband RF amplifier with gain roll-off compensation for external parasitics
JP2007274180A (ja) 負荷回路及びこれを用いた同調回路
JP2023079002A (ja) 増幅器
JP2015154443A (ja) 利得可変型増幅器
US9306512B2 (en) ASK modulation amplification circuit
JP2013157813A (ja) 進行波形増幅器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170817

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190731

R150 Certificate of patent or registration of utility model

Ref document number: 6567531

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250